JP2705193B2 - 半導体装置の製法 - Google Patents
半導体装置の製法Info
- Publication number
- JP2705193B2 JP2705193B2 JP4284789A JP4284789A JP2705193B2 JP 2705193 B2 JP2705193 B2 JP 2705193B2 JP 4284789 A JP4284789 A JP 4284789A JP 4284789 A JP4284789 A JP 4284789A JP 2705193 B2 JP2705193 B2 JP 2705193B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- alloy
- insulating film
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、集積回路装置等の半導体装置の製法に関
し、特にシリサイド及びAl又はAl合金の積層からなる配
線層を形成する方法の改良に関するものである。
し、特にシリサイド及びAl又はAl合金の積層からなる配
線層を形成する方法の改良に関するものである。
［発明の概要］ この発明は、絶縁膜上に順次にシリサイド層及びAl又
はAl合金層を被着した後、後工程での最高の熱処理温度
より高く且つAl又はAl合金層の融点より低い温度で急速
な加熱冷却処理を行なうことによりシリサイド層中の過
剰シリコンをシリサイド層とAl又はAl合金層との界面近
傍に集中的に析出させることにより後工程の熱処理で過
剰シリコンが再析出するのを抑制して低抵抗の配線を実
現したものである。
はAl合金層を被着した後、後工程での最高の熱処理温度
より高く且つAl又はAl合金層の融点より低い温度で急速
な加熱冷却処理を行なうことによりシリサイド層中の過
剰シリコンをシリサイド層とAl又はAl合金層との界面近
傍に集中的に析出させることにより後工程の熱処理で過
剰シリコンが再析出するのを抑制して低抵抗の配線を実
現したものである。
［従来の技術］ 従来、集積回路装置等の多層配線構造としては、第４
図に示すものが知られている。
図に示すものが知られている。
第４図において、10はシリコン等からなる半導体基板
であり、その表面の一部には導電型決定不純物を含む不
純物ドープ領域12が形成されている。
であり、その表面の一部には導電型決定不純物を含む不
純物ドープ領域12が形成されている。
基板10の表面には、不純物ドープ領域12の一部に対応
したコンタクト孔を有するSiO2等の下地絶縁膜14が形成
されており、この下地絶縁膜14上には、例えばスパッタ
法によりシリサイド層16及びAl又はAl合金層18を順次に
積層した後、適宜パターニングすることにより第１配線
層W1が形成される。この結果、第１配線層W1は、下地絶
縁膜14のコンタクト孔を介して不純物ドープ領域12の一
部にオーミック接触するようになる。
したコンタクト孔を有するSiO2等の下地絶縁膜14が形成
されており、この下地絶縁膜14上には、例えばスパッタ
法によりシリサイド層16及びAl又はAl合金層18を順次に
積層した後、適宜パターニングすることにより第１配線
層W1が形成される。この結果、第１配線層W1は、下地絶
縁膜14のコンタクト孔を介して不純物ドープ領域12の一
部にオーミック接触するようになる。
この後、下地絶縁膜14上には、CVD（ケミカル・ベー
パー・デポジション）法等によりPSG（リンケイ酸ガラ
ス）等の層間絶縁膜22が第１配線層W1をおおうように形
成され、しかる後層間絶縁膜22にはホトリソグラフィ技
術により第１配線層W1の一部に対応したコンタクト孔が
形成される。この後、層間絶縁膜22上には、Al又はAl合
金等の第２配線層W2が形成され、第２配線層W2は、層間
絶縁膜22のコンタクト孔を介して第１配線層W1の一部に
オーミック接触するようになる。
パー・デポジション）法等によりPSG（リンケイ酸ガラ
ス）等の層間絶縁膜22が第１配線層W1をおおうように形
成され、しかる後層間絶縁膜22にはホトリソグラフィ技
術により第１配線層W1の一部に対応したコンタクト孔が
形成される。この後、層間絶縁膜22上には、Al又はAl合
金等の第２配線層W2が形成され、第２配線層W2は、層間
絶縁膜22のコンタクト孔を介して第１配線層W1の一部に
オーミック接触するようになる。
配線層W1又はW2を形成するためのAl合金としては、Al
にSi、Cu、Ti等の金属のうちの１又は複数のものを混入
したものが通常用いられる。
にSi、Cu、Ti等の金属のうちの１又は複数のものを混入
したものが通常用いられる。
Al又はAl合金層18の下層としてシリサイド層16を設け
たのは、不純物ドープ領域12に対するコンタクト抵抗を
低減するためである。すなわち、Al又はAl合金層18に固
溶度以上にSiが含まれている場合、配線形成後に導電性
を向上させるためにあるいはその他の目的で例えば350
℃〜550℃で熱処理を行なうと、コンタクト部に過剰シ
リコン塊S2,S3が析出し、コンタクト抵抗を増大させて
しまう。そこで、シリサイド層16を設けておくと、過剰
シリコン塊S2,S3はシリサイド層16とAl又はAl合金層18
との境界部に形成されるようになり、Al又はAl合金層18
はシリサイド層16を介して低抵抗で不純物ドープ領域12
と電気接続されるようになる。
たのは、不純物ドープ領域12に対するコンタクト抵抗を
低減するためである。すなわち、Al又はAl合金層18に固
溶度以上にSiが含まれている場合、配線形成後に導電性
を向上させるためにあるいはその他の目的で例えば350
℃〜550℃で熱処理を行なうと、コンタクト部に過剰シ
リコン塊S2,S3が析出し、コンタクト抵抗を増大させて
しまう。そこで、シリサイド層16を設けておくと、過剰
シリコン塊S2,S3はシリサイド層16とAl又はAl合金層18
との境界部に形成されるようになり、Al又はAl合金層18
はシリサイド層16を介して低抵抗で不純物ドープ領域12
と電気接続されるようになる。
［発明が解決しようとする課題］ 上記した従来技術によると、配線形成後の熱処理工程
では、S2,S3等の過剰シリコン塊の他にも、S1,S4等の大
きな過剰シリコン塊がAl又はAl合金層18中に析出するこ
とが判明した。これは、シリサイド層18中の過剰シリコ
ンに起因するものであり、その発生メカニズムは次のよ
うになっているものと考えられる。
では、S2,S3等の過剰シリコン塊の他にも、S1,S4等の大
きな過剰シリコン塊がAl又はAl合金層18中に析出するこ
とが判明した。これは、シリサイド層18中の過剰シリコ
ンに起因するものであり、その発生メカニズムは次のよ
うになっているものと考えられる。
すなわち、スパッタリング終了直後には、第５図のカ
ーブａに示すように過剰シリコン塊が分布している。第
５図において、横軸は過剰シリコン塊の直径（塊径）を
示し、縦軸は過剰シリコン塊の個数（塊個数）を示す。
ーブａに示すように過剰シリコン塊が分布している。第
５図において、横軸は過剰シリコン塊の直径（塊径）を
示し、縦軸は過剰シリコン塊の個数（塊個数）を示す。
このような分布状態において、所定の温度に加熱する
と、該温度に対応した所定の塊径DAより小さいものだけ
溶解し、塊径の大きいものは溶解しない。そして、冷却
時には、溶けないシリコン塊を核として過剰シリコンが
再析出するので、シリコン塊は破線ｂに示すような分布
となる。つまり、塊径の大きいものが多数出現するよう
になる。
と、該温度に対応した所定の塊径DAより小さいものだけ
溶解し、塊径の大きいものは溶解しない。そして、冷却
時には、溶けないシリコン塊を核として過剰シリコンが
再析出するので、シリコン塊は破線ｂに示すような分布
となる。つまり、塊径の大きいものが多数出現するよう
になる。
S1,S4等の過剰シリコン塊が第２配線層W2とのコンタ
クト部に析出すると、層間コンタクト抵抗が増大した
り、層間コンタクトがとれなかったりする不都合があ
る。また、S1,S4等の過剰シリコン塊が第１配線層W1の
延長途中に析出すると、実効的な配線断面積が減少する
ため配線抵抗が増大したり、電流密度が増大するためエ
レクトロマイグレーション耐性が劣化したりする不都合
がある。
クト部に析出すると、層間コンタクト抵抗が増大した
り、層間コンタクトがとれなかったりする不都合があ
る。また、S1,S4等の過剰シリコン塊が第１配線層W1の
延長途中に析出すると、実効的な配線断面積が減少する
ため配線抵抗が増大したり、電流密度が増大するためエ
レクトロマイグレーション耐性が劣化したりする不都合
がある。
この発明の目的は、上記のような不都合をなくし、低
抵抗で高信頼な配線を実現することにある。
抵抗で高信頼な配線を実現することにある。
［課題を解決するための手段］ この発明による半導体装置の製法は、絶縁膜上に順次
シリサイド層及びAl又はAl合金層を被着した後、後工程
での最高の熱処理温度より高く且つAl又はAl合金層の融
点より低い温度で急速な加熱冷却処理を行なうことによ
りシリサイド層中の過剰シリコンをシリサイド層とAl又
はAl合金層との境界近傍に集中的に析出させるようにし
たことを特徴とするものである。
シリサイド層及びAl又はAl合金層を被着した後、後工程
での最高の熱処理温度より高く且つAl又はAl合金層の融
点より低い温度で急速な加熱冷却処理を行なうことによ
りシリサイド層中の過剰シリコンをシリサイド層とAl又
はAl合金層との境界近傍に集中的に析出させるようにし
たことを特徴とするものである。
［作 用］ この発明の製法によると、後工程の熱処理では、第４
図のS1,S4等の大きなシリコン塊が形成されない。従っ
て、第４図の場合に比べて低抵抗の配線層を実現できる
と共に、エレクトロマイグレーション耐性も向上させる
ことができる。
図のS1,S4等の大きなシリコン塊が形成されない。従っ
て、第４図の場合に比べて低抵抗の配線層を実現できる
と共に、エレクトロマイグレーション耐性も向上させる
ことができる。
また、この発明の急速加熱冷却処理を多層配線形成に
おいて下層配線層に適用すると、過剰シリコンは層間コ
ンタクト部から離れてシリサイド−Al（又はAl合金）界
面近傍に集中的に析出し、しかも析出する過剰シリコン
塊の大きさは層間コンタクト径より十分小さく制御され
るので、過剰シリコン塊が層間コンタクトをふさぐこと
がなく、層間コンタクト抵抗の低減が可能となる。
おいて下層配線層に適用すると、過剰シリコンは層間コ
ンタクト部から離れてシリサイド−Al（又はAl合金）界
面近傍に集中的に析出し、しかも析出する過剰シリコン
塊の大きさは層間コンタクト径より十分小さく制御され
るので、過剰シリコン塊が層間コンタクトをふさぐこと
がなく、層間コンタクト抵抗の低減が可能となる。
［実施例］ 第１図は、この発明の一実施例による多層配線構造を
示すもので、第４図におけると同様の部分には同様の符
号を付して詳細な説明を省略する。
示すもので、第４図におけると同様の部分には同様の符
号を付して詳細な説明を省略する。
第１図に示す多層配線構造の製法が第４図に関して前
述したものと異なる点は、シリサイド層16及びAl又はAl
合金層18を順次にスパッタ法で形成した後パターニング
の前に急速加熱冷却工程を追加したことである。
述したものと異なる点は、シリサイド層16及びAl又はAl
合金層18を順次にスパッタ法で形成した後パターニング
の前に急速加熱冷却工程を追加したことである。
急速加熱冷却工程では、一例として第２図に示すよう
に室温から目標温度500℃まで60秒程度で急速に昇温
し、しかる後室温まで30秒程度で急速に降温する。この
場合、目標温度は、スパッタ工程より後の工程における
最高の熱処理温度450℃より高く且つAl又はAl合金層18
の融点より低く設定されている。
に室温から目標温度500℃まで60秒程度で急速に昇温
し、しかる後室温まで30秒程度で急速に降温する。この
場合、目標温度は、スパッタ工程より後の工程における
最高の熱処理温度450℃より高く且つAl又はAl合金層18
の融点より低く設定されている。
上記のようにして急速加熱冷却処理を行なうと、過剰
シリコンは、第１図に符号Ｓで示すように比較的小さな
塊径でシリサイド−Al（又はAl合金）界面近傍に集中的
に析出するようになる。そして、後工程において例えば
450℃で熱処理を行なっても、第１図に示したS1,S4等の
ように大きな塊径で再析出することがない。従って、第
１配線層W1の配線抵抗が低減されると共にエレクトロマ
イグレーション耐性が改善され、しかも第１及び第２の
配線層間の層間コンタクト抵抗も低減される。
シリコンは、第１図に符号Ｓで示すように比較的小さな
塊径でシリサイド−Al（又はAl合金）界面近傍に集中的
に析出するようになる。そして、後工程において例えば
450℃で熱処理を行なっても、第１図に示したS1,S4等の
ように大きな塊径で再析出することがない。従って、第
１配線層W1の配線抵抗が低減されると共にエレクトロマ
イグレーション耐性が改善され、しかも第１及び第２の
配線層間の層間コンタクト抵抗も低減される。
上記した急速加熱冷却処理により後工程の熱処理の際
に大径のシリコン塊の析出が抑制されるメカニズムは、
次のようになっているものと考えられる。
に大径のシリコン塊の析出が抑制されるメカニズムは、
次のようになっているものと考えられる。
すなわち、スパッタリング終了直後には、第３図のカ
ーブＡに示すように過剰シリコン塊が分布している。第
３図は、第５図と同様に横軸が塊径を、縦軸が塊個数を
それぞれ示す。
ーブＡに示すように過剰シリコン塊が分布している。第
３図は、第５図と同様に横軸が塊径を、縦軸が塊個数を
それぞれ示す。
このような分布状態において、第２図に示したような
急速加熱冷却処理を行なうと、比較的高い温度に対応し
て比較的大きな所定の塊径DRより小さいシリコン塊が溶
解し、溶解量としては第５図の場合より多くなる。とこ
ろが、冷却が急速になされるため、溶解しなかったシリ
コン塊を核として再析出するほどの移動ができず、第１
図に示したようにそれほど大きなシリコン塊が出現しな
い。従って、第２図の処理適用後のシリコン塊の分布
は、第３図のガーブＢに示すようになる。
急速加熱冷却処理を行なうと、比較的高い温度に対応し
て比較的大きな所定の塊径DRより小さいシリコン塊が溶
解し、溶解量としては第５図の場合より多くなる。とこ
ろが、冷却が急速になされるため、溶解しなかったシリ
コン塊を核として再析出するほどの移動ができず、第１
図に示したようにそれほど大きなシリコン塊が出現しな
い。従って、第２図の処理適用後のシリコン塊の分布
は、第３図のガーブＢに示すようになる。
この後、後工程において急速加熱時よりも低い温度で
熱処理を行なうと、所定の塊径DAより小さいシリコン塊
が溶けるが、DAより小さいものはＭに示すようにわずか
しか残っていないので、塊径分布は殆ど変動せず、従っ
て第４図に示したS1,S4等の大径のシリコン塊の生成が
抑制される。
熱処理を行なうと、所定の塊径DAより小さいシリコン塊
が溶けるが、DAより小さいものはＭに示すようにわずか
しか残っていないので、塊径分布は殆ど変動せず、従っ
て第４図に示したS1,S4等の大径のシリコン塊の生成が
抑制される。
なお、上記実施例では、２層配線において下層配線層
にこの発明を適用したが、この発明は、これに限らず、
３層以上の多層配線を形成する際に２層目以上の配線に
も適用可能である。
にこの発明を適用したが、この発明は、これに限らず、
３層以上の多層配線を形成する際に２層目以上の配線に
も適用可能である。
［発明の効果］ 以上のように、この発明によれば、急速加熱冷却処理
により大径のシリコン塊の析出を防止したので、低抵抗
で信頼性の高い配線を実現できる効果が得られるもので
ある。
により大径のシリコン塊の析出を防止したので、低抵抗
で信頼性の高い配線を実現できる効果が得られるもので
ある。
その上、多層配線形成において、上下の配線層のうち
の下層配線層にこの発明の急速加熱冷却処理を適用する
と、層間コンタクト抵抗を低減できる付加的効果もあ
る。
の下層配線層にこの発明の急速加熱冷却処理を適用する
と、層間コンタクト抵抗を低減できる付加的効果もあ
る。
第１図は、この発明の一実施例による多層配線構造を示
す基板断面図、 第２図は、急速加熱冷却工程における温度変化を示すグ
ラフ、 第３図は、第２図の熱処理による過剰シリコン塊の分布
変動を示すグラフ、 第４図は、従来の多層配線構造の一例を示す基板断面
図、 第５図は、従来の熱処理による過剰シリコン塊の分布変
動を示すグラフである。 10……半導体基板、12……不純物ドープ領域、14……下
地絶縁膜、16……シリサイド層、18……Al又はAl合金
層、20……層間絶縁膜、W1……第１配線層、W2……第２
配線層、S,S1〜S5……過剰シリコン塊。
す基板断面図、 第２図は、急速加熱冷却工程における温度変化を示すグ
ラフ、 第３図は、第２図の熱処理による過剰シリコン塊の分布
変動を示すグラフ、 第４図は、従来の多層配線構造の一例を示す基板断面
図、 第５図は、従来の熱処理による過剰シリコン塊の分布変
動を示すグラフである。 10……半導体基板、12……不純物ドープ領域、14……下
地絶縁膜、16……シリサイド層、18……Al又はAl合金
層、20……層間絶縁膜、W1……第１配線層、W2……第２
配線層、S,S1〜S5……過剰シリコン塊。
Claims (2)
- 【請求項１】絶縁膜上に順次にシリサイド層及びAl又は
Al合金層を被着してパターニングすることにより配線層
を形成することを含む半導体装置の製法において、 前記シリサイド層及び前記Al又はAl合金層を被着した
後、後工程での最高の熱処理温度より高く且つ該Al又は
Al合金層の融点より低い温度で急速な加熱冷却処理を行
なうことにより該シリサイド層中の過剰シリコンを該シ
リサイド層と該Al又はAl合金層との境界近傍に集中的に
析出させることを特徴とする半導体装置の製法。 - 【請求項２】（ａ）第１の絶縁膜上に順次にシリサイド
層及びAl又はAl合金層を被着してパターニングすること
により第１の配線層を形成する工程と、 （ｂ）前記第１の配線層をおおって第２の絶縁膜を形成
する工程と、 （ｃ）前記第１の配線層の一部に対応したコンタクト孔
を前記第２の絶縁膜に形成する工程と、 （ｄ）前記第２の絶縁膜上に前記コンタクト孔を介して
前記第１の配線層の一部にオーミック接触する第２の配
線層を形成する工程と を含む半導体装置の製法において、 前記シリサイド層及び前記Al又はAl合金層を被着した
後、後工程での最高の熱処理温度より高く且つ該Al又は
Al合金層の融点より低い温度で急速な加熱冷却処理を行
なうことにより該シリサイド層中の過剰シリコンを該シ
リサイド層と該Al又はAl合金層との境界近傍に集中的に
析出させることを特徴とする半導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4284789A JP2705193B2 (ja) | 1989-02-22 | 1989-02-22 | 半導体装置の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4284789A JP2705193B2 (ja) | 1989-02-22 | 1989-02-22 | 半導体装置の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02222149A JPH02222149A (ja) | 1990-09-04 |
| JP2705193B2 true JP2705193B2 (ja) | 1998-01-26 |
Family
ID=12647396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4284789A Expired - Fee Related JP2705193B2 (ja) | 1989-02-22 | 1989-02-22 | 半導体装置の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2705193B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5652183A (en) * | 1994-01-18 | 1997-07-29 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor device containing excessive silicon in metal silicide film |
-
1989
- 1989-02-22 JP JP4284789A patent/JP2705193B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02222149A (ja) | 1990-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5266521A (en) | Method for forming a planarized composite metal layer in a semiconductor device | |
| JP3006735B2 (ja) | 半導体装置およびその製造方法 | |
| JP3588275B2 (ja) | 半導体装置の形成方法 | |
| JP3704203B2 (ja) | チップ及びパッケージの相互接続用銅合金ならびにその製造法 | |
| JP3182608B2 (ja) | 大きさの異なるコンタクトホールを有する半導体装置のコンタクトプラグの形成方法 | |
| JPH05102318A (ja) | 銅合金導電プラグ形成方法及び装置 | |
| JPH077077A (ja) | 半導体装置及びその製造方法 | |
| TW406313B (en) | Semiconductor device and manufacturing method of the same | |
| JPH04336450A (ja) | 低温合金プロセスを用いて相互接続金属を堆積させる方法 | |
| JPH04324929A (ja) | 半導体装置の製造方法 | |
| JP3029395B2 (ja) | 半導体素子の配線形成方法 | |
| JP2705193B2 (ja) | 半導体装置の製法 | |
| JP2001308094A (ja) | 配線薄膜の堆積方法 | |
| JPH10209156A (ja) | 半導体装置及びその形成方法 | |
| TWI231962B (en) | Metallization process | |
| JPH0719885B2 (ja) | 半導体装置の製造方法 | |
| JPH04242960A (ja) | 集積回路用配線 | |
| JPH0418760A (ja) | 半導体装置 | |
| JP3083301B2 (ja) | 金属電極配線の製造方法 | |
| JP3270512B2 (ja) | 半導体装置の製造方法 | |
| JPH0766203A (ja) | 半導体装置の製造方法 | |
| JP3340578B2 (ja) | 半導体装置の多層配線及びその製造方法 | |
| JP2558732B2 (ja) | 半導体装置用薄膜配線形成方法 | |
| JPH07130849A (ja) | 半導体装置及びその製造方法 | |
| JP2897313B2 (ja) | 配線形成法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071009 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20081009 |
|
| LAPS | Cancellation because of no payment of annual fees |