DE69834613T2 - Halbleiterbauelement und verfahren zur dessen herstellung - Google Patents

Halbleiterbauelement und verfahren zur dessen herstellung Download PDF

Info

Publication number
DE69834613T2
DE69834613T2 DE69834613T DE69834613T DE69834613T2 DE 69834613 T2 DE69834613 T2 DE 69834613T2 DE 69834613 T DE69834613 T DE 69834613T DE 69834613 T DE69834613 T DE 69834613T DE 69834613 T2 DE69834613 T2 DE 69834613T2
Authority
DE
Germany
Prior art keywords
substrate
metal layer
layer
impurity doped
lattice defects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69834613T
Other languages
English (en)
Other versions
DE69834613D1 (de
Inventor
Rohm Co. Kazuhisa SAKAMOTO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Application granted granted Critical
Publication of DE69834613D1 publication Critical patent/DE69834613D1/de
Publication of DE69834613T2 publication Critical patent/DE69834613T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Halbleiterbauelement und ein Verfahren zu dessen Herstellung.
  • Ein Bipolartransistor mit isolierter Gateelektrode (nachfolgend als IGBT bezeichnet) 80, gezeigt in 9, ist als ein Halbleiterbauelement bekannt, das ein Hochspannungs-beständiges vertikales Element vom planaren Typ besitzt. Der IGBT 80 ist ein Halbleiterbauelement, das eine hohe Eingangsimpedanzcharakteristik, die bei einem Metalloxid-Feldeffekttransistor (nachfolgend als MOSFET bezeichnet) beobachtet wird, und geringe Sättigungsspannungscharakteristik besitzt, bekannt als eine Charakteristik eines Bipolartransistors.
  • Ein für den IGBT 80 benutztes Substrat 2 beinhaltet eine Drain-Schicht 3 vom P+-Typ, eine n+-Typ-Schicht 5 und eine n--Typ-Schicht 7. Basisgebiete 21 sind in der n--Typ-Schicht 7 und Source-Gebiete 23 vom n+-Typ sind innerhalb der Basis-Gebiete 21 gebildet. Die Oberfläche der n--Typ-Halbleiterschicht 7 ist mit einer Gate-Oxidationsschicht 19 bedeckt.
  • Nebenbei bemerkt entsteht ein Verlust verursacht durch Schalten als ein Ergebnis einer parasitären Diode, die auf einer Ebene von einem PN (Positiv-Negativ)-Übergang 59 erzeugt wird. Die offen gelegte japanische Patentveröffentlichung Nr. Hei 7-135214 offenbart eine Technologie zum selektiven Ausstrahlen von Elektronenstrahlen unter Benutzung einer in 9 gezeigten Maske 41 während des Herstellungsprozesses, um die Erzeugung der parasitären Diode zu vermeiden. Die Strahlen gehen durch Durchgangslöcher 43, gebildet in der Maske 41, und strahlen auf den IGBT 80. Auf diesem Weg kann die Lebensdauer von in der Ebene des PN-Übergangs 59 lokalisierten Ladungsträgern, wo die parasitäre Diode erzeugt ist, als Ergebnis des Bildens von Kristalldefekten 61 verkürzt werden.
  • In den oben beschriebenen Herstellungsprozessen resultiert eine unerwartete Variation der Schwellenspannung in dem IGBT 80 aufgrund der Erzeugung von Bremsstrahlung, verursacht durch das Material der Maske 41, die im Allgemeinen aus einem schweren Metall wie Blei oder dergleichen hergestellt ist.
  • Die offengelegte japanische Patentveröffentlichung Nr. Hei 8-227895 offenbart einen anderen IGBT 90, der Schichten zum Beschränken von Elektronenstrahlen besitzt. Wie in 10 gezeigt wird eine aus Siliziumnitrid hergestellte Schicht 69 zum Beschränken der Strahlen unter der Source-Elektrode 62 gebildet. Erzeugung von Bremsstrahlung wird beschränkt, auch wenn die Strahlen auf den IGBT 90 gestrahlt werden unter der Bedingung in Folge des Maskierens durch die Beschränkungsschicht 69.
  • Jedoch wird die Anzahl von Prozessschritten erhöht, aufgrund des Hinzufügens von Prozessschritten zum Bilden der Beschränkungsschichten 69, die aus Siliziumnitrid hergestellt sind, erforderlich bei der herkömmlichen Methode.
  • Es ist eine Angelegenheit der vorliegenden Erfindung, die oben erwähnten Nachteile, verbunden mit dem Stand der Technik, zu überwinden, und ein Verfahren zum Herstellen eines Halbleiterbauelements vorzusehen, das fähig ist zum Ausstrahlen von Elektronenstrahlen auf das gewünschte Gebiet mit einem einfachen Prozess, während nicht jene ungünstigen Effekte vorgesehen sind, die durch eine Bremsstrahlung verursacht werden, wenn die Elektronenstrahlen ausgestrahlt werden.
  • Das Verfahren zum Herstellen eines Halbleiterbauelements hierin betrachtet ist ein Verfahren von der im US-Patent US-A-4134778 beschriebenen Art, welches ausgeführt wird durch die Schritte von:
    Vorsehen eines Substrats, das darin definierte mit Störstellen dotierte Gebiete besitzt, und einer Metallschicht, die sich über das gesamte Substrat erstreckt, wobei die Metallschicht in elektrischem Kontakt mit den Störstellen-dotierten Gebieten steht und darin definierte Öffnungen besitzt; und
    Bestrahlen des Substrats, während die Metallschicht als eine Maske benutzt wird.
  • Dieses Verfahren ist gemäß der vorliegenden Erfindung gekennzeichnet dadurch, dass
    der Schritt des Vorsehens ein Substrat vorsieht, das als die Metallschicht eine Metallschicht besitzt, die aus einem leichten Metall ist;
    der Schritt des Bestrahlens bei einer solchen Energie verrichtet wird und die maskierende Schicht von einer solchen Dicke ist, dass nicht nur ein Gebiet von Gitterdefekten im Substrat unter jeder der Öffnungen in der Metallschicht erzeugt wird, sondern auch Mengen von Gitterdefekten unter dem Metallgebiet der Metallschicht erzeugt werden; und
    ein Ausheilungsschritt danach ausgeführt wird, um die Mengen von Gitterdefekten zu entfernen, während andere Gitterdefekte im Gebiet von Gitterdefekten unter jeder der Öffnungen in der Metallschicht übrig gelassen werden.
  • Die vorliegende Erfindung sieht auch ein Halbleiterbauelement, wie in den anhängenden Ansprüchen definiert, vor.
  • Während die neuen Merkmale der Erfindung in einer allgemeinen Art dargestellt werden, wie zur Organisation und Inhalt, wird die Erfindung besser verstanden und gewürdigt werden zusammen mit anderen Zielen und Merkmalen davon, anhand der folgenden detaillierten Beschreibung in Zusammenhang mit den Zeichnungen.
  • In den begleitenden Zeichnungen:
  • 1 ist ein Querschnitt, der einen Teil eines IGBT 1 als ein Ausführungsbeispiel eines Halbleiterbauelements gemäß der vorliegenden Erfindung zeigt;
  • 2 ist eine perspektivische Darstellung des IGBT 1;
  • 3 ist ein Graph, der eine Beziehung zwischen einem Bereich von Elektronen in der Source-Elektrode 22 und einem Energiebetrag der Elektronenstrahlen darstellt;
  • 4A-4C sind Querschnitte, die den Herstellungsprozess des IGBT 1 darstellen;
  • 5A und 5B sind weitere Querschnitte, welche den Herstellungsprozess des IGBT 1 darstellen;
  • 6A und 6B sind noch weitere Querschnitte, welche den Herstellungsprozess des IGBT 1 darstellen;
  • 7A und 7B sind immer noch weitere Querschnitte, welche den Herstellungsprozess des IGBT 1 darstellen;
  • 8 ist noch ein anderer Querschnitt, der den Herstellungsprozess des IGBT 1 darstellt;
  • 9 ist ein Querschnitt des IGBT 80 in der herkömmlichen Technologie; und
  • 10 ist ein Querschnitt eines anderen IGBT 90 in der herkömmlichen Technologie.
  • Ein Ausführungsbeispiel der vorliegenden Erfindung wird hierin mit Bezug auf die Zeichnungen beschrieben werden. 1 ist ein Querschnitt, der einen Teil eines IGBT 1 als ein Ausführungsbeispiel eines Halbleiterbauelements gemäß der vorliegenden Erfindung darstellt.
  • Der IGBT 1 ist in einem Substrat 2 für ein Halbleiterbauelement gebildet. In dem Substrat 2 sind eine n+-Typ-Schicht 5 und eine n--Typ-Schicht 7 hintereinander auf einer Drain-Schicht 3 vom P+-Typ. Ein Basisgebiet 21 vom P+-Typ ist in der n--Typ-Schicht 7 gebildet. Source-Gebiete 23 sind in dem Basisgebiet 21 gebildet. Die Oberfläche der n--Typ-Schicht 7 ist mit einer Gate-Oxidschicht 15 bedeckt. Eine Gateelektrode 17 ist auf der Gate-Oxidschicht 15 gebildet. Die Gateelektrode 17 ist mit einer zwischen-isolierenden Schicht 19 bedeckt, und eine Source-Elektrode 22, hergestellt aus Aluminium, ist auf der zwischen-isolierenden Schicht 19 gebildet. Die Source-Elektrode 22, gebildet als eine Verdrahtungsschicht, hergestellt aus einem Metall, wird auch zum elektrischen Verbinden mit den Source-Gebieten 23 in dem IGBT-Element genutzt. Eine Passivierungsschicht 29 bedeckt die gesamte Oberfläche der Source-Elektrode 22. Der erste leitende Typ und der zweite leitende Typ sind jeweils als n-Typ und p-Typ in diesem Ausführungsbeispiel definiert.
  • Eine Siliziumoxidschicht 27 ist auf einem Gebiet 24 gebildet, das zwischen den Source-Gebieten 23, gebildet innerhalb der Basisgebiete 21, lokalisiert ist. Eine Öffnung 25 ist auf der Siliziumoxid-Schicht 27 lokalisiert. Auf der anderen Hand ist ein Gitterdefekt-Gebiet 11 bei einer Position in der n--Typ-Schicht 7 und unter den Siliziumoxid-Schichten 27 gebildet.
  • 2 ist eine perspektivische Darstellung des IGBT 1 vor dem Bilden der Passivierungsschicht 29. Wie beschrieben ist das Siliziumoxid-Schichtgebiet 27 über dem Gitterdefekt-Gebiet 11 lokalisiert, und die Öffnung 25 ist auf dem Siliziumoxid-Schichtgebiet 27 lokalisiert. Auf diesem Weg kann die aus Aluminium hergestellte Source-Elektrode 22 zum Verdrahten und für eine Maske für die Strahlen benutzt werden.
  • Als nächstes wird ein Verfahren zum Herstellen des IGBT 1 beschrieben werden. Die Herstellungsprozesse ähnlich zu einem gewöhnlichen IGBT werden bis zum Bilden der Source-Gebiete 23 ausgeführt. In anderen Worten wird das Substrat 2 gebildet durch Hintereinanderbilden der n+-Typ-Schicht 5 auf der Drain-Schicht 3 und der n--Typ-Schicht 7 darauf, wie in 4A, gezeigt. Danach werden die Gate-Oxidschicht 15 und die Gate-Elektrode 17 hintereinander, wie in 4B gezeigt, gebildet. Eine Ionenimplantation von P-Typ-Störstellen wird durch Benutzung der Gate-Elektrode 17 als eine Maske ausgeführt. Außerdem werden N-Typ-Störstellen ionisch durch Benutzung von auf der Gate-Oxidationsschicht 15 gebildeten Resist-Schichten 81 und den Gate-Oxid-Schichten 17 als eine Maske, wie in 4C gezeigt, implantiert. Das Basisgebiet 21 vom P+-Typ und ein Paar der Source-Gebiete 23, lokalisiert in dem Basis-Gebiet 21, werden simultan durch Ausführen einer thermischen Behandlung, wie in 5A gezeigt, gebildet.
  • Als nächstes wird eine Siliziumoxid(SiO2)-Schicht 18 auf dem Substrat mit dem Verfahren der Gasphasenabscheidung (CVD), wie in 5B gezeigt, vollständig angesammelt. Eine Resist-Schicht 82 wird über dem Gitterdefekt-Gebiet 11 und der Gate-Elektrode 17, wie in 6A gezeigt, gebildet. Die Zwischen-Isolations-Schicht 19 und die Silizium-Oxidschicht 27 werden mit einer Zurückätz-Technik durch Benutzen der Resist-Schichten 82 gebildet. Auf diesem Weg wird die Silizium-Oxid-Schicht 27 über dem Gitterdefekt-Gebiet 11, wie in 6B gezeigt, gebildet.
  • Als nächstes wird Aluminium über dem gesamten Substrat bis zu einer Dicke von 5 μm durch das CVD-Verfahren des Abscheidens, wie in 7A gezeigt, aubgelagert.
  • Wie in 7B gezeigt, wird die Source-Elektrode durch Ausführen von Ätzen unter Benutzung einer gebildeten Resist-Schicht 84 gebildet. Als ein Ergebnis des Ätzens wird die Öffnung 25 auf der Silizium-Oxidschicht 27 gebildet.
  • Das Gitterdefekt-Gebiet 11 wird einer Bestrahlung ausgesetzt von Elektronenstrahlen, ausgestrahlt von darüber, nach Entfernen der Resist-Schicht 84, wie in 8, gezeigt. Das Ausstrahlen der Strahlen wird bei einem Megaelektronenvolt in Energiestärke in diesem Ausführungsbeispiel ausgeführt.
  • Durch Ausführen der Bestrahlung wird das Gitterdefekt-Gebiet 11, das von der Source-Elektrode 22 unbedeckt ist, der Bestrahlung durch die Strahlen ausgesetzt, so dass gewünschte Gitterdefekte innerhalb des Gebiets 11 erzeugt werden. Auf der anderen Hand wird ein geringerer Betrag der Strahlen auf Gebiete gestrahlt, die außerhalb des Gebiets 11 existieren. Obwohl ein bestimmter Betrag von Gitterdefekten in den außerhalb des Gebiets 11 existierenden Gebieten erzeugt wird, können diese Defekte durch Ausheilen, das später ausgeführt wird, entfernt werden. Auf diesem Weg wird der IGBT 1, gezeigt in 1, hergestellt.
  • Als nächstes wird die Dicke der Source-Elektrode 22 im Folgenden mit Bezug auf eine Beziehung zwischen einem Bereich von Elektronen in der Source-Elektrode 22 und einem Energiebetrag der Strahlen beschrieben. Wie in 3 gezeigt, wird der Bereich von Elektronen im Aluminium erhöht, wenn eine höhere Energie ausgestrahlt wird. Gewöhnlich liegt die Energiestärke der Strahlen, welche das Gitterdefekt-Gebiet bilden, in einem Bereich von 600 Elektronenvolt bis 1 Megaelektronenvolt.
  • Eine Source-Elektrode 22 der Dicke 0,6 cm bis 1 cm ist erforderlich, um die Erzeugung des Gitterdefekt-Gebiets bei der Source-Elektrode 22 alleine zu beschränken. Jedoch ist eine Source-Elektrode 22, die relativ dicker als eine gewöhnliche Aluminiumverdrahtung ist, die einen Bereich von 1 μm bis 10 μm hat, imstande, die Strahlen zu beschränken, da die Strahlen durch die Gate-Elektrode 17, die Passivierungsschicht 19 und andere Schichten, die darunter gebildet sind, beschränkt werden.
  • Außerdem kann die Erzeugung von Bremsstrahlung, verursacht durch Bestrahlen der Source-Elektrode 22, die aus schwerem Metall hergestellt ist, vermieden werden, auch wenn die Strahlen direkt auf die Source-Elektrode 22, ausgesetzt der Luft, gestrahlt werden, da die Source-Elektrode 22 aus einem leichten Metall, beispielsweise Aluminium in diesem Ausführungsbeispiel, hergestellt ist.
  • Obwohl in dem gerade beschriebenen Ausführungsbeispiel die Strahlen nach Entfernen der Resist-Schicht 84 ausgestrahlt werden, kann die Bestrahlung ohne Entfernen der Resist-Schicht 84 ausgeführt werden.
  • Obwohl die vorliegende Erfindung auf die Herstellung einer IGBT in den oben beschriebenen Ausführungsbeispielen angewandt ist, ist die vorliegende Erfindung auch anwendbar auf die Herstellung von anderen Typen von Halbleitern, wie einen MOSFET-Transistor vom vertikalen Typ und dergleichen, benutzt als ein Power-MOSFET. Außerdem kann die vorliegende Erfindung auch in der Herstellung irgendeines Halbleiterbauelements benutzt werden, wie eines gewöhnlichen Bipolartransistors, solange der Halbleiter die Bestrahlung von Strahlen bis zu einem Teil des Substrats davon erfordert.
  • Obwohl in dem obigen Beispiel die Source-Elektrode 22 aus Aluminium hergestellt ist, können andere leichte Metalle, die keine Bremsstrahlung verursachen sowie ein Aluminium-Silizium, für die Source-Elektrode 22 benutzt werden.
  • Außerdem ist die Silizium-Oxid-Schicht 27 vorgesehen, um die Öffnung 25, lokalisiert über dem Gitterdefekt-Gebiet 11 zu bilden.
  • Wie oben beschrieben wird die Metallschicht 22, die zum Maskieren und Verdrahten benutzt wird, aus einem leichten Metall hergestellt. Daher wird keine Erzeugung von Bremsstrahlung beobachtet, wenn eine Elektronenstrahl-Bestrahlung eingesetzt wird.
  • Das Verfahren der vorliegenden Erfindung ist anwendbar auf die Herstellung von einem Bipolartransistor mit isoliertem Gate (IGBT), wobei das Gebiet, das einer Bestrahlung ausgesetzt wird, ein PN-Übergangsgebiet ist, wo eine parasitäre Diode definiert wird. Daher ist es möglich, einen IGBT vorzusehen, in welchem Verluste, die während einem Schalten auftreten, verursacht durch die Anwesenheit einer parasitären Diode, überwunden werden.
  • Das Verfahren der vorliegenden Erfindung ist auch anwendbar auf die Herstellung eines MOSFET, wobei das Gebiet, das einer Bestrahlung ausgesetzt wird, ein PN-Übergangsgebiet ist, wo eine parasitäre Diode definiert ist. Daher ist es möglich, einen MOSFET vorzusehen, in welchem Verluste, die während einem Schalten auftreten, verursacht durch die Anwesenheit einer parasitären Diode, überwunden werden.

Claims (9)

  1. Ein Verfahren zum Herstellen eines Halbleiterbauelements, ausgeführt durch die Schritte: Vorsehen eines Substrats (2), das darin definierte mit Störstellen dotierte Gebiete (21, 23) besitzt, und einer Metallschicht (22), die sich über das gesamte Substrat erstreckt, wobei die Metallschicht in elektrischem Kontakt mit den Störstellendotierten Gebieten steht und darin definierte Öffnungen (25) besitzt; und das Substrat (2) einer Bestrahlung aussetzen, während die Metallschicht (22) als Maske benutzt wird; dadurch gekennzeichnet, dass: der Schritt des Vorsehens ein Substrat vorsieht, das als die Metallschicht (22) eine Metallschicht besitzt, die aus einem leichten Metall ist; der Schritt des Aussetzens einer Bestrahlung bei einer solchen Energie verrichtet wird und die maskierende Schicht von einer solchen Dicke ist, dass nicht nur ein Gebiet (11) von Gitterdefekten im Substrat (2) unter jeder der Öffnungen (25) in der Metallschicht (22) erzeugt wird, sondern Mengen (13) von Gitterdefekten auch unter dem Metallgebiet der Metallschicht (22) erzeugt werden; und ein Ausheilungsschritt danach ausgeführt wird, um die Mengen (13) von Gitterdefekten zu entfernen, während andere Gitterdefekte im Gebiet (11) von Gitterdefekten unter jeder der Öffnungen (25) in der Metallschicht übrig gelassen werden.
  2. Das Verfahren nach Anspruch 1, wobei der Schritt des Aussetzen einer Bestrahlung ausgeführt wird, während als die maskierende Metallschicht (22) eine Schicht aus Leichtmetall ausgewählt aus Aluminium oder Aluminium-Silizium benutzt wird.
  3. Das Verfahren nach einem der vorhergehenden Ansprüche, wobei das Substrat (2), das im Schritt des Vorsehens vorgesehen ist, eine Isolierschicht (15, 19, 27) darauf hat, mit Öffnungen über den Störstellen-dotierten Gebieten (23, 24), und mit isolierten Gateelektroden (17), die in der Isolierschicht verteilt sind, wobei die Metallschicht (22) sich über die Isolierschicht und die isolierten Gateelektroden erstreckt und die Störstellen-dotierten Gebiete über die Öffnungen darüber kontaktiert.
  4. Das Verfahren nach Anspruch 3, wobei die in der Metallschicht (22) definierten Öffnungen (25) jede über einem Gebiet (27) der Isolierschicht (15, 19, 27), das zwischen benachbarten der Gateelektroden (17) liegt, platziert sind.
  5. Das Verfahren nach einem der vorhergehenden Ansprüche, das ein Verfahren des Herstellens von Bipolartransistoren mit isolierter Gatelektrode ist, wobei die Störstellen-dotierten Gebiete (23) Source-Gebiete davon sind, und die Gebiete (11) von Gitterdefekten bei parasitären PN-Diodenübergängen (21/13) davon, definiert im Substrat (2), platziert sind.
  6. Das Verfahren nach einem der vorhergehenden Ansprüche 1 bis 4, das ein Verfahren des Herstellens von Metall-Oxid-Halbleiter-Feldeffekttransistoren ist, wobei die Störstellen-dotierten Gebiete (23) Source-Gebiete davon sind, und die Gebiete (11) von Gitterdefekten bei parasitären PN-Diodenübergängen davon, definiert im Substrat, platziert sind.
  7. Ein Halbleiterbauelement aufweisend: ein Substrat (2), das ein darin definiertes mit Störstellen dotiertes Gebiet (23) besitzt; eine Metallschicht (22), die sich über das gesamte Substrat erstreckt, wobei die Metallschicht aus leichtem Metall ist, in elektrischem Kontakt mit dem Störstellendotierten Gebiet steht und eine darin definierte Öffnung (25) besitzt; und ein Gebiet (11) von Gitterdefekten, das im Substrat (2) direkt unter der in der Metallschicht (22) definierten Öffnung (25) lokalisiert ist; wobei das Substrat (2) eine Isolierschicht (15, 19, 27) darauf hat, mit einer Öffnung über dem Störstellen-dotierten Gebiet (23), und wobei die Metallschicht (22) sich über die Isolierschicht erstreckt und das Störstellen-dotierte Gebiet über die Öffnung in der Isolierschicht kontaktiert, und wobei die Öffnung (25) in der Metallschicht (22) über der Isolierschicht ist.
  8. Das Bauelement nach Anspruch 7, das ein Bipolartransistor mit isolierter Gatelektrode ist, wobei das Störstellen-dotierte Gebiet (23) ein Source-Gebiet davon ist, und das Gebiet (11) von Gitterdefekten bei einem parasitären PN-Diodenübergang (21/13) davon, definiert im Substrat (2), platziert ist.
  9. Das Bauelement nach Anspruch 7, das ein Metall-Oxid-Halbleiter-Feldeffekttransistoren ist, wobei das Störstellen-dotierte Gebiet (23) ein Source-Gebiet davon ist, und das Gebiet (11) von Gitterdefekten bei einem parasitären PN-Diodenübergang davon, definiert im Substrat (2), platziert ist.
DE69834613T 1997-03-25 1998-03-25 Halbleiterbauelement und verfahren zur dessen herstellung Expired - Lifetime DE69834613T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7105697 1997-03-25
JP9071056A JPH10270451A (ja) 1997-03-25 1997-03-25 半導体装置およびその製造方法
PCT/JP1998/001325 WO1998043287A1 (fr) 1997-03-25 1998-03-25 Dispositif a semi-conducteur et son procede de fabrication

Publications (2)

Publication Number Publication Date
DE69834613D1 DE69834613D1 (de) 2006-06-29
DE69834613T2 true DE69834613T2 (de) 2007-03-08

Family

ID=13449493

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69834613T Expired - Lifetime DE69834613T2 (de) 1997-03-25 1998-03-25 Halbleiterbauelement und verfahren zur dessen herstellung

Country Status (5)

Country Link
US (2) US7276764B1 (de)
EP (1) EP0913859B1 (de)
JP (1) JPH10270451A (de)
DE (1) DE69834613T2 (de)
WO (1) WO1998043287A1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239466B1 (en) * 1998-12-04 2001-05-29 General Electric Company Insulated gate bipolar transistor for zero-voltage switching
JP4840551B2 (ja) * 2001-06-07 2011-12-21 株式会社デンソー Ｍｏｓトランジスタ
JP4857520B2 (ja) * 2004-01-07 2012-01-18 トヨタ自動車株式会社 バイポーラ半導体装置及びその製造方法
DE102004012818B3 (de) * 2004-03-16 2005-10-27 Infineon Technologies Ag Verfahren zum Herstellen eines Leistungshalbleiterbauelements
DE102004024659B4 (de) 2004-05-18 2014-10-02 Infineon Technologies Ag Halbleiterbauteil
JP2006222395A (ja) * 2005-02-14 2006-08-24 Nec Electronics Corp 半導体装置
JP2006228772A (ja) * 2005-02-15 2006-08-31 Matsushita Electric Ind Co Ltd ショットキバリアダイオードとその製造方法
JP2007103770A (ja) * 2005-10-06 2007-04-19 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
KR101614565B1 (ko) 2008-09-01 2016-04-21 로무 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2010109031A (ja) 2008-10-29 2010-05-13 Sanken Electric Co Ltd 半導体装置及びその製造方法
US9196560B2 (en) 2013-10-31 2015-11-24 Infineon Technologies Austria Ag Semiconductor device having a locally reinforced metallization structure and method for manufacturing thereof
US9355958B2 (en) 2013-10-31 2016-05-31 Infineon Technologies Ag Semiconductor device having a corrosion-resistant metallization and method for manufacturing thereof
JP6500413B2 (ja) * 2014-12-05 2019-04-17 富士電機株式会社 絶縁ゲート型バイポーラトランジスタ及びその製造方法
JP7003688B2 (ja) * 2018-01-25 2022-01-20 株式会社デンソー 半導体装置及びその製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5146882A (en) * 1974-10-18 1976-04-21 Mitsubishi Electric Corp Handotaisochi oyobisono seizohoho
JPS539469A (en) * 1976-07-15 1978-01-27 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device having electrode of stepped structure and its production
JPS542076A (en) * 1977-06-08 1979-01-09 Hitachi Ltd Manufacture for semiconductor device
US4134778A (en) * 1977-09-02 1979-01-16 General Electric Company Selective irradiation of thyristors
JPS55154767A (en) * 1979-05-23 1980-12-02 Toshiba Corp Manufacture of semiconductor device
EP0213972A1 (de) 1985-08-30 1987-03-11 SILICONIX Incorporated Verfahren zum Ändern der Schwellspannung eines DMOS Transistors
US4752818A (en) * 1985-09-28 1988-06-21 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor device with multiple recombination center layers
US4682195A (en) * 1985-09-30 1987-07-21 General Electric Company Insulated gate device with configured emitter contact pad
JPS62298120A (ja) * 1986-06-18 1987-12-25 Hitachi Ltd 半導体装置およびその製造方法
JPH0722198B2 (ja) * 1987-07-15 1995-03-08 富士電機株式会社 絶縁ゲ−ト形バイポ−ラトランジスタ
JPS6419771U (de) 1987-07-27 1989-01-31
GB2213988B (en) * 1987-12-18 1992-02-05 Matsushita Electric Works Ltd Semiconductor device
JPH01235272A (ja) * 1988-03-15 1989-09-20 Matsushita Electric Works Ltd 半導体装置
JPH01287965A (ja) * 1988-05-13 1989-11-20 Mitsubishi Electric Corp 半導体装置の製造方法
JP2526653B2 (ja) 1989-01-25 1996-08-21 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔ
JPH03259537A (ja) * 1990-03-09 1991-11-19 Hitachi Ltd 半導体装置及びその製法
JP2858404B2 (ja) * 1990-06-08 1999-02-17 株式会社デンソー 絶縁ゲート型バイポーラトランジスタおよびその製造方法
IT1272567B (it) * 1992-09-15 1997-06-23 Int Rectifier Corp Dispositivo transistore di potenza, dotato di una regione ultraprofonda a concentrazione maggiorata
JP2944840B2 (ja) * 1993-03-12 1999-09-06 株式会社日立製作所 電力用半導体装置
US5981981A (en) * 1993-10-13 1999-11-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including a bipolar structure
JPH07135214A (ja) 1993-11-11 1995-05-23 Fuji Electric Co Ltd 半導体装置およびその製造方法
JPH07297414A (ja) * 1994-04-25 1995-11-10 Toshiba Corp 半導体装置とその製造方法
JP3259537B2 (ja) 1994-08-29 2002-02-25 松下電器産業株式会社 半導体装置の製造方法
JP2883017B2 (ja) * 1995-02-20 1999-04-19 ローム株式会社 半導体装置およびその製法
JP4229661B2 (ja) 2002-09-13 2009-02-25 株式会社オリンピア 遊技機

Also Published As

Publication number Publication date
WO1998043287A1 (fr) 1998-10-01
US7276764B1 (en) 2007-10-02
JPH10270451A (ja) 1998-10-09
EP0913859B1 (de) 2006-05-24
EP0913859A4 (de) 2004-04-14
DE69834613D1 (de) 2006-06-29
US20060151829A1 (en) 2006-07-13
US7736977B2 (en) 2010-06-15
EP0913859A1 (de) 1999-05-06

Similar Documents

Publication Publication Date Title
DE2700873C2 (de) Verfahren zur Herstellung von komplementären Isolierschicht-Feldeffekttransistoren
DE19747159B4 (de) Halbleiterbauteil mit MOS-Gatesteuerung und Verfahren zu seiner Herstellung
DE69209678T2 (de) Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
DE68911702T2 (de) Halbleitervorrichtung mit zusammengesetztem Substrat, hergestellt aus zwei Halbleitersubstraten in engem Kontakt.
DE69728259T2 (de) Siliciumkarbid-cmos und herstellungsverfahren
DE3780369T2 (de) Verfahren zum herstellen einer halbleiterstruktur.
DE102008005872B4 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE3019850C2 (de)
DE69834613T2 (de) Halbleiterbauelement und verfahren zur dessen herstellung
DE69015666T2 (de) MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich.
DE3437512C2 (de) Integrierte Halbleiterschaltung mit Isolationsbereichen und Verfahren zu ihrer Herstellung
DE102019117754A1 (de) Verfahren zum bilden eines halbleiter-auf-einem-isolator- (soi-) substrats
DE3110477A1 (de) Verfahren zur herstellung von cmos-bauelementen
DE2750209A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE19704996A1 (de) Verfahren zur Herstellung von IGBT-Bauteilen
DE2809233A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE112011104408T5 (de) Halbleitervorrichtungen mit rückseitiger Isolierung
DE69938381T2 (de) Herstellung einer LDD Struktur für eine Schutzschaltung gegen elektrostatische Entladungen (ESD)
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE102004062829A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE2553838A1 (de) Verfahren zur herstellung von anreicherungs-feldeffekttransistoren
DE3230077A1 (de) Integrierte bipolar- und mos-transistoren enthaltende halbleiterschaltung auf einem chip und verfahren zu ihrer herstellung
DE19517002C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE2247975B2 (de) Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: BUCHER, R., DIPL.-ING. UNIV., PAT.-ANW., 85521 OTT