DE102013106946A1 - Verfahren zum Bilden von lateral variierenden Dotierungskonzentrationen und eines Halbleiterbauelements - Google Patents

Verfahren zum Bilden von lateral variierenden Dotierungskonzentrationen und eines Halbleiterbauelements Download PDF

Info

Publication number
DE102013106946A1
DE102013106946A1 DE102013106946.0A DE102013106946A DE102013106946A1 DE 102013106946 A1 DE102013106946 A1 DE 102013106946A1 DE 102013106946 A DE102013106946 A DE 102013106946A DE 102013106946 A1 DE102013106946 A1 DE 102013106946A1
Authority
DE
Germany
Prior art keywords
type semiconductor
doping concentration
type
region
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102013106946.0A
Other languages
English (en)
Other versions
DE102013106946B4 (de
Inventor
Yvonne Gawlina
Franz-Josef Niedernostheide
Hans-Joachim Schulze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013106946A1 publication Critical patent/DE102013106946A1/de
Application granted granted Critical
Publication of DE102013106946B4 publication Critical patent/DE102013106946B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7432—Asymmetrical thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thyristors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

Ein Verfahren zum Bilden einer lateral variierenden n-Typ-Dotierungskonzentration wird bereitgestellt. Das Verfahren beinhaltet Bereitstellen eines Halbleiterwafers (40) mit einer ersten Oberfläche (101), einer der ersten Oberfläche (101) gegenüber angeordneten zweiten Oberfläche (102) und einer ersten n-Typ-Halbleiterschicht (1) mit einer ersten maximalen Dotierungskonzentration, Implantieren von Protonen mit einer ersten maximalen Energie in die erste n-Typ-Halbleiterschicht (1) und lokales Behandeln der zweiten Oberfläche (102) mit einem maskierten Wasserstoffplasma. Weiter wird ein Halbleiterbauelement bereitgestellt.

Description

  • GEBIET DER TECHNK
  • Die Ausführungsformen der vorliegenden Erfindung betreffen Verfahren zum Bilden von lateral variierenden n-Typ-Dotierungskonzentrationen in einem Halbleiterkörper und damit verbundenen Halbleiterbauelementen, insbesondere Leistungshalbleiterbauelementen, die einen Halbleiterkörper mit einem strukturierten Feldstoppgebiet aufweisen.
  • ALLGEMEINER STAND DER TECHNIK
  • Halbleiterbauelemente wie Dioden und Transistoren, zum Beispiel feldeffektgesteuerte Schaltelemente wie ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) oder ein Bipolartransistor mit isolierter Gateelektrode (IGBT), wurden bisher für verschiedene Anwendungen genutzt, einschließlich unter anderem zur Nutzung als Schalter in Stromversorgungen und Stromrichtern, Elektroautos, Klimaanlagen und sogar Stereosystemen. Vor allem mit Bezug auf zum Schalten großer Ströme und/oder den Betrieb bei höheren Spannungen fähige Leistungsgeräte werden oft ein geringer Widerstand im Durchlassbetrieb, der nachfolgend auch als Durchlasswiderstand Ron bezeichnet wird, weiches Schaltverhalten und Hochspannungssperrfähigkeit gewünscht.
  • Randabschlussstrukturen wie Feldplatten und/oder floatende Schutzringe werden oft in einer Peripheriezone genutzt, die eine aktive Zone umgibt, um einen Laststrom zu schalten und/oder zu steuern, um das elektrische Feld umzuverteilen, sodass das elektrische Feld nahe einer Halbleiteroberfläche reduziert wird. Folglich wird die Sperrfähigkeit des Halbleiterbauelements verbessert.
  • Zusätzlich können in Leistungshalbleiterbauelementen höher dotierte Feldstoppgebiete genutzt werden, um die Weichheit während des Ausschaltens und/oder des Kommutierens des Halbleiterbauelements zu verbessern. Feldstoppgebiete können nur in Teilen des Halbleiterbauelements gebildet werden. Solche Feldstoppgebiete könnten durch maskierte Implantation, zum Beispiel durch Protonenimplantation, und anschließendes Drive-in gebildet werden. Für ein typisches Leistungshalbleiterbauelement beträgt die Eindringtiefe des Feldstoppgebiets möglicherweise zum Beispiel etwa 30 μm bis etwa 60 μm. Jedoch stellt Maskieren von Protonen mit ausreichend hoher Energie, um tief genug in das Halbleitermaterial einzudringen, typischerweise vor erhebliche Herausforderungen, insbesondere bei der Dünnwafer-Technologie. Das Nutzen von Öffnungen wie Schablonenmasken ist mit der Dünnwafer-Technologie nicht vereinbar. Das Bilden dicker Masken auf der Waferrückseite verursacht möglicherweise eine erhebliche Waferdurchbiegung. Dies kann sich auf die Fertigung auswirken. Dünnere Implantationsmasken werden möglicherweise für andere n-Typ-Dotiersubstanzen wie Selen oder Phosphor genutzt. Jedoch gehen die damit verbundenen Drive-in-Prozesse mit höheren Temperaturbelastungen einher, was die Nutzung bei der Dünnwafer-Technologie einschränkt.
  • KURZE DARSTELLUNG DER ERFINDUNG
  • Nach einer Ausführungsform eines Verfahrens zum Bilden einer lateral variierenden n-Typ-Dotierungskonzentration beinhaltet das Verfahren Bereitstellen eines Halbleiterwafers, der eine erste Oberfläche, eine gegenüber der ersten Oberfläche angeordnete zweite Oberfläche und eine erste n-Typ-Halbleiterschicht mit einer ersten maximalen Dotierungskonzentration aufweist; Bilden einer zweiten n-Typ-Halbleiterschicht mit einer maximalen Dotierungskonzentration, die höher als die erste maximale Dotierungskonzentration ist, in der ersten n-Typ-Halbleiterschicht, wobei Bilden der zweiten n-Typ-Halbleiterschicht Implantieren von Protonen mit einer ersten maximalen Energie in die erste n-Typ-Halbleiterschicht beinhaltet; und lokales Behandeln der zweiten Oberfläche mit einem maskierten Wasserstoffplasma.
  • Nach einer Ausführungsform eines Verfahrens zum Bilden eines bipolaren Halbleiterbauelements beinhaltet das Verfahren Folgendes: Bereitstellen eines Halbleiterwafers, der eine erste Oberfläche mit einer normalen Richtung aufweist, die eine vertikale Richtung definiert, und einer unter der ersten Oberfläche angeordneten ersten n-Typ-Halbleiterschicht; Bilden einer p-Typ-Halbleiterschicht, die einen pn-Übergang mit der ersten n-Typ-Halbleiterschicht bildet; Implantieren von Protonen in die erste n-Typ-Halbleiterschicht; und lokales Behandeln einer zweiten Oberfläche des Halbleiterwafers mit einem maskierten Wasserstoffplasma.
  • Nach einer Ausführungsform eines Halbleiterbauelements beinhaltet das Halbleiterbauelement Folgendes: einen Halbleiterkörper mit einer ersten Oberfläche mit einer normalen Richtung, die eine vertikale Richtung definiert; ein erstes n-Typ-Halbleitergebiet, das unter der ersten Oberfläche angeordnet ist und eine erste maximale Dotierungskonzentration aufweist; und ein zweites n-Typ-Halbleitergebiet, das unter dem ersten n-Typ-Halbleitergebiet angeordnet ist. In einem vertikalen Querschnitt beinhaltet das zweite n-Typ-Halbleitergebiet zwei beabstandete erste n-Typ-Bereiche und einen zweiten n-Typ-Bereich, von denen jeder an das erste n-Typ-Halbleitergebiet angrenzt. Die zwei beabstandeten ersten n-Typ-Bereiche weisen eine maximale Dotierungskonzentration, die höher als die erste maximale Dotierungskonzentration ist, und eine erste minimale Distanz zur ersten Oberfläche auf. Der zweite n-Typ-Bereich weist eine maximale Dotierungskonzentration, die höher als die erste maximale Dotierungskonzentration ist, und eine zweite minimale Distanz zur ersten Oberfläche, die größer als die erste minimale Distanz ist, auf. Das Halbleiterbauelement beinhaltet weiter eine zweite p-Typ-Halbleiterschicht, die einen pn-Übergang mit dem zweiten n-Typ-Bereich bildet.
  • Der Fachmann erkennt beim Lesen der folgenden ausführlichen Beschreibung und beim Betrachten der beiliegenden Zeichnungen zusätzliche Merkmale und Vorteile.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Komponenten in den Figuren sind nicht zwingend maßstabsgetreu, vielmehr wird der Schwerpunkt auf die Veranschaulichung der Grundsätze der Erfindung gelegt. Ferner bezeichnen in den Figuren gleiche Bezugszeichen entsprechende Teile. In den Zeichnungen:
  • veranschaulichen die 1A bis 1D vertikale Querschnitte durch einen Halbleiterkörper während Verfahrensschritten eines Verfahrens nach Ausführungsformen;
  • veranschaulicht 2 Dotierungskonzentrationen in Halbleiterkörpern nach Ausführungsformen;
  • veranschaulicht 3 Dotierungskonzentrationen in Halbleiterkörpern nach Ausführungsformen;
  • veranschaulichen die 4A bis 4E vertikale Querschnitte durch einen Halbleiterkörper während Verfahrensschritten eines Verfahrens nach weiteren Ausführungsformen;
  • veranschaulicht 5A einen vertikalen Querschnitt durch ein bipolares Halbleiterbauelement nach einer Ausführungsform; und
  • veranschaulicht 5B einen vertikalen Querschnitt durch ein bipolares Halbleiterbauelement nach einer anderen Ausführungsform.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen zur Veranschaulichung konkrete Ausführungsformen gezeigt werden, in denen die Erfindung praktisch umgesetzt werden kann. In diesem Zusammenhang werden mit Bezug zur Orientierung der beschriebenen Figur(en) Richtungsbegriffe wie „oben”, „unten”, „vorne”, „hinten”, „am Anfang”, „am Ende” etc. genutzt. Da Komponenten von Ausführungsformen in einer Anzahl unterschiedlicher Orientierungen positioniert sein können, werden die Richtungsbegriffe zu Zwecken der Veranschaulichung genutzt und sind in keiner Weise einschränkend. Es sollte sich verstehen, dass noch andere Ausführungsformen gebraucht und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht als einschränkend aufzufassen, und der Schutzbereich der vorliegenden Erfindung wird von den beigefügten Ansprüchen definiert.
  • Es wird nun ausführlich Bezug auf verschiedene Ausführungsformen genommen, von denen in den Figuren ein oder mehrere Beispiele veranschaulicht werden. Jedes Beispiel ist zur Erläuterung bereitgestellt und soll die Erfindung nicht einschränken. Zum Beispiel können im Rahmen einer Ausführungsform veranschaulichte oder beschriebene Merkmale an oder in Verbindung mit anderen Ausführungsformen genutzt werden, damit sich noch eine weitere Ausführungsform ergibt. Es ist beabsichtigt, dass die vorliegende Erfindung solche Modifikationen und Variationen beinhaltet. Die Beispiele werden unter Nutzung spezieller Formulierungen beschrieben, die nicht als den Schutzbereich der beiliegenden Ansprüche einschränkend ausgelegt werden sollten. Die Zeichnungen sind nicht maßstäblich und dienen allein veranschaulichenden Zwecken. Der Klarheit halber haben dieselben Elemente oder Fertigungsschritte in den unterschiedlichen Zeichnungen dieselben Bezugszeichen, falls nicht anders angegeben.
  • Der Begriff „horizontal”, wie in dieser Patentschrift genutzt, soll eine Orientierung beschreiben, die zu einer ersten oder primären horizontalen Oberfläche eines Halbleitersubstrats oder -körpers im Wesentlichen parallel ist. Dabei kann es sich zum Beispiel um die Oberfläche eines Wafers oder eines Chips handeln.
  • Der Begriff „vertikal”, wie in dieser Patentschrift genutzt, soll eine Orientierung beschreiben, die zur ersten Oberfläche im Wesentlichen senkrecht angeordnet ist, d. h. parallel zur normalen Richtung der ersten Oberfläche des Halbleitersubstrats oder -körpers.
  • In dieser Patentschrift wird davon ausgegangen, dass eine zweite Oberfläche eines Halbleitersubstrats eines Halbleiterkörpers durch die untere oder die rückseitige Oberfläche gebildet wird, während davon ausgegangen wird, dass die erste Oberfläche durch die obere, die vordere oder die primäre Oberfläche des Halbleitersubstrats gebildet wird. Die Begriffe „oben” und „unten”, wie in dieser Patentschrift genutzt, beschreiben deshalb eine relative Stelle eines strukturellen Merkmals zu einem anderen strukturellen Merkmal unter Berücksichtigung dieser Orientierung.
  • Die in dieser Patentschrift beschriebenen speziellen Ausführungsformen betreffen, ohne darauf eingeschränkt zu sein, Halbleiterbauelemente mit einer Feldstoppschicht, insbesondere bipolare Halbleiterbauelemente mit einer Feldstoppschicht und Fertigungsverfahren dafür. In dieser Patentschrift werden die Begriffe „Halbleiterbauelement” und „Halbleiterkomponente” synonym genutzt. Das gebildete Halbleiterbauelement ist typischerweise ein vertikales Halbleiterbauelement wie eine vertikale Diode, ein vertikaler Thyristor oder ein vertikaler IGBT oder ein MOSFET mit einer auf der ersten Oberfläche angeordneten ersten Lastelektrode und einer auf der zweiten Oberfläche angeordneten zweiten Lastelektrode. Die erste und die zweite Lastelektrode werden möglicherweise als jeweilige Metallisierungen gebildet. Typischerweise ist das gebildete Halbleiterbauelement ein Leistungshalbleiterbauelement, das eine aktive Zone mit mehreren Zellen zum Führen und/oder Steuern eines Laststroms aufweist. Des Weiteren weist das Leistungshalbleiterbauelement typischerweise eine Peripheriezone mit mindestens einer Randabschlussstruktur auf, welche die aktive Zone in der Draufsicht mindestens teilweise umgibt.
  • Der Begriff „Leistungshalbleiterbauelement”, wie in dieser Patentschrift genutzt, soll ein Halbleiterbauelement auf einem einzelnen Chip mit Hochspannungs- und/oder Hochstromschaltfähigkeiten beschreiben. Mit anderen Worten, Leistungshalbleiterbauelemente sind für hohen Strom vorgesehen, typischerweise im Ampere-Bereich und höher. In dieser Patentschrift werden die Begriffe „Leistungshalbleiterbauelement” und „Leistungshalbleiterkomponente” synonym genutzt.
  • Der Begriff „Feldeffekt”, wie in dieser Patentschrift genutzt, soll die Bildung eines leitfähigen „Kanals” eines ersten Leitfähigkeitstyps und/oder die Steuerung der Leitfähigkeit und/oder die Form des Kanals in einem Halbleitergebiet eines zweiten Leitfähigkeitstyps, typischerweise einem Bodygebiet des zweiten Leitfähigkeitstyps, die durch ein elektrisches Feld vermittelt werden, beschreiben. Aufgrund des Feldeffekts wird ein unipolarer Stromweg durch das Kanalgebiet gebildet und/oder zwischen einem Sourcegebiet oder einem Emittergebiet des ersten Leitfähigkeitstyps und einem Driftgebiet des ersten Leitfähigkeitstyps gesteuert. Das Driftgebiet ist möglicherweise in Kontakt mit einem Draingebiet bzw. einem Kollektorgebiet. Das Draingebiet oder das Kollektorgebiet ist in niederohmigem elektrischem Kontakt mit einer Drain- oder einer Kollektorelektrode. Das Sourcegebiet oder das Emittergebiet ist in niederohmigem elektrischem Kontakt mit einer Source- oder einer Emitterelektrode. Im Rahmen der vorliegenden Patentschrift soll der Begriff „in niederohmigem elektrischem Kontakt” beschreiben, dass zwischen jeweiligen Elementen oder Bereichen eines Halbleiterbauelements ein niederohmiger Stromweg besteht, wenn an das Halbleiterbauelement und/oder über das Halbleiterbauelement keine Spannungen angelegt sind. In dieser Patentschrift werden die Begriffe „in niederohmigem elektrischem Kontakt”, „elektrisch gekoppelt” und „in niederohmiger elektrischer Verbindung” synonym genutzt.
  • Im Rahmen der vorliegenden Patentschrift sollte der Begriff „MOS” (Metall-Oxid-Halbleiter) so verstanden werden, dass er den allgemeineren Begriff „MIS” (Metall-Isolator-Halbleiter) beinhaltet. Zum Beispiel sollte der Begriff MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) so verstanden werden, dass er FETS beinhaltet, die einen Gate-Isolator aufweisen, der kein Oxid ist, d. h. der Begriff MOSFET wird in der allgemeineren Begriffsbedeutung IGFET (Feldeffekttransistor mit isolierter Gateelektrode) bzw. MISFET (Metall-Isolator-Halbleiter-Feldeffekttransistor) genutzt.
  • Im Rahmen der vorliegenden Patentschrift soll der Begriff „Gateelektrode” eine Elektrode beschreiben, die sich neben dem Bodygebiet befindet und vom Bodygebiet isoliert und ausgebildet ist, um ein Kanalgebiet durch das Bodygebiet zu bilden und/oder zu steuern.
  • Im Rahmen der vorliegenden Patentschrift sollen die Begriffe „Feldelektrode” und „Feldplatte” eine Elektrode beschreiben, die neben einem Halbleitergebiet, typischerweise dem Driftgebiet, angeordnet, vom Halbleitergebiet isoliert und ausgebildet ist, um einen verarmten Bereich im Halbleitergebiet zu erweitern, indem eine angemessene Spannung, typischerweise eine positive Spannung für ein n-Typ-Halbleitergebiet, angelegt wird.
  • Im Rahmen der vorliegenden Patentschrift soll der Begriff „Mesa” oder „Mesagebiet” ein Halbleitergebiet zwischen zwei angrenzenden Gräben beschreiben, die sich in einem vertikalen Querschnitt in das Halbleitersubstrat oder den Halbleiterkörper erstrecken.
  • Der Begriff „Kommutieren”, wie in dieser Patentschrift genutzt, soll das Schalten des Stroms eines Halbleiterbauelements aus der Vorwärtsrichtung oder der Leitungsrichtung beschreiben, in welcher ein pn-Lastübergang, zum Beispiel der pn-Übergang zwischen dem Bodygebiet und dem Driftgebiet eines IGBTs oder eines MOSFETs, in Durchlassrichtung zur Gegen- oder Rückwärtsrichtung vorgespannt ist, in welcher der pn-Lastübergang in Sperrrichtung vorgespannt ist.
  • Nachfolgend werden Ausführungsformen betreffend Halbleiterbauelemente und Fertigungsverfahren zum Bilden von Halbleiterbauelementen vor allem mit Bezug zu Halbleiterbauelementen aus Silicium (Si) erläutert. Folglich ist ein monokristallines Halbleitergebiet oder eine monokristalline Halbleiterschicht typischerweise ein monokristallines Si-Gebiet oder eine monokristalline Si-Schicht. Es sollte sich jedoch verstehen, dass der Halbleiterkörper aus einem beliebigen zum Fertigen eines Halbleiterbauelements geeigneten Halbleitermaterial sein kann. Für Leistungshalbleiteranwendungen werden derzeit vor allem Materialien aus Si, SiC (Siliciumcarbid), GaAs (Siliciumarsenid) und GaN (Galliumnitrid) genutzt. Falls der Halbleiterkörper ein Material mit hohem Bandabstand wie SiC oder GaN umfasst, das eine hohe Durchbruchspannung bzw. eine hohe kritische Avalanche-Feldstärke aufweist, kann eine höhere Dotierung der jeweiligen Halbleitergebiete gewählt werden, was den Durchlasswiderstand Ron reduziert. Die hierin erläuterten Fertigungsverfahren beziehen sich typischerweise auf Si-Halbleiterbauelemente und SiC-Halbleiterbauelemente.
  • Die 1A bis 1D veranschaulichen vertikale Querschnitte durch einen Halbleiterkörper 40 während Verfahrensschritten eines Verfahrens zum Fertigen eines Halbleiterbauelements 100. In einem ersten Prozess wird ein Halbleiterkörper 40, zum Beispiel ein Wafer oder ein Substrat, mit einer ersten Oberfläche 101 und einer zweiten oder einer rückseitigen Oberfläche 102 gegenüber der ersten Oberfläche 101 bereitgestellt. Die normale Richtung en der ersten Oberfläche 101 ist zur vertikalen Richtung im Wesentlichen parallel. Die vertikale Dicke des Wafers bzw. des Halbleiterkörpers 40 ist typischerweise geringer als etwa 200 μm oder sogar noch geringer als etwa 100 μm, doch kann auch bis zu etwa 1,5 mm betragen.
  • Wie in 1A veranschaulicht, beinhaltet der Halbleiterkörper 40 typischerweise eine erste n-Typ-Halbleiterschicht 1 mit einer ersten maximalen Dotierungskonzentration. In der beispielhaften Ausführungsform erstreckt sich die erste n-Typ-Halbleiterschicht 1 zwischen der ersten Oberfläche 101 und der zweiten Oberfläche 102.
  • Danach wird in der ersten n-Typ-Halbleiterschicht 1 eine zweite n-Typ-Halbleiterschicht 2 mit einer maximalen Dotierungskonzentration, die höher als die erste maximale Dotierungskonzentration ist, gebildet. Der Prozess des Bildens der zweiten n-Typ-Halbleiterschicht 2 beinhaltet Implantieren von Protonen in die erste n-Typ-Halbleiterschicht 1. Wie durch die Pfeile in 1A angezeigt, werden die Protonen typischerweise durch die zweite Oberfläche 102 implantiert.
  • In einem anschließenden Ausheilprozess werden in der zweiten n-Typ-Halbleiterschicht 2 sogenannte wasserstoffinduzierte oder protoneninduzierte Donatoren, welche die effektive n-Typ-Dotierungskonzentration erhöhen, gebildet. Die Ausheilung wird typischerweise etwa 15 Minuten bis etwa 300 Minuten lang bei Temperaturen von etwa 250°C bis etwa 500°C oder bevorzugt von etwa 350°C bis 420°C durchgeführt. Daraus resultiert nur eine niedrige thermische Belastung, sodass weitere im übrigen oberen Bereich der ersten n-Typ-Halbleiterschicht 1 und/oder auf der ersten Oberfläche gebildete Strukturen davon typischerweise nicht beeinträchtigt werden.
  • Die Protonen werden typischerweise maskenlos implantiert. Daraus resultiert eine im Wesentlichen horizontal orientierte Grenzfläche 15 zwischen der ersten n-Typ-Halbleiterschicht 1 und der zweiten n-Typ-Halbleiterschicht 2, wie in 1B veranschaulicht ist.
  • Die Distanz der Grenzfläche 15 zur zweiten Oberfläche 102 hängt von der Eindringtiefe bzw. der kinetischen Energie der implantierten Protonen ab. Typischerweise werden die Protonen mit Energien von mehr als etwa 500 keV oder sogar mehr als etwa 700 keV implantiert. Die Eindringtiefe der implantierten Protonen beträgt möglicherweise bis zu etwa 10 μm, bis zu etwa 30 μm oder sogar bis zu etwa 60 μm. Für Halbleiterkörper 40 mit einer größeren vertikalen Erstreckung von zum Beispiel mehr als etwa 100 μm ist die Eindringtiefe der implantierten Protonen möglicherweise sogar noch größer.
  • Des Weiteren beinhaltet der Prozess des Implantierens von Protonen möglicherweise mehrere Schritte, zum Beispiel 4 oder 6 Schritte, des Implantierens von Protonen mit unterschiedlichen Energien. Folglich wird möglicherweise ein Vertikaldotierungsprofil der zweiten n-Typ-Halbleiterschicht 2 bereitgestellt. Dadurch wird möglicherweise die Weichheit des zu fertigenden Halbleiterbauelements verbessert.
  • Unter Bezugnahme auf 1C wird auf der zweiten Oberfläche 102 eine strukturierte Maske 9 gebildet. Dies beinhaltet typischerweise Bilden einer Maskenschicht 9 auf der zweiten Oberfläche 102 und Vertiefen der Maskenschicht 9, um den Halbleiterkörper 40 an der zweiten Oberfläche 102 teilweise freizulegen.
  • Wie oben erläutert, werden Halbleiterbauelemente typischerweise auf Waferebene gefertigt. Folglich entsprechen die 1A bis 1D sowie die 4A bis 4F, die unten erläutert werden, typischerweise einem Teilabschnitt eines Querschnitts durch einen jeweiligen Wafer. Typischerweise entspricht der veranschaulichte Halbleiterkörper 40 in den 1A bis 1D einem von mehreren parallel gefertigten Halbleiterbauelementen 100. Der veranschaulichte Halbleiterkörper 40 entspricht möglicherweise zum Beispiel einem Bereich eines von mehreren Halbleiterbauelementen 100, zum Beispiel einer Einheitszelle einer aktiven Zone eines Leistungshalbleiterbauelements 100. Abhängig vom zu fertigenden Halbleiterbauelement 100 kann die Maskenschicht 9 in einer aktiven Zone und/oder einer Peripheriezone vertieft werden, welche die aktive Zone des Halbleiterbauelements 100 typischerweise umgibt. In diesen Ausführungsformen werden in der Maskenschicht 9 mehrere Öffnungen gebildet, um entsprechende Bereiche der zweiten n-Typ-Halbleiterschicht 2 an der zweiten Oberfläche 102 freizulegen.
  • Die gebildete Maske 9 ist angepasst, um die bedeckten Bereiche der zweiten n-Typ-Halbleiterschicht 2 vor einer anschließenden Wasserstoffplasmabehandlung zu schützen. Folglich kann die vertikale Dicke der Maske 9 bzw. der Maskenschicht 9 vergleichsweise gering sein, typischerweise weniger als etwa 1 μm. Dadurch wird Reduzieren der Waferdurchbiegung ermöglicht und somit die Verarbeitung dünner Wafer mit vertikaler Erstreckung unter 200 μm oder sogar unter 100 μm erleichtert.
  • Die Maske 9 wird möglicherweise als Isolatormaske gebildet, zum Beispiel als Siliciumoxidmaske oder als Siliciumnitridmaske, als Hartmaske oder als Metallmaske. Das Bilden der Maske 9 beinhaltet möglicherweise thermische Oxidation der zweiten n-Typ-Halbleiterschicht 2 an der zweiten Oberfläche 102 und/oder Ablagern von geeignetem Material auf der zweiten Oberfläche 102, um die Maskenschicht 9 zu bilden, und einen Ätzprozess durch eine photolithographisch strukturierte Maske.
  • Danach wird die zweite Oberfläche 102 mit einem Wasserstoffplasma durch die Maske 9 lokal behandelt, wie durch die gestrichelten Pfeile in 1C angezeigt. Folglich werden die durch Protonenimplantation und Ausheilen gebildeten n-Typ-Verunreinigungen in der zweiten n-Typ-Halbleiterschicht 2 lokal mindestens teilweise inaktiviert und/oder dissoziiert. Dies wird unten ausführlicher mit Bezug auf die 2 und 3 erläutert. Die resultierende Halbleiterstruktur 100 ist in 1D veranschaulicht. Danach kann die Maske 9 von der zweiten Oberfläche 102 abgenommen werden.
  • Folglich wird die zweite n-Typ-Halbleiterschicht 2 lateral, d. h. in horizontaler Richtung, strukturiert, indem die effektive n-Typ-Dotierung lokal reduziert wird. Typischerweise werden die zusätzlichen aktiven n-Typ-Donatoren, die durch Protonenimplantation und Ausheilen gebildet wurden, durch Wasserstoffplasmabehandlung lokal kompensiert. Dies ist durch die horizontale gepunktete Linie in 1D veranschaulicht, die sich zwischen den übrigen stufenförmigen zweiten n-Typ-Halbleitergebieten 2a mit einer höheren Dotierungskonzentration als die erste n-Typ-Halbleiterschicht 1 mindestens in einem oberen Bereich, der über den zweiten n-Typ-Halbleitergebieten 2a bzw. der gepunkteten Linie angeordnet ist, erstreckt. In einem unteren Bereich 1a der ersten n-Typ-Halbleiterschicht 1, der vertikal unter der gepunkteten Linie und horizontal zwischen den zweiten n-Typ-Halbleitergebieten 2a angeordnet ist, entspricht die effektive maximale n-Typ-Dotierungskonzentration möglicherweise im Wesentlichen der maximalen n-Typ-Dotierungskonzentration dieses Bereichs vor dem Implantieren von Protonen. Nachfolgend werden die zweiten n-Typ-Halbleitergebiete 2a auch als n-Typ-Halbleiterbereiche 2a und tiefe Feldstoppbereiche 2a bezeichnet.
  • Der untere Bereich 1a und ein oberer Bereich 1b der ersten n-Typ-Halbleiterschicht 1 bilden möglicherweise ein zusammenhängendes erstes n-Typ-Halbleitergebiet. In einer anderen Ausführungsform weist der untere Bereich 1a eine maximale Dotierungskonzentration auf, die höher als eine maximale Dotierungskonzentration des oberen Bereichs 1b der ersten n-Typ-Halbleiterschicht 1 ist. In dieser Ausführungsform ist die maximale Dotierungskonzentration des unteren Bereichs 1a typischerweise geringer als eine maximale Dotierungskonzentration der zweiten n-Typ-Halbleitergebiete 2a.
  • Der untere Bereich 1a weist möglicherweise auch eine maximale Dotierungskonzentration auf, die im Wesentlichen mit der maximalen Dotierungskonzentration der zweiten n-Typ-Halbleitergebiete 2a übereinstimmt. In dieser Ausführungsform weist ein Subbereich des unteren Bereichs 1a nahe dem Übergang zwischen den Gebieten 1a und 1b typischerweise eine geringere Dotierungskonzentration auf. Zum Beispiel wird die effektive n-Typ-Dotierungskonzentration des Subbereichs möglicherweise im zu fertigenden Bauelement im Wesentlichen kompensiert.
  • Nahe der zweiten Oberfläche 102 oder sogar nahe der gepunkteten Linie werden die zusätzlichen aktiven n-Typ-Donatoren, die durch Protonenimplantation und Ausheilen gebildet wurden, möglicherweise vollständig kompensiert oder werden sogar überkompensiert. In diesem Fall wird möglicherweise ein weiterer Prozess des Implantierens von Protonen mit geringerer Energie bzw. Eindringtiefe, dem sich ein weiterer Ausheilprozess anschließt, genutzt, um die effektive n-Typ-Dotierung nahe der zweiten Oberfläche zu erhöhen. Dieser kann auch genutzt werden, um eine zusammenhängende Feldstoppschicht zu bilden, welche die zweiten n-Typ-Halbleitergebiete 2a beinhaltet. Des Weiteren kann der Leckstrom im zu fertigenden Halbleiterbauelement erheblich reduziert werden.
  • Das oben mit Bezug auf die 1A bis 1D erläuterte Verfahren wird möglicherweise genutzt, um ein Profil einer lateral variierenden Dotierungskonzentration in einer n-Typ-Halbleiterschicht zu bilden, zum Beispiel um ein lateral strukturiertes Feldstoppgebiet oder eine lateral strukturierte Feldstoppschicht zu bilden. Weil die genutzten Masken vergleichsweise dünn sein können, wird die Waferdurchbiegung mindestens reduziert. Des Weiteren ist auch die thermische Belastung vergleichsweise gering. Folglich ist das Verfahren auch für die Dünnwafer-Technologie gut geeignet.
  • Die 2 und 3 veranschaulichen effektive vertikale n-Typ-Dotierungskonzentrationen nc in Halbleiterkörpern, die durch Implantieren von Protonen in eine erste n-Typ-Silicium-Halbleiterschicht, Ausheilen und Behandeln mit maskiertem Wasserstoffplasma, wie oben mit Bezug auf die 1A bis 1D erläutert, für unterschiedliche Prozessparameter erhalten werden. Die gezeigten n-Typ-Dotierungskonzentrationen nc wurden anhand von Ausbreitungswiderstandsmessungen kalkuliert und entsprechen möglicherweise den n-Typ-Dotierungskonzentrationen nc eines Wegs in einem unteren Teil einer mittleren vertikalen Linie in 1D, wo die Tiefe d die Distanz zur zweiten Oberfläche 102 misst. Die vollständigen horizontalen Linien b in den 2 und 3 entsprechen der Hintergrunddotierung vor dem Implantieren von Protonen, dem Ausheilen und der Behandlung mit maskiertem Wasserstoffplasma. Die 2 und 3 veranschaulichen die effektiven n-Typ-Dotierungskonzentrationen nc nach einer 15-minütigen (2) bzw. einer 60-minütigen (3) Wasserstoffplasmabehandlung bei unterschiedlichen Plasmatemperaturen. Aus der Wasserstoffplasmabehandlung resultiert abhängig von der Temperatur, der Leistung und der Dauer Umverteilen und Inaktivieren der elektrisch aktiven Verunreinigungen, die durch Protonenimplantation und Ausheilen gebildet werden. Die elektrisch aktiven Verunreinigungen werden durch Wasserstoffplasmabehandlung deaktiviert. Je höher die Wasserstoffplasmatemperatur und je länger die Dauer, desto größer ist der Effekt des Reduzierens der effektiven n-Typ-Dotierung. Typischerweise wird das maskierte Wasserstoffplasma mindestens 15 Minuten und weniger als etwa zwei Stunden lang, noch typischer weniger als etwa 30 Minuten lang angewendet. Die Plasmatemperatur reicht möglicherweise von etwa 300°C bis etwa 600°C.
  • In der beispielhaften Ausführungsform werden die elektrisch aktiven Verunreinigungen, die durch Protonenimplantation und Ausheilen gebildet wurden, im Volumen bei Temperaturen von über etwa 350° im Wesentlichen kompensiert. Zusätzlich werden möglicherweise andere aktive donatorartige Verunreinigungen deaktiviert und/oder akzeptorartige Verunreinigungen durch Wasserstoffplasmabehandlung aktiviert. Folglich unterschreiten die effektiven vertikalen n-Typ-Dotierungskonzentrationen nc möglicherweise die Basisdotierungskonzentration, zum Beispiel nahe der mit Wasserstoffplasma behandelten Oberfläche (d = 0).
  • Abhängig von der Anzahl und der Energie der Protonenimplantationsprozesse, den Ausheilbedingungen und den Bedingungen des lokalen Behandelns der zweiten Oberfläche mit maskiertem Wasserstoffplasma werden die effektiven n-Dotierungskonzentrationen möglicherweise in vertikaler Richtung und horizontalen Richtungen strukturiert. Dadurch wird Bilden lokal strukturierter Feldstoppgebiete unter Nutzung von vergleichsweise dünnen Masken ermöglicht.
  • Selbstverständlich kann dieses Verfahren auch auf Halbleiterkörper oder Halbleiterwafer angewendet werden, die bereits mindestens einen pn-Übergang beinhalten, um eine strukturierte Feldstoppschicht zu bilden, zum Beispiel nahe dem mindestens einen pn-Übergang. Folglich kann die resultierende Bauelementleistung in Bezug auf die Weichheit und/oder die Durchbruchspannung einer Diode, eines Thyristors, eines MOSFETs oder eines IGBTs verbessert werden. Des Weiteren kann das Verfahren genutzt werden, um durch lokales Strukturieren der Feldstoppschicht eine sogenannte Break-over-Diode in einem Halbleiterbauelement zu bilden.
  • Aufgrund der vergleichsweise geringen Temperaturbelastung oder thermischen Belastung werden weitere im übrigen oberen Bereich der ersten n-Typ-Halbleiterschicht und/oder auf der ersten Oberfläche gebildete Strukturen typischerweise nicht durch Protonenimplantation, Ausheilen und das Wasserstoffplasma beeinträchtigt. Folglich wird die Fertigung typischerweise erleichtert, weil der Wafer zuerst von der ersten Oberfläche vollständig bearbeitet werden kann, was möglicherweise höhere Temperaturbelastungen erfordert, zum Beispiel zum Bilden von Gateoxiden neben der ersten Oberfläche.
  • In weiteren Ausführungsformen erfolgen das Implantieren von Protonen und die Behandlung mit maskiertem Wasserstoffplasma möglicherweise von unterschiedlichen Oberflächen des Halbleiterbauelements. Zum Beispiel werden die Protonen möglicherweise von der ersten Oberfläche in die erste n-Typ-Halbleiterschicht implantiert, und bevorzugt wird die erste Oberfläche lokal mit maskiertem Wasserstoffplasma behandelt. Dieses Vorgehen erleichtert möglicherweise das Bilden von Break-over-Dioden und/oder erhöht möglicherweise lokal die effektive n-Typ-Dotierung in einem Driftgebiet eines Halbleiterbauelements.
  • Die 4A bis 4D veranschaulichen vertikale Querschnitte durch einen Halbleiterkörper 40 während Verfahrensschritten eines Verfahrens zum Fertigen eines bipolaren Halbleiterbauelements 200. Ähnlich wie oben mit Bezug auf 1A erläutert, wird in einem ersten Prozess ein Halbleiterkörper oder ein Halbleiterwafer 40, zum Beispiel ein Dünnwafer, bereitgestellt. Der Wafer 40 weist eine erste Oberfläche 101 mit einer normalen Richtung en, die eine vertikale Richtung definiert, und eine unter der ersten Oberfläche 101 angeordnete n-Typ-Halbleiterschicht 1 auf.
  • Danach wird typischerweise eine p-Typ-Halbleiterschicht 3, 5 gebildet, die einen pn-Übergang 14 mit der n-Typ-Halbleiterschicht 1 bildet und sich zu einer zweiten Oberfläche 102 des Halbleiterwafers 40 erstreckt. Die zweite Oberfläche 102 ist gegenüber der ersten Oberfläche 101 angeordnet. Die resultierende Halbleiterstruktur ist in 4A veranschaulicht, die typischerweise nur einem Teilabschnitt durch den Halbleiterwafer entspricht, zum Beispiel einer Einheitszelle einer aktiven Zone eines von mehreren parallel zu fertigenden Halbleiterbauelementen 200. Alternativ ist der Wafer 40 möglicherweise mit der p-Typ-Halbleiterschicht 3, 5 versehen.
  • Nach einer Ausführungsform wird die p-Typ-Halbleiterschicht 3, 5 so gebildet, dass sie im vertikalen Querschnitt ein erstes p-Typ-Halbleitergebiet 3 mit einer zweiten maximalen Dotierungskonzentration und zwei zweite p-Typ-Halbleitergebiete 5 mit je einer maximalen Dotierungskonzentration, die höher als die zweite maximale Dotierungskonzentration ist, beinhaltet und dass das erste p-Typ-Halbleitergebiet 3 im vertikalen Querschnitt zwischen den zwei zweiten p-Typ-Halbleitergebieten 5 angeordnet ist. Folglich wird die p-Typ-Halbleiterschicht 3, 5 des Halbleiterbauelements 200 als lokal verbesserte Rückseitenemitterstruktur gebildet. Das Bilden der p-Typ-Halbleiterschicht 3, 5 beinhaltet möglicherweise eine epitaxiale Ablagerung und/oder eine maskierte Implantation von p-Typ-Dotiersubstanzen und anschließendes thermisches Drive-in oder Aktivieren der Verunreinigungsanteile durch schnelles thermisches Laserausheilen.
  • In einer anderen Ausführungsform wird die p-Typ-Halbleiterschicht 3, 5 so gebildet, dass sie im vertikalen Querschnitt ein erstes p-Typ-Halbleitergebiet 3 mit einer zweiten maximalen Dotierungskonzentration und zwei zweite p-Typ-Halbleitergebiete 5 mit je einer maximalen Dotierungskonzentration, die geringer als die zweite maximale Dotierungskonzentration ist, beinhaltet und dass das erste p-Typ-Halbleitergebiet 3 im vertikalen Querschnitt zwischen den zwei zweiten p-Typ-Halbleitergebieten 5 angeordnet ist. Folglich wird möglicherweise ein Stromverstärkungsfaktor einer später gebildeten pnp-Transistor-Struktur reduziert und somit die thermische Kurzschlussfestigkeit verbessert.
  • Danach werden Protonen in die n-Typ-Halbleiterschicht 1 implantiert, typischerweise von der zweiten Oberfläche 102. Die resultierende Halbleiterstruktur 200 ist in 4B nach dem Ausheilen veranschaulicht. Das Implantieren von Protonen und das Ausheilen werden typischerweise durchgeführt wie oben mit Bezug auf die 1A und 1B erläutert, um eine eingebettete zweite n-Typ-Halbleiterschicht 2 zu bilden, die eine höhere maximale Dotierungskonzentration als ein übriger oberer Bereich der ersten n-Typ-Halbleiterschicht 1 aufweist.
  • Danach wird auf der zweiten Oberfläche 102 eine Maske 9 gebildet. Die resultierende Halbleiterstruktur 200 ist in 4C veranschaulicht. Das Bilden der Maske 9 erfolgt ähnlich wie oben mit Bezug auf 1C erläutert und beinhaltet Bilden einer Maskenschicht 9 auf der zweiten Oberfläche 102 und Vertiefen der Maskenschicht 9, sodass das erste p-Typ-Halbleitergebiet 3 freigelegt wird, während die zwei beispielhaften zweiten p-Typ-Halbleitergebiete 5 von der Maske 9 bedeckt bleiben.
  • Danach wird die zweite Oberfläche 102 mit einem Wasserstoffplasma durch die Maske 9 lokal behandelt. Wie oben mit Bezug auf die 1D bis 3 erläutert und in 4D veranschaulicht, resultiert daraus nach dem Abnehmen der Maske 9, dass die effektive n-Typ-Dotierung über dem vertieften Bereich der zweiten Oberfläche 102 lokal reduziert wird. Folglich werden zwei typischerweise stufenförmige zweite n-Typ-Halbleitergebiete 2a, die eine höhere Dotierungskonzentration als die erste n-Typ-Halbleiterschicht 1 aufweisen, gebildet.
  • Danach werden weitere Protonen typischerweise maskenlos von der zweiten Oberfläche 102 in den Halbleiterwafer 40 implantiert, um eine Feldstoppschicht 2a, 2b zu bilden, die auch im vertikalen Querschnitt zusammenhängend ist. Die implantierten weiteren Protonen weisen verglichen mit den vor dem lokalen Behandeln der zweiten Oberfläche 102 mit maskiertem Wasserstoffplasma implantierten Protonen typischerweise eine geringere maximale Energie bzw. Eindringtiefe auf. Die Feldstoppschicht 2a, 2b beinhaltet zwei tiefe Feldstoppbereiche 2a und einen unter den tiefen Feldstoppbereichen 2a gebildeten zweiten n-Typ-Bereich 2b, der sich typischerweise zur zweiten Oberfläche 102 erstreckt und eine flache Feldstoppschicht 2b bildet. Die resultierende Halbleiterstruktur 200 ist in 4E veranschaulicht und entspricht möglicherweise einer Diode, einem Thyristor oder einem IGBT. Im letzteren Fall beinhaltet das Verfahren typischerweise Bilden von mindestens einer n-Kanal-Feldeffektstruktur neben der ersten Oberfläche 101, zum Beispiel vor dem Bilden der Feldstoppschicht 2a, 2b.
  • Typischerweise ist das gebildete Halbleiterbauelement 200 ein vertikales Leistungshalbleiterbauelement mit einer aktiven Zone mit mehreren Einheitszellen und zwei Lastelektroden. Die erste der zwei Lastelektroden wird auf der ersten Oberfläche 101 gebildet und die zweite Lastelektrode wird auf der zweiten Oberfläche 102 und in niederohmigem Kontakt mit der p-Typ-Halbleiterschicht 3, 5, zum Beispiel durch Ablagerung, gebildet. Zum Fertigen einer vertikalen Diode wird die erste Lastelektrode in niederohmigem Kontakt mit der ersten n-Typ-Halbleiterschicht 1 gebildet.
  • In einer weiteren Ausführungsform wird das erste p-Typ-Halbleitergebiet 3 und/oder das zweite p-Typ-Halbleitergebiet 5 der p-Typ-Halbleiterschicht 3, 5 nach der Feldstoppschicht 2a, 2b, zum Beispiel durch maskierte Implantation von p-Typ-Dotiersubstanzen, gebildet.
  • Da die zusammenhängende Feldstoppschicht 2a, 2b eine lokal reduzierte vertikale Erstreckung in der aktiven Zone aufweist, wird die Weichheit des gebildeten Halbleiterbauelements 200 während des Ausschaltens und/oder des Kommutierens verbessert. Des Weiteren, falls die Kurzschlussfestigkeit des Halbleiterbauelements 200 durch das Auftreten einer zu hohen elektrischen Feldstärke nahe der Oberfläche 102 aufgrund einer hohen Elektronenkonzentration dort eingeschränkt wird (dies geschieht typischerweise, falls das Emittergebiet 3 eine geringere Dotierungskonzentration als das Emittergebiet 5 aufweist), wird die Kurzschlussfestigkeit typischerweise aufgrund der lokal reduzierten vertikalen Erstreckung der Feldstoppschicht 2a, 2b über dem ersten p-Typ-Halbleitergebiet 3 zusätzlich verbessert.
  • Die mit Bezug auf die 4A bis 4E erläuterten Prozesse sind für die Dünnwafer-Technologie ebenfalls gut geeignet, weil die genutzten Masken möglicherweise eine vergleichsweise geringe vertikale Erstreckung von zum Beispiel 1 μm aufweisen und weil die zusätzlichen zum Bilden der Feldstoppschicht 2a, 2b genutzten thermischen Belastungen ebenfalls vergleichsweise gering sind.
  • Den oben mit Bezug auf die 1A bis 4E erläuterten Verfahren sind folgende Prozesse gemeinsam: Ein Halbleiterkörper, zum Beispiel ein Halbleiterwafer oder -substrat, mit einer ersten n-Typ-Halbleiterschicht mit einer ersten maximalen Dotierungskonzentration, die unter einer ersten Oberfläche angeordnet ist, die eine vertikale Richtung definiert, wird bereitgestellt, Protonen werden durch eine gegenüber der ersten Oberfläche angeordnete zweite Oberfläche in die erste n-Typ-Halbleiterschicht implantiert und bevorzugt wird die zweite Oberfläche mit einem Wasserstoffplasma behandelt.
  • Nach einer anschließenden Ausheilung wird in der ersten n-Typ-Halbleiterschicht ohne hohe Temperaturbelastungen eine zweite n-Typ-Halbleiterschicht mit einer maximalen Dotierungskonzentration, die höher als die erste maximale Dotierungskonzentration ist, gebildet. Das Vertikaldotierungsprofil der zweiten n-Typ-Halbleiterschicht wird möglicherweise durch Energien und eine Anzahl von Protonenimplantationen, Ausheilbedingungen und Bedingungen einer Wasserstoffplasmabehandlung angeglichen.
  • Während die Protonen typischerweise maskenlos, typischerweise durch die zweite Oberfläche, implantiert werden, wird die zweite Oberfläche typischerweise durch eine Maske mit dem Wasserstoffplasma behandelt. Folglich kann die zweite n-Typ-Halbleiterschicht in horizontaler Richtung bzw. in einer horizontalen Ebene strukturiert werden. Dies ermöglicht Fertigen vertikaler Halbleiterbauelemente mit vertikal und/oder horizontal strukturierten Feldstoppgebieten mit zum Beispiel einer geringeren Eindringtiefe in der Peripheriezone verglichen mit einer aktiven Zone, um das Schaltverhalten zu verbessern und/oder den Ladungsträger und die Stromdichteverteilung während des Betriebs innerhalb des Bauelements zu optimieren. Weil die Maske vergleichsweise dünn, zum Beispiel nur 1 μm dick oder sogar noch dünner, sein kann, sind die Prozesse mit der Dünnwafer-Technologie vereinbar.
  • Nachfolgend werden weitere Beispiele für Halbleiterbauelemente erläutert, die unter Nutzung der oben mit Bezug auf die 1A bis 4E erläuterten Prozesse gefertigt werden können.
  • 5A veranschaulicht einen vertikalen Querschnitt durch ein bipolares Halbleiterbauelement 200', das einen Halbleiterkörper 40 beinhaltet. Der Halbleiterkörper 40 beinhaltet eine erste Oberfläche 101 mit einer normalen Richtung en, die eine vertikale Richtung definiert. Ein erstes n-Typ-Halbleitergebiet 1 ist unter der ersten Oberfläche 101 angeordnet und weist eine erste maximale Dotierungskonzentration auf. Ein zweites n-Typ-Halbleitergebiet 2a, 2b, das typischerweise ein zusammenhängendes Feldstoppgebiet 2a, 2b bildet, ist unter dem ersten n-Typ-Halbleitergebiet 1 angeordnet. Das zweite n-Typ-Halbleitergebiet 2a, 2b beinhaltet in einer aktiven Zone 110 zwei beabstandete erste n-Typ-Bereiche 2a, die typischerweise tiefe Feldstoppbereiche bilden, an das erste n-Typ-Halbleitergebiet 1 angrenzen und eine erste minimale Distanz d1 zur ersten Oberfläche 101 und eine maximale Dotierungskonzentration, die höher als die erste maximale Dotierungskonzentration ist, aufweisen. Das zweite n-Typ-Halbleitergebiet 2a, 2b beinhaltet in der aktiven Zone 110 weiter einen zweiten n-Typ-Bereich 2b, der typischerweise eine flache Feldstoppschicht bildet, an das erste n-Typ-Halbleitergebiet 1 angrenzt und eine maximale Dotierungskonzentration, die höher als die erste maximale Dotierungskonzentration ist, aufweist. In der aktiven Zone 110 ist eine zweite minimale Distanz d2 zwischen dem zweiten n-Typ-Bereich 2b und der ersten Oberfläche 101 größer als die erste minimale Distanz d1. Das zweite n-Typ-Halbleitergebiet 2a, 2b bildet im gezeigten vertikalen Querschnitt typischerweise ein U-förmiges Feldstoppgebiet mit einer geringeren vertikalen Erstreckung in einem mittleren Bereich. Eine zweite p-Typ-Halbleiterschicht 3, 5 ist unter dem zweiten n-Typ-Bereich 2b angeordnet und bildet einen pn-Übergang 14 mit dem zweiten n-Typ-Bereich 2b.
  • Das Halbleiterbauelement 200' wird zum Beispiel möglicherweise als Diode, als Thyristor oder als IGBT betrieben. Der Klarheit halber sind in 5A ein weiterer pn-Übergang, weitere Lastelektroden und weitere Gateelektroden des Halbleiterbauelements 200' nicht veranschaulicht.
  • Typischerweise ist das Halbleiterbauelement 200' ein Leistungshalbleiterbauelement, das mehrere Einheitszellen 110, die von einer Peripheriezone 120 umgeben sind, und ein zusammenhängendes strukturiertes Feldstoppgebiet mit einem U-förmigen Bereich in jeder Einheitszelle 110 aufweist.
  • Die zweite p-Typ-Halbleiterschicht 3, 5 beinhaltet in einem vertikalen Querschnitt und pro Einheitszelle typischerweise ein erstes p-Typ-Halbleitergebiet 3 mit einer zweiten maximalen Dotierungskonzentration und zwei zweite p-Typ-Halbleitergebiete 5 mit je einer maximalen Dotierungskonzentration, die höher als die zweite maximale Dotierungskonzentration ist, sodass sich das erste p-Typ-Halbleitergebiet 3 zwischen den zwei zweiten p-Typ-Halbleitergebieten 5 erstreckt.
  • Des Weiteren ist das erste p-Typ-Halbleitergebiet 3 in der Draufsicht typischerweise zwischen den zwei ersten n-Typ-Bereichen 2a angeordnet. Das erste p-Typ-Halbleitergebiet 3 und/oder der zweite n-Typ-Bereich 2b sind in der Draufsicht möglicherweise als Kreis, Ellipse, Streifen, Quadrat, Rechteck oder irgendein anderes Vieleck geformt. Die zwei ersten n-Typ-Bereiche 2a können im Wesentlichen als zwei Balken gebildet sein oder bilden in der Draufsicht möglicherweise einen Ring oder eine Ellipse, ein Quadrat, ein Rechteck oder irgendein anderes Vieleck.
  • In der beispielhaften Ausführungsform wird der zweite n-Typ-Bereich 2b nur in der aktiven Zone 110 gebildet. Bauelementsimulationen zeigen, dass die Weichheit während des Ausschaltens und/oder des Kommutierens sehr gut ist, selbst wenn sich das strukturierte Feldstoppgebiet 2a, 2b nicht in die Peripheriezone erstreckt. Die Durchbruchspannung des Halbleiterbauelements 200' wird verglichen mit Halbleiterbauelementen mit sich in die Peripheriezone erstreckenden Feldstoppschichten typischerweise erhöht, weil die vertikale Erstreckung d3 des ersten n-Typ-Halbleitergebiets 1 in der Peripheriezone 120 erhöht wird.
  • Nach einer Ausführungsform beinhaltet die maximale Dotierungskonzentration des zweiten p-Typ-Halbleitergebiets 5 einen ersten Bereich, der in der Peripheriezone 120 angeordnet ist, und einen zweiten Bereich, der in der aktiven Zone 110 angeordnet ist und eine maximale Dotierungskonzentration aufweist, die höher als eine maximale Dotierungskonzentration des ersten Bereichs ist. Typischerweise ist die maximale Dotierungskonzentration des zweiten Bereichs geringer als die maximale Dotierungskonzentration des zweiten n-Typ-Bereichs 2b. Daraus resultiert möglicherweise eine verglichen mit der aktiven Zone 110 erhöhte Sperrfähigkeit der Peripheriezone 120. Folglich kann das Bauelementverhalten in einem Avalanche-Modus verbessert werden, weil Avalanche-Durchbrüche in der aktiven Zone 110 des Halbleiterbauelements 200' auftreten werden. Dies kann auch durch ein zweites p-Typ-Halbleitergebiet 5 erzielt werden, das nur in der aktiven Zone 120 angeordnet ist. Typischerweise ist die maximale Dotierungskonzentration des zweiten p-Typ-Halbleitergebiets 5 in Ausführungsformen, in denen sich der zweite n-Typ-Bereich 2b nicht in die Peripheriezone 120 erstreckt, um einen Durchbruch zu vermeiden, vergleichsweise gering.
  • In anderen Ausführungsformen erstreckt sich der zweite n-Typ-Bereich 2b in die Peropheriezone 120. In diesen Ausführungsformen ist die Distanz zwischen der ersten Oberfläche 101 und dem zweiten n-Typ-Bereich 2b in der Peripheriezone 120 möglicherweise größer als die zweite minimale Distanz d2.
  • Es ist zu beachten, dass die Perpheriezone 120 möglicherweise eine oder mehrere Randabschlussstrukturen wie Feldplatten, VLD-Strukturen (Variation of Lateral Doping) mit floatenden Schutzringen oder dergleichen beinhaltet. Der Klarheit halber werden in 5A keine zusätzlichen Randabschlussstrukturen gezeigt.
  • Das Halbleiterbauelement 200' wird möglicherweise ähnlich wie oben mit Bezug auf die 4A bis 4E erklärt mit einer Maske gefertigt, die während des lokalen Behandelns der zweiten Oberfläche 102 mit Wasserstoffplasma die Peripheriezone 120 nicht bedeckt. In Ausführungsformen, in denen der zweite n-Typ-Bereich 2b nur in der aktiven Zone 110 angeordnet ist, wird typischerweise ein zweiter Prozess des lokalen Behandelns der zweiten Oberfläche 102 mit Wasserstoffplasma durch eine nur die aktive Zone 110 bedeckende zweite Maske genutzt. Alternativ kann die Feldstoppschicht 2b durch eine maskierte Implantation erzeugt werden.
  • 5B veranschaulicht einen vertikalen Querschnitt durch ein bipolares Halbleiterbauelement 300. Das Halbleiterbauelement 300 ist eine vertikale Diode, typischerweise eine Leistungsdiode, mit einer auf der ersten Oberfläche 101 angeordneten Anodenmetallisierung 10, einer auf der zweiten Oberfläche 102 angeordneten Kathodenmetallisierung 11 und einem nahe einem hoch n-dotierten Emittergebiet 6 angeordneten strukturierten Feldstoppgebiet 2a, 2b. Das strukturierte Feldstoppgebiet 2a, 2b beinhaltet in einer aktiven Zone 110 und pro Einheitszelle typischerweise zwei beabstandete erste n-Typ-Bereiche 2a, die an ein erstes n-Typ-Halbleitergebiet 1 angrenzen, eine erste minimale Distanz d1 zur ersten Oberfläche 101 und eine maximale Dotierungskonzentration, die höher als eine erste maximale Dotierungskonzentration des ersten n-Typ-Halbleitergebiets 1 ist, aufweisen, und einen zweiten n-Typ-Bereich 2b, der an das erste n-Typ-Halbleitergebiet 1 angrenzt und eine maximale Dotierungskonzentration, die höher als die erste maximale Dotierungskonzentration ist, aufweist. In der aktiven Zone 110 ist eine zweite minimale Distanz d2 zwischen dem zweiten n-Typ-Bereich 2b und der ersten Oberfläche 101 größer als die erste minimale Distanz d1. In der beispielhaften Ausführungsform erstreckt sich der zweite n-Typ-Bereich 2b mindestens teilweise in die Peripheriezone 120. Die minimale Distanz d3 des zweiten n-Typ-Bereichs 2b in der Peripheriezone 120 ist möglicherweise größer als die erste minimale Distanz d1 und auch größer als die Distanz d2.
  • Aufgrund des strukturierten Feldstoppgebiets 2a, 2b weist das Halbleiterbauelement 300 typischerweise gute Weichheit und eine hohe Durchbruchspannung auf.
  • Nach einer Ausführungsform sind die zwei ersten n-Typ-Bereiche 2a des strukturierten Feldstoppgebiets 2a, 2b, das im vertikalen Querschnitt veranschaulicht ist, ersetzt durch einen zusammenhängenden n-Typ-Bereich 2 in der aktiven Zone 110, der zum Beispiel im Wesentlichen U-förmig ist, mit einer geringeren vertikalen Erstreckung in einem mittleren Bereich und optional mit einer geringeren vertikalen Erstreckung im Gebiet des Übergangsabschlusses.
  • Das Halbleiterbauelement 300 wird möglicherweise ähnlich wie oben mit Bezug auf die 1A bis 3 bzw. die 4A bis 4E erläutert gefertigt, zum Beispiel durch Bereitstellen eines Halbleiterkörpers mit einem sich vertikal erstreckenden pn-Übergang 14 als erster Prozessschritt des Verfahrens, wie oben mit Bezug auf die 1A bis 3 erläutert. Alternativ wird der pn-Übergang 14 möglicherweise nach dem Bilden der strukturierten Feldstoppschicht 2a, 2b gebildet, zum Beispiel durch Implantation von p-Typ-Dotiersubstanzen an der ersten Oberfläche 102. Der hoch n-typ-dotierte Emitter 6 wird möglicherweise zusammen mit oder nach dem Bilden der strukturierten Feldstoppschicht 2a, 2b gebildet, zum Beispiel durch Implantieren von n-Typ-Dotiersubstanzen an der zweiten Oberfläche 102 mit einer anschließenden thermischen Laserausheilung.
  • Nach einer Ausführungsform beinhaltet die aktive Zone 110 mehrere Einheitszellen, die je ein strukturiertes Feldstoppgebiet 2a, 2b und ein erstes p-Typ-Halbleitergebiet 3 und ein zweites p-Typ-Halbleitergebiet 5 oder n-Typ-Schichten 6 aufweisen, wie in den 1D, 4E und 5A, 5B veranschaulicht. Die Dotierungskonzentrationen der strukturierten Feldstoppgebiete 2a, 2b der Einheitszellen können im Wesentlichen gleich sein. In anderen Ausführungsformen bilden erste Einheitszellen und zweite Einheitszellen, die ein strukturiertes Feldstoppgebiet 2a, 2b mit einer höheren maximalen Dotierungskonzentration als die ersten Einheitszellen aufweisen, eine regelmäßige Anordnung in der aktiven Zone 110. Zum Beispiel bilden die ersten und die zweiten Einheitszellen möglicherweise ein alternierendes Gitter. In einer weiteren Ausführungsform sind ein strukturiertes Feldstoppgebiet 2a, 2 aufweisende Einheitszellen durch Zonen ohne ein strukturiertes Feldstoppgebiet beabstandet.
  • Wenngleich verschiedene beispielhafte Ausführungsformen der Erfindung offenbart wurden, ergibt sich für den Fachmann, dass verschiedene Änderungen und Modifikationen vorgenommen werden können, die einige der Vorteile der Erfindung erzielen werden, ohne vom Gedanken und vom Schutzbereich der Erfindung abzuweichen. Es ist für den Durchschnittsfachmann offensichtlich, dass noch andere Komponenten, welche dieselben Funktionen durchführen, als Alternativen geeignet sein können. Es sollte erwähnt werden, dass mit Bezug auf eine konkrete Figur erläuterte Merkmale mit Merkmalen anderer Figuren kombiniert werden können, selbst in Fällen, in denen dies nicht ausdrücklich erwähnt wurde. Solche Modifikationen der erfinderischen Idee sollen von den beigefügten Ansprüchen abgedeckt sein.
  • Räumlich relative Begriffe wie „unter”, „unterhalb”, „niedriger”, „über”, „oberhalb” und dergleichen werden der einfacheren Beschreibung halber genutzt, um die Positionierung eines Elements relativ zu einem zweiten Element zu erläutern. Diese Begriffe sollen unterschiedliche Orientierungen des Bauelements zusätzlich zu anderen als in den Figuren abgebildeten Orientierungen einschließen. Weiter werden Begriffe wie „erster/erste/erstes”, „zweiter/zweite/zweites” und dergleichen auch genutzt, um verschiedene Elemente, Gebiete, Teilabschnitte etc. zu beschreiben, und sollen ebenfalls nicht einschränkend sein. Gleiche Begriffe beziehen sich in der Beschreibung jeweils auf gleiche Elemente.
  • Wie hierin genutzt, sind die Begriffe „aufweisen”, „enthalten”, „beinhalten”, „umfassen” und dergleichen offene Begriffe, die das Vorhandensein genannter Elemente oder Merkmale angeben, doch zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel „ein/eine” und „der/die/das” sollen den Plural sowie den Singular beinhalten, sofern nicht der Kontext eindeutig etwas Anderes vorgibt.
  • In Anbetracht der diversen Variationen und Anwendungen oben sollte es sich verstehen, dass die vorliegende Erfindung durch die vorstehende Beschreibung nicht eingeschränkt wird, und sie wird auch durch die beiliegenden Zeichnungen nicht eingeschränkt. Vielmehr wird die vorliegende Erfindung nur durch die folgenden Ansprüche und ihre rechtlichen Äquivalente eingeschränkt.

Claims (25)

  1. Verfahren zum Bilden einer lateral variierenden n-Typ-Dotierungskonzentration, das Folgendes umfasst: – Bereitstellen eines Halbleiterwafers (40), der eine erste Oberfläche (101), eine der ersten Oberfläche (101) gegenüber angeordnete zweite Oberfläche (102) und eine erste n-Typ-Halbleiterschicht (1) mit einer ersten maximalen Dotierungskonzentration umfasst; – Bilden einer zweiten n-Typ-Halbleiterschicht (2) mit einer maximalen Dotierungskonzentration, die höher als die erste maximale Dotierungskonzentration ist, in der ersten n-Typ-Halbleiterschicht (1), wobei Bilden der zweiten n-Typ-Halbleiterschicht (2) Implantieren von Protonen mit einer ersten maximalen Energie in die erste n-Typ-Halbleiterschicht (1) umfasst; und – lokales Behandeln der zweiten Oberfläche (102) mit einem maskierten Wasserstoffplasma.
  2. Verfahren nach Anspruch 1, wobei Bilden der zweiten n-Typ-Halbleiterschicht (2) weiter Ausheilen nach dem Implantieren der Protonen umfasst.
  3. Verfahren nach Anspruch 1 oder 2, wobei die Protonen durch die zweite Oberfläche (102) in die erste n-Typ-Halbleiterschicht (1) implantiert werden.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Protonen maskenlos in die erste n-Typ-Halbleiterschicht (1) implantiert werden.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste maximale Energie mindestens etwa 500 keV beträgt.
  6. Verfahren nach einem der vorhergehenden Ansprüche, das vor dem Behandeln mit maskiertem Wasserstoffplasma weiter mindestens einen Prozess des Implantierens von Protonen mit einer maximalen Energie, die sich von der ersten maximalen Energie unterscheidet, durch die zweite Oberfläche (102) umfasst.
  7. Verfahren nach einem der vorhergehenden Ansprüche, das nach dem Behandeln mit maskiertem Wasserstoffplasma weiter Implantieren von Protonen mit einer maximalen Energie, die sich von der ersten maximalen Energie unterscheidet, durch die zweite Oberfläche (102) umfasst.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei lokales Behandeln der zweiten Oberfläche (102) Folgendes umfasst: – Bilden einer Maskenschicht (9) auf der zweiten Oberfläche (102); und/oder – Vertiefen der Maskenschicht (9) in einer Peripheriezone; und/oder – Vertiefen der Maskenschicht (9) in einer aktiven Zone.
  9. Verfahren nach Anspruch 8, wobei eine Erstreckung der Maskenschicht (9) in einer normalen Richtung der ersten Oberfläche (101) weniger als etwa 1 μm beträgt.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Halbleiterwafer (40) mit einer Erstreckung in einer normalen Richtung der ersten Oberfläche (101) von weniger als etwa 200 μm versehen wird.
  11. Verfahren nach einem der vorhergehenden Ansprüche, das weiter Bilden eines ersten p-Typ-Halbleitergebiets (3) umfasst, das eine zweite maximale Dotierungskonzentration umfasst und sich zu der ersten Oberfläche (101) oder der zweiten Oberfläche (102) erstreckt.
  12. Verfahren nach Anspruch 11, wobei sich das erste p-Typ-Halbleitergebiet (3) zur zweiten Oberfläche (102) erstreckt, wobei das Verfahren in einem vertikalen Querschnitt, der zur ersten Oberfläche (101) im Wesentlichen orthogonal ist, weiter Bilden von zwei zweiten p-Typ-Halbleitergebieten (5) umfasst, von denen sich jedes zur zweiten Oberfläche (102) erstreckt und eine maximale Dotierungskonzentration umfasst, die höher als die zweite maximale Dotierungskonzentration ist, sodass sich das erste p-Typ-Halbleitergebiet (3) im vertikalen Querschnitt zwischen den zwei zweiten p-Typ-Halbleitergebieten (5) erstreckt.
  13. Verfahren nach Anspruch 11 oder 12, wobei lokales Behandeln der zweiten Oberfläche (102) Folgendes umfasst: – Bilden einer Maskenschicht (9) auf der zweiten Oberfläche (102); und/oder – Vertiefen der Maskenschicht (9), sodass das erste p-Typ-Halbleitergebiet (3) freigelegt wird.
  14. Verfahren nach einem der vorhergehenden Ansprüche, wobei lokales Behandeln der zweiten Oberfläche (102) mit dem maskierten Wasserstoffplasma mindestens 15 Minuten lang durchgeführt wird.
  15. Verfahren nach einem der vorhergehenden Ansprüche, wobei lokales Behandeln der zweiten Oberfläche (102) mit dem maskierten Wasserstoffplasma bei einer Plasmatemperatur von etwa 300°C bis etwa 600°C durchgeführt wird.
  16. Verfahren zum Bilden eines bipolaren Halbleiterbauelements, das Folgendes umfasst: – Bereitstellen eines Halbleiterwafers (40), der eine erste Oberfläche (101) mit einer normalen Richtung, die eine vertikale Richtung definiert, und eine unter der ersten Oberfläche (101) angeordnete erste n-Typ-Halbleiterschicht (1) umfasst; – Bilden einer p-Typ-Halbleiterschicht (3, 5), die einen pn-Übergang mit der ersten n-Typ-Halbleiterschicht (1) bildet; – Implantieren von Protonen in die erste n-Typ-Halbleiterschicht (1); und – lokales Behandeln einer zweiten Oberfläche (102) des Halbleiterwafers (40) mit einem maskierten Wasserstoffplasma.
  17. Verfahren nach Anspruch 16, wobei das bipolare Halbleiterbauelement so gebildet wird, dass sich die p-Typ-Halbleiterschicht (3, 5) zur zweiten Oberfläche (102) erstreckt und in einem vertikalen Querschnitt ein erstes p-Typ-Halbleitergebiet (3) mit einer zweiten maximalen Dotierungskonzentration und zwei zweite p-Typ-Halbleitergebiete (5) mit je einer maximalen Dotierungskonzentration, die höher als die zweite maximale Dotierungskonzentration ist, umfasst und dass das erste p-Typ-Halbleitergebiet (3) im vertikalen Querschnitt zwischen den zwei zweiten p-Typ-Halbleitergebieten (5) angeordnet ist, und wobei lokales Behandeln der zweiten Oberfläche (102) Folgendes umfasst: – Bilden einer Maskenschicht (9) auf der zweiten Oberfläche (102); und/oder – Vertiefen der Maskenschicht (9), sodass das erste p-Typ-Halbleitergebiet (3) freigelegt wird.
  18. Verfahren nach Anspruch 16 oder 17, wobei Implantieren von Protonen in die erste n-Typ-Halbleiterschicht (1) Implantieren von Protonen mit einer ersten Energie in die erste n-Typ-Halbleiterschicht (1) umfasst, wobei das Verfahren nach dem Behandeln mit maskiertem Wasserstoffplasma weiter Implantieren weiterer Protonen, die eine Energie aufweisen, die geringer als die erste Energie ist, von der zweiten Oberfläche (102) in den Halbleiterwafer (40) umfasst.
  19. Verfahren nach einem der Ansprüche 16 bis 18, das weiter Folgendes umfasst: – maskiertes Implantieren von Dotiersubstanzen durch die zweite Oberfläche (102), um p-Typ-Gebiete mit unterschiedlicher maximaler Dotierungskonzentration in der p-Typ-Halbleiterschicht nach dem lokalen Behandeln der zweiten Oberfläche (102) mit dem maskierten Wasserstoffplasma zu bilden; und/oder – Ausheilen nach dem Implantieren von Protonen in die erste n-Typ-Halbleiterschicht (1); und/oder – Implantieren weiterer Protonen nach dem lokalen Behandeln der zweiten Oberfläche (102); und/oder – Bilden einer n-Kanal-Feldeffektstruktur neben der ersten Oberfläche (101).
  20. Halbleiterbauelement, das einen Halbleiterkörper umfasst, der Folgendes umfasst: – eine erste Oberfläche (101) mit einer normalen Richtung, die eine vertikale Richtung definiert; – ein erstes n-Typ-Halbleitergebiet (1), das unter der ersten Oberfläche (101) angeordnet ist und eine erste maximale Dotierungskonzentration aufweist; – ein zweites n-Typ-Halbleitergebiet (2a, 2b), das unter dem ersten n-Typ-Halbleitergebiet angeordnet ist und in einem vertikalen Querschnitt zwei beabstandete erste n-Typ-Bereiche (2a), die jeweils an das erste n-Typ-Halbleitergebiet (1) angrenzen, eine maximale Dotierungskonzentration, die höher als die erste maximale Dotierungskonzentration ist, aufweisen und eine erste minimale Distanz (d1) zur ersten Oberfläche (101) aufweisen, und einen zweiten n-Typ-Bereich (2b) umfasst, der an das erste n-Typ-Halbleitergebiet (1) angrenzt, eine maximale Dotierungskonzentration, die höher als die erste maximale Dotierungskonzentration ist, aufweist und eine zweite minimale Distanz (d2) zur ersten Oberfläche (101), die größer als die erste minimale Distanz ist, aufweist; und – eine zweite p-Typ-Halbleiterschicht (3, 5), die einen pn-Übergang mit dem zweiten n-Typ-Bereich (2b) bildet.
  21. Halbleiterbauelement nach Anspruch 20, wobei das Halbleiterbauelement eine Diode, ein Thyristor, ein IGBT oder ein MOSFET ist.
  22. Halbleiterbauelement nach Anspruch 20 oder 21, wobei der Halbleiterkörper weiter eine der ersten Oberfläche (101) gegenüber angeordnete zweite Oberfläche (102) umfasst und wobei die zweite p-Typ-Halbleiterschicht in einem vertikalen Querschnitt ein erstes p-Typ-Halbleitergebiet (3) mit einer zweiten maximalen Dotierungskonzentration und zwei zweite p-Typ-Halbleitergebiete (5) mit je einer maximalen Dotierungskonzentration, die anders als die zweite maximale Dotierungskonzentration ist, umfasst, wobei sich das erste p-Typ-Halbleitergebiet (3) im vertikalen Querschnitt zwischen den zwei zweiten p-Typ-Halbleitergebieten (5) erstreckt.
  23. Halbleiterbauelement nach Anspruch 22, wobei das bipolare Halbleiterbauelement mehrere erste p-Typ-Halbleitergebiete (3) umfasst, die durch jeweilige zweite p-Typ-Halbleitergebiete (5) voneinander getrennt sind.
  24. Halbleiterbauelement nach Anspruch 22 oder 23, wobei im vertikalen Querschnitt eine minimale horizontale Distanz zwischen den zwei ersten n-Typ-Bereichen (2a) anders als eine minimale horizontale Distanz zwischen den zwei zweiten p-Typ-Halbleitergebieten (5) ist.
  25. Halbleiterbauelement nach einem der Ansprüche 22 bis 24, wobei das erste p-Typ-Halbleitergebiet (3) in der Draufsicht zwischen den zwei ersten n-Typ-Bereichen (2a) angeordnet ist.
DE102013106946.0A 2012-07-03 2013-07-02 Verfahren zum Bilden von lateral variierenden Dotierungskonzentrationen und eines Halbleiterbauelements Active DE102013106946B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/540,693 2012-07-03
US13/540,693 US8587025B1 (en) 2012-07-03 2012-07-03 Method for forming laterally varying doping concentrations and a semiconductor device

Publications (2)

Publication Number Publication Date
DE102013106946A1 true DE102013106946A1 (de) 2014-04-10
DE102013106946B4 DE102013106946B4 (de) 2022-03-17

Family

ID=49555744

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013106946.0A Active DE102013106946B4 (de) 2012-07-03 2013-07-02 Verfahren zum Bilden von lateral variierenden Dotierungskonzentrationen und eines Halbleiterbauelements

Country Status (3)

Country Link
US (2) US8587025B1 (de)
CN (1) CN103531450B (de)
DE (1) DE102013106946B4 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2930741B1 (de) * 2013-06-26 2022-06-01 Fuji Electric Co., Ltd. Verfahren zur herstellung eines halbleiterbauelements
CN103715085A (zh) * 2013-12-30 2014-04-09 电子科技大学 一种cstbt的制造方法
US20150294868A1 (en) * 2014-04-15 2015-10-15 Infineon Technologies Ag Method of Manufacturing Semiconductor Devices Containing Chalcogen Atoms
WO2016121147A1 (ja) * 2015-01-26 2016-08-04 Ｅａファーマ株式会社 注腸剤
EP3180799B1 (de) 2015-06-09 2018-12-26 ABB Schweiz AG Siliciumcarbid-leistungshalbleiterbauelement mit einem randabschluss und verfahren zur herstellung des randabschlusses
DE102015111213B4 (de) * 2015-07-10 2023-05-04 Infineon Technologies Ag Verfahren zum Verringern einer bipolaren Degradation bei einem SiC-Halbleiterbauelement und Halbleiterbauelement
DE102015119648B4 (de) * 2015-11-13 2022-11-10 Infineon Technologies Ag Verfahren zum herstellen einer halbleitervorrichtung
TWI604619B (zh) * 2016-09-02 2017-11-01 新唐科技股份有限公司 二極體、接面場效電晶體以及半導體元件
CN110416073A (zh) * 2018-04-28 2019-11-05 上海先进半导体制造股份有限公司 Igbt和其制造方法
DE102018129467A1 (de) * 2018-11-22 2020-05-28 Infineon Technologies Ag Verfahren zum herstellen eines halbleiterbauelements
CN113767477A (zh) 2019-10-17 2021-12-07 富士电机株式会社 半导体装置和半导体装置的制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441445B1 (en) * 1998-10-06 2002-08-27 Stmicroelectronics S.R.L. Integrated device with bipolar transistor and electronic switch in “emitter switching” configuration
DE10243758A1 (de) 2002-09-20 2004-04-01 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Verfahren zur Herstellung einer vergrabenen Stoppzone in einem Halbleiterbauelement und Halbleiterbauelement mit einer vergrabenen Stoppzone
DE10260286B4 (de) 2002-12-20 2006-07-06 Infineon Technologies Ag Verwendung eines Defekterzeugnungsverfahrens zum Dotieren eines Halbleiterkörpers
DE102005041335B4 (de) 2004-08-31 2007-05-24 Infineon Technologies Ag Randstruktur und Verfahren zur Herstellung einer Randstruktur für ein Leistungshalbleiterbauelement
DE102005043913B4 (de) * 2004-09-22 2011-06-30 Infineon Technologies AG, 81669 Verfahren zur Herstellung einer dotierten Zone in einem Halbleiterkörper
CN101305470B (zh) * 2005-11-14 2010-12-08 富士电机系统株式会社 半导体器件及其制造方法
US7691730B2 (en) * 2005-11-22 2010-04-06 Corning Incorporated Large area semiconductor on glass insulator
DE102006025958B3 (de) * 2006-06-02 2007-10-11 Infineon Technologies Ag Sanft schaltendes Halbleiterbauelement mit hoher Robustheit und geringen Schaltverlusten
US7687891B2 (en) * 2007-05-14 2010-03-30 Infineon Technologies Ag Diode having one or more zones of a first conductivity type and one or more zones of a second conductivity type each located within a layer of the second conductivity type
US7816225B2 (en) * 2008-10-30 2010-10-19 Corning Incorporated Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
US8003491B2 (en) * 2008-10-30 2011-08-23 Corning Incorporated Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
US8884159B2 (en) * 2011-09-14 2014-11-11 International Business Machines Corporation Photovoltaic devices with metal semiconductor alloy metallization

Also Published As

Publication number Publication date
US8587025B1 (en) 2013-11-19
DE102013106946B4 (de) 2022-03-17
CN103531450B (zh) 2016-05-25
CN103531450A (zh) 2014-01-22
US20140034998A1 (en) 2014-02-06
US9054151B2 (en) 2015-06-09

Similar Documents

Publication Publication Date Title
DE102013106946B4 (de) Verfahren zum Bilden von lateral variierenden Dotierungskonzentrationen und eines Halbleiterbauelements
DE102010036743B4 (de) Bipolares Halbleiterbauelement, Speed-Diode und Herstellungsverfahren
DE102014119278B4 (de) Halbleiterbauelemente
DE102014101239B4 (de) Bipolarer halbleiterschalter und ein herstellungsverfahren dafür
DE102009047786B4 (de) Halbleiterbauelemente, Leistungshalbleiterbauelemente und Verfahren zum Ausbilden von Halbleiterbauelementen
DE102014113214B4 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102010039258B4 (de) Transistorbauelement mit reduziertem Kurzschlussstrom
DE102009021021B4 (de) Bauelement mit verringerter freier Ladungsträger-Lebensdauer
DE102018215731B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102012105162B4 (de) Integriertes Leistungshalbleiterbauelement, Herstellungsverfahren dafür und Chopperschaltung mit integriertem Halbleiterbauelement
DE102014101130B4 (de) Rückwärts sperrende Halbleitervorrichtung, Halbleitervorrichtung mit lokaler Emittereffizienzmodifikation und Methode zur Herstellung einer rückwärtssperrenden Halbleitervorrichtung
DE102014104975B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102016219094B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102015109545B4 (de) Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
DE102005039564B4 (de) Verfahren zum Herstellen eines Halbleiterbauteils
DE102013111135A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements und Feldeffekt-Halbleiterbauelement
DE102014005879B4 (de) Vertikale Halbleitervorrichtung
DE102009044670B4 (de) Bipolares Halbleiterbauelement und Herstellungsverfahren
DE102016108125B4 (de) Halbleitervorrichtung und Herstellung davon
DE102015118616B3 (de) Latchup-fester Transistor
DE102021127759A1 (de) Halbleitervorrichtung und Halbleitereinrichtung
DE102013111966B4 (de) Feldeffekthalbleiterbauelement und Verfahren zu dessen Herstellung
DE102018123439B4 (de) Leistungshalbleitertransistor, Verfahren zum Verarbeiten eines Leistungshalbleitertransistors und Verfahren zum Produzieren eines Leistungshalbleitertransistors

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final