DE102016103574A1 - Halbleitereinrichtung - Google Patents

Halbleitereinrichtung Download PDF

Info

Publication number
DE102016103574A1
DE102016103574A1 DE102016103574.2A DE102016103574A DE102016103574A1 DE 102016103574 A1 DE102016103574 A1 DE 102016103574A1 DE 102016103574 A DE102016103574 A DE 102016103574A DE 102016103574 A1 DE102016103574 A1 DE 102016103574A1
Authority
DE
Germany
Prior art keywords
electrode
main
area
semiconductor substrate
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102016103574.2A
Other languages
English (en)
Inventor
Yoshifumi Yasuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE102016103574A1 publication Critical patent/DE102016103574A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine hierin offenbarte Halbleitereinrichtung enthält ein Halbleitersubstrat, eine erste Hauptelektrode, die in Kontakt mit einer vorderen Oberfläche des Halbleitersubstrats steht, eine zweite Hauptelektrode, eine hintere Elektrode, die in Kontakt mit einer hinteren Oberfläche des Halbleitersubstrats steht, eine erste Kondensatorelektrode, die auf der vorderen Oberfläche lokalisiert ist, eine erste Isolationsschicht, die auf der ersten Kondensatorelektrode lokalisiert ist, und eine zweite Kondensatorelektrode, die auf der ersten Isolationsschicht lokalisiert ist. Das erste Schaltelement des isolierten Gatetyps ist zwischen der ersten Hauptelektrode und der hinteren Elektrode bereitgestellt. Das zweite Schaltelement des isolierten Gatetyps ist zwischen der zweiten Hauptelektrode und der hinteren Elektrode bereitgestellt. Eine der ersten Hauptelektrode und der zweiten Hauptelektrode ist elektrisch mit der ersten Kondensatorelektrode verbunden und die andere der ersten Hauptelektrode und der zweiten Hauptelektrode ist elektrisch mit der zweiten Kondensatorelektrode verbunden.

Description

  • QUERBEZUG ZU EINER VERWANDTEN ANMELDUNG
  • Diese Anmeldung beansprucht die Priorität der japanischen Patentanmeldung Nr. JP 2015-040710 , die am 2. März 2015 eingereicht wurde, und deren Inhalte hiermit durch Inbezugnahme zur Gänze in die vorliegende Anmeldung einbezogen werden.
  • TECHNISCHES GEBIET
  • Eine hierin offenbarte Technik bezieht sich auf eine Halbleitereinrichtung.
  • BESCHREIBUNG DES STANDS DER TECHNIK
  • Die japanische Patentanmeldungsoffenlegung Nr. JP 2003-229572 A offenbart eine Halbleitereinrichtung mit Schaltelementen des isolierten Gatetyps. Ein Hauptschaltelement und ein Erfassungsschaltelement sind auf einem Halbleitersubstrat der Halbleitereinrichtung bereitgestellt. Eine Größe des Erfassungsschaltelements ist kleiner als eine Größe des Hauptschaltelements. Eine erste Hauptelektrode (ein erstes Emitter) und eine zweite Hauptelektrode (ein zweiter Emitter) sind auf einer vorderen Oberfläche des Halbleitersubstrats bereitgestellt. Eine hintere Elektrode (Kollektor) ist auf einer hinteren Oberfläche des Halbleitersubstrats bereitgestellt. Das Hauptschaltelement schaltet einen elektrischen Strom zwischen der ersten Hauptelektrode und der hinteren Elektrode. Das Erfassungsschaltelement schaltet einen elektrischen Strom zwischen der zweiten Hauptelektrode und der hinteren Elektrode. Die erste Hauptelektrode des Hauptschaltelements ist direkt verbunden mit einem Referenzpotential (einem geteilten Emitter). Die zweite Hauptelektrode des Erfassungsschaltelements ist mit dem Referenzpotential über einen Erfassungswiderstand verbunden. Dadurch wird eine Spannung entsprechend dem elektrischen Strom, der zu dem Erfassungsschaltelement fließt, an beiden Enden des Erfassungswiderstands ausgegeben. Zusätzlich ist ein Verhältnis des elektrischen Stroms, der in dem Erfassungsschaltelement fließt, zu dem elektrischen Strom, der in dem Hauptschaltelement fließt, im Wesentlichen gleich einem Verhältnis der Größe des Erfassungsschaltelements zu der Größe des Hauptschaltelements. Durch Erfassen der Spannung des Erfassungswiderstands kann der elektrische Strom, der zu dem Hauptschaltelement fließt, erfasst werden.
  • Ein Spannungsanstieg kann an die zweite Hauptelektrode angelegt werden. Wenn eine hohe Spannung zwischen der zweiten Hauptelektrode und einem Gate des Erfassungsschaltelements durch den Spannungsanstieg angelegt wird, kann eine Gateisolationsschicht des Erfassungsschaltelements zerstört werden. Um dieses Problem zu lösen, ist in der Halbleitereinrichtung nach JP 2003-229572 A eine Zenerdiode zwischen der ersten Hauptelektrode und der zweiten Hauptelektrode verbunden. Die Zenerdiode ist auf dem Halbleitersubstrat bereitgestellt. Wenn der Spannungsanstieg an die zweite Hauptelektrode angelegt wird, tritt ein Durchbruch in der Zenerdiode auf, sodass ein Anstiegsstrom von der zweiten Hauptelektrode zu der ersten Hauptelektrode fließt. Dadurch wird verhindert, dass ein Potenzial der zweiten Hauptelektrode erhöht wird, wodurch die Gateisolationsschicht des Erfassungsschaltelements geschützt wird.
  • ZUSAMMENFASSUNG
  • Wenn die Halbleitereinrichtung nach JP 2003-229572 A eingeschaltet wird, wird die Spannung zwischen beiden Enden des Erfassungswiderstands erzeugt, sodass ein Potential der zweiten Hauptelektrode höher als das Referenzpotential wird. Die erste Hauptelektrode, die direkt mit dem Referenzpotenzial verbunden ist, hat ein Potenzial, das gleich dem Referenzpotenzial ist. Folglich wird eine Potenzialdifferenz zwischen der ersten Hauptelektrode und der zweiten Hauptelektrode erzeugt. Die Potenzialdifferenz wird an die Zenerdiode angelegt. Zusätzlich wird das Halbleitersubstrat heiß, wenn die Halbleitereinrichtung eingeschaltet ist. Folglich wird auch die auf dem Halbleitersubstrat bereitgestellte Zenerdiode heiß. Wenn die Potenzialdifferenz an die heiße Zenerdiode angelegt wird, fließt ein Leckstrom zu der Zenerdiode. Wenn der Leckstrom zu der Zenerdiode fließt, wird das Verhältnis des elektrischen Stroms, der in dem Erfassungsschaltelement fließt, zu dem elektrischen Strom, der in dem Hauptschaltelement fließt, geändert. Deswegen kann der elektrische Strom in dem Hauptschaltelement nicht präzise aus der Spannung in dem Erfassungswiderstand berechnet werden. Das heißt, in der Halbleitereinrichtung nach JP-2003-229572 A ist eine Erfassungsgenauigkeit des elektrischen Stroms in dem Hauptschaltelement niedrig. Entsprechend wird hierin eine Halbleitereinrichtung bereitgestellt, die ein Erfassungsschaltelement vor einem Spannungsanstieg schützen kann und einen elektrischen Strom in einem Hauptschaltelement unter Verwendung des Erfassungsschaltelements mit einer hohen Genauigkeit erfassen kann.
  • Eine hierin offenbarte Halbleitereinrichtung weist ein Halbleitersubstrat, eine erste Hauptelektrode, eine zweite Hauptelektrode, eine hintere Elektrode, eine erste Kapazitätselektrode, eine erste Isolationsschicht und eine zweite Kapazitätselektrode auf. Die ersten und zweiten Hauptelektroden sind in Kontakt mit einer vorderen Oberfläche des Halbleitersubstrats. Die hintere Elektrode ist in Kontakt mit einer hinteren Oberfläche des Halbleitersubstrats. Die erste Kapazitätselektrode ist auf der vorderen Oberfläche lokalisiert. Die erste Isolationsschicht ist auf der ersten Kapazitätselektrode lokalisiert. Die zweite Kapazitätselektrode ist auf der ersten Isolationsschicht lokalisiert. Die erste Hauptelektrode und die zweite Hauptelektrode sind in Kontakt mit der vorderen Oberfläche in Bereichen, die voneinander verschieden sind. Das erste Schaltelement des isolierten Gatetyps ist in einem Abschnitt des Halbleitersubstrats bereitgestellt, der zwischen der ersten Hauptelektrode und der hinteren Elektrode lokalisiert ist. Das zweite Schaltelement des isolierten Gatetyps ist in einem Abschnitt des Halbleitersubstrats bereitgestellt, der zwischen der zweiten Hauptelektrode und der hinteren Elektrode lokalisiert ist. Die Fläche des ersten Schaltelements des isolierten Gatetyps an der vorderen Oberfläche ist größer als eine Fläche des zweiten Schaltelements des isolierten Gatetyps an der vorderen Oberfläche. Eine der ersten Hauptelektrode und der zweiten Hauptelektrode ist elektrisch mit der ersten Kapazitätselektrode verbunden, und die andere der ersten Hauptelektrode und der zweiten Hauptelektrode ist elektrisch mit der zweiten Kapazitätselektrode verbunden.
  • In der Halbleitereinrichtung kann das zweite Schaltelement des isolierten Gatetyps mit einer kleinen Fläche als ein Erfassungsschaltelement verwendet werden. Die erste Kapazitätselektrode, die erste Isolationsschicht, und die zweite Kapazitätselektrode konfigurieren einen Kondensator. Der Kondensator liegt zwischen der ersten Hauptelektrode und der zweiten Hauptelektrode. Der Kondensator hat eine geringe Impedanz mit Bezug auf eine Spannung mit einer hohen Änderungsrate. Deswegen fließt, wenn ein Spannungsanstieg an die zweite Hauptelektrode angelegt wird, ein Anstiegsstrom von der zweiten Hauptelektrode hin zu der ersten Hauptelektrode über den Kondensator. Dadurch wird das zweite Schaltelement des isolierten Gatetyps vor dem Spannungsanstieg geschützt. Zusätzlich hat der Kondensator eine hohe Impedanz mit Bezug auf eine Spannung, die eine niedrige Änderungsrate hat. Deswegen fließt selbst dann der elektrische Strom nicht zu dem Kondensator, wenn eine Spannung, die aufgrund eines Erfassungswiderstands erzeugt wird (eine Spannung mit einer niedrigen Änderungsrate (im Wesentlichen eine Gleichspannung)), zwischen der ersten Hauptelektrode und der zweiten Hauptelektrode während eines Betriebs der Halbleitereinrichtung angelegt wird. Ferner fließt ein Leckstrom kaum durch den Kondensator, selbst bei einer hohen Temperatur. Deswegen ändert sich in der Halbleitereinrichtung ein Verhältnis eines elektrischen Stroms, der in dem ersten Schaltelement des isolierten Gatetyps fließt, zu einem elektrischen Strom, der in dem zweiten Schaltelement des isolierten Gatetyps fließt, kaum. Der zu der Halbleitereinrichtung fließende elektrische Strom kann daher präzise erfasst werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist ein Schaltdiagramm einer Halbleitereinrichtung;
  • 2 ist eine Aufsicht auf die Halbleitereinrichtung;
  • 3 ist eine vergrößerte Aufsicht auf die Halbleitereinrichtung in einem Bereich nahe an einer Erfassungsemitterelektrode;
  • 4 ist eine Längsquerschnittsansicht der Halbleitereinrichtung, die entlang der Linie A-A in 3 aufgenommen wird;
  • 5 ist eine Längsquerschnittsansicht der Halbleitereinrichtung, die entlang einer Linie B-B in 3 aufgenommen wird;
  • 6 ist eine Längsquerschnittsansicht der Halbleitereinrichtung, die entlang einer Linie C-C in 3 aufgenommen wird;
  • 7 ist eine Längsquerschnittsansicht einer Halbleitereinrichtung einer Modifikation entsprechend 4;
  • 8 ist eine vergrößerte Aufsicht auf eine Halbleitereinrichtung nach Ausführungsbeispiel 2 in einem Bereich nahe der Erfassungsemitterelektrode.
  • DETAILLIERTE BESCHREIBUNG
  • Ausführungsbeispiel 1
  • 1 illustriert ein Schaltdiagramm einer Halbleitereinrichtung 10 gemäß einem Ausführungsbeispiel. Die Halbleitereinrichtung 10 hat einen IGBT 12, einen Kondensator 26 und einen Kondensator 28. Der IGBT 12 hat einen Gateanschluss 14, eine Kollektorelektrode 16, eine Hauptemitterelektrode 18a und eine Erfassungsemitterelektrode 20a. Der Kondensator 26 ist zwischen der Hauptemitterelektrode 18a und der Erfassungsemitterelektrode 20a verbunden. Der Kondensator 28 ist zwischen der Hauptemitterelektrode 18a und der Erfassungsemitterelektrode 20a verbunden. Das heißt, die Kondensatoren 26 und 28 sind parallel verbunden. Die Hauptemitterelektrode 18a ist mit einer externen Elektrode 22 verbunden. Die Erfassungsemitterelektrode 20a ist mit der externen Elektrode 22 über einen Erfassungswiderstand 24 verbunden.
  • Wie in 2 illustriert, hat die Halbleitereinrichtung 10 ein Halbleitersubstrat 30, das aus Silizium gemacht ist. Metallschichten 18, 20, 14 und 15, die im Wesentlichen aus Aluminium konfiguriert sind, sind auf einer vorderen Oberfläche 30a des Halbleitersubstrats 30 bereitgestellt. Für eine einfache Ansicht der Zeichnungen einschließlich 2 für eine Bezugnahme hierin sind einige Verdrahtungen, wie eine Gateverdrahtung, nicht illustriert. Zusätzlich wird im Folgenden eine links-rechts Richtung in 2 (eine Richtung parallel zu einer Seite des Halbleitersubstrats 30), wenn die vordere Oberfläche 30a in einer Aufsicht gesehen wird) als eine x-Richtung bezeichnet, und eine oben-unten Richtung in 2 (eine Richtung senkrecht zu der x-Richtung, wenn die vordere Oberfläche 30a in einer Aufsicht gesehen wird) wird als eine y-Richtung bezeichnet.
  • Jede Metallschicht 18a der Metallschicht 18 im schraffierten Bereich in 2 ist in Kontakt mit der vorderen Oberfläche des Halbleitersubstrats 30. Ein Haupt-IGBT ist unter der Metallschicht 18a in dem schraffierten Bereich bereitgestellt. Die Metallschicht 18a in dem schraffierten Bereich konfiguriert die Hauptemitterelektrode 18a, die in 1 illustriert ist. Ein Abschnitt der Metallschicht 18 außerhalb des schraffierten Bereichs ist eine Verdrahtungsschicht, bei der eine untere Oberfläche der Metallschicht 18 nicht in Kontakt mit dem Halbleitersubstrat ist. Das heißt, eine Isolationsschicht ist zwischen der Verdrahtungsschicht und dem Halbleitersubstrat lokalisiert. Die Verdrahtungsschicht hat einen ringförmigen Abschnitt 18b, der sich ringförmig entlang einer äußeren peripheren Kante des Halbleitersubstrats 30 erstreckt. Der ringförmige Abschnitt 18b ist mit der Hauptemitterelektrode 18a verbunden. Die Verdrahtungsschicht hat auch zwei Erstreckungsabschnitte 18c, die sich von dem ringförmigen Abschnitt 18b entlang beider Seiten der Metallschicht 20 erstrecken.
  • Die Metallschicht 20 ist benachbart zu der Hauptemitterelektrode 18a in der y-Richtung lokalisiert. Eine Metallschicht 20a der Metallschicht 20 in einem schraffierten Bereich in 2 ist in Kontakt mit der vorderen Oberfläche des Halbleitersubstrats 30. Ein Erfassungs-IGBT ist unter der Metallschicht 20a in dem schraffierten Bereich bereitgestellt. Die Metallschicht 20a in dem schraffierten Bereich konfiguriert die Erfassungsemitterelektrode 20a, die in 1 illustriert ist. Ein Abschnitt der Metallschicht 20 außerhalb des schraffierten Bereichs ist eine Verdrahtungsschicht 20b, bei der eine untere Oberfläche der Metallschicht 20 nicht in Kontakt mit dem Halbleitersubstrat 30 ist. Das heißt, eine Isolationsschicht ist zwischen der Verdrahtungsschicht 20b und dem Halbleitersubstrat 30 lokalisiert. Die Verdrahtungsschicht 20b ist um die Erfassungsemitterelektrode 20a lokalisiert.
  • Die Metallschicht 14 ist in der x-Richtung der Metallschicht 20 benachbart lokalisiert. Die Metallschicht 14 ist der Gateanschluss 14 in 1 und ist mit Gateelektroden des Haupt-IGBTs und des Erfassungs-IGBTs durch die Gateverdrahtungen, die nicht illustriert sind, verbunden. Zwei Anschlüsse 15 für eine Temperaturerfassung sind auf der vorderen Oberfläche 30a des Halbleitersubstrats 30 bereitgestellt.
  • 3 illustriert eine vergrößerte Ansicht um die Erfassungsemitterelektrode 20a in 1. 4 illustriert eine Längsquerschnittsansicht, die entlang einer Linie A-A in 3 aufgenommen wird. Für eine Beschreibung sind Dicken der Zwischenlagenisolationsschichten und Verdrahtungen auf dem Halbleitersubstrat 30 in 4 und 5 und 6, die unten beschrieben werden, erheblich größer als die eigentlichen Dicken. Wie in 4 illustriert, ist die Kollektorelektrode 16 auf einer ganzen hinteren Oberfläche 30b des Halleitersubstrats 30 bereitgestellt.
  • Wie in 4 illustriert, sind eine Vielzahl von Emitterbereichen 40, ein Körperbereich 41, ein Driftbereich 42 und ein Kollektorbereich 43 in dem Halbleitersubstrat 30 unter der Hauptemitterelektrode 18a bereitgestellt. Jeder Emitterbereich 40 ist ein Bereich des n-Typs. Der Emitterbereich 40 ist in einem Bereich bereitgestellt, der an der vorderen Oberfläche 30a des Halbleitersubstrats 30 außen liegt. Der Emitterbereich 40 ist in ohmschem Kontakt mit der Hauptemitterelektrode 18a. Der Körperbereich 41 ist ein Bereich des p-Typs. Der Körperbereich 41 liegt an der vorderen Oberfläche 30a des Halbleitersubstrats 30 an einer Position, die dem Emitterbereich 40 benachbart ist, außen. Der Körperbereich 41 ist auch unterhalb des Emitterbereichs 40 bereitgestellt. Eine Verunreinigungsdichte des p-Typs des Körperbereichs 41 nahe der vorderen Oberfläche 30a ist höher als eine Verunreinigungsdichte des p-Typs des Körperbereichs 41 unter dem Emitterbereich 40. Der Körperbereich 41 ist in ohmschem Kontakt mit der Hauptemitterelektrode 18a. Der Driftbereich 42 ist ein Bereich des n-Typs mit einer niedrigen Verunreinigungsdichte des n-Typs. Der Driftbereich 42 ist unter dem Körperbereich 41 bereitgestellt. Der Kollektorbereich 43 ist ein Bereich des p-Typs. Der Kollektorbereich 43 ist unterhalb des Driftbereichs 42 bereitgestellt. Der Kollektorbereich 43 liegt an der hinteren Oberfläche 30b des Halbleitersubstrats 30 außen. Der Kollektorbereich 43 ist in ohmschem Kontakt mit der Kollektorelektrode 16 auf im Wesentlichen der ganzen hinteren Oberfläche 30b. Eine Vielzahl von Gräben ist an der vorderen Oberfläche 30a des Halbleitersubstrats 30 unterhalb der Hauptemitterelektrode 18a bereitgestellt. Jeder Graben dringt durch den Emitterbereich 40 und den Körperbereich 41 und erreicht den Driftbereich 42. Eine Gateisolationsschicht 44 und eine Gateelektrode 45 sind in jedem Graben bereitgestellt. Die Gateisolationsschicht 44 bedeckt eine innere Fläche des Grabens. Die Gateelektrode 45 ist von dem Halbleitersubstrat 30 durch die Gateisolationsschicht 44 isoliert. Die Gateelektrode 45 ist dem Emitterbereich 40, dem Körperbereich 41 und dem Driftbereich 42 über die Gateisolationsschicht 44 zugewandt. Eine obere Oberfläche der Gateelektrode 45 ist mit einer Zwischenlagenisolationsschicht 46 bedeckt. Die Gateelektrode 45 ist von der Hauptemitterelektrode 18a durch die Zwischenlagenisolationsschicht 46 isoliert. Die Gateelektrode 45 ist mit dem Gateanschluss 14 in 2 durch die nicht-illustrierte Gateverdrahtung verbunden. Die Hauptemitterelektrode 18a, der Emitterbereich 40, der Körperbereich 41, der Driftbereich 42, der Kollektorbereich 43, die Kollektorelektrode 16, die Gateisolationsschicht 44 und die Gateelektrode 45 konfigurieren den Haupt-IGBT. Der Haupt-IGBT ist in dem Halbleitersubstrat 30 zwischen der Hauptemitterelektrode 18a und der Kollektorelektrode 16 bereitgestellt. Der Haupt-IGBT schaltet einen elektrischen Strom, der zwischen der Hauptemitterelektrode 18 und der Kollektorelektrode 16 fließt. Der Haupt-IGBT ist in dem gesamten Bereich, der mit der Hauptemitterelektrode 18a, die in 2 illustriert ist, überlappt, bereitgestellt.
  • Wie in 4 illustriert, sind eine Vielzahl von Emitterbereichen 31, ein Körperbereich 32, der Driftbereich 42 und der Kollektorbereich 43 in dem Halbleitersubstrat 30 unter der Erfassungsemitterelektrode 20a bereitgestellt. Jeder Emitterbereich 31 ist ein Bereich des n-Typs. Der Emitterbereich 31 ist in einem Bereich bereitgestellt, der an der vorderen Oberfläche 30a des Halbleitersubstrats 30 außen liegt. Der Emitterbereich 31 ist in ohmschem Kontakt mit der Erfassungsemitterelektrode 20a. Eine Verunreinigungsdichte des n-Typs des Emitterbereichs 31 ist höher als eine Verunreinigungsdichte des n-Typs des Driftbereichs 42. Jeder Körperbereich 32 ist ein Bereich des p-Typs. Der Körperbereich 32 liegt an der vorderen Oberfläche 30a des Halbleitersubstrats 30 an einer Position, die dem Emitterbereich 31 benachbart ist, außen. Der Körperbereich 32 ist auch unter dem Emitterbereich 31 bereitgestellt. Eine Verunreinigungsdichte des p-Typs des Körperbereichs 32 nahe der vorderen Oberfläche 30a ist höher als eine Verunreinigungsdichte des p-Typs des Körperbereichs 32 unter dem Emitterbereich 31. Der Körperbereich 32 ist in ohmschem Kontakt mit der Erfassungsemitterelektrode 20a. Der Driftbereich 42 und der Kollektorbereich 43 sind unter dem Körperbereich 32 bereitgestellt. Der Driftbereich 42 unter dem Körperbereich 32 ist mit dem Driftbereich 42 unter dem Körperbereich 41 verbunden. Der Körperbereich 32 ist von dem Körperbereich 41 durch den Driftbereich 42 getrennt. Der Kollektorbereich 43 unter dem Körperbereich 32 ist mit dem Kollektorbereich 43 unter dem Körperbereich 41 verbunden. Der Kollektorbereich 43 ist auch in ohmschem Kontakt mit der Kollektorelektrode 16 an einer Position unter dem Körperbereich 32. Eine Vielzahl von Gräben ist an der vorderen Oberfläche 30a des Halbleitersubstrats 30 unter der Erfassungsemitterelektrode 20a bereitgestellt. Jeder Graben dringt durch den Emitterbereich 31 und den Körperbereich 32 und erreicht den Driftbereich 42. Die Gateisolationsschicht 44 und die Gateelektrode 45 sind in dem Graben bereitgestellt. Die Gateisolationsschicht 44 bedeckt eine innere Fläche des Grabens. Die Gateelektrode 45 ist von dem Halbleitersubstrat 30 durch die Gateisolationsschicht 44 isoliert. Die Gateelektrode 45 ist dem Emitterbereich 31, dem Körperbereich 32 und dem Driftbereich 42 über die Gateisolationsschicht 44 zugewandt. Eine obere Oberfläche der Gateelektrode 45 ist durch die Zwischenlagenisolationsschicht 46 bedeckt. Die Gateelektrode 45 ist von der Erfassungsemitterelektrode 20a durch die Zwischenlagenisolationsschicht 46 isoliert. Die Gateelektrode 45 unter der Erfassungsemitterelektrode 20a ist mit dem Gateanschluss 14 in 2 durch die Gateverdrahtung, die nicht illustriert ist, verbunden. Die Erfassungsemitterelektrode 20a, der Emitterbereich 31, der Körperbereich 32, der Driftbereich 42, der Kollektorbereich 43, die Kollektorelektrode 16, die Gateisolationsschicht 44, die Gateelektrode 45 und ähnliches konfigurieren den Erfassungs-IGBT. Der Erfassungs-IGBT ist in dem Halbleitersubstrat 30 zwischen der Erfassungsemitterelektrode 20a und der Kollektorelektrode 16 bereitgestellt. Der Erfassungs-IGBT schaltet einen elektrischen Strom, der zwischen der Erfassungsemitterelektrode 20a und der Kollektorelektrode 16 fließt. Der Erfassungs-IGBT ist in dem ganzen Bereich, der mit der Erfassungsemitterelektrode 20a, die in 2 illustriert ist, überlappt, bereitgestellt. Wie es aus 2 offenbar ist, ist an der vorderen Oberfläche 30a des Halbleitersubstrats 30 eine Fläche des Erfassungs-IGBTs (d.h., eine Fläche der Erfassungsemitterelektrode 20a) viel kleiner als eine Fläche des Haupt-IGBTs (d.h., eine Fläche der Hauptemitterelektrode 18a). Deswegen ist der zu dem Erfassungs-IGBT fließende Strom viel kleiner als der zu dem Haupt-IGBT fließende elektrische Strom.
  • Wie in 4 illustriert, ist ein tiefer Bereich 48, der sich von der vorderen Oberfläche 30a des Hableitersubstrats 30 zu einer Position erstreckt, die tiefer als ein unteres Ende des Körperbereichs 41 ist, an einem Ende des Körperbereichs 41 des Haupt-IGBTs bereitgestellt. Eine Verunreinigungsdichte des p-Typs des tiefen Bereichs 48 ist höher als die Verunreinigungsdichte des p-Typs des Körperbereichs 41 unter dem Emitterbereich 40. Der tiefe Bereich 48 ist mit dem Körperbereich 41 des Haupt-IGBTs in dem Querschnitt, der in 4 illustriert ist, verbunden. Der tiefe Bereich 48 ist mit der Hauptemitterelektrode 18a über den Körperbereich 41 verbunden. Eine obere Oberfläche des tiefen Bereichs 48 ist mit einer Zwischenlagenisolationsschicht 51 bedeckt. Der graue Bereich in 3 ist ein Bereich, in dem der tiefe Bereich 48 bereitgestellt ist. Wie in 3 illustriert, ist der tiefe Bereich 48 auch unter den Erstreckungsabschnitten 18c bereitgestellt.
  • Wie in 4 illustriert, ist ein tiefer Bereich 50, der sich von der vorderen Oberfläche 30a des Halbleitersubstrats 30 zu einer Position erstreckt, die tiefer als ein unteres Ende des Körperbereichs 32 ist, an einem Ende des Körperbereichs 32 des Erfassungs-IGBTs bereitgestellt. Der tiefe Bereich 50 ist mit dem Körperbereich 32 des Erfassungs-IGBTs verbunden. Der tiefe Bereich 50 ist mit der Erfassungsemitterelektrode 20a über den Körperbereich 32 verbunden. Eine obere Oberfläche des tiefen Bereichs 50 ist durch die Zwischenlagenisolationsschicht 51 bedeckt. Der tiefe Bereich 50 ist entfernt von dem tiefen Bereich 48 bereitgestellt. Der Driftbereich 42 des n-Typs ist zwischen den tiefen Bereichen 50 und 48 bereitgestellt und trennt den tiefen Bereich 50 von dem tiefen Bereich 48. Der tiefe Bereich 50 ist nur um den Erfassungs-IGBT bereitgestellt. Die tiefen Bereiche 48 und 50 verhindern eine elektrische Feldkonzentration an einer Grenze zwischen dem Haupt-IGBT und dem Erfassungs-IGBT.
  • Wie in 3 und 4 illustriert, erstreckt sich die Verdrahtungsschicht 20b von der Erfassungsemitterelektrode 20a hin zu einer äußeren Peripherie des Halbleitersubstrats 30. Die Verdrahtungsschicht 20b ist auf der Zwischenlagenisolationsschicht 51 lokalisiert. Dadurch ist die Verdrahtungsschicht 20b nicht in direktem Kontakt mit dem Halbleitersubstrat 30. Eine Verdrahtungsschicht 60, die aus Polysilizium konfiguriert ist, ist auf einem Abschnitt der Zwischenlagenisolationsschicht 51 bereitgestellt. Eine Zwischenlagenisolationsschicht 52 ist auf der Verdrahtungsschicht 60 bereitgestellt. Die Verdrahtungsschicht 20b bedeckt die Zwischenlagenisolationsschicht 52. Ein Kontaktloch 53 ist in der Zwischenlagenisolationsschicht 52 bereitgestellt. Die Verdrahtungsschicht 60 ist mit der Verdrahtungsschicht 20b durch das Kontaktloch 53 verbunden. Wie in 3 und 5 illustriert, erstreckt sich die Verdrahtungsschicht 60 längs von einer Position des Kontaktlochs 53 entlang der x-Richtung. Die Verdrahtungsschicht 60 erstreckt sich nach unterhalb der Erstreckungsabschnitte 18c. Wie in 3 und 6 illustriert, ist die Verdrahtungsschicht 60 unter den Erstreckungsschichten 18c gebogen, und erstreckt sich längs entlang der y-Richtung, entlang der Erstreckungsabschnitte 18c. Wie in 5 und 6 illustriert, ist die Zwischenlagenisolationsschicht 52 zwischen der Verdrahtungsschicht 60 und den Erstreckungsabschnitten 18c bereitgestellt und isoliert die Verdrahtungsschicht 60 von den Erstreckungsabschnitten 18c. Genauer ist die ganze Metallschicht 18 einschließlich der Erstreckungsabschnitte 18c von der Verdrahtungsschicht 60 und der Metallschicht 20, die mit der Verdrahtungsschicht 60 verbunden ist, isoliert. Die Verdrahtungsschicht 60 ist den Erstreckungsabschnitten 18c über die Zwischenlagenisolationsschicht 52 zugewandt. Das heißt, die Verdrahtungsschicht 60, die Zwischenlagenisolationsschicht 52 und die Erstreckungsabschnitte 18c konfigurieren einen Kondensator. Wie oben beschrieben sind die Erstreckungsabschnitte 18c mit der Hauptemitterelektrode 18a verbunden. Wie oben beschrieben, ist die Verdrahtungsschicht 60 mit der Erfassungsemitterelektrode 20a verbunden. Deswegen dient der durch die Verdrahtungsschicht 60, die Zwischenlagenisolationsschicht 52 und die Erstreckungsabschnitte 18c konfigurierte Kondensator als der Kondensator 26, der zwischen der Hauptemitterelektrode 18a und der Erfassungsemitterelektrode 20a verbunden ist, wie in 1 illustriert.
  • Wie in 3 und 6 illustriert, ist der tiefe Bereich 48 unter der ganzen Verdrahtungsschicht 60 bereitgestellt. Die Zwischenlagenisolationsschicht 51 ist zwischen der Verdrahtungsschicht 60 und dem tiefen Bereich 48 bereitgestellt und isoliert die Verdrahtungsschicht 60 von dem tiefen Bereich 48. Genauer ist der tiefe Bereich 48 von der Verdrahtungsschicht 60 und der Metallschicht 20, die mit der Verdrahtungsschicht 60 verbunden ist, isoliert. Die Verdrahtungsschicht 60 ist dem tiefen Bereich 48 über die Zwischenlagenisolationsschicht 51 zugewandt. Die Verdrahtungsschicht 60, die Zwischenlagenisolationsschicht 51 und der tiefe Bereich 48 konfigurieren einen Kondensator. Das heißt, der tiefe Bereich 48 fungiert als eine der Elektrodenplatten des Kondensators. Wie oben beschrieben ist der tiefe Bereich 48 mit der Hauptemitterelektrode 18a verbunden. Wie oben beschrieben, ist die Verdrahtungsschicht 60 mit der Erfassungsemitterelektrode 20a verbunden. Dadurch dient der Kondensator, der durch die Verdrahtungsschicht 60, die Zwischenlagenisolationssicht 51 und den tiefen Bereich 48 konfiguriert ist, als der Kondensator, der zwischen der Hauptemitterelektrode 18a und der Erfassungsemitterelektrode 20a verbunden ist, wie in 1 illustriert.
  • Ein Betrieb der Halbleitereinrichtung 10 wird beschrieben. Wenn der IGBT 12 in 1 (d.h. der Haupt-IGBT und der Erfassungs-IGBT) eingeschaltet werden, fließt ein elektrischer Strom von der Kollektorelektrode 16 hin zu der externen Elektrode 22. Das meiste des elektrischen Stroms fließt über den Haupt-IGBT (d.h., die Hauptemitterelektrode 18a). Ein Teil des elektrischen Stroms fließt über den Erfassungs-IGBT (d.h., die Erfassungsemitterelektrode 20a). Der elektrische Strom, der in dem Erfassungs-IGBT fließt, kann durch eine Potentialdifferenz zwischen beiden Enden des Erfassungswiderstands 24 gemessen werden. Ferner ist ein Verhältnis des elektrischen Stroms, der in dem Haupt-IGBT fließt, zu dem elektrischen Strom, der in dem Erfassungs-IGBT fließt, im Wesentlichen gleich einem Verhältnis einer Fläche des Haupt-IGBTs zu einer Fläche des Erfassungs-IGBTs. Deswegen kann durch Erfassen des elektrischen Stroms in dem Erfassungs-IGBT der elektrische Strom in dem Haupt-IGBT erfasst werden.
  • Weil die Potentialdifferenz zwischen beiden Enden des Erfassungswiderstands 24 erzeugt wird, wird eine Potentialdifferenz zwischen der Erfassungsemitterelektrode 20a und der Hauptemitterelektrode 18a erzeugt. Die Potentialdifferenz wird an die Kondensatoren 26 und 28 angelegt. In einem Zustand, in dem der zu jedem IGBT fließende elektrische Strom stabil ist, ist die zwischen beiden Enden des Erfassungswiderstands 24 erzeugte Potentialdifferenz im Wesentlichen konstant. Weil die im Wesentlichen konstante Potentialdifferenz an die Kondensatoren 26 und 28 angelegt wird, fließen keine elektrischen Ströme zu den Kondensatoren 26 und 28. Wenn der IGBT 12 eingeschaltet wird, wird das Halbleitersubstrat 30 heiß. Folglich werden die auf der vorderen Oberfläche des Halbleitersubstrats 30 bereitgestellten Kondensatoren 26 und 28 auch heiß. Weil jedoch beide Elektrodenplatten des Kondensators 26 (d.h., die Erstreckungsabschnitte 18c und die Verdrahtungsschicht 60) durch die Zwischenlagenisolationssicht 52 isoliert sind, wird ein Leckstrom kaum in dem Kondensator 26 verursacht, selbst wenn der Kondensator 26 heiß wird. Weil zusätzlich beide Elektrodenplatten des Kondensators 28 (d.h. die Verdrahtungsschicht 60 und der tiefe Bereich 48) durch die Zwischenlagenisolationsschicht 51 isoliert sind, wird ein Leckstrom kaum in dem Kondensator 28 verursacht, selbst wenn der Kondensator 28 heiß wird. Weil der Leckstrom kaum verursacht wird, wird das Verhältnis des elektrischen Stroms, der zu dem Erfassungs-IGBT fließt, zu dem elektrischen Strom, der zu dem Haupt-IGBT fließt, kaum geändert. In der Halbleitereinrichtung 10 kann der Strom, der in dem Haupt-IGBT fließt, präzise aus einer Spannung des Erfassungswiderstands 24 erfasst werden.
  • Ein Spannungsanstieg kann an die Erfassungsemitterelektrode 20a der Halbleitereinrichtung 10 angelegt werden. Weil eine Kapazität zwischen dem Emitter und dem Gate des Erfassungs-IGBTs klein ist, kann die Gateisolationsschicht 44 des Erfassungs-IGBTs zerstört werden, wenn eine hohe Spannung zwischen dem Emitter und dem Gate durch den Spannungsanstieg angelegt wird. Jedoch sind in diesem Ausführungsbeispiel die Kondensatoren 26 und 28 zwischen der Erfassungsemitterelektrode 20a und der Hauptemitterelektrode 18a angeordnet. Weil die Kondensatoren 26 und 28 geringere Impedanzen mit Bezug auf eine Spannung haben, die eine hohe Änderungsrate hat, wie z. B. auf den Spannungsanstieg, haben, fließt ein Anstiegsstrom von der Erfassungsemitterelektrode 20a zu der Hauptemitterelektrode 18a über die Kondensatoren 26 und 28, wenn der Spannungsanstieg an die Erfassungsemitterelektrode 20a angelegt wird. Damit wird ein Anstieg in einem Potential der Erfassungsemitterelektrode 20a unterdrückt, und es wird verhindert, dass eine hohe Spannung zwischen dem Emitter und dem Gate des Erfassungs-IGBTs angelegt wird. Die Gateisolationsschicht des Erfassungs-IGBTs wird dadurch vor dem Spannungsanstieg geschützt. Insbesondere sind in diesem Ausführungsbeispiel die zwei Kondensatoren 26 und 28 parallel zwischen der Erfassungsemitterelektrode 20a und der Hauptemitterelektrode 18a verbunden. Dadurch wird eine elektrostatische Kapazität zwischen der Erfassungsemitterelektrode 20a und der Hauptemitterelektrode 18a erhöht. Durch das Erhöhen der elektrostatischen Kapazität auf diese Weise ist es noch schwieriger, das Potential der Erfassungsemitterelektrode 20a zu erhöhen, wenn der Spannungsanstieg angelegt wird. Die Gateisolationsschicht des Erfassungs-IGBTs wird dadurch noch bevorzugter geschützt.
  • Wie oben beschrieben kann in der Halbleitereinrichtung 10 des Ausführungsbeispiels 1 der in dem Haupt-IGBT fließende elektrische Strom präzise erfasst werden, und der Erfassungs-IGBT kann geeignet vor dem Spannungsanstieg geschützt werden.
  • In der Halbleitereinrichtung 10 des Ausführungsbeispiels 1 ist ein tiefer Bereich 48 direkt mit dem Körperbereich 41 verbunden. Jedoch kann, wie in 7 illustriert, der tiefe Bereich 48 mit dem Körperbereich 41 über einen Leiter, wie z.B. eine Verdrahtungsschicht 18d, verbunden sein. Das heißt, wenn ein Gleichstrom von dem tiefen Bereich 48 zu der Hauptemitterelektrode 18a fließen kann, kann der tiefe Bereich 48 in irgendeiner Weise verbunden sein.
  • Eine Beziehung zwischen jeder Komponente des Ausführungsbeispiels 1 und jeder Komponente der Patentansprüche wird unten beschrieben. Die Hauptemitterelektrode 18a des Ausführungsbeispiels 1 ist ein Beispiel der beanspruchten ersten Hauptelektrode. Die Erfassungsemitterelektrode 20a des Ausführungsbeispiels 1 ist ein Beispiel der beanspruchten zweiten Hauptelektrode. Die Kollektorelektrode 16 des Ausführungsbeispiels 1 ist ein Beispiel der beanspruchten hinteren Elektrode. Die Verdrahtungsschicht 60 des Ausführungsbeispiels 1 ist ein Beispiel der beanspruchten ersten Kondensatorelektrode der Patentansprüche. Die Zwischenlagenisolationsschicht 52 des Ausführungsbeispiels 1 ist ein Beispiel der beanspruchten ersten Isolationsschicht. Der Erstreckungsabschnitt 18c des Ausführungsbeispiels 1 ist ein Beispiel der beanspruchten zweiten Kondensatorelektrode. Die Zwischenlagenisolationsschicht 51 des Ausführungsbeispiels 1 ist ein Beispiel der beanspruchten zweiten Isolationsschicht. Der tiefe Bereich 48 des Ausführungsbeispiels 1 ist ein Beispiel des beanspruchten Kondensatorbereichs. Der Haupt-IGBT aus Ausführungsbeispiel 1 ist ein Beispiel des beanspruchten ersten Schaltelements des isolierten Gatetyps. Der Erfassungs-IGBT des Ausführungsbeispiels 1 ist ein Beispiel des beanspruchten zweiten Schaltelements des isolierten Gatetyps der Patentansprüche.
  • Ausführungsbeispiel 2
  • Eine Halbleitereinrichtung des Ausführungsbeispiels 2 hat eine Kondensatorstruktur, die verschieden von der der Halbleitereinrichtung 10 des Ausführungsbeispiels 1 ist. Ansonsten ist die Halbleitereinrichtung des Ausführungsbeispiels 2 identisch zu der Halbleitereinrichtung 10 des Ausführungsbeispiels 1. In Ausführungsbeispiel 2 ist, wie in 8 illustriert, jeder Erstreckungsabschnitt 18c aus einer Polysiliziumschicht 62 konfiguriert. Wie die Verdrahtungsschicht 60 in 5 und 6 ist die Polysiliziumschicht 62 von dem Halbleitersubstrat 30 durch die Zwischenlagenisolationsschicht 51 isoliert. Eine obere Oberfläche der Polysiliziumschicht 62 ist durch die Zwischenlagenisolationsschicht 52 bedeckt. Ein Ende der Polysiliziumschicht 62 ist unter dem ringförmigen Abschnitt 18b der Metallschicht 18 bereitgestellt. Ein Kontaktloch 64 ist in der Zwischenlagenisolationsschicht 51 unter dem ringförmigen Abschnitt 18b bereitgestellt, und die Polysiliziumschicht 62 ist mit dem ringförmigen Abschnitt 18b durch das Kontaktloch 64 verbunden. Dadurch ist die Polysiliziumschicht 62 mit der Hauptemitterelektrode 18a über den ringförmigen Abschnitt 18b verbunden. Die Polysiliziumschicht 62 erstreckt sich unter der Verdrahtungsschicht 20b. Die Verdrahtungsschicht 20b ist von der Polysiliziumschicht 62 durch die Zwischenlagenisolationsschicht 52 isoliert.
  • In der Struktur des Ausführungsbeispiels 2 konfigurieren die Verdrahtungsschicht 20b, die Polysiliziumschicht 62 (die Erstreckungsabschnitte 18c) und die Zwischenlagenisolationsschicht 52, die zwischen diesen lokalisiert ist, einen Kondensator. Die Verdrahtungsschicht 20b ist mit der Erfassungsemitterelektrode 20a verbunden, und die Polysiliziumschicht 62 ist mit der Hauptemitterelektrode 18a verbunden, sodass der Kondensator den Kondensator 26 in 1 konfiguriert.
  • In Ausführungsbeispiel 2 ist der Kondensator 28 in 1 nicht bereitgestellt, weil sowohl die Polysiliziumschicht 62 als auch der darunterliegende tiefe Bereich 48 mit der Hauptemitterelektrode 18a verbunden sind.
  • In der Struktur des Ausführungsbeispiels 2 kann der Erfassungs-IGBT von einem Spannungsanstieg durch den Kondensator 26 geschützt werden. Weil ein Leckstrom kaum zu dem Kondensator 26 fließt, kann ein in dem Haupt-IGBT fließender elektrischer Strom präzise erfasst werden.
  • Eine Beziehung zwischen jeder Komponente des Ausführungsbeispiels 2 und jeder Komponente der Patentansprüche wird unten beschrieben. Die Hauptemitterelektrode 18a des Ausführungsbeispiels 2 ist ein Beispiel der beanspruchten ersten Hauptelektrode. Die Erfassungsemitterelektrode 20a des Ausführungsbeispiels 2 ist ein Beispiel der beanspruchten zweiten Hauptelektrode. Die Kollektorelektrode 16 des Ausführungsbeispiels 2 ist ein Beispiel der beanspruchten hinteren Elektrode. Die Polysiliziumschicht 62 des Ausführungsbeispiels 2 ist ein Beispiel der beanspruchten ersten Kondensatorelektrode. Die Zwischenlagenisolationsschicht 52 des Ausführungsbeispiels 2 ist ein Beispiel der beanspruchten ersten Isolationsschicht. Die Verdrahtungsschicht 20b des Ausführungsbeispiels 2 ist ein Beispiel der beanspruchten zweiten Kondensatorelektrode der Patentansprüche.
  • In Ausführungsbeispiel 2 ist der tiefe Bereich 48, der mit der Hauptemitterelektrode 18a verbunden ist, unter der Polysiliziumschicht 62 bereitgestellt. Jedoch kann der tiefe Bereich 50, der mit der Erfassungsemitterelektrode 20a verbunden ist, unter der Polysiliziumschicht 62 bereitgestellt sein. Aufgrund dieser Struktur können die Polysiliziumschicht 62, der tiefe Bereich 50 und die Zwischenlagenisolationsschicht 51 den Kondensator 28 in 1 bereitstellen.
  • In Ausführungsbeispielen 1 und 2 ist der IGBT auf dem Halbleitersubstrat 30 bereitgestellt, aber anstelle des IGBTs kann ein anderes Schaltelement des isolierten Gatetyps (z.B. ein MOSFET) bereitgestellt sein.
  • In der in JP 2003-229572 A offenbarten Struktur, bei der das Schaltelement von dem Spannungsanstieg durch die Zenerdiode geschützt wird, ist die Zenerdiode durch die Polysiliziumschicht konfiguriert, die auf dem Halbleitersubstrat lokalisiert ist. Die Zenerdiode ist durch Implantieren von Verunreinigungen des p-Typs und des n-Typs in die Polysiliziumschicht konfiguriert. Typischerweise wird, um die Anzahl der Herstellschritte zu reduzieren, der Verunreinigungsimplantationsschritt zum Bereitstellen der Zenerdiode mit dem Verunreinigungsimplantationsschritt zum Bereitstellen des Schaltelements in der Halbleitereinrichtung durchgeführt. Deswegen werden gemäß der für das Schaltelement nötigen Charakteristik die Charakteristiken der Zenerdiode geändert, sodass die Schutzfähigkeit der Zenerdiode nicht unabhängig gesteuert werden kann. In den Verfahren der Ausführungsbeispiele 1 und 2 tritt solch ein Problem nicht auf, weil der Schutz vor dem Spannungsanstieg durch den Kondensator durchgeführt wird.
  • Die hierin offenbarten technischen Elemente werden erklärt. Nach einem Aspekt der vorliegenden Offenbarung kann eine zweite Isolationsschicht zwischen der ersten Kondensatorelektrode und der vorderen Oberfläche eines Halbleitersubstrats bereitgestellt sein. Ein Kondensatorbereich, der elektrisch mit der Hauptelektrode verbunden ist, die mit der zweiten Kondensatorelektrode verbunden ist, kann in einem Teil des Halbleitersubstrats bereitgestellt sein, der der ersten Kondensatorelektrode über die zweite Isolationsschicht zugewandt ist.
  • In dieser Struktur konfigurieren die erste Kondensatorelektrode, die zweite Isolationsschicht und der Kondensatorbereich einen zweiten Kondensator. Der zweite Kondensator ist zwischen der ersten Hauptelektrode und der zweiten Hauptelektrode verbunden. Das heißt, in dieser Struktur sind zwei Kondensatoren parallel zwischen der ersten Hauptelektrode und der zweiten Hauptelektrode verbunden. Dadurch wird eine Kapazität zwischen der ersten Hauptelektrode und der zweiten Hauptelektrode größer. Das Schaltelement des isolierten Gatetyps kann dadurch bevorzugter vor einem Spannungsanstieg geschützt werden.
  • Die Ausführungsbeispiele wurden im Detail oben beschreiben. Jedoch sind sie nur Beispiele, und es ist nicht beabsichtigt, dass sie die Patentansprüche beschränken. Es ist beabsichtigt, dass die Patentansprüche verschiedene Modifikationen und Änderungen der oben beschriebenen konkreten Beispiele umfassen. Die hierin erklärten technischen Aspekte üben eine technische Nützlichkeit unabhängig oder in verschiedenen Kombinationen aus, und die Kombinationen sind nicht auf diejenigen beschränkt, die beschrieben wurden, als die Patentansprüche eingereicht wurden. Ferner erreichen die in der vorliegenden Offenbarung beispielhaft erklärten Aspekte eine Vielzahl von Zielen zur gleichen Zeit, und sie haben eine technische Nützlichkeit dadurch, dass sie eines oder mehrere solcher Ziele erreichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2015-040710 [0001]
    • JP 2003-229572 A [0003, 0004, 0005, 0005, 0041]

Claims (2)

  1. Halbleitereinrichtung (10) mit: einem Halbleitersubstrat (30); einer ersten Hauptelektrode (18a) und einer zweiten Hauptelektrode (20a), die in Kontakt mit einer vorderen Oberfläche (30a) des Halbleitersubstrats (30) sind; einer hinteren Elektrode (16) die in Kontakt mit einer hinteren Oberfläche (30b) des Halbleitersubstrats (30) ist; einer ersten Kondensatorelektrode (60), die auf der vorderen Oberfläche (30a) bereitgestellt ist; einer ersten Isolationsschicht (52), die auf der ersten Kondensatorelektrode (60) lokalisiert ist; einer zweiten Kondensatorelektrode (18c), die auf der ersten Isolationsschicht (52) lokalisiert ist, wobei die erste Hauptelektrode (18a) und die zweite Hauptelektrode (20a) in Kontakt mit der vorderen Oberfläche (30a) in Bereichen sind, die verschieden voneinander sind, ein erstes Schaltelement des isolierten Gatetyps in einem Abschnitt des Halbleitersubstrats (30) bereitgestellt ist, der zwischen der ersten Hauptelektrode (18a) und der hinteren Elektrode (16) lokalisiert ist, ein zweites Schaltelement des isolierten Gatetyps in einem Abschnitt des Halbleitersubstrats, der zwischen der zweiten Hauptelektrode (20a) und der hinteren Elektrode (16) lokalisiert ist, bereitgestellt ist, eine Fläche des ersten Schaltelements des isolierten Gatetyps an der vorderen Oberfläche (30a) größer als eine Fläche des zweiten Schaltelements des isolierten Gatetyps an der vorderen Oberfläche (30a) ist, eine der ersten Hauptelektrode (18a) und der zweiten Hauptelektrode (20a) elektrisch mit der ersten Kondensatorelektrode (60) verbunden ist, und die andere der ersten Hauptelektrode (18a) und der zweiten Hauptelektrode (20a) elektrisch mit der zweiten Kondensatorelektrode (18c) verbunden ist.
  2. Halbleitereinrichtung (10) nach Anspruch 1, wobei eine zweite Isolationsschicht (51) zwischen der ersten Kondensatorelektrode (60) und der vorderen Oberfläche (30a) angeordnet ist, und ein Kondensatorbereich (48), der mit dem anderen elektrisch verbunden ist, in einem Teil des Halbleitersubstrats (30) bereitgestellt ist, der der ersten Kondensatorelektrode (60) über die zweite Isolationsschicht (51) zugewandt ist.
DE102016103574.2A 2015-03-02 2016-02-29 Halbleitereinrichtung Withdrawn DE102016103574A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015040710A JP2016162898A (ja) 2015-03-02 2015-03-02 半導体装置
JP2015-040710 2015-03-02

Publications (1)

Publication Number Publication Date
DE102016103574A1 true DE102016103574A1 (de) 2016-09-08

Family

ID=56738634

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016103574.2A Withdrawn DE102016103574A1 (de) 2015-03-02 2016-02-29 Halbleitereinrichtung

Country Status (4)

Country Link
US (1) US20160260707A1 (de)
JP (1) JP2016162898A (de)
CN (1) CN105938830A (de)
DE (1) DE102016103574A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7310343B2 (ja) * 2019-06-14 2023-07-19 富士電機株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229572A (ja) 2002-02-05 2003-08-15 Mitsubishi Electric Corp 半導体装置
JP2015040710A (ja) 2013-08-20 2015-03-02 株式会社辰巳菱機 負荷試験装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5610954A (en) * 1979-07-05 1981-02-03 Nec Corp Semiconductor device
JPS63150955A (ja) * 1986-12-15 1988-06-23 Hitachi Medical Corp Ｘ線ｃｔ装置用計測回路
JPH05122036A (ja) * 1991-10-25 1993-05-18 Toyota Autom Loom Works Ltd 半導体装置
JP3067448B2 (ja) * 1992-03-18 2000-07-17 富士電機株式会社 半導体装置
JPH07221267A (ja) * 1994-01-31 1995-08-18 Sony Corp 半導体装置及びその製造方法
JP2003273230A (ja) * 2002-03-19 2003-09-26 Nec Electronics Corp 半導体装置及びその製造方法
JP2008235788A (ja) * 2007-03-23 2008-10-02 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
JP5175482B2 (ja) * 2007-03-29 2013-04-03 ルネサスエレクトロニクス株式会社 半導体装置
US20120256193A1 (en) * 2011-04-08 2012-10-11 Intersil Americas Inc. Monolithic integrated capacitors for high-efficiency power converters
EP2555241A1 (de) * 2011-08-02 2013-02-06 Nxp B.V. Integrierter Schaltungs-Chip, Halbleitergehäuse, Leiterplatte und Verfahren zur Herstellung des integrierten Schaltungs-Chip
US9583556B2 (en) * 2012-07-19 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Process-compatible decoupling capacitor and method for making the same
KR102038076B1 (ko) * 2013-04-04 2019-10-30 삼성디스플레이 주식회사 유기 발광 표시 장치
WO2014188570A1 (ja) * 2013-05-23 2014-11-27 トヨタ自動車株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229572A (ja) 2002-02-05 2003-08-15 Mitsubishi Electric Corp 半導体装置
JP2015040710A (ja) 2013-08-20 2015-03-02 株式会社辰巳菱機 負荷試験装置

Also Published As

Publication number Publication date
US20160260707A1 (en) 2016-09-08
CN105938830A (zh) 2016-09-14
JP2016162898A (ja) 2016-09-05

Similar Documents

Publication Publication Date Title
DE102015121516B4 (de) Umgekehrt leitender bipolarer Transistor mit isoliertem Gate
DE112015005000B4 (de) Halbleitervorrichtung
DE112009003514B4 (de) Grabenbasierte leistungshalbleitervorrichtungen mit eigenschaften einer erhöhten durchbruchspannung
DE102017104715B4 (de) Schaltvorrichtung
DE3586268T2 (de) Eingangs-schutzanordnung fuer vlsi-schaltungsanordnungen.
DE102015102756A1 (de) Halbleitereinrichtung
DE102015121514B4 (de) Umgekehrt leitender bipolarer Transistor mit isoliertem Gate
DE112013007363B4 (de) Halbleitervorrichtung
DE102017104716B4 (de) Schaltvorrichtung
DE102016105765A1 (de) Umgekehrt leitender igbt
DE10302628A1 (de) Leistungshalbleitervorrichtung
DE102016109641B4 (de) Halbleitergerät
DE10322593A1 (de) Halbleiterbauteil und dieses verwendender integrierter Schaltkreis
DE102007008568A1 (de) Halbleitervorrichtung mit IGBT und Diode
DE112013006666B4 (de) Halbleitereinrichtung
DE102012207311A1 (de) Siliziumcarbid-Halbleitervorrichtung
DE112013002767T5 (de) Halbleitervorrichtung
DE102014115717A1 (de) Hakbleiterbauelementgehäuse
DE112013007439B4 (de) Halbleiteranordnung
DE102015224428A1 (de) Halbleitervorrichtung
DE2226613A1 (de) Halbleiterbauelement
DE102017210255A1 (de) Leistungshalbleiterbauelement
DE102016120955A1 (de) Schaltvorrichtung
DE112014001296T5 (de) Leistungshalbleitervorrichtung und entsprechendes Modul
DE102018131705A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee