BE1007672A3 - Hoogfrequent halfgeleiderinrichting met beveiligingsinrichting. - Google Patents

Hoogfrequent halfgeleiderinrichting met beveiligingsinrichting. Download PDF

Info

Publication number
BE1007672A3
BE1007672A3 BE9301145A BE9301145A BE1007672A3 BE 1007672 A3 BE1007672 A3 BE 1007672A3 BE 9301145 A BE9301145 A BE 9301145A BE 9301145 A BE9301145 A BE 9301145A BE 1007672 A3 BE1007672 A3 BE 1007672A3
Authority
BE
Belgium
Prior art keywords
region
control electrode
source
conductivity type
effect transistor
Prior art date
Application number
BE9301145A
Other languages
English (en)
Inventor
Wilhelmus G Voncken
Louis Praamsma
Original Assignee
Philips Electronics Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics Nv filed Critical Philips Electronics Nv
Priority to BE9301145A priority Critical patent/BE1007672A3/nl
Priority to EP94203033A priority patent/EP0651441A1/en
Priority to KR1019940027388A priority patent/KR100355514B1/ko
Priority to JP6264000A priority patent/JPH07202197A/ja
Application granted granted Critical
Publication of BE1007672A3 publication Critical patent/BE1007672A3/nl
Priority to US08/656,994 priority patent/US5719428A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

Een halfgeleiderinrichting met een halfgeleiderlichaam (3) bevattende een aan een oppervlak (4) grenzend oppervlaktegebied (5) van een eerste geleidingstype waarin een veldeffecttransistor (1) met geïsoleerde stuurelektrode (6) is aangebracht, wordt beschreven. De veldeffecttransistor (1) omvat in het oppervlaktegebied (5) gelegen source- en draingebieden resp. (7), (8) van het tweede, tegengestelde geleidingstype en een tussen het source- en draingebied gelegen kanaalgebied (9) van het eerste geleidingstype. Boven het kanaalgebied (9) is een metalen stuurelektrode (6) gelegen, die door een isolerende laag (10) van het kanaalgebied (9) is gescheiden, waarbij de stuurelektrode (6) is voorzien van een beveiligingsinrichting (2) voor te hoge spanningen op de stuurelektrode (6). Volgens de uitvinding is het oppervlak (4) van het halfgeleiderlichaam (3) voorzien van een lokaal verzonken veldoxyde (15) en omvat de beveiligingsinrichting (2) een laterale bipolaire transistor met collector- en emittergebieden resp. (16), (17) van het tweede geleidingstype, die hoger gedoteerd zijn dan het oppervlaktegebied (5) en die grenzen aan het oppervlak (4) ....

Description


   <Desc/Clms Page number 1> 
 



  Hoogfrequent halfgeleiderinrichting met beveiligingsinrichting 
De uitvinding heeft betrekking op een halfgeleiderinrichting met een halfgeleiderlichaam bevattende een aan een oppervlak grenzend oppervlaktegebied van een eerste geleidingstype waarin een veldeffecttransistor met   gelsoleerde   stuurelektrode is aangebracht, met in het oppervlaktegebied een source-en een draingebied van het tweede, tegengestelde geleidingstype en een tussen het source-en draingebied gelegen kanaalgebied van het eerste geleidingstype, met een boven het kanaalgebied gelegen metalen stuurelektrode die door een isolerende laag van het kanaalgebied is gescheiden, waarbij de stuurelektrode is voorzien van een beveiligingsinrichting voor te hoge spanningen voorzien van twee pn-overgangen. 



   In een dergelijke halfgeleiderinrichting vormt de stuurelektrode met het kanaalgebied een ingangscapaciteit met de isolerende laag als   dielectricum.   Tijdens schakelen van de inrichting wordt deze ingangscapaciteit opgeladen of ontladen. Door het gebruik van een metalen stuurelektrode met een lage elektrische weerstand (R) kan op- of ontladen van deze capaciteit (C) zeer snel geschieden. De inrichting heeft een kleine zogenaamde RC-tijd. Een dergelijke inrichting is dan ook bijzonder geschikt voor toepassingen bij hoge frequenties, boven circa 500 MHz. De beveiligingsinrichting zorgt dat hoge stoorspanningen op de stuurelektrode, die in de praktijk praktisch onvermijdelijk zijn, niet leiden tot een doorslag van de isolerende laag. 



   Uit het amerikaanse octrooi no. 3, 648, 129 (figuren 5,6 en 7) is een inrichting van de in aanhef genoemde soort bekend, waarbij de pn-overgangen in de beveiligingsinrichting een dubbele diode vormen,   die "back 10 back" geschakeld iso   De dubbele diode omvat een eerste diodezone (7) van het tweede geleidingstype, grenzend aan het oppervlak (11), die lateraal omgeven wordt door een tweede diodezone (6) van het eerste geleidingstype, die ook grenst aan het oppervlak. Grenzend aan het oppervlak en volledig omgeven door de eerste diodezone (7) bevindt zich een derde diodezone (22) van het eerste geleidingstype. Voor referentiecijfers zie figuur 6 van US 3, 648, 129. De dubbele diode wordt gevormd door pn-overgangen tussen enerzijds de eerste diodezone 

 <Desc/Clms Page number 2> 

 (7) en anderzijds de tweede en derde diodezone (6,22).

   De derde diodezone (22) is verbonden met de stuurelektrode en de tweede diodezone (6) met de sourceëlectrode van de veldeffecttransistor. Zo wordt een back to back dubbele diode gevormd, die zich tussen de stuurelektrode en de source van de veldeffecttransistor bevindt. De dubbele diode slaat zowel bij positieve als negatieve stoorspanningen op de stuurelektrode door, waarbij lading van de stuurelektrode naar de source wordt afgevoerd. Er ontstaat dan geen hoge stoorspanning op de stuurelektrode. 



   De bekende, beschreven inrichting heeft als bezwaar, dat de inrichting niet voldoende snel hoge frequenties kan schakelen. 



   Met de uitvinding wordt onder meer beoogd, genoemd bezwaar te ondervangen. 



   Daartoe heeft de inrichting, volgens de uitvinding, als kenmerk, dat het oppervlak van het halfgeleiderlichaam is voorzien van een lokaal verzonken veldoxyde en de beveiligingsinrichting een laterale bipolaire transistor omvat met collector-en emittergebieden van het tweede geleidingstype, die hoger gedoteerd zijn dan het opper-   vlaktegebied   en die grenzen aan het oppervlak en aan het veldoxyde en met een basisgebied van het eerste geleidingstype, dat hoger gedoteerd is dan het oppervlaktegebied en dat onder het veldoxyde ligt, waarbij het collectorgebied elektrisch verbonden is met de stuurelektrode en het emittergebied elektrisch verbonden is met het sourcegebied. 



   Hierdoor is bereikt, dat de veldeffecttransistor veel sneller hoge frequenties kan schakelen. 



   De uitvinding berust op het inzicht dat de beveiligingsinrichting in de bekende halfgeleiderinrichting de hoogfrequent eigenschappen van de veldeffecttransistor negatief   beïnvloedt.   Volgens de uitvinding wordt een beveiligingsinrichting gekozen, die geschikter is voor hoge frequenties. 



  Wolf,"Silicon Processing for the VLSI   Era",     deel 2 :   Process Integration, Lattice Press,
California, p. 441-446 geeft een overzicht van gebruikelijke beveiligingsinrichtingen voor veldeffecttransistoren, waarbij gebruik gemaakt wordt van effecten als diode   doorslag,"node-to-nodc   punchthrough", doorslag   m. b. v.   veldeffect en parasitaire pnpn   diode"latchup".   Echter de geschiktheid van dergelijke beveiligingsinrichtingen voor hoge frequenties wordt niet aangegeven. 



   Volgens de uitvinding wordt een laterale bipolaire transistor gebruikt in de 

 <Desc/Clms Page number 3> 

 beveiligingsinrichting. Alhoewel deze beveiliging niet bekend is uit het genoemde boek van Wolf, wordt in de Europese Octrooiaanvraag 225 586 Al een beveiliginginrichting, die een laterale transistor met een basisgebied onder veldoxyde omvat, beschreven. In deze octrooiaanvraag wordt echter op pagina 7,2e alinea vermeld dat deze beveiliging niet voldoet wanneer deze gebruikt wordt bij transistoren met een extreem hoge schakelsnelheid. Verrassenderwijs blijkt dat deze beveiliging in de praktijk bij ultra hoge schakelfrequenties (UHF) van de veldeffecttransistor toch goed voldoet. 



   Het emittergebied kan met het sourcegebied verbonden zijn via een metalen geleiderspoor. In een voorkeursuitvoering is het sourcegebied van de veldeffecttransistor tevens het emittergebied van de laterale transistor van de beveiligingsinrichting. De beveiligingsinrichting werkt dan sneller, omdat het geleiderspoor, dat een extra weerstand tussen sourcegebied en het emittergebied vormt, niet aanwezig is. De RC-tijd van de beveiligingsinrichting zelf wordt kleiner. Bovendien neemt de beveiligingsinrichting dan minder ruimte in op het halfgeleideroppervlak. 



   Bij voorkeur heeft de inrichting volgens de uitvinding als kenmerk, dat het source-en draingebied van de veldeffecttransistor een extensiegebied omvatten grenzend aan het kanaalgebied en aan het oppervlak met een dotering lager dan de rest van het source-en draingebied, terwijl zich boven de extensiegebieden en boven het veldoxyde een oxydelaag bevindt voorzien van doteringsatomen van het tweede geleidingstype, waarbij een geleidend spoor, dat het collectorgebied van de bipolaire transistor elektrisch verbindt met de stuurelektrode van de veldeffecttransistor, is aangebracht boven het veldoxyde en de oxydelaag.

   De inrichting bevat dan een transistor met een   zogenaamde "quasi-self-aligned   metal   gate" structuur.   In een dergelijke structuur is het kanaalgebied zelfregistrerend tegelijk met het extensiegebied van het source- en draingebied gevormd. Op randen van het kanaalgebied ligt de stuurelektrode op de relatief dikke oxydelaag, zodat overlapcapaciteiten tussen metalen stuurelektrode en source-en draingebieden gering zijn en de transistor dus bij uitstek geschikt is voor hoge frequenties. Het geleidende spoor, dat het collectorgebied van de bipolaire laterale transistor elektrisch verbindt met de stuurelektrode van de veldeffecttransistor, is aangebracht boven het veldoxyde en de oxydelaag.

   Door de relatief dikke   dielectrische   laag, die gevormd wordt door het veldoxyde en door de oxydelaag is een capaciteit tussen dit geleiderspoor en het oppervlaktegebied zeer gering, zodat de inrichting nog geschikter is 

 <Desc/Clms Page number 4> 

 voor hoge frequenties. 



   De uitvinding wordt in het navolgende, bij wijze van voorbeeld, nader toegelicht aan de hand van een uitvoeringsvoorbeeld met de bijgaande schematische tekening. Hierin toont :
Fig. 1 een dwarsdoorsnede van een uitvoeringsvoorbeeld van een halfgeleiderinrichting volgens de uitvinding met een veldeffecttransistor voorzien van een laterale bipolaire transistor als beveiliging. 



   De figuur is zuiver schematisch en niet op schaal getekend. 



   Figuur   l   toont een dwarsdoorsnede van een halfgeleiderinrichting met een halfgeleiderlichaam 3 bevattende een aan een oppervlak 4 grenzend oppervlaktegebied 5 van een eerste geleidingstype waarin een veldeffecttransistor 1 met gelsoleerde stuurelektrode 6 is aangebracht, met in het oppervlaktegebied 5 een sourcegebied 7 en een draingebied 8 van het tweede, tegengestelde geleidingstype en een tussen het sourcegebied 7 en draingebied 8 gelegen kanaalgebied 9 van het eerste geleidingstype, met een boven het kanaalgebied 9 gelegen metalen stuurelektrode 6 die door een isolerende laag 10 van het kanaalgebied 9 is gescheiden, waarbij de stuurelektrode 6 is voorzien van een beveiligingsinrichting 2 voor te hoge spanningen voorzien van twee pn-overgangen. 



   In een dergelijke inrichting vormt de stuurelektrode 6 met het kanaalgebied 9 een ingangscapaciteit met de isolerende laag 10 als dielectricum. Tijdens schakelen van de inrichting wordt deze ingangscapaciteit opgeladen of ontladen. Door het gebruik van een metalen stuurelektrode 6, in dit voorbeeld van aluminium, met een lage elektrische weerstand kan opladen van deze capaciteit zeer snel geschieden. Een vaak gebruikte stuurelektrode vervaardigd van gedoteerd polykristallin silicium voorzien van een toplaag van een metaalsilicide blijkt in de praktijk niet geschikt te zijn, aangezien de weerstand in een dergelijke stuurelektrode te hoog is. Met een metalen stuurelektrode 6 heeft de inrichting een zodanig kleine RC-tijd, dat de inrichting bijzonder geschikt is voor toepassingen bij hoge frequenties, boven circa 500 MHz. 



  De beveiligingsinrichting 2 zorgt dat hoge stoorspanningen op de stuurelektrode 6, die in de praktijk praktisch onvermijdelijk zijn, niet leiden tot een doorslag van de isolerende laag 10. 

 <Desc/Clms Page number 5> 

 
 EMI5.1 
 



  Bekend is een inrichting van de in aanhef genoemde soort, waarbij de pnovergangen in de beveiligingsinrichting een dubbele diode vormen, die to back" geschakeld is. De dubbele diode omvat een pnp structuur, waarbij in het oppervlak een "n-well"is aangebracht, die omgeven wordt door een eerste p-type oppervlaktegebied, terwijl een tweede p-type oppervlaktegebied binnen in de n-well is aangebracht. De dubbele diode wordt gevormd door pn-overgangen tussen enerzijds de n-well en anderzijds de p-type oppervlaktegebieden. In de praktijk wordt de n-well vaak anders gedoteerd dan het source-en draingebied van de veldeffecttransistor. Het eerste p-type gebied, dat de n-well omgeeft, is verbonden met de sourceelektrode en het tweede ptype gebied binnen de n-well met de stuurelektrode van de veldeffecttransistor.

   Zo wordt een back to back dubbele diode gevormd, die zich tussen de stuurelektrode en de source van de veldeffecttransistor bevindt. De dubbele diode slaat zowel bij positieve als negatieve stoorspanningen op de stuurelektrode door, waarbij lading van de stuurelektrode naar de source wordt afgevoerd. Er ontstaat dan geen hoge stoorspanning op de stuurelektrode. 



  De bekende inrichting heeft als bezwaar, dat de inrichting niet voldoende snel hoge frequenties kan schakelen. 



  In de inrichting volgens de uitvinding is het oppervlak 4 van het halfgeleiderlichaam 3 voorzien van een lokaal verzonken veldoxyde 15 (LOCOS) en omvat de beveiligingsinrichting 2 een laterale bipolaire transistor met een collectorgebied 16 en een emittergebied 17 van het tweede geleidingstype, die hoger gedoteerd zijn dan het oppervlaktegebied 5 en die grenzen aan het oppervlak 4 en aan het veldoxyde 15 en met een basisgebied 18 van het eerste geleidingstype, dat hoger gedoteerd is dan het oppervlaktegebied 5 en dat onder het veldoxyde 15 ligt, waarbij het collectorgebied 16 elektrisch verbonden is met de stuurelektrode 6 en het emittergebied 17 elektrisch verbonden is met het sourcegebied 7. Een dergelijke halfgeleiderinrichting kan veel sneller hoge frequenties schakelen.

   In de beveiligingsinrichting volgens de uitvinding kan voor collector-en emittergebieden van de laterale transistor eenzelfde dotering als voor de source-en draingebieden van de veldeffecttransistor gebruikt worden. De dotering van het basisgebied van de laterale bipolaire transistor kan aangepast worden aan de gewenste doorslagspanning van de bipolaire transistor. 



  De uitvinding berust op het inzicht dat de beveiligingsinrichting 2 in de bekende halfgeleiderinrichting een relatief grote capacitieve belasting vormt, die de RC- 

 <Desc/Clms Page number 6> 

 tijd van de inrichting verhoogt. Wanneer de beveiligingsinrichting in de bekende inrichting niet ingeschakeld is, dan vormt de gesperde pn-overgang tussen het tweede p-type oppervlaktegebied binnen de n-well en de n-well zelf een capaciteit, die parallel staat aan de ingangscapaciteit van de veldeffecttransistor gevormd door de stuurelektrode en het kanaalgebied. Omdat de n-well het tweede p-type gebied omgeeft en omdat de nwell en het tweede p-type oppervlaktegebied relatief hoog gedoteerd zijn, is deze capaciteit relatief groot, zodat de RC-tijd van de halfgeleiderinrichting toeneemt.

   Volgens de uitvinding wordt een beveiligingsinrichting gekozen, die geschikter is voor hoge frequenties. 
 EMI6.1 
 



  Gebruikelijke beveiligingsinrichtingen voor MOS-transistoren maken gebruik van effecten als diode doorslag,"node-to-node doorslag m. veldeffect en parasitaire pnpn diode"latchup". Volgens de uitvinding wordt echter een laterale bipolaire transistor gebruikt in de beveiligingsinrichting. Alhoewel deze beveiliging op zieh bekend is, is ook bekend dat deze beveiliging niet voldoet wanneer deze gebruikt wordt bij transistoren met een extreem hoge schakelsnelheid. Verrassenderwijs blijkt dat deze beveiliging in de praktijk bij ultra hoge frequenties (UHF) van de veldeffecttransistor toch goed voldoet. De capacitieve belasting van de ingangscapaciteit gevormd door de stuurelektrode 6 en het kanaalgebied 9 door de beveiligingsinrichting volgens de uitvinding blijkt zeer gering te zijn.

   Vermoed wordt dat dit komt, omdat slechts de pnovergang 20 tussen het collectorgebied 16 en het basisgebied 18 een merkbare bijdrage geeft aan de capaciteit gevormd door de beveiligingsinrichting. De pn-overgang 22 tussen collectorgebied 16 en het oppervlaktegebied 5 geeft door de relatief lage dotering van het oppervlaktegebied 5 geen merkbare bijdrage aan de capaciteit. 



   In de voorkeursuitvoering volgens figuur 1 is het sourcegebied 7 van de veldeffecttransistor 1 tevens het emittergebied 17 van de laterale transistor van de beveiligingsinrichting 2. De beveiligingsinrichting 2 werkt dan sneller, omdat een geleiderspoor tussen sourcegebied 7 en het emittergebied 17, dat een extra weerstand vormt, niet aanwezig is. De RC-tijd van de beveiligingsinrichting 2 zelf wordt kleiner. 



  Bovendien neemt de beveiligingsinrichting 2 dan minder ruimte in op het halfgeleideroppervlak 4. 



   In figuur 1 heeft de inrichting volgens de uitvinding een veldeffecttransistor met een sourcegebied 7 en draingebied 8, die een extensiegebied 27 resp. 28 omvatten grenzend aan het kanaalgebied 9 en aan het oppervlak 4 met een dotering 

 <Desc/Clms Page number 7> 

 
 EMI7.1 
 lager dan de rest van het sourcegebied 7 en het draingebied 8, terwijl zich boven de extensiegebieden 27, 28 en boven het veldoxyde 15 een oxydelaag 30 bevindt voorzien van doteringsatomen van het tweede geleidingstype, waarbij een geleidend spoor 26, dat het collectorgebied 16 van de bipolaire transistor elektrisch verbindt met de stuurelektrode 6 van de veldeffecttransistor 1, is aangebracht boven het veldoxyde 15 en de oxydelaag 30.

   De inrichting bevat dan een transistor met een zogenaamde aligned metal gate" Het kanaalgebied 9 is dan zelfregistrerend tegelijk met de extensiegebieden 27, 28 van het sourcegebied 7 en het draingebied 8 gevormd. Op randen van het kanaalgebied 9 ligt de stuurelektrode 6 dan op de relatief dikke oxydelaag 30, zodat overlapcapaciteiten tussen metalen stuurelektrode 6 en sourcegebied 27 en draingebied 28 gering zijn en de transistor dus bij uitstek geschikt is voor hoge frequenties. Het geleidende spoor 26, dat het collectorgebied 16 van de bipolaire transistor elektrisch verbindt met de stuurelektrode 6 van de veldeffecttransistor 1, is aangebracht boven het veldoxyde 15 en de oxydelaag 30.

   Door de relatief dikke dielectrische laag, die gevormd wordt door het veldoxyde 15 en door de oxydelaag 30 is een capaciteit tussen dit geleiderspoor 26 en het oppervlaktegebied 5 zeer gering, zodat de inrichting nog geschikter is voor hoge frequenties. De dikte van het veldoxyde 15 en de oxydelaag 30 voorzien van doteringsatomen is aan te passen, zodat bij een gegeven geometrie van de inrichting een optimale ontkoppeling tussen geleiderspoor 26 en oppervlaktegebied 5 gekozen kan worden. 



  Om transistoren lateraal van elkaar te scheiden kunnen in de halfgeleiderinrichting lokaal verzonken veldoxydegebieden 35 voorzien van gedoteerde gebieden 31 onder het veldoxyde, de zogenaamde"channelstoppers", gebruikt worden. De dotering van de channelstoppers 31 kan aangepast worden aan de voor het basisgebied van de laterale bipolaire beveiligingstransistor gewenste dotering. 



  De inrichting volgens figuur 1 wordt als volgt vervaardigd. Uitgaande van een silicium halfgeleiderlichaam 3 van het p-type met een geleiding van 10 Ocm wordt op gebruikelijke wijze een LOCOS masker omvattend een dunne oxyde-en een nitridelaag aangebracht. In openingen in dit masker wordt eerst het siliciumoppervlak 4 aangeetst (0. m diep) en dan channelstoppers 31 en het basisgebied 18 d. implantatie van B met een dotering van 3 x 10"cm. Dan wordt op gebruikelijke wijze veldoxyde 15 en 35 gegroeid vanuit hete stoom tot een dikte van 0. lim. Het LOCOS masker wordt dan verwijderd. Het oppervlak wordt opnieuw 

 <Desc/Clms Page number 8> 

 geoxydeerd tot een maskeroxydelaag, waarna in dit maskeroxyde openingen voor het aanbrengen van het collectorgebied 16, het emittergebied 17 en het sourcegebied 7 en het draingebied 8 worden aangebracht.

   Vervolgens wordt 6 x   1015     cm'   P atomen door de openingen   gelmplanteerd   en geactiveerd, zodat een n+-type laag ontstaat. Dan wordt het maskeroxyde weer verwijderd van het oppervlak. Het oppervlak 4 wordt dan voorzien van een   0. 5 m dikke   oxydelaag 30 (SILOX) gedoteerd met P atomen, waarna boven het kanaalgebied 9 deze oxydelaag verwijderd wordt. Dan wordt   m. b. v.   een temperatuurstap in een oxyderende atmosfeer de isolerende laag 10, het gateoxyde en de extensie gebieden 27 en 28 met een n-type dotering aangebracht door diffusie vanuit de laag 30. In de oxydelaag 30 worden dan contactgaten voor aansluiting van collectorgebied 16, voor emitter/sourcegebied 17,7 en voor draingebied 8 aangebracht. 



  Vervolgens wordt een aluminium geleiderlaag 26,6 aangebracht en in patroon gebracht. 



  De halfgeleiderinrichting wordt op gebruikelijke wijze afgemonteerd in een omhulling. 



  Een dergelijke halfgeleiderinrichting is geschikt voor frequenties tot boven 900 MHz. 



   Hoewel in het voorgaande bepaalde technieken voor het vervaardigen van de halfgeleiderinrichting zijn gebruikt, zoals bijvoorbeeld ionenimplantatie en silox depositie, zal het duidelijk zijn dat ook indien andere technieken worden gebruikt, zoals bijvoorbeeld diffusie of depositie vanuit TEOS (tetraethoxysilaan), dit geen afbreuk doet aan de uitvinding. 



   Het zal duidelijk zijn dat de uitvinding niet beperkt is tot het hiervoor beschreven voorbeeld, maar dat binnen het kader van de uitvinding vele modificaties mogelijk zijn. Zo kan bijvoorbeeld   i. p. v.   n veldeffecttransistor 1   een dubbele veldeffecttransistor, een zogenaamde tetrode gebruikt worden. Ook kunnen meerdere veldeffecttransistoren voorzien van beveiligingsinrichtingen in een halfgeleiderlichaam worden aangebracht. Het zal de vakman duidelijk zijn dat de doteringsconcentraties in de emitter, basis en collectorgebieden van de laterale transistor van de beveiligingsinrichting aan te passen zijn aan de gewenste spanning, waarbij de laterale transistor inschakelt. Verder kunnen andere materialen dan genoemd gebruikt worden. 



  Zo kan het halfgeleiderlichaam ook bijvoorbeeld van een   m-IV   compound gemaakt zijn.

Claims (3)

  1. EMI9.1
    CONCLUSIES 1. Halfgeleiderinrichting met een halfgeleiderlichaam bevattende een aan een oppervlak grenzend oppervlaktegebied van een eerste geleidingstype waarin een veldeffecttransistor met geïsoleerde stuurelektrode is aangebracht, met in het oppervlaktegebied een source-en een draingebied van het tweede, tegengestelde geleidingstype en een tussen het source-en draingebied gelegen kanaalgebied van het eerste geleidingstype, met een boven het kanaalgebied gelegen metalen stuurelektrode die door een isolerende laag van het kanaalgebied is gescheiden, waarbij de stuurelektrode is voorzien van een beveiligingsinrichting voor te hoge spanningen voorzien van twee pnovergangen, met het kenmerk,
    dat het oppervlak van het halfgeleiderlichaam is voorzien van een lokaal verzonken veldoxyde en de beveiligingsinrichting een laterale bipolaire transistor omvat met collector-en emittergebieden van het tweede geleidingstype, die hoger gedoteerd zijn dan het oppervlaktegebied en die grenzen aan het oppervlak en aan het veldoxyde en met een basisgebied van het eerste geleidingstype, dat hoger gedoteerd is dan het oppervlaktegebied en dat onder het veldoxyde ligt, waarbij het collectorgebied elektrisch verbonden is met de stuurelektrode en het emittergebied elektrisch verbonden is met het sourcegebied.
  2. 2. Halfgeleiderinrichting volgens conclusie 1, met het kenmerk dat het sourcegebied van de veldeffecttransistor tevens het emittergebied van de laterale transistor van de beveiligingsinrichting is.
  3. 3. Halfgeleiderinrichting volgens een der voorgaande conclusies, met het kenmerk dat het source-en draingebied van de veldeffecttransistor een extensiegebied omvatten grenzend aan het kanaalgebied en aan het oppervlak met een dotering lager dan de rest van het source-en draingebied, terwijl zich boven de extensiegebieden en boven het veldoxyde een oxydelaag bevindt voorzien van doteringsatomen van het tweede geleidingstype, waarbij een geleidend spoor, dat het collectorgebied van de bipolaire transistor elektrisch verbindt met de stuurelektrode van de veldeffecttransistor, is aangebracht boven het veldoxyde en de oxydelaag.
BE9301145A 1993-10-27 1993-10-27 Hoogfrequent halfgeleiderinrichting met beveiligingsinrichting. BE1007672A3 (nl)

Priority Applications (5)

Application Number Priority Date Filing Date Title
BE9301145A BE1007672A3 (nl) 1993-10-27 1993-10-27 Hoogfrequent halfgeleiderinrichting met beveiligingsinrichting.
EP94203033A EP0651441A1 (en) 1993-10-27 1994-10-19 High-frequency semiconductor device with protection device
KR1019940027388A KR100355514B1 (ko) 1993-10-27 1994-10-26 반도체디바이스
JP6264000A JPH07202197A (ja) 1993-10-27 1994-10-27 半導体装置
US08/656,994 US5719428A (en) 1993-10-27 1996-05-24 High-frequency semiconductor device with protection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
BE9301145A BE1007672A3 (nl) 1993-10-27 1993-10-27 Hoogfrequent halfgeleiderinrichting met beveiligingsinrichting.

Publications (1)

Publication Number Publication Date
BE1007672A3 true BE1007672A3 (nl) 1995-09-12

Family

ID=3887474

Family Applications (1)

Application Number Title Priority Date Filing Date
BE9301145A BE1007672A3 (nl) 1993-10-27 1993-10-27 Hoogfrequent halfgeleiderinrichting met beveiligingsinrichting.

Country Status (5)

Country Link
US (1) US5719428A (nl)
EP (1) EP0651441A1 (nl)
JP (1) JPH07202197A (nl)
KR (1) KR100355514B1 (nl)
BE (1) BE1007672A3 (nl)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3648129A (en) * 1969-03-01 1972-03-07 Philips Corp Insulated gate field effect transistor with integrated safety diode
US3739238A (en) * 1969-09-24 1973-06-12 Tokyo Shibaura Electric Co Semiconductor device with a field effect transistor
EP0225586A1 (en) * 1985-12-03 1987-06-16 SGS MICROELETTRONICA S.p.A. An overvoltage protection circuit for an integrated MOS device
EP0381280A1 (en) * 1989-02-01 1990-08-08 Koninklijke Philips Electronics N.V. Method of manufacturing an integrated circuit with a protection element
EP0399529A1 (en) * 1989-05-24 1990-11-28 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method and semiconductor device manufactured thereby

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3764864A (en) * 1966-03-29 1973-10-09 Matsushita Electronics Corp Insulated-gate field-effect transistor with punch-through effect element
JPS6010765A (ja) * 1983-06-30 1985-01-19 Fujitsu Ltd 半導体装置
US5225896A (en) * 1989-02-01 1993-07-06 U.S. Philips Corporation Protection element and method of manufacturing same
US5374565A (en) * 1993-10-22 1994-12-20 United Microelectronics Corporation Method for ESD protection improvement

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3648129A (en) * 1969-03-01 1972-03-07 Philips Corp Insulated gate field effect transistor with integrated safety diode
US3739238A (en) * 1969-09-24 1973-06-12 Tokyo Shibaura Electric Co Semiconductor device with a field effect transistor
EP0225586A1 (en) * 1985-12-03 1987-06-16 SGS MICROELETTRONICA S.p.A. An overvoltage protection circuit for an integrated MOS device
EP0381280A1 (en) * 1989-02-01 1990-08-08 Koninklijke Philips Electronics N.V. Method of manufacturing an integrated circuit with a protection element
EP0399529A1 (en) * 1989-05-24 1990-11-28 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method and semiconductor device manufactured thereby

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
F. TAILLET ET AL.: "CHARACTERIZATION OF AN N-P-N STRUCTURE UNDER ESD STRESS AND PROPOSED ELECTRICAL MODEL", IEEE TRANSACTIONS ON ELECTRON DEVICES, vol. 37, no. 4, April 1990 (1990-04-01), NEW YORK US, pages 1111 - 1120, XP000125228 *
R. G. GLADU: "USE OF LATERAL NPN DEVICES FOR INTERFACING FET CIRCUITS", IBM TECHNICAL DISCLOSURE BULLETIN, vol. 13, no. 2, July 1970 (1970-07-01), NEW YORK US, pages 315 *

Also Published As

Publication number Publication date
EP0651441A1 (en) 1995-05-03
KR950012709A (ko) 1995-05-16
JPH07202197A (ja) 1995-08-04
US5719428A (en) 1998-02-17
KR100355514B1 (ko) 2002-12-18

Similar Documents

Publication Publication Date Title
EP1290719B1 (en) Halo-free non-rectifying contact on chip with halo diffusion
US4918026A (en) Process for forming vertical bipolar transistors and high voltage CMOS in a single integrated circuit chip
US5998848A (en) Depleted poly-silicon edged MOSFET structure and method
US4906587A (en) Making a silicon-on-insulator transistor with selectable body node to source node connection
US6534787B2 (en) Asymmetrical MOS channel structure with drain extension
TWI408779B (zh) 半導體裝置之形成方法及其結構
US7138690B2 (en) Shielding structure for use in a metal-oxide-semiconductor device
US5122474A (en) Method of fabricating a CMOS IC with reduced susceptibility to PMOS punchthrough
US5264719A (en) High voltage lateral semiconductor device
US4503448A (en) Semiconductor integrated circuit device with a high tolerance against abnormally high input voltage
US4943537A (en) CMOS integrated circuit with reduced susceptibility to PMOS punchthrough
US6100153A (en) Reliable diffusion resistor and diffusion capacitor
US6190981B1 (en) Method for fabricating metal oxide semiconductor
JP3520973B2 (ja) 半導体装置
KR20010092309A (ko) 디커플링 캐패시터 및 그 제조 방법
US5079605A (en) Silicon-on-insulator transistor with selectable body node to source node connection
US5124764A (en) Symmetric vertical MOS transistor with improved high voltage operation
US7164160B2 (en) Integrated circuit device with a vertical JFET
JP2010532566A (ja) 静電放電保護デバイスおよびこれを含む半導体デバイスの製造方法
US4975764A (en) High density BiCMOS circuits and methods of making same
US6600205B2 (en) Method for making low voltage transistors with increased breakdown voltage to substrate having three different MOS transistors
US5965928A (en) Semiconductor device with MOS capacitor and fabrication method thereof
US6285052B1 (en) Integrated capacitor
US6146982A (en) Method for producing a low-impedance contact between a metallizing layer and a semiconductor material
US5670396A (en) Method of forming a DMOS-controlled lateral bipolar transistor

Legal Events

Date Code Title Description
RE Patent lapsed

Owner name: PHILIPS ELECTRONICS N.V.

Effective date: 19951031