JP2010532566A - 静電放電保護デバイスおよびこれを含む半導体デバイスの製造方法 - Google Patents
静電放電保護デバイスおよびこれを含む半導体デバイスの製造方法 Download PDFInfo
- Publication number
- JP2010532566A JP2010532566A JP2010514820A JP2010514820A JP2010532566A JP 2010532566 A JP2010532566 A JP 2010532566A JP 2010514820 A JP2010514820 A JP 2010514820A JP 2010514820 A JP2010514820 A JP 2010514820A JP 2010532566 A JP2010532566 A JP 2010532566A
- Authority
- JP
- Japan
- Prior art keywords
- region
- well device
- conductivity type
- silicon substrate
- device region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
理想的なESD保護デバイスとは、通常の回路動作の間は開回路のように動作し、保護される半導体構造から離れて、ESD現象により発生する電流を短絡させるショート回路のように動作するデバイスである。
このような理想的な動作は実用的な実装品では不可能であるが、このような動作に非常に近いESD保護デバイスが存在する。
Claims (19)
- 半導体デバイス(150)を製造する方法であって、該方法は、
シリコン基板(104)を提供するステップと、
前記シリコン基板(104)の第1部分(114)の上に第1ゲート電極(160)と第2ゲート電極(162)とを形成するステップと、
前記シリコン基板(104)内に第1導電型ダイオード領域(116)を形成するために、第1導電型のイオンを前記シリコン基板(104)の第2部分(116)に注入するステップと、
前記シリコン基板(104)内に第2導電型ダイオード領域(118)を形成するために、第2導電型のイオンを前記シリコン基板(104)の第3部分(118)に注入するステップと、
前記第1導電型イオンの注入ステップおよび前記第2導電型イオンの注入ステップのうちの一方のステップ間に、前記第1部分(114)内に分離領域(119)を形成するために、前記第1部分(114)の少なくとも一部(119)にイオンを注入するステップと、を含み、前記分離領域(119)は前記第1部分(114)を第1ウェルデバイス領域(115)および第2ウェルデバイス領域(117)に分割し、前記分離領域(119)は前記第1ウェルデバイス領域(115)と前記第2ウェルデバイス領域(117)との間に直列に形成される、方法。 - 前記第1部分(114)の少なくとも一部(119)にイオンを注入する前記ステップは、前記第1導電型イオンを前記第2部分(116)に注入する前記ステップの間に行われ、さらに、前記第1導電型イオンを前記第2部分(116)に注入する前記ステップはさらに、
前記第1部分内に第1導電型の分離領域(119)を形成し、さらに、前記シリコン基板(104)内に第1導電型のダイオード領域(116)を形成するために、前記シリコン基板(104)の前記第1部分(114)および第2部分(116)の少なくとも一部(119)に第1導電型イオン注入するステップを含み、前記第1導電型分離領域(119)は前記第1部分(114)を第1ウェルデバイス領域(115)および第2ウェルデバイス領域(117)に分割する、請求項1記載の方法。 - 前記第1ウェルデバイス領域(115)は前記第1導電型ダイオード領域(116)および前記第1導電型分離領域(119)と直列に形成され、前記第2ウェルデバイス領域(117)は前記第1導電型分離領域(119)と前記第2導電型ダイオード領域(118)と直列に形成される、請求項2記載の方法。
- 前記シリコン基板(104)はP型のシリコン材料を含み、前記第1導電型はP+であり、前記第1ウェルデバイス領域(115)は第1Pウェルデバイス領域(115)であり、前記第2ウェルデバイス領域(117)は第2Pウェルデバイス領域(117)であり、前記第2導電型はN+である、請求項2記載の方法。
- 前記シリコン基板(104)はN型のシリコン材料を含み、前記第1導電型はP+であり、前記第1ウェルデバイス領域(115)は第1Nウェルデバイス領域(115)であり、前記第2ウェルデバイス領域(117)は第2Nウェルデバイス領域(117)であり、前記第2導電型はN+である、請求項2記載の方法。
- 前記第1部分(114)の少なくとも一部(119)にイオンを注入する前記ステップは、前記第2導電型イオンを前記第3部分(118)に注入する前記ステップの間に行われ、さらに、前記第2導電型イオンを前記第3部分(116)に注入する前記ステップはさらに、
前記第1部分(114)内に第2導電型の分離領域(319)を形成し、さらに、前記シリコン基板(104)内に第2導電型のダイオード領域(318)を形成するために、前記シリコン基板(104)の前記第1部分(114)および第3部分(318)の少なくとも一部(319)に第2導電型イオン注入するステップを含み、前記分離領域(319)は前記第1部分(114)を第1ウェルデバイス領域(115)および第2ウェルデバイス領域(117)に分割する、請求項1記載の方法。 - 前記第1ウェルデバイス領域(115)は、前記第1導電型のダイオード領域(116)と前記第2導電型の分離領域(319)と直列に形成され、前記第2ウェルデバイス領域(117)は、前記第2導電型分離領域(319)と前記第2導電型ダイオード領域(318)と直列に形成される、請求項6記載の方法。
- 前記シリコン基板(104)はP型のシリコン材料を含み、前記第1導電型はP+であり、前記第1ウェルデバイス領域(115)は第1Pウェルデバイス領域(115)であり、前記第2ウェルデバイス領域(117)は第2Pウェルデバイス領域(117)であり、前記第2導電型はN+である、請求項6記載の方法。
- 前記シリコン基板(104)はN型のシリコン材料を含み、前記第1導電型はP+であり、前記第1ウェルデバイス領域(115)は第1Nウェルデバイス領域(115)であり、前記第2ウェルデバイス領域(117)は第2Nウェルデバイス領域(117)であり、前記第2導電型はN+である、請求項6記載の方法。
- シリコン基板(104)を含むデバイス(200/400)であり、前記シリコン基板(104)は、
前記シリコン基板(104)内に配置された第1導電型ダイオード領域(116)と、
前記第1導電型ダイオード領域(116)と直列に、前記シリコン基板(104)内に配置された第1ウェルデバイス領域(115)と、
前記第1ウェルデバイス領域(115)と直列に、前記シリコン基板(104)内に配置された分離領域(119)と、
前記分離領域(119)と直列に、前記シリコン基板内に配置された第2ウェルデバイス領域(117)と、
前記シリコン基板(104)内に配置された第2導電型ダイオード領域(118)と、を含み、前記第2導電型ダイオード領域(118)は前記第2ウェルデバイス領域(117)と直列に前記シリコン基板(104)内に配置されているものであって、さらに、
前記シリコン基板(104)の前記第1ウェルデバイス領域(115)の上に配置された第1ゲート電極(160)と、
前記シリコン基板(104)の前記第2ウェルデバイス領域(117)の上に配置された第2ゲート電極(162)と、を含む、デバイス(200/400)。 - 前記第1導電型はP+であり、前記第1ウェルデバイス領域(115)は第1Pウェルデバイス領域(115)であり、前記第2ウェルデバイス領域(117)は第2Pウェルデバイス領域(117)であり、前記第2導電型はN+であり、前記分離領域(119)はP+型分離領域(119)である、請求項10記載の方法。
- 前記第1導電型はP+であり、前記第1ウェルデバイス領域(115)は第1Nウェルデバイス領域(115)であり、前記第2ウェルデバイス領域(117)は第2Nウェルデバイス領域(117)であり、前記第2導電型はN+であり、前記分離領域(119)はN+型分離領域(119)である、請求項10記載の方法。
- 前記第1導電型はP+であり、前記第1ウェルデバイス領域(115)は第1Pウェルデバイス領域(115)であり、前記第2ウェルデバイス領域(117)は第2Pウェルデバイス領域(117)であり、前記第2導電型はN+であり、前記分離領域(119)はN+型分離領域(119)である、請求項10記載の方法。
- 前記第1導電型はP+であり、前記第1ウェルデバイス領域(115)は第1Nウェルデバイス領域(115)であり、前記第2ウェルデバイス領域(117)は第2Nウェルデバイス領域(117)であり、前記第2導電型はN+であり、前記分離領域(119)はP+型分離領域(119)である、請求項10記載の方法。
- 静電放電現象から保護される回路をさらに含む、請求項10記載の方法。
- 前記第1ゲート電極(160)および前記第2ゲート電極(162)に結合される回路(170)をさらに含み、前記回路(170)は、
通常動作の間、前記第1ゲート電極(160)および前記第2ゲート電極(162)に第1バイアス電圧を印加し、さらに、
静電放電現象を受けて、前記第1ゲート電極(160)および前記第2ゲート電極(162)への、前記第1バイアス電圧の印加を中断するように設計されている、請求項15記載のデバイス。 - 前記静電放電保護回路はさらに、
前記第1ゲート電極(160)および前記第2ゲート電極(162)に結合された回路(170)を含み、前記回路(170)は、
静電放電現象を受けて前記第1ゲート電極(160)および前記第2ゲート電極(162)に第1バイアス電圧を印加するように設計されている、請求項15記載のデバイス。 - シリコン基板(104)を含む、静電放電現象から保護される回路(200)、バイアス回路(270)および静電放電保護回路(250)を含むデバイス(200)を動作させる方法であって、
前記シリコン基板(104)内に配置された第1導電型ダイオード領域(116)と、
前記第1導電型ダイオード領域(116)と直列に、前記シリコン基板(104)内に配置された第1ウェルデバイス領域(115)と、
前記第1ウェルデバイス領域(115)と直列に、前記シリコン基板(104)内に配置された分離領域(119)、
前記分離領域(119)と直列に、前記シリコン基板内に配置された第2ウェルデバイス領域(117)、
前記シリコン基板(104)内に配置された第2導電型ダイオード領域(118)と、を含み、前記第2導電型ダイオード領域(118)は前記第2ウェルデバイス領域(117)と直列に前記シリコン基板(104)内に配置されているものであって、
さらに、 前記シリコン基板(104)の前記第1ウェルデバイス領域(115)の上に配置された第1ゲート電極(260)と、
前記シリコン基板(104)の前記第2ウェルデバイス領域(117)の上に配置された第2ゲート電極(262)と、含み、前記方法は、
前記シリコン基板(104)を順方向バイアスダイオードペアとして構成するように、通常の動作の間、前記第1ゲート電極(160)および前記第2ゲート電極(162)に、前記バイアス回路(270)を介して第1バイアス電圧を印加するステップと、
前記シリコン基板(104)を単一の順方向バイアスダイオードとして構成するように、前記静電放電現象を受けて、前記第1ゲート電極(260)および前記第2ゲート電極(262)に印加される前記第1バイアス電圧を除去するステップと、を含む、方法。 - シリコン基板(104)を含む、静電放電現象から保護される回路(400)、バイアス回路(470)および静電放電保護回路(450)を含むデバイス(400)を動作させる方法であって、
前記シリコン基板(104)内に配置された第1導電型ダイオード領域(116)と、
前記第1導電型ダイオード領域(116)と直列に、前記シリコン基板(104)内に配置された第1ウェルデバイス領域(115)と、
前記第1ウェルデバイス領域(115)と直列に、前記シリコン基板(104)内に配置された分離領域(119)と、
前記分離領域(119)と直列に、前記シリコン基板内に配置された第2ウェルデバイス領域(117)と、
前記シリコン基板(104)内に配置された第2導電型ダイオード領域(118)と、を含み、前記第2導電型ダイオード領域(118)は前記第2ウェルデバイス領域(117)と直列に前記シリコン基板(104)内に配置されているものであって、
さらに、 前記シリコン基板(104)の前記第1ウェルデバイス領域(115)の上に配置された第1ゲート電極(460)と、
前記シリコン基板(104)の前記第2ウェルデバイス領域(117)の上に配置された第2ゲート電極(462)と、含み、前記方法は、
前記シリコン基板(104)を順方向バイアスダイオードペアとして構成するように、前記第1ゲート電極(460)および前記第2ゲート電極(462)に、前記バイアス回路(470)を介して第1バイアス電圧を印加するステップを含む、方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/771,565 US8013393B2 (en) | 2007-06-29 | 2007-06-29 | Electrostatic discharge protection devices |
US11/771,565 | 2007-06-29 | ||
PCT/US2008/007975 WO2009005695A1 (en) | 2007-06-29 | 2008-06-26 | Electrostatic discharge protection devices and methods for fabricating semiconductor devices including the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010532566A true JP2010532566A (ja) | 2010-10-07 |
JP5389022B2 JP5389022B2 (ja) | 2014-01-15 |
Family
ID=39689213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010514820A Expired - Fee Related JP5389022B2 (ja) | 2007-06-29 | 2008-06-26 | 静電放電保護デバイスおよびこれを含む半導体デバイスの製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8013393B2 (ja) |
EP (1) | EP2160763A1 (ja) |
JP (1) | JP5389022B2 (ja) |
KR (1) | KR20100056444A (ja) |
CN (1) | CN101720505A (ja) |
TW (1) | TW200915537A (ja) |
WO (1) | WO2009005695A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016013396A1 (ja) * | 2014-07-25 | 2016-01-28 | ソニー株式会社 | 静電保護素子および静電保護回路 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8405123B2 (en) * | 2008-10-27 | 2013-03-26 | National Semiconductor Corporation | Split-gate ESD diodes with elevated voltage tolerance |
US8686508B2 (en) | 2009-09-03 | 2014-04-01 | International Business Machines Corporation | Structures, methods and applications for electrical pulse anneal processes |
US8692290B2 (en) | 2011-09-07 | 2014-04-08 | International Business Machines Corporation | Silicon controlled rectifier structure with improved junction breakdown and leakage control |
FR2980039B1 (fr) | 2011-09-12 | 2013-09-27 | Commissariat Energie Atomique | Transistor a effet de champ z2fet a pente sous le seuil verticale et sans ionisation par impact |
FR2981796B1 (fr) | 2011-10-21 | 2017-02-03 | Commissariat Energie Atomique | Cellule memoire dynamique munie d'un transistor a effet de champ a pente sous le seuil vertical |
CN105097798A (zh) * | 2014-05-22 | 2015-11-25 | 上海北京大学微电子研究院 | Esd保护器件结构与系统 |
CN108878541B (zh) * | 2017-05-08 | 2021-07-02 | 中芯国际集成电路制造(上海)有限公司 | 鳍片式二极管及其制造方法 |
US20210098987A1 (en) * | 2019-09-26 | 2021-04-01 | Priya Walimbe | Electrostatic discharge protection for stacked-die system |
TWI792295B (zh) | 2021-05-04 | 2023-02-11 | 合晶科技股份有限公司 | 半導體基板及其製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08288404A (ja) * | 1995-04-06 | 1996-11-01 | Ind Technol Res Inst | ラッチアップのない完全に保護されたcmosオンチップesd保護回路 |
JPH1092954A (ja) * | 1996-09-18 | 1998-04-10 | Toshiba Corp | 半導体記憶装置 |
JPH10294430A (ja) * | 1997-01-03 | 1998-11-04 | Texas Instr Inc <Ti> | Soi集積回路のesd保護用の双安定擬似scrスイッチ |
JPH1154743A (ja) * | 1997-07-29 | 1999-02-26 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2003209185A (ja) * | 2002-01-11 | 2003-07-25 | Seiko Epson Corp | 半導体装置 |
JP2007049113A (ja) * | 2005-07-15 | 2007-02-22 | Sony Corp | 半導体装置および半導体装置の製造方法 |
JP2007053387A (ja) * | 2005-08-19 | 2007-03-01 | Infineon Technologies Ag | 電気回路中にて静電気放電保護素子として用いるためのゲート制御されたフィン型抵抗素子、および、電気回路内部を静電気放電から保護するための保護装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW423156B (en) | 1999-09-06 | 2001-02-21 | Winbond Electronics Corp | Electrostatic discharge protection circuit for SOI technique |
US6594132B1 (en) | 2000-05-17 | 2003-07-15 | Sarnoff Corporation | Stacked silicon controlled rectifiers for ESD protection |
US6864536B2 (en) * | 2000-12-20 | 2005-03-08 | Winbond Electronics Corporation | Electrostatic discharge protection circuit |
TW511269B (en) | 2001-03-05 | 2002-11-21 | Taiwan Semiconductor Mfg | Silicon-controlled rectifier device having deep well region structure and its application on electrostatic discharge protection circuit |
JP5172056B2 (ja) * | 2001-06-04 | 2013-03-27 | ラピスセミコンダクタ株式会社 | 半導体装置 |
US6573566B2 (en) | 2001-07-09 | 2003-06-03 | United Microelectronics Corp. | Low-voltage-triggered SOI-SCR device and associated ESD protection circuit |
US6737682B1 (en) * | 2002-07-30 | 2004-05-18 | Taiwan Semiconductor Manufacturing Company | High voltage tolerant and low voltage triggering floating-well silicon controlled rectifier on silicon-on-insulator for input or output |
US6900970B2 (en) * | 2003-01-22 | 2005-05-31 | Freescale Semiconductor, Inc. | Electrostatic discharge circuit and method therefor |
JP4800605B2 (ja) * | 2004-11-15 | 2011-10-26 | Okiセミコンダクタ株式会社 | 静電破壊保護回路 |
US7298008B2 (en) * | 2006-01-20 | 2007-11-20 | International Business Machines Corporation | Electrostatic discharge protection device and method of fabricating same |
DE102006022105B4 (de) | 2006-05-11 | 2012-03-08 | Infineon Technologies Ag | ESD-Schutz-Element und ESD-Schutz-Einrichtung zur Verwendung in einem elektrischen Schaltkreis |
DE102006023429B4 (de) * | 2006-05-18 | 2011-03-10 | Infineon Technologies Ag | ESD-Schutz-Element zur Verwendung in einem elektrischen Schaltkreis |
-
2007
- 2007-06-29 US US11/771,565 patent/US8013393B2/en not_active Expired - Fee Related
-
2008
- 2008-06-26 EP EP20080768801 patent/EP2160763A1/en not_active Withdrawn
- 2008-06-26 JP JP2010514820A patent/JP5389022B2/ja not_active Expired - Fee Related
- 2008-06-26 CN CN200880022756A patent/CN101720505A/zh active Pending
- 2008-06-26 WO PCT/US2008/007975 patent/WO2009005695A1/en active Application Filing
- 2008-06-26 KR KR1020107002262A patent/KR20100056444A/ko not_active Application Discontinuation
- 2008-06-27 TW TW097124047A patent/TW200915537A/zh unknown
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08288404A (ja) * | 1995-04-06 | 1996-11-01 | Ind Technol Res Inst | ラッチアップのない完全に保護されたcmosオンチップesd保護回路 |
JPH1092954A (ja) * | 1996-09-18 | 1998-04-10 | Toshiba Corp | 半導体記憶装置 |
JPH10294430A (ja) * | 1997-01-03 | 1998-11-04 | Texas Instr Inc <Ti> | Soi集積回路のesd保護用の双安定擬似scrスイッチ |
JPH1154743A (ja) * | 1997-07-29 | 1999-02-26 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2003209185A (ja) * | 2002-01-11 | 2003-07-25 | Seiko Epson Corp | 半導体装置 |
JP2007049113A (ja) * | 2005-07-15 | 2007-02-22 | Sony Corp | 半導体装置および半導体装置の製造方法 |
JP2007053387A (ja) * | 2005-08-19 | 2007-03-01 | Infineon Technologies Ag | 電気回路中にて静電気放電保護素子として用いるためのゲート制御されたフィン型抵抗素子、および、電気回路内部を静電気放電から保護するための保護装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016013396A1 (ja) * | 2014-07-25 | 2016-01-28 | ソニー株式会社 | 静電保護素子および静電保護回路 |
US10361183B2 (en) | 2014-07-25 | 2019-07-23 | Sony Semiconductor Solutions Corporation | Electrostatic protective device and electrostatic protective circuit |
Also Published As
Publication number | Publication date |
---|---|
WO2009005695A1 (en) | 2009-01-08 |
US20090001472A1 (en) | 2009-01-01 |
KR20100056444A (ko) | 2010-05-27 |
JP5389022B2 (ja) | 2014-01-15 |
TW200915537A (en) | 2009-04-01 |
US8013393B2 (en) | 2011-09-06 |
EP2160763A1 (en) | 2010-03-10 |
CN101720505A (zh) | 2010-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5389022B2 (ja) | 静電放電保護デバイスおよびこれを含む半導体デバイスの製造方法 | |
US9029206B2 (en) | Electrostatic discharge (ESD) silicon controlled rectifier (SCR) structure | |
US8354722B2 (en) | SCR/MOS clamp for ESD protection of integrated circuits | |
US8310011B2 (en) | Field effect resistor for ESD protection | |
US6239472B1 (en) | MOSFET structure having improved source/drain junction performance | |
US8841727B1 (en) | Circuit with electrostatic discharge protection | |
WO2006138361A2 (en) | Method and apparatus for improved esd performance | |
EP2551906A1 (en) | Combined output buffer and esd diode device | |
US6576959B2 (en) | Device and method of low voltage SCR protection for high voltage failsafe ESD applications | |
CN102834919B (zh) | 在BiCMOS工艺技术中的高电压可控硅整流器金属氧化物半导体 | |
US10483257B2 (en) | Low voltage NPN with low trigger voltage and high snap back voltage for ESD protection | |
US20170287901A1 (en) | Semiconductor structure including a transistor including a gate electrode region provided in a substrate and method for the formation thereof | |
JP4340831B2 (ja) | Soi素子の基板構造及びその製造方法 | |
KR101414777B1 (ko) | 정전기 방전 이벤트로부터 반도체 디바이스를 보호하는 정전기 방전 보호 디바이스 및 방법 | |
US10163892B2 (en) | Silicon controlled rectifiers (SCR), methods of manufacture and design structures | |
US10741544B2 (en) | Integration of electrostatic discharge protection into vertical fin technology | |
CN100423256C (zh) | 半导体集成电路中的静电放电保护电路 | |
US20110309409A1 (en) | Semiconductor device | |
CN113437148B (zh) | 半导体结构及其形成方法 | |
US20230369314A1 (en) | Integrated circuit structure with resistive semiconductor material for back well | |
US7307319B1 (en) | High-voltage protection device and process | |
JP2006120801A (ja) | 半導体装置及びその製造方法 | |
JPH05218414A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20100902 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130403 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130703 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130710 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131008 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |