DE1512398B2 - Flip Flop Schaltung und Zahlschaltung - Google Patents
Flip Flop Schaltung und ZahlschaltungInfo
- Publication number
- DE1512398B2 DE1512398B2 DE19671512398 DE1512398A DE1512398B2 DE 1512398 B2 DE1512398 B2 DE 1512398B2 DE 19671512398 DE19671512398 DE 19671512398 DE 1512398 A DE1512398 A DE 1512398A DE 1512398 B2 DE1512398 B2 DE 1512398B2
- Authority
- DE
- Germany
- Prior art keywords
- inverter
- gate
- field effect
- transistor
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/001—Pulse counters comprising counting chains; Frequency dividers comprising counting chains using elements not covered by groups H03K23/002 and H03K23/74 - H03K23/84
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
- H03K23/42—Out-of-phase gating or clocking signals applied to counter stages
- H03K23/425—Out-of-phase gating or clocking signals applied to counter stages using bistables
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
Description
Die Erfindung bezieht sich auf durch Auslöseimpulse zu betätigende Flip-Flop-Schaltungen und
mit diesen aufgebaute Zählschaltungen, die insbesondere für den Aufbau in integrierter Form bestimmt
sind.
Bei der Entwicklung der Technik der integrierten Schaltungen hat sich die Größe der verwendbaren
Halbleiterscheiben allmählich vergrößert. Außerdem hat sich die Anzahl der Schaltelemente, die auf einer
vorgegebenen Flächeneinheit der Halbleiterscheibe untergebracht werden können, infolge der Verkleinerung
der einzelnen Schaltelemente vergrößert. Die Zahl der Einzelstromkreise, die auf einer Halbleiterscheibe
fabrikatorisch untergebracht werden können, hat sich daher beträchtlich vermehren lassen. Beispielsweise
kann eine Halbleiterscheibe, welche einen bistabilen Kreis enthielt, durch eine einzige Halbleiterscheibe
ersetzt werden, welche mehrere bistabile Kreise aufweist, und sowohl als Verschiebungsregister
wie als binärer Zähler verwendet werden.
Es ist eine Schaltungsanordnung bekannt, bei welcher zwei über Kreuz gekoppelte Inverter zu einem üblichen
bistabilen Multivibrator zusammengeschaltet sind, dessen Ausgangssignale den Eingangssignalen
mit einer geringen Schaltverzögerung folgen, welche durch den Umschaltmechanismus (Umladung der
Schaltkapazitäten und Trägheit der Transistoren) folgen. Während dieser Umschaltzeit auftretende
Störimpulse können jedoch den Umschaltvorgang beeinflussen und zu einem Fehlergebnis führen. Insbesondere
bei Zählern, welche mit Multivibratoren aufgebaut werden, ist eine solche Störempfindlichkeit
äußerst unerwünscht, da hierdurch das Zählergebnis verfälscht werden kann. Eine weiterhin bekannte bistabile
Schaltung arbeitet mit einer Tunneldiode, jedoch ist auch diese Schaltung sehr empfindlich
gegen Störimpulse, welche den Schaltzustand während des Umschaltens oder auch im stabilen Zustand in
unerwünschter Weise beeinflussen können.
Die Aufgabe der Erfindung besteht in der Schaffung einer bistabilen Schaltungsanordnung, die mit Flip-Flops
aufgebaut ist und in hohem Maße unempfindlich gegen Störimpulse ist, und zwar nicht nur wie
bei Flip-Flop-Schaltungen ohnehin im stabilen Zustand, sondern auch insbesondere gegen Störimpulse,
die während des Umschaltens zwischen den beiden stabilen Zuständen auftreten. Insbesondere soll sich
die Schaltung zur Herstellung in integrierter Form eignen.
Diese Aufgabe wird erfindungsgemäß gelöst durch eine Flip-Flop-Schaltung mit einem ersten, einem
zweiten und einem dritten Inverter, mit einem ersten, normalerweise durchlässigen Gatter zur Koppelung
des Ausgangs des dritten Inverters mit dem Eingang des ersten und zweiten Inverters, mit einem zweiten,
normalerweise durchlässigen Gatter zur Koppelung des Ausgangs des zweiten Inverters mit dem Eingang
des dritten Inverters, derart, daß der zweite und dritte Inverter als bistabiles Paar arbeiten, ferner mit einem
dritten, normalerweise gesperrten Gatter zur Koppelung des Ausgangs des ersten Inverters mit dem Eingang
des zweiten Inverters sowie mit einer Auslösesignalquelle zur Öffnung des dritten Gatters für einen
Teil des Schaltintervalls und mit einer Steuersignalquelle zur Sperrung des zweiten Gatters, wenn das
dritte Gatter wenigstens für einen Teil des erwähnten Schaltintervalls geöffnet ist, und zur Sperrung des
ersten Gatters für die ganze Dauer des Schaltintervalls, so daß das bistabile Inverterpaar aus dem
einen seiner stabilen Zustände in den zweiten stabilen Zustand umgeschaltet wird.
In der Zählschaltung gemäß der Erfindung enthält jede Stufe eine durch Impulse zu betätigende Flip-Flop-Schaltung
ähnlich der in dem vorstehenden Absatz erwähnten Schaltung. Das dritte normalerweise
gesperrte Gatter jeder nachfolgenden Schaltung spricht auf die Ausgangsimpulse der ersten und zweiten
Inverterschaltung der vorhergehenden Stufen an, so daß eine nachfolgende Stufe ihren Betriebszustand
nur dann ändert, wenn an der Ausgangsseite des ersten und zweiten Inverters der entsprechenden vorhergehenden
Stufe das gleiche binäre Signal auftritt.
Weitere Merkmale der Erfindung ergeben sich aus den Unteransprüchen. Die Erfindung ist im folgenden
an Hand der Darstellungen von Ausführungsbeispielen näher erläutert. Es zeigen
Fig. 1 und 2 Schaltbilder von Invertern nach dem Stande der Technik,
Fig. 3, ein Schaltbild eines Gatters nach dem Stande der Technik,
Fig. 4 ein Schaltbild eines mit den erfindungsge- f
mäßen Flip-Flop-Schaltungen aufgebauten, zweistufigen Binärzählers und
F i g. 5 Darstellungen von Impulsen zur Erläuterung des Betriebs der in F i g. 4 dargestellten Schaltung.
Die aktiven Elemente, die zur Realisierung der Erfindung in Aussicht genommen sind, sind vorzugsweise
isolierte Feldeffekttransistoren, welche je zwei getrennte Elektroden (Quellenelektrode und Abzugselektrode) besitzen, welche einen Stromweg definieren
und ferner eine Steuerelektrode oder Gitterelektrode zur Beeinflussung der Stromdurchlässigkeit
des Stromweges. Solche Transistoren können entweder vom Anreicherungstyp oder vom Verarmungstyp sein. Der Anreicherungstyp ist für die vorliegende
Erfindung von besonderem Interesse. Bei einem Anreicherungstransistor ist der Widerstand des Strompfades
sehr hoch, wenn das Gitter und die Spannungsquelle auf dem gleichen Spannungswert sind. Ein
Signal von geeigneter Polarität, welches zwischen dem Gitter und der Quellenelektrode auftritt, vermindert
den Widerstand des Strompfades auf einen verhältnismäßig kleinen Wert.
Ein isolierter Feldeffekttransistor kann entweder vom p-Typus oder vom η-Typus sein, je nachdem
welchen Leitungstyp der Halbleiterkörper besitzt. Ein p-Transistor ist ein Schaltelement, in welchem die
Majoritätsträger Löcher sind, während ein n-Transistor ein Schaltelement ist, in welchem die Majoritätsträger
Elektronen sind.
In F i g. 1 und 2 sind zwei Inverter gemäß dem Stande der Technik dargestellt, welche als durch
Impulse auslösbare Flip-Flop-Schaltung und als Zählschaltung für die Erfindung benutzt werden
können. Obgleich auch andere Inverterschaltungen zur Herstellung von Flip-Flop-Schaltungen und Zählschaltungen
nach der Erfindung als diskrete Schaltelemente benutzt werden können, sind die dargestellten
Inverterschaltungen besonders gut für integrierte Schaltungen geeignet, welche verschiedene Flip-Flops
enthalten, die für den Betrieb als Zähler zusammengeschaltet sind.
; In Fig. 1 ist ein Inverter von komplementärer
Symmetrie gemäß dem Stande der Technik als p-Transistor 1 und n-Transistor 2 veranschaulicht.
Die Gitterelektroden Ig und 2 g liegen gemeinsam an
einer Eingangsklemme 3. Die Abzugselektroden Id und 2 d liegen gemeinsam an einer Ausgangsklemme
4. Die Quellenelektrode Is ist an die positive Klemme einer durch eine Batterie 15 dargestellten
Speisespannung angeschlossen, während deren negative Klemme geerdet ist. Die Batterie 15 möge eine
Spannung von F0 Volt besitzen. Die Quellenelektrode 2 s ist ebenfalls geerdet.
Die Eingangsklemme 3 und die Ausgangsklemme 4 sind außerdem noch über eine Eingangskapazität Cin
und eine Ausgangskapazität CL verbunden, von denen
jede nach Erde führt. Die Eingangskapazität C1n stellt
die Eingangskapazität der beiden Transistoren 1 und 2 dar. Die Belastungskapazität CL gibt in der
Hauptsache die Eingangskapazität der anderen Transistoren, welche von .dem Inverter gesteuert werden,
wieder.
Wie bereits oben bemerkt, sind die Transistoren in F i g. 1 vom Anreicherungstyp. Wenn also die Eingangsspannung
6 das Potential + F0 aufweist, besitzt der Strompfad von der Quellenelektrode zur Abzugselektrode des n-Transistors 2 einen geringen Widerstand,
so daß die Kapazität C1 auf die Spannung 0 aufgeladen wird. Wenn andererseits die Eingangsspannung 6 die Größe 0 hat, weist der Strompfad des
n-Transistors 2 einen hohen Widerstand auf, und der Strompfad des p-Transistors 1 hat einen verhältnismäßig
kleinen Widerstand, so daß die Belastungskapazität CL praktisch auf die Spannung + F0 Volt
aufgeladen wird. '
Die komplementäre Symmetrie des oben beschriebenen Inverters hat den Vorteil einer geringen Leistungsabführung
im stationären Zustand. Diese geringe Leistungsabführung wird hauptsächlich dadurch
erreicht, weil der p-Transistor stromdurchlässig ist, während der η-Transistor undurchlässig ist, und umgekehrt.
Die Belastungskapazität CL hat daher eine Ladung von entweder 0 oder + F0 Volt. Ein geringer
Leistungsbetrag geht im stationären Zustand infolge des geringen Stromabflusses von der Quellenelektrode
nach der Abflußelektrode eines gesperrten Transistors verloren. Jedoch ist dieser Verluststrom verhältnismäßig
klein, so daß die Leistungsabführung im stationären Zustand vernachlässigbar ist. Der einzige Zeitpunkt,
in welchem eine erhebliche Leistung von dem komplementären Inverter abgeführt wird, ist der Zeitpunkt
der Umschaltung. Wegen des geringen Leistungsverlustes eignet sich der komplementäre Inverter
für integrierte Schaltungspakete mit vielen Einzelelementen.
In F i g. 2 ist ein anderer Inverter gemäß dem Stande der Technik dargestellt, der zwei n-Transistoren
8 und 9 besitzt, wobei der Transistor 9 die Belastung für den Transistor 8 darstellt. Zu diesem
Zweck ist die Gitterelektrode 9 g und die Abflußelektrode 9 d gemeinsam mit der positiven Klemme einer
Batterie 15 verbunden, deren negative Klemme geerdet ist. Die Batterie 15 möge eine Spannung von
F0VoIt haben. Die Quellenelektrode 9 s ist an die
Ausgangsklemme 4 angeschlossen.
Die Ausgangsklemme 4 ist ferner mit der Abzugselektrode 8 d des Transistors 8 verbunden. Die Quellenelektrode
8 s liegt an Erde. Die Gitterelektrode 8 g liegt an der Eingangsklemme 3.
Die Eingangsklemme 3 und die Ausgangsklemme 4 sind weiterhin mit Erde über eine Eingangskapazität
C1n und eine Ausgangskapazität CL verbunden,
wie in F i g. 2 durch punktiert gezeichnete Verbindungslinien angedeutet ist. Die Eingangskapazität Cin
stellt die Eingangskapazität des Transistors 8 dar, während die Belastungskapazität CL die Eingangskapazität
von weiteren seitens des Inverters gesteuerten Transistoren darstellt.
Beide Transistoren 8 und 9 sind vom Anreicherungstyp. Wegen der gemeinsamen Verbindung der
Gitterelektrode 9 g und der Abzugselektrode 9 d mit
ίο der positiven Klemme der Batterie 15 ist der Transistor
9 stets so vorgespannt, daß er stromdurchlässig ist, so daß sein Strompfad einen verhältnismäßig
kleinen Widerstand aufweist. Wenn die Eingangsspannung 6 den Potentialwert O Volt aufweist, besitzt
der Strompfad des n-Transistors 8 einen hohen Widerstand. Ein konventioneller Strom fließt von der
positiven Klemme der Batterie über den Strompfad des Transistors 9 und lädt die Belastungs'kapazität CL
auf praktisch F0 Volt auf. Wenn andererseits die Eingangsspannung
den Spannungswert +F0VoIt aufweist,
ist der Leitungspfad des n-Transistors 8 von geringem Widerstand. In diesem letzteren Falle fließt
Strom in konventioneller Richtung von der positiven Klemme der Batterie 15 über den Leitungspfad beider
Transistoren 8 und 9 nach Erde. Wegen des geringen Widerstandes des Transistors 8, hat die Belastungskapazität
CL dann eine Ladung von OVoIt.
Es sei bemerkt, daß die n-Transistoren 8 und 9 auch als p-Transistoren ausgeführt werden können,
wenn die Polarität der Batterie 15 umgekehrt wird.
Ein Gatter gemäß dem Stande der Technik ist in
F i g. 3 als n-Feldeffekttransistor 40 dargestellt mit
einer Gitterelektrode 43, die mit einer Klemme 44 verbunden ist, welcher ihrerseits ein Steuersignal mit
einem Potentialwert von entweder 0 oder + F0 Volt zugeführt wird. Der Transistor 40 ist mit seiner Ausgangselektrode
41 an eine Belastungskapazität CL an der Ausgangsklemme 45 angeschlossen. Die andere
der beiden Transistorelektroden 42 liegt an einer Signalquelle 46. Die Signalquelle 46 ist als Beispiel
als Antriebsschalter mit einem Schaltarm 47 dargestellt, der entweder auf eine Klemme 48 oder auf
eine Klemme 49 umgelegt werden kann. Die Klemme 48 liegt unmittelbar an Erde und die Klemme 49 an
dem positiven Pol einer Batterie 50, deren negativer . Pol geerdet ist. Je nach der Einstellung des Schaltarms
47 kann die Signalspannung entweder den Wert des Erdpotentials oder an Potential von +F0VoIt
besitzen, wenn F0 der Spannungswert der Batterie 50 ist.
Ein Feldeffekttransistor wie der Transistor 40 kann Strom in beiden Richtungen zwischen der Quellenelektrode
und der Abzugselektrode leiten. Bei einem η-Transistor ist die Quellenelektrode im allgemeinen
diejenige Elektrode, von welcher Strom im konventionellen Stromsinne abgenommen wird. Die Elektrode
41 kann, wie weiter unten noch erläutert werden wird, als Quellenelektrode für den einen Wert der Eingangsspannung
und als Abzugselektrod'e für den anderen Wert der Eingangsspannung betrachtet werden.
Für den Betrieb des Übertragungsgatters sei angenommen, daß die Kapazität CL anfänglich auf die
eingetragene Polarität aufgeladen worden sei. Es sei ferner angenommen, daß der bewegliche Schaltarm
auf; die Erdklemme 48 umgelegt worden sei. Der Transistor 40 ist gesperrt, wenn sein Gitter an Erde
liegt. Wenn die Steuerspannung an der Gitterelektrode 43 dann auf + F0 Volt übergeht, wird der
Transistor 40 stromdurchlässig. Bei den angegebenen Spannungen arbeitet der Transistor 40 als Transistor
mit geerdeter Quellenelektrode, wobei die Elektrode 42 die Quellenelektrode und die Elektrode 41
die Abzugselektrode sind. Da die Quellenelektrode unmittelbar geerdet ist, liegt eine konstante Potentialdifferenz
von F0 Volt zwischen der Quellenelektrode
42 und der Gitterelektrode 43, und der Transistor ist also im Sinne eines geringen Widerstandes, d. h. einer
guten Leitfähigkeit seines Strompfades vorgespannt, solange die Eingangsspannung und die Gitterspannung
die genannten Werte beibehalten. Die Belastungskapazität CL kann vollständig über den
Strompfad des Transistors 40 entladen werden, so daß die Spannung an der Ausgangsklemme 45 auf
Erdpotential übergeht.
Wenn die Steuerspannung an der Gitterelektrode
43 von +F0VoIt auf Erdpotential übergeht, wird
der Transistor 40 stromundurchlässig, und die Belastungskapazität bleibt ungeladen.
Es sei nunmehr angenommen, daß der Schaltarm 47. auf die Klemme 49 umgelegt werden möge, so daß
die Eingangsspannung +F0VoIt beträgt. Wenn die
Steuerspannung an der Gitterelektrode 43 wieder auf + F0VoIt übergeht, so existiert eine Potentialdifferenz
von F0 Volt zwischen der Gitterelektrode 43 und
der Elektrode 41, so daß die Elektrode 41 nunmehr die Quellenelektrode ist. Der Transistor 40 arbeitet
nun in Quellenfolgeschaltung. Der Strom fließt von der positiven Klemme der Batterie 50 über den
Strompfad des Transistors 40 zu der Lastkapazität CL. Diese Lastkapazität Ct wird auf einen Wert
von V0-V7 aufgeladen, wobei F7- der Schwellenwert
für die Stromdurchlässigkeit des Transistors ist. Die Schwellenspannung F7- ist normalerweise klein zu der
Eingangsspannung F0, so daß die Kapazität C1 praktisch
auf F0 Volt aufgeladen wird.
In F i g. 4 ist eine durch Impulse auslösbare Flip-Flop-Schaltung
gemäß der Erfindung in einem mehrstufigen binären Zähler dargestellt, von welchem nur
die erste und zweite Stufe in F i g. 4 veranschaulicht sind. Die erste Stufe enthält vier Gatter 60, 70, 80
und 90 und drei Inverter 10, 20 und 30, wobei die Schaltungsausführung praktisch identisch mit derjenigen
in F i g. 1 ist. Die Wahl der F i g. 1 zur Erklärung der Flip-Flop-Schaltung und des Zählers gemäß
der Erfindung ist willkürlich, und es könnte die Erfindung ebensogut an Hand der Fig. 2 oder an
Hand irgendeines anderen Inverters erläutert werden. Gleiche Schaltelemente der drei Inverter sind mit Bezugszeic'hen
versehen, von welchen die Zehnerstelle den betreffenden Inverter bedeutet, in welchem sich
das betreffende Schaltelement befindet, und in welchen die Einerstelle das betreffende Schaltelement
in Übereinstimmung mit Fig. 1 bedeutet. Ebenso entsprechen die Gatter 60, 70, 80 und 90 dem Gattertransistor
40 in Fig. 3.
Die Inverter 10, 20 und 30 sind über Gattertransistoren 60, 70, 80 und 90 miteinander verbunden.
Die Inverter 20 und 30 sind kreuzgekoppelt in demjenigen Sinne, daß die Ausgangsseite jedes Inverters
mit der Eingangsseite des anderen Inverters über den Leitungspfad eines Transistors 60 bzw. 70 für den
Betrieb als bistabiles Paar angeschlossen ist. Zu diesem Zweck ist der Leitungspfad des Transistors 60
zwischen der Ausgangsseite 24 und der Eingangsseite 33 und der Leitungspfad des Transistors 70 zwischen
der Ausgangsseite 34 und der Eingangsseite 23 eingeschaltet. Die Ausgangsseite 34 liegt ferner über
den Leitungspfad des Transistors 80 an der Eingangsseite 13 des Inverters 10. Der Inverter 10 kann als
Eingangsinverter zu dem bistabilen Paar, welches durch die Inverter 20 und 30 dargestellt wird, angesehen
werden. Die Ausgangsseite 14 des Inverters 10 ist mit der Eingangsseite 23 des Inverters 20 über
den Leitungspfad des Transistors 90 verbunden.
Die Gitterelektrode 63 des Transistors 60 liegt an
Die Gitterelektrode 63 des Transistors 60 liegt an
ίο einer Klemme 56, welcher ein Steuersignal ΦΑ zugeführt
wird. Die Gitterelektroden 73 und 83 der Transistoren 70 und 80 sind an eine Klemme 57 angeschlossen,
welcher ein Steuersignal ΦΒ zugeführt wird. Die Gitterelektrode 93 des Transistors 90 liegt
an einer Klemme 55, welcher Auslösesignale T zugeführt werden. Die Quellenelektroden der p-Transistoren
in jedem Inverter sind an eine gemeinsame Klemme 54 angeschlossen, welcher eine Speisespannung
von +F0VoIt zugeführt wird. Die Quellen-
ao elektroden der η-Transistoren jenes Inverters sind
gemeinsam an eine Erdklemme 58 angeschlossen.
Der stationäre Betrieb der Flip-Flop-Schaltung ist dadurch definiert, daß das Auslösesignal T OVoIt
beträgt und die Steuersignale ΦΑ und ΦΒ beide
+F0VoIt betragen. Diese Bedingungen gelten kurz
vor dem Zeitpunkt tt in der Kurvenverlaufdarstellung
nach Fig. 5. Dabei kann die Flip-Flop-Schaltung
sich in einem ihrer beiden stabilen Zustände befinden. Im ersten stabilen Zustand haben die Ausgangssignale
Q und ~Q an den Ausgangsklemmen 34 und 24
die Größe 0 bzw. +F0VoIt. Wenn die Steuersignale
ΦΑ und Φ β die Größe + F0 Volt besitzen,
wird der Gattertransistor 60 aktiviert und arbeitet nach Art der Quellenfolgeschaltung, so daß die Eingangskapaziät
des Inverters eine Ladung von + F0VoIt annimmt. Bei einer Größe des Steuersignals
ΦΒ von +F0VoIt werden die Gattertransistoren
70 und 80 ebenfalls aktiviert, so daß die Eingangskapazität der Inverter 10 und 20 auf 0 Volt geladen
wird. Die Gatter 60 und 70 bewirken also, daß die bistabilen Inverter 20 und 30 in ihrem ersten
stabilen Betriebszustand festgehalten werden. Ferner befindet sich die Ausgangsklemme 14 des Eingangsinverters
10 praktisch auf + F0 Volt. Im stationären Zustand ist die Ausgangsklemme 14 wegen des Gattertransistors
20 von der Eingangsklemme 23 des Inverters 20 isoliert, da das Auslösesignal T eine
Größe von 0 Volt hat.
Im zweiten stabilen Zustand haben die Ausgangssignale Q und X>
die Größe + F0 bzw. 0 Volt. Das Gatter 60 bewirkt, daß die Eingangskapazität des Inverters
30 eine Ladung von 0 Volt annimmt, während die Gattertransistoren 70 und 80 nach Art der Quellenfolgeschaltung
arbeiten, so daß die Eingangskapazitäten der Inverter 10 und 20 eine Ladung von + F0 besitzen. Die Gattertransistoren 60 und 70 halten
die bistabilen Inverter wieder in ihrem zweiten stabilen Zustand fest. Die Ausgangsklemme 14 des
Eingangsinverters befindet sich auf OVoIt und ist wieder wegen des Abtrenntransistors 90 von der Eingangsklemme
23 des Inverters 20 isoliert.
Im folgenden wird nunmehr die Wirkungsweise der durch Impulse auslösbaren Flip-Flop-Schaltung
für die Auslösesignale beschrieben. Es sei angenom-
65^-men, daß kurz vor dem Zeitpunkt^ die Flip-Flop-'
Schaltung sich in ihrem ersten stabilen Zustand befindet, in welchem die Ausgangssignale Q und "Q
Werte von 0 bzw. + F0 Volt besitzen. Im Zeitpunkt tx
tritt an der Gitterelektrode 93 des Gattertransistors 90 ein Auslösesignal T mit einer Spannung von
+ F0 Volt auf, so daß der Transistor nach Art einer Quellenfolgeschaltung arbeitet und die Eingangskapazität des Inverters 20 auf +F0VoIt auflädt.
Während die Eingangskapazitäten des Inverters 20 geladen wird, geht die Inverter-Ausgangsklemme 24
von + F0 auf 0 Volt über.
Im Zeitpunkt I1 ändern sich die Steuersignale ΦΑ
und ΦΒ auf 0 Volt und sperren die Gattertransistoren
60, 70 und 80. Der gesperrte. Transistor 60-isoliert
die Eingangskapazität des Inverters 30, so daß diese die Signaländerung an der Äusgangsklemme 24 des
Inverters 20 nicht mitmachen kann. Der große Widerstand, welcher in dem Strompfad des Transistors 60
auftritt, verhindert also eine Entladung der Eingangskapazität des Inverters 30. Diese Isolierung wird zeitlich
durch den Leckstrom des Transistors 60 begrenzt. Dieser Leckstrom kann in. der Fabrikation beeinflußt „..
werden, so daß die Zeitkonstanten der angeschlossenen
Kreise groß gegenüber den Umschaltzeiten der Inverter sind. Der Auslöseimpuls und der Steuerimpuls
ΦΑ enden im Zeitpunkt t2, ,was eine Periodendauer,
größer als die Umschaltzeit des Inverters 20 :-
ergibt, jedoch, erheblich kleiner als die Zeitkonst'änte infolge des Leckstromes des Abtrenntransistprs 60.
."Im Zeitpunkt ij kehrt das Auslösesignal auf den
Spannungswert 0 Volt zurück und sperrt dadurch- den
Transistor 90, und das Steuersignal ΦΆ nimmt einen
Wert von +F0Volt.an und aktiviert dadurch,den
Transistor 60. In diesem Zeitpunkt entlädt das Gatter 60 die Eingangskapazität des Inverters 30, auf
praktisch OVoIt. Während der Entladung dieser Eingangskapazität
ändert . sich das Ausgangssignal Q ·.-an
der Klemme 34 von 0 auf +F0VoIt im Zeitp.unktig.
Das Steuersignal ΦΒ bleibt bei OVoIt, so-daß
die Transistoren 70 und 80 die Signaländerung an der Ausgangsklemme.34 des Inverters 30 von den .Eingangskapazitäten
der Inverter 10 und-20 fernhalten. Somit wird wegen der Sperrung im Zeitintervall t2 bis
t3 die Flip-Flop-Schaltung dauernd uv ihrem zweiten
stabilen Zustand festgehalten. -■■;.-*■; τ ·■■ "'■' :
Im Zeitpunkt t3 werden durch die Rückkehr- des
Steuersignals ΦΒ auf dem Spannungswert +:F0Volt ;«*
die Gattertransistoren 70 und 80 aktiviert und arbeiten nach Art der Quellenfolgeschaltung, so dafr die
Eingangskapazität des Inverters 10 auf- + F0 Volt geladen
wird und die Ladung der Eingangskapazität des Inverters 20 auf praktisch +F0VoIt festgehalten ci
wird. Durch den ersten Auslöseimpuls^ wird, alsq die
Flip-Flop-Schaltung -im Intervall tt bis i3 aus- ihrem
ersten stabilen Zustand-in ihren zweiten stabilen .Zustand
übergeführt.·. ... ■ ■ -
Der nächste Auslöseimpuls zwischen den- Zeitpunkten i4 und..t. bewirkt in ähnlicher Weise die
Rückführung der- Flip-Flop-Schaltung aus ihrem zweiten stabilen Zustand in ihren ersten.stabilen.Zustand.
Zu diesem Zweck wird der Transistor 90 aktiviert und entlädt die Eingangskapazit.ät des Inverters
20 auf 0 Volt. Das Äusgangssignal Q~ an der Inverter-Ausgangsklemme
24 geht von 0 auf +.F0 Volt über.
Der Abtrenntransistor 60 hält wieder die Signaländerung an, der Ausgangsklemme 24 von .der Eingangskapazität,
des·:Inverters 30 fern.- Während, der ■-.
Verriegelungsdauer im- Intervall von U bis t6 wird der
Transistor 60 aktiviert und lädt die Eingangskapazität des Inverters 30 auf praktisch .+_ F0 Volt auf·. Im
Zeitpunkt ig kehrt das Steuersignal ΦΒ auf +F0VoIt
zurück, so daß die Transistoren 70 und 80 die Eingangskapazität des Inverters 10 entladen können und
den entladenen Zustand der Eingangskapazität des Inverters 20 aufrechterhalten. .
Der nächste Auslöseimpuls schaltet die Flip-Flop-Schaltung in der gleichen Weise um wie der erste
Auslöseimpuls, der während des Schaltintervalls von ^1 bis t3 zugeführt wurde. Der nächste Auslöseimpuls
schaltet wieder die Flip-Flop-Schaltung in der gleichen Weise um wie die zweiten Auslöseimpulse,
welche im Zeitintervall von t5 bis tg zugeführt wurden.
Die oben beschriebene, durch Impulse auslösbare Flip-Flpp-Schaltung kann als binärer Zähler verwendet
werden. Wenn beispielsweise die Bits »1« und »0« willkürlich den Spannungswerten +F0...bzw. OVoIt
zugeordnet werden, liefern die Ausgangssignäle Q und Q' der Flip-Flop-Schaltung einen-Bit »i<
< bei aufeinanderfolgender Auslöseimpulsen. Das Ausgangssignal £7 hat also als Ergebnis von zwei zugeführten
Auslöseimpulsen den binären Wert »1«.
Wie in Fig.4 dargestellt, ist die durch Impulse auslösbare Flip-Flop-Schaltung die erste Stufe eines
mehrstufigen binären Zählers. Die zweite dargestellte Stufe des .Zählers stimmt mit der. ersten Stufe weitgehend
über&in, und es sind daher für-ihre Schaltelemente auch die gleichen Bezugszeichen jeweils
unter Zusatz des Buchstabensa-verwendet worden. Wie in/der. Flip-Flop-Schaltungderersten Stufe sind
die Inverter,10 α, 20 α und 30 α zwischen die Versorgungsspannung
und Erde, d. h. zwischen die Klemmen 54 und 58 eingeschaltet. Auch die Gitterelektrode
63 a liegt "an. der Steuerimpulsleitung α, welche
von der, Klemme 56 nach rechts verläuft, während die Gitterelektroden 73 α und 83 α. an die Steuerimpulsleitung
6 angeschlossen sind, die-voh.der Klemme57
nach rechts verläuft. Diese Steuerirnpulsleitungen ,und
die Äusgangsleitungen der zweiten Stufe,- die mit Qa und Qa bezeichnet sind, führen zu den weLteremStuien.des-Zählers.
- , -" . , ■. ■
- Die zweite Stufe- urid alle darauffolgenden Stufen
unterscheiden sich. von der ersten Flip-Flop-:Stufe
darin, daß der Gattertransistor 90 durch zwei Gattertransistoren
90 a und 100 α ersetzt ist,: deren Strompfade in Reihe zwischen der Ausgangsklemmen α
des Inverters 10 α und der Eingangsklemrne 23'. & des
Inverters 20 a liegen. Die Gitterelektroden 93·α und
103 α empfangen die Ausgangssignäle ß; bzw^ (J. der
ersten Flip-Flop-Stufe. ..·".,- - ■··■·.·
Die zweite Flip-Flop-Stufe arbeitet ähnlich .wie die
erste Flip-Flop-Stufe. Jedoch kann- die zweite J1Hp-Flop-Stufe
nur dann ausgelöst werden, wetin. beide Ausgangssignale. Q und "Q die Größe«-'.+,F0 Volt
haben, so daß beide Gatter 90a ,und. 100a ' zur
Ladung bzw. Entladung der Eingangskapazität des Inverters-20 α befähigt werden. Die-zweite Stufe, kann
also nur ausgelöst werden, wenn die beiden .Äusgangssignale
Q und ~Q der, ersten-Stufe die. gleiche
binäre Bedeutung haben.. Diese Bedingung, ist,nur
während jedes zweiten Schaltintervalls erfüllt.. Es sei angenommen, daß die Ausgangssignale Qa und
Qa der zweiten Stufe.anfänglich .die; Werte 0 bzw.
+.F0VoIt besitzen. Die Ausgangssignäle Q und J2
haben während, des .ersten.-.Umschaltinter.yalls zwischen
-.J1 und ts nicht beide die, Größe' +F0VoIt.
Während des nächsten Umschaltintervalls- zwischen tA bis ta haben beide,. Signale β und δ eine Größe
von +F0VoIt5-SO daß die-.Gatter 90α und' ΙΘΟα in
der zweiten Flip-Flop-Stufe diese zweite Flip-Flop-
"\.
'■'■"■
009582/314
Stufe umschalten können. Die Ausgangssignale Q und Ό. der ersten Stufe nehmen nicht wieder gleichzeitig
die Größe +F0VoIt an, bis der vierte Auslöseimpuls
der ersten Stufe zugeführt wird. Daher tritt am Ausgang der zweiten Stufe nur bei jedem
vierten zugeführten Auslöseimpuls ein Ausgangssignal Qa und ~Qa von + F0 Volt auf.
Im vorstehenden sind also eine durch Impulse auslösbare Flip-Flop-Schaltung und ein binärer Zähler
beschrieben, welche isolierte Feldeffekttransistoren verwenden. Wie bereits oben bemerkt, können auch
andere Inverter als die dargestellten Inverter von komplementärer Symmetrie in der Flip-Flop-Schaltung
benutzt werden. Außerdem können die Gatter auch in.Form von p-Transistoren statt in Form von
η-Transistoren verwendet werden, sofern geeignete Werte von Auslösesignalen T Und Steuersignalen ΦΑ
und ΦΒ vorliegen. ,
Claims (9)
1. Durch Impulse auslösbare Flip-Flop-Schaltung, gekennzeichnet durch einen ersten,
einen zweiten und einen dritten Inverter (10, 20, 30), durch ein erstes, normalerweise durchlässiges
Gatter (80, 70) zur Koppelung des Ausgangs des dritten Inverters (30) mit dem Eingang des ersten
und zweiten Inverters (10, 20), durch ein zweites,, normalerweise durchlässiges Gatter (Tr 60) zur
Koppelung des Ausgangs des zweiten Inverters (20) mit dem Eingang des dritten Inverters (30),
derart, daß der zweite und dritte Inverter (20, 30) als bistabiles Paar arbeiten, durch ein drittes,
normalerweise gesperrtes Gatter (Tr 90) zur Koppelung des Ausgangs des ersten Inverters (10) mit
dem Eingang des zweiten Inverters (20), durch eine Auslösesignalquelle (55) zur öffnung des
dritten Gatters (Tr 90) für einen Teil des Schaltintervalls und durch eine Steuersignalquelle (56,
57) zur Sperrung des zweiten Gatters (Tr 60), wenn das dritte Gatter (Tr 90) ■ für wenigstens
einen Teil des erwähnten Schaltintervalls geöffnet ist, und zur Sperrung des ersten Gatters (Tr 80,
70) für die ganze Dauer des Schaltintervalls, so daß das bistabile Inverterpaar (20, 30) aus dem
einen seiner stabilen Zustände in den zweiten stabilen Zustand umgeschaltet wird.
2. Flip-Flop-Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß das erste Gatter (TV 80,
70) einen ersten und einen. zweiten Feldeffekttransistor
(80 bzw. 70) enthält, daß der Strompfad des ersten Transistors (80) zwischen den
Ausgang des dritten Inverters (30) und den Eingang des ersten Inverters (10) geschaltet ist und
daß der Strompfad des zweiten Transistors (70) zwischen den Ausgang des dritten Inverters (30)
und den Eingang des zweiten Inverters (20) geschaltet ist, wobei die Steuersignalquelle (56, 57)
in den Strompfaden einen hohen Widerstand für die ganze Dauer des Umschaltintervalls hervorruft.
3. Flip-Flop-Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß das zweite und dritte
Gatter (Tr 60 bzw. 90) einen dritten bzw. einen
. vierten Feldeffekttransistor (60 bzw. 90) enthält, daß der Strompfad des dritten Feldeffekttransistors
(60) zwischen den Ausgang des zweiten In-
; verters (20) und den Eingang des dritten Inverters
(30) geschaltet ist und der Strompfad des vierten Feldeffekttransistors (90) zwischen den Ausgang
des ersten Inverters (10) und den Eingang des zweiten Inverters (20) geschaltet ist und daß die
Steuersignalquelle (56) in dem Strompfad des dritten Transistors (60) einen höhen Widerstand
während des erwähnten Teiles des Umschaltintervalls hervorruft und die Auslösesignalquelle (55)
in dem Strompfad des vierten Transistors (90) einen niedrigen Widerstand während des erwähnten
Teiles des Schaltintervalls hervorruft.
4. Flip-Flop-Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß jeder der Feldeffekttransistoren
eine Gateelektrode zur Steuerung der Leitfähigkeit seines Strompfades besitzt und daß
die Gateelektrode (93) des vierten Feldeffekttransistors (90) an die Auslösesignalquelle (55)
und die übrigen Gateelektroden (63 bzw. 73, 83) an die Steuersignalquelle (56 bzw. 57) angeschlossen
sind.
5. Flip-Flop-Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß alle Inverter komplementäre
Feldeffekttransistoren enthalten.
6. Flip-Flop-Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß jeder Inverter einen
Feldeffekttransistor zur Inversion und einen Belastungsfeldeffekttransistor gleichen Leitungstyps
enthält.
7. Mehrstufiger Zähler, in welchem jede Stufe eine Flip-Flop-Schaltung nach einem oder mehreren
der vorstehenden Ansprüche enthält, dadurch gekennzeichnet, daß die Auslösesignalquelle für
die zweite Stufe aus den Ausgängen des zweiten und dritten Inverters (20 bzw. 30) der ersten Flip-Flop-Stufe
besteht.
8. Zähler nach Anspruch 7, dadurch gekennzeichnet, daß in der ersten Stufe das dritte Gatter
einen Feldeffekttransistor (90) enthält, dessen Strompfad zwischen dien Ausgang des ersten Inverters
(10) und den Eingang des zweiten Inverters (20) geschaltet ist und dessen Gateelektrode
(93) an die Auslöseimpulsquelle (55) angeschlossen ist, daß in der zweiten Stufe das dritte Gatter
zwei Feldeffekttransistoren (90 a, 100 a) enthält, deren Strompfade in Reihe zueinander und zwischen
den Ausgang des ersten Inverters (10 α) und den Eingang des zweiten Inverters (20 α) geschaltet
sind, und daß die Gateelektroden (93 a, 103 a) dieser beiden Feldeffekttransistoren an die
Ausgänge des zweiten Inverters (20) und des dritten Inverters (20) der . ersten Stufe angeschlossen
sind.
9. Flip-Flop-Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Auslösesignalquelle
(55) einen Auslöseimpuls während des erwähnten Teiles des Umschaltimpulses an die
Gateelektrode des vierten Feldeffekttransistors (90) liefert, daß die Steuersignalquelle (56, 57)
einen ersten Steuerimpuls (ΦΒ) an die Gateelektroden
(83, 73) des ersten und des zweiten Feldeffekttransistors (80, 70) und einen zweiten
Steuerimpuls (ΦΑ) an die Gateelektrode (63) des
dritten Feldeffekttransistors (60) während des erwähnten Umschaltintervalls liefert und daß die
Dauer des ersten Steuerimpulses (ΦΒ) sich über
die ganze Dauer des Umschaltintervalls erstreckt,
• während die Dauer des zweiten Steuerimpulses (ΦΑ) nur den erwähnten Teil der Dauer des Umschaltintervalls
umfaßt.
Hierzu 1 Blatt Zeichnungen
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US534058A US3322974A (en) | 1966-03-14 | 1966-03-14 | Flip-flop adaptable for counter comprising inverters and inhibitable gates and in cooperation with overlapping clocks for temporarily maintaining complementary outputs at same digital level |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1512398A1 DE1512398A1 (de) | 1969-10-23 |
DE1512398B2 true DE1512398B2 (de) | 1971-01-07 |
Family
ID=24128549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19671512398 Withdrawn DE1512398B2 (de) | 1966-03-14 | 1967-03-13 | Flip Flop Schaltung und Zahlschaltung |
Country Status (4)
Country | Link |
---|---|
US (1) | US3322974A (de) |
DE (1) | DE1512398B2 (de) |
FR (1) | FR1513100A (de) |
GB (1) | GB1150127A (de) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3493785A (en) * | 1966-03-24 | 1970-02-03 | Rca Corp | Bistable circuits |
US3539932A (en) * | 1966-06-14 | 1970-11-10 | Hoffman Electronics Corp | Circuits and methods for measuring the amplitude of plural signals |
US3513329A (en) * | 1966-09-01 | 1970-05-19 | Sharp Kk | N-nary counter |
US3463993A (en) * | 1966-12-27 | 1969-08-26 | Ibm | High speed-high impedance electrical switch |
US3517219A (en) * | 1966-12-29 | 1970-06-23 | Nippon Electric Co | Scanning pulse generator |
US3518451A (en) * | 1967-03-10 | 1970-06-30 | North American Rockwell | Gating system for reducing the effects of negative feedback noise in multiphase gating devices |
US3493812A (en) * | 1967-04-26 | 1970-02-03 | Rca Corp | Integrated thin film translators |
US3575610A (en) * | 1967-09-20 | 1971-04-20 | Nippon Electric Co | Scanning pulse generator |
GB1171547A (en) * | 1967-10-09 | 1969-11-19 | Telephone Mfg Co Ltd | Improvements in or relating to Four Phase Logic Systems |
US3581216A (en) * | 1967-11-24 | 1971-05-25 | Louis A Stevenson Jr | Pulse generator and encoder |
GB1213384A (en) * | 1968-02-16 | 1970-11-25 | Associated Semiconductor Mft | Four-phase logic systems |
US3524077A (en) * | 1968-02-28 | 1970-08-11 | Rca Corp | Translating information with multi-phase clock signals |
US3517210A (en) * | 1968-03-15 | 1970-06-23 | Gen Instrument Corp | Fet dynamic data inverter |
US3577166A (en) * | 1968-09-17 | 1971-05-04 | Rca Corp | C-mos dynamic binary counter |
US3579275A (en) * | 1969-01-07 | 1971-05-18 | North American Rockwell | Isolation circuit for gating devices |
US4065679A (en) * | 1969-05-07 | 1977-12-27 | Teletype Corporation | Dynamic logic system |
US3575609A (en) * | 1969-05-27 | 1971-04-20 | Nat Semiconductor Corp | Two-phase ultra-fast micropower dynamic shift register |
US3619642A (en) * | 1969-11-12 | 1971-11-09 | Texas Instruments Inc | Multiphase binary shift register |
US3648065A (en) * | 1970-01-28 | 1972-03-07 | Ibm | Storage circuit for shift register |
US3663835A (en) * | 1970-01-28 | 1972-05-16 | Ibm | Field effect transistor circuit |
US3621279A (en) * | 1970-01-28 | 1971-11-16 | Ibm | High-density dynamic shift register |
US3654623A (en) * | 1970-03-12 | 1972-04-04 | Signetics Corp | Binary memory circuit with coupled short term and long term storage means |
US3621280A (en) * | 1970-04-10 | 1971-11-16 | Hughes Aircraft Co | Mosfet asynchronous dynamic binary counter |
US3628070A (en) * | 1970-04-22 | 1971-12-14 | Rca Corp | Voltage reference and voltage level sensing circuit |
FR2100705B1 (de) * | 1970-05-30 | 1973-06-08 | Tokyo Shibaura Electric Co | |
US3668438A (en) * | 1970-07-09 | 1972-06-06 | Bell Telephone Labor Inc | Shift register stage using insulated-gate field-effect transistors |
US3621291A (en) * | 1970-09-08 | 1971-11-16 | North American Rockwell | Nodable field-effect transistor driver and receiver circuit |
US3716724A (en) * | 1971-06-30 | 1973-02-13 | Ibm | Shift register incorporating complementary field effect transistors |
US3715603A (en) * | 1971-10-28 | 1973-02-06 | Rca Corp | Threshold gate circuits employing field-effect transistors |
NL7212151A (de) * | 1972-09-07 | 1974-03-11 | ||
US4038565A (en) * | 1974-10-03 | 1977-07-26 | Ramasesha Bharat | Frequency divider using a charged coupled device |
US3982141A (en) * | 1974-10-07 | 1976-09-21 | Bell Telephone Laboratories, Incorporated | Voltage maintenance apparatus |
DE2450921C3 (de) * | 1974-10-25 | 1981-10-15 | Siemens AG, 1000 Berlin und 8000 München | MOS-integrierte Schaltungsanordnung für einen Impulsgenerator |
JPS5316935Y1 (de) * | 1977-03-31 | 1978-05-06 | ||
JPS5914795Y2 (ja) * | 1982-10-14 | 1984-05-01 | セイコーエプソン株式会社 | 電圧検出回路 |
US4882505A (en) * | 1986-03-24 | 1989-11-21 | International Business Machines Corporation | Fully synchronous half-frequency clock generator |
US5023893A (en) * | 1988-10-17 | 1991-06-11 | Advanced Micro Devices, Inc. | Two phase non-overlapping clock counter circuit to be used in an integrated circuit |
US5650733A (en) * | 1995-10-24 | 1997-07-22 | International Business Machines Corporation | Dynamic CMOS circuits with noise immunity |
JP5301262B2 (ja) * | 2008-12-19 | 2013-09-25 | ルネサスエレクトロニクス株式会社 | 半導体装置、及び動作モ−ド切換方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1249337B (de) * | 1964-10-27 | 1967-09-07 | ||
US3284782A (en) * | 1966-02-16 | 1966-11-08 | Rca Corp | Memory storage system |
-
1966
- 1966-03-14 US US534058A patent/US3322974A/en not_active Expired - Lifetime
-
1967
- 1967-03-06 FR FR97532A patent/FR1513100A/fr not_active Expired
- 1967-03-07 GB GB10763/67A patent/GB1150127A/en not_active Expired
- 1967-03-13 DE DE19671512398 patent/DE1512398B2/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
DE1512398A1 (de) | 1969-10-23 |
GB1150127A (en) | 1969-04-30 |
FR1513100A (fr) | 1968-02-09 |
US3322974A (en) | 1967-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1512398B2 (de) | Flip Flop Schaltung und Zahlschaltung | |
DE2544974C3 (de) | Schaltkreis zur Realisierung logischer Funktionen | |
DE1293848B (de) | Mit Feldeffekttransistoren aufgebaute logische Schaltung mit mehreren Eingaengen und zwei Ausgaengen | |
DE1512403C3 (de) | Bistabile Schaltungsanordnung für jeweils paarweise angelegte komplementäre Eingangssignale | |
DE1462952B2 (de) | Schaltungsanordnung zur realisierung logischer funktionen | |
DE2510604C2 (de) | Integrierte Digitalschaltung | |
DE1810498C3 (de) | Signalübertragungsstufe mit einer Speicheranordnung | |
DE2415098A1 (de) | Ausschnittdetektor | |
DE3031197C2 (de) | Treiberschaltung mit Feldeffekttransistoren | |
DE2037023B2 (de) | Seriell arbeitende, digitale Spei cheranordnung | |
DE2234310A1 (de) | Logischer schaltkreis mit mindestens einer taktleitung | |
DE3203913A1 (de) | Impulsgenerator | |
DE2552849C3 (de) | Logische Schaltung | |
DE1512398C (de) | Flip Flop Schaltung und Zahlschaltung | |
DE2165160C2 (de) | CMOS-Schaltung als exklusives ODER-Glied | |
DE2103276C3 (de) | Dynamisches Schieberegister | |
DE2359991C3 (de) | Halbleiter-inverter | |
DE3713687A1 (de) | Integrierte halbleiterschaltung | |
DE2052519C3 (de) | Logische Schaltung | |
DE3335133C2 (de) | ||
DE1774168A1 (de) | UEbertragungs- und Speicherstufe fuer Schieberregister und aehnliche Anordnungen | |
DE1904787A1 (de) | Elektrisches Speicherelement | |
DE2539876C2 (de) | Ladungsspeicher-Schaltanordnung zur Verringerung der Verlustleistung von Signalgeneratoren | |
DE2539869C2 (de) | Schaltungsanordnung zur Erzeugung eines Richtimpulses | |
DE2459023C3 (de) | Integrierbare, aus Isolierschicht-Feldeffekttransistoren gleicher Leitungsund Steuerungsart aufgebaute statische Schreib/Lesespeicherzelle |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
SH | Request for examination between 03.10.1968 and 22.04.1971 | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
EHJ | Ceased/non-payment of the annual fee |