DE1774492A1

DE1774492A1 - Datenuebertragungssystem

Info

Publication number: DE1774492A1
Application number: DE19681774492
Authority: DE
Inventors: Merryman Jerry Dale
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1967-07-03
Filing date: 1968-07-02
Publication date: 1972-01-13
Also published as: NL7010709A; GB1321895A; BE735610A; DE2037023B2; FR2055522A5; FR1574949A; NL6809401A; DE2037023C3; BE753696A; GB1226673A; US3573754A; US3614469A; DE2037023A1

Description

DR.-IN3. DIPL.-IN DIPL-PHYS.

HÖGER - STELLRECHT - GRIESSBACH - HAECKER

PATENTANWÄLTE IN STUTTGART

A 36 577 b - ■ ■ 1774492

b - 138
28.6.1968

Texas Instruments Incorporated Dallas, Texas, U.S.A.

Patenübertragungssystem

Die Erfindung betrifft ein Datenübertragungssystem zum Übertragen einer binär verschlüsselten Information von einer

ersten in eine zweite Speichereinheit in aufeinanderfolgenden Schritten, insbesondere ein Schieberegister.

Bei Schieberegistern wird eine binäre Information o.der ein bit, das 1 oder 0 enthalten kann, schrittweise gesteuert

von Taktimpulsen einer Energiequelle von einer Speichereinheit in eine andere Übertragen. Bei den Speichereinheiten handelt es sich im allgemeinen um dauerhaft -bistabile Speicherelemente wie Flip-Flops, pnpn-Schalter oder'um ein Thyratron. Zur übertragung einer binären Information von einem Speicher in'einen anderen werden außerdem unterschiedliche Arten von 'Zwischenspeichereinheiten verwendet. Bei

1 0 9883/ UA 1

BAD ORlSlNAL

A 36 577 b b - 138

28.6.1968 - 3f'-

einer solchen Zwischenspeichereinheit handelt es sich um ein vorübergehend speicherndes Element wie beispielsweise eine RC-Schaltung, die ohne aktive Elemente arbeitet, jedoch große Kondensatoren erforderlich macht, die^-Zeitverluste mit sich bringen und außerdem mit dem Bestreben nach Miniaturisierung nicht vereinbar sind. Eine andere Art eines Zwischenspeichers ist ein dauerhaft bistabiles Speicherelement, das mit den anderen Speicherelementen für die übrigen Speichereinheiten des Schieberegisters identisch sein kann.

Jedoch machen die bisher verwendeten dauerhaft speichernden Zwischenspeichereinheiten eine übertragung einer binären Information von einer Speichereinheit in eine andere in zwei Schritten eine verhältnismäßig aufwendige elektrische

Schaltung erforderlich.

Der Erfindung liegt daher die Aufgabe zugrunde, ein System der eingangs erwähnten Art zu vereinfachen, und diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß eine auf ein Signal einer variablen Energiequelle ansprechende Zwischenspeichereinheit sowie eine ebenfalls von dieser Energiequelle gesteuerte Torschaltung vorgesehen sind, wobei

durch die letztere in einem ersten Zustand der Energiequelle

109883/U41 _ _

D - 13 O

28.6.1968 "·? "

die Verbindung zwischen erster Speichereinheit und Zwischenspeichereinheit zur Übertragung der Information ge-.schlossen und die Verbindung zur zweiten Speichereinheit blockiert ist sowie in einem zweiten Zustand der .Energie-

quelle die Verbindung zwischen Zwischenspeichereinheit und

zweiter Speichereinheit geschlossen und diejenige zwischen 'erster Speichereinheit und Zwischenspeichereinheit blockiert

ist, und daß die Torschaltung beim Übergang der Energiequelle von einem in den anderen Zustand nicht steuerbar ist. Mit diesem Aufbau wird gleichzeitig der Vorteil erzielt,

daß sowohl mit hohen als auch mit niederen Arbeitsgeschwindigkeiten in zwei Schritten übertragen werden kann, und bemerkenswert ist ferner der geringe Energieaufwand, der f

hierfür erforderlich ist. Schließlich läßt sich, wie noch gezeigt werden wird, das erfindungsgemäße Datenübertragungssystem außerordentlich leicht miniaturisieren und in eine integrierte Schaltung auf ein und demselben Halbleitermaterial umsetzen.

Kurz gesagt umfaßt der Grundgedanke der Erfindung eine Zwischenspeichereinheit und eine Torschaltung, die unterschiedlich auf die verschiedenen Zustände der variablen Energie-

109883/1441

177 Λ4 92

A 36 577 b ' ' ' ^⁺^ ^

b - 138

28.6.1968 - -Jf -

quelle ansprechen und so eine Übertragung.einer binären Information in zwei Schritten von einer Speichereinheit in eine andere bewerkstelligen. Im ersten Zustand^der Energiequelle wird die binäre Information also von der ersten ) Speichereinheit in die Zwischenspeichereinheit übertragen,

und in einem zweiten Zustand der Energiequelle wird die Übertragung aus der Zwischenspeichereinheit in die zweite Speichereinheit bewerkstelligt. Dank der Tatsache ₃ daß die Torschaltung beim Übergang der Energiequelle vom einen in den anderen Zustand unempfindlich gegenüber dieser Zustandsänderung ist ₃ erfolgt eine Datenübertragung nur in den beiden vorbestimmten Zuständen der Energiequelle.

ψ Weitere Merkmale und Einzelheiten der Erfindung ergeben sich aus den beigefügten Ansprüchen und/oder aus der nachfolgenden Beschreibung, die der Erläuterung einiger in der ebenfalls beigefügten Zeichnung dargestellter AusführungsbeiPpiels eines erfindungsgemäßen Datenübertragungssystems

dient; es zeigen:

Fig. 1 die Schaltung eines ersten Ausführungsbeispiels j . Fig. 2 die Schaltung eines zweiten Ausführungsbeispiels;

109803/1441

b - 13°

28.6.1968 · ~$ ~

Pig. 3 ein weiteres Ausführungsbeispiel des erfindungsgemäßen Systems;

Pig. 4 eine Draufsicht auf einen Bereich einer integrierten Schaltung j der wesentliche Teile des in "Fig. 2 ge-

zeigten Ausführungsbeispiels umfaßt;

Fig. 5 einen Schnitt durch das Ausführungsbeispiel gemäß Fig. 4 nach der Linie A-A in dieser Figur;

Fig. 6 eine Draufsicht auf einen Bereich einer integrierten Schaltung, der Teile des in Fig. 3 gezeigten Ausführungsbeispiels umfaßt und

Fig. 7 einen Schnitt nach der Linie B-B in Fig. 6.

Bei dem in Fig.l gezeigten System soll eine im Speicher

FF 1 über einen Zwischenspeicher FF 2 in einen Speicher FF 3

übertragen werden. Die drei Speicher FPl, FF 2 und FF 3 werden von identischen, bistabilen Flip-Flops gebildet, deren jedes zwei Transistoren umfaßt. Bei jedem Transistor eines

Speichers ist der Kollektor direkt mit der Basis des anderen Xy gespeicherte Information

109883/1U1 - ₆ -

b - 138

28.6.1968 - 4Γ -

Transistors dieses Speichers verbunden. Die Emitter der

Transistoren 1, 2, 5 und 6 sind geerdet, während die der

Emitter/ffransistoren 3 und 4 mit einem Taktgeber 10 verbunden sind. Schließlich ist noch eine Kollektorvorspannung ™ +V vorgesehen und an die Kollektor-Elektroden der Tran-

sistoren 1-6 über Widerstände 11 bis l6 gelegt.Ein Tor 34 enthält zwei Dioden f und 8, wobei die Kathode der Diode

7 mit dem Kollektor des Transistors 1 und die Anode dieser

Diode mit dem Kollektor des Transistors 3 verbunden ist₃ während die Kathode der Diode 8 mit dem Kollektor des Transistors 2 und die Anode der Diode 8 mit dem Kollektor des Transistors 4 verbunden ist. In gleicher Weise enthält

»ein Tor 35 zwei Dioden 9 und 10, und die Kathode der Diode ist
mit dem Kollektor des Transistors 3 und die Anode dieser

Diode mit dem Kollektor des Transistors 5 verbunden; die Kathode der Diode 10 liegt am Kollektor des Transistors H₃

während die Anode dieser Diode mit dem Kollektor des Transistors 6 verbunden ist.

Die Fig. 1 stellt ein ganzes und ein halbes bit eines Schieberegisters dar. Ein bit umfaßt den Speicher FP 1

109883/ IU 1

b - 138

■28.6.1968 · - ψ -

sowie den Zwischenspeicher PF 2, während der Speicher PP 3 zusammen mit einem weiteren Zwischenspeicher das zweite bit des Schieberegisters ergeben wurden.

Das Datenübertragungssystem gemäß Fig. 1 arbeitet wie folgt:

Im folgenden wird als !-Zustand einer Speichereinheit derjenige Zustand definiert, in dem die Kollektorspannung des rechten Transistors höher als die Kollektorspannung des linken Transistors dieser Speichereinheit ist. Befindet sich also der Speicher PP 1 im 1-Zustand,so leitet der Transistor 1, während der Transistor 2 sperrt. Befindet sich umgekehrt der Speicher PP 1 im O-Zustand, so ist

der Transistor 1 gesperrt, während der Transistor 2 leitet.

Angenommen der Speicher PP 1 befinde sich in seinem 1-Zustand und der Taktgeber 17 liefere eine Spannung von + 1

Volt, so befindet sich die Kathode der Diode 7 auf einer

Spannung von ungefähr + 0, 1 Volt, während die Kathode der Diode 8 auf ungefähr + 0,7 Volt liegt. Es ist dabei nicht wesentlich, ob der Zwischenspeicher PF 2 sich in seinem 1- oder seinem O-Zustand befindet, da, falls er sich

109883/1441

A 36 577 b

b - 138 O

28.6.1968 °

in seinem O-Zustand befindet_s er in den 1-Zustand ausgesteuert wird, oder im Falle der Einnahme des 1-Zustandes

dieser aufrecht erhalten bleibt. Befindet sich beispielsweise der Zwischenspeicher PP 2 in seinem O-Zustand (der Transistor 3 ist gesperrt, während der Transistor 4 leitet), so ist die Kollektorspannung des Transistors 3 höher als die

Kollektorspannung am Transistor 4, und die Kollektorspannung am Transistor 3 reicht aus, um die Diode 7 in Durchlaßrichtung vorzuspannen, während die Kollektorspannung am Transistor 4 nicht ausreicht, die Diode 8 zu öffnen, öffnet jedoch die Diode 7_S so vermindert sich die Kollektorspannung am Transistor 3» was zur Folge hat, daß die Basisspannung am Transistor 4 absinkt. Der Transistor 4 leitet infolgedessen weniger stark, sodaß die positive Spannung an der Basis des Transistors 3 ansteigt; dieser Transistor leitet also, während der Transistor 4 gesperrt wird. Die Diode 8 bleibt gesperrt,

da die Kollektorspannung am Transistor 4 selbst dann, wenn dieser Transistor leitet, nicht ausreicht, um diese Diode zu öffnen. Leitet jedoch der Transistor 3, so reicht die Spannung

an seinem Kollektor immer noch aus, um die Diode 7 in Durchlaßrichtung vorzuspannen. Auf diese Weise wird entsprechend ■ 10 9883 /1441 ;

A 36 577 b

28.6.1968

dem 1-Zustand des Speichers FF 1 der Zwischenspeicher FF 2 in seinen 1-Zustand ausgesteuert.

Unter diesen Umständen sperren "beide Dioden 9 und 10, da die an ihren Kathoden liegende positive Spannung groß genug ist, g um diese "beiden Dioden unabhängig vom Zustand des Speichers FF 3 zu sperren. Solange der Taktgeber 17 also eine Spannung von + 1 Volt abgibt, sperrt das Tor 35 jede Übertragung vom Zwischenspeicher FF 2 oder der Speichereinheit FF 1 in den Speicher FF 3, während das Tor 34 eine Übertragung vom Speicher FF in den Zwischenspeicher FF 2 ermöglicht, so daß der Zustand des Zwischenspeichers FF 2 entsprechend demjenigen des Speichers FF 1 eingestellt wird.

Es soll nun angenommen werden, daß sich der Speieher FF 1 und der Zwischenspeicher FF 2 in ihren 1-Zuständen befinden und daß der Taktgeber 17 eine Spannung von +1 Volt abgibt. Die Spannung an der Kathode der Diode 8 -ist größer als die Spannung an der Kathode der Diode 7. Die Kollektorspannung am Transistor 4 ist größer als die Kollektorspannung am Transistor 3, jedoch reicht die Kollektorspannung am Transistor 4 nicht aus, um die Diode in Durchlaßrichtung vorzuspannen, während die Kollektorspannung des Transistors 3 groß genung ist, um die Diode 7 geringfügig in Durchlaßrichtung vorzuspannen, so daß der Transistor 3 leitend und der Transistor 4 gesperrt bleibt. Unter diesen Bedin-

10 9883/1441

A 36 577 b

28.6.1968

gungen sind die positiven Spannungen an den Kathoden der Dioden 9 und 10 groß genug um zu verhindern, daß diese Dioden unabhängig vom Zustand des Speichers FF 3 leitend v/erden. Dank der Spannung von + 1 Volt am Taktgeber 17 sowie der Wirkung SA-/ei se des Tors 34 kann also eine Übertragung vom Speicher FF 1 in den Zwischenspeicher FF 2 stattfinden und wird der Zustand dieses zuletzt erwähnten Speichers entsprechend dem Zustand des Speichers FF 1 eingestellt, während das Tor 35 eine Übertragung vom Zwischenspeicher FF 2 oder vom Speicher FF 1 in den Speicher FF 3 verhindert.

Es soll nun angenommen v/erden, daß sich der Speicher FF 1 und der Zwischenspeicher FF. 2 in ihren 1-Zuständen befinden, und daß der Taktgeber 17 eine Spannung von -1 Volt abgibt. Die Kollektorspannungen an den Transistoren 3 und 4 nehmen ab und werden negativ, und zwar wird die Kollektorspannung am Transistor 3 in stärkerem Maße negativ als die Kollektorspannung am Transistor 4. Die beiden Dioden 7 und'8 v/erden in Sperrichtung vorgespannt, so daß sie jede Übertragung vom Speicher-FF 1 in den Zwischenspeicher FF 2 verhindern. Zu diesem Zeitpunkt kann sich der Speicher FF 3 sowohl in seinem 1- als auch in seinem O-Zustand befinden, denn er wird auf jeden Fall in seinen 1-Zustand hin ausgesteuert oder in diesem gehalten. Unabhängig davon, ob der

109883/1441 -ti-

A 36 577 b .■>

28.6.1968 j. ·

Transistor 5 leitet oder nicht, reicht die Kollektorspannung des Transistors 5 aus, um die Diode 9 in Durchlaßrichtung vorzuspannen, denn die Kathode dieser Diode ist ausreichend negativer als die Kathode der Diode 10. nimmt man an,, daß sich der ^ Speicher FF 3 in seinem 0-Zustand "befindet ( der Transistor 5 sperrt dann,während der Transistor 6 leitet ), so leitet auch die Diode 9, da die Kollektorspannung am Transistor 5 ausreichend positiv bezüglich der Kathode der Diode 9 ist,um diese in Durchlaßrichtung vorzuspannen, so daß die Kollektorspannung des Transistors 5 und die Basisspannung des Transistors 6 abnehmen und deshalb dieser zuletzt erwähnte Transistor weniger gut leitet. Infolgedessen nimmt die Kollektorspannung des Transistors 6 zu, was auch eine Zunahme der Basisspannung am Transistor 5 zur Folge hat. Dieser Transistor wird dann leitend, während der f Transistor 6 sperrt, so daß der Speicher FF 3 seinen 1-Zustand einnimmt. Die Diode 10 bleibt gesperrt, da die negative Spannung an ihrer Kathode nicht ausreichend negativ bezüglich der Spannungsänderung am Kollektor der Transistors 6 ist, um die Diode 10 umgekehrt vorzuspannen. Auf diese Weise ermöglicht das Tor 35 eine Übertragung vom Zwischenspeicher FF 2 in den Speicher FF 3, so daß der letztere entsprechend dem Zustand des Zwischenspeichers ausgesteuert wird.

Wird nun-angenommen, der Speicher FF 1, der Zwischenspeicher

109883/ TU 1 ^{p r}

-12-

A 36 577 b

•b-b

28.6.1968

PF 2 und der Speicher FP 3 befänden sich in ihren 1-Zuständen und der Taktgeber 17 gäbe eine Spannung von - 1 Volt ab, so wird die Ko 11 eic tor spannung an den Transistoren 3 und 4- negativ, und zwar am Transistor 3 negativer als am Transistor 4. Das Tor P 34 blockiert die Übertragung zwischen dem Speicher FF 1 und dem Zwischenspeicher FF 2 oder dem Speicher FF 3. Die Kollektorspannung am Transistor 6 ist nicht ausreichend positiv bezügliche der negativen Kathodenspannung der Diode 10, um diese Diode in Durchlaßrichtung vorzuspannen. Jedoch leitet die Diode 9, und infolgedessen bleibt der Transistor 5 leitend.

Die Tore 34 und 35 reagieren unterschiedlich auf die beiden vorgegebenen Zustände des Taktgebers 17, um Übertragungen zwischen fc den verschiedenen Speichern zuzulassen oder zu unterbinden.

Schließlich weist der Taktgeber 17 noch einen dritten Zustand zwischen den zwei erwähnten, vorgegebenen Zuständen auf ( ungefähr O- 0,2 Volt ) , und auf diesen Zwischenzustand sprechen die Tore 34 und 35 nicht an, da die Spannungsänderungen an den Kollektoren der Transistoren 3 und 4 in diesem dritten Zustand nicht ausreichen, um die Vorspannungen in Durchlaß-oder Sperriol: tung an den Dioden 7-10 genügend zu beeinflussen.

Wird angenommen, daß der Speicher FF 1 seinen 1-Zustand ein-

1 0 98 8 37 1U1

A 36 577 b

28.6.1968

nimmt und der Taktgeber 17 eine Spannung von + 1 Volt abgibt, so leitet die Diode 7, während die Dioden 8 - 10 sperren. Fällt der Impuls des Taktgebers 17 von + 1 Volt auf - 1 Volt ab, so gibt das Tor 34 eine übertragung zwischen den Speichern FF 1 g und FI¹ 2 nur solange frei, bis der Taktgeberimpuls auf eine gewisse geringere Spannung ( ungefähr +0,7 Volt ) abgefallen ist, worauf das Tor 34 sperrt; erst beim Erreichen einer erheblich niedereren Spannung ( ungefähr - 0,2 Volt ) spricht das Tor 35 an, sofern dies erforderlich ist, d. h. der Speicher FF3 sich in seinem O-Zustand befindet, so daß eine Übertragung zwischen dem Zwischenspeicher FF 2 und dem Speicher FF 3 stattfinden kann. Nimmt jedoch der Speicher FF 3 bereits seinen 1-Zustand ein, so spricht das Tor 35 bei ungefähr - 0,7 Volt an und hält so den bereits, bestehenden 1-Zustand im Speicher FF 3 auf- ™ recht.

ITimmt die Spannung des Taktgebers 17 von - 1 Volt auf + 1 Volt zu, so existiert eine vorbestimmte höhere Spannung ( ungefähr -0,7 Volt ), bei der das Tor 35 eine Übertragung vom Zwischenspeicher FF 2 in den Speicher FF 3 ermöglicht, und bei einer noch höheren Spannung von ungefähr + 0,2 Volt spricht das Tor 34 an, sofern dies erforderlich ist, d.h. sofern der Zwischenspeicher FF 2 seinen O-Zustand einnimmt, so daß eine Übertragung zwischen den Speichern FF 1 und FF 2 stattfinden kann. ITimmt Jedoch der Zwischenspeicher FF 2 schon seinen 1-Zustand ein,

10 980 3/UA 1

A.36 577 To -Xf-

28.6.1968

so spricht das Tor 34 erst "bei ungefähr + 0,7 Volt an und hält den 1-Zustand des Zwischenspeichers FF 2 aufrecht.

Nimmt also der Taktgeber 17 seinen einen Zustand ein, so blockiert das Tor 35 und trennt den Speicher FF 3 vom vorhergehenden 'Speicher, während das Tor 35 den Zwischenspeicher FF 2 in denjenigen Zustand "bringt oder diesen Zustand aufrecht erhält, den der Speicher FF 1 einnimmt. Ändert sich der Zustand des Taktgehers 17 d.h. nimmt dieser seinen dritten oder mittleren Zustand ein., so sprechen "beide Tore 34 und 35 nicht an, d.h. es ist keine Übertragung zwischen den verschiedenen Speichern möglich, "bis der Taktgeber gewisse Schwellwerte überschritten hat,wodurch dann die Tore 34 und 35 auf den zweiten Zustand des Taktgebers ansprechen, wobei das Tor 34 den Speicher FF 1 von den nachfolgenden Speichern trennt, während das Tor 35 den Speicher PP 3 in denjenigen Zustand bringt oder diesen Zustand aufrecht erhält, den der Zwischenspeicher FP 2 inne hat.

Die die Tore steuernde Energiequelle muß nicht unbedingt die Form eines Taktgebers haben, sondern sie muß lediglich eine wechselnde Spannung abgeben können, deren Amplitude gewisse Mindestwerte erreicht; diese Mindestwerte liegen im vorstehend beschriebenen Fall bei - 0,2 Volt. Innerhalb dieses angegebenen Bereichs, d.h. dem erwähnten dritten Zustand, sprechen die Tore 34 und 35

109883/1441

A 36 577 b -Vt-

Ta-Ia . ■■'.·■

28.6.1968 ' ·

nicht auf die Energiequelle bzw. den Taktgeber an. Nehmen die
Speicher FF 1 und J¹I? 2 den selben Zustand ein, so bleibt dieser bei ungefähr + 0,7 Volt erhalten. Befinden sich jedoch diese beiden Speicher in unterschiedlichen Zuständen, so springt der Zwischenspeicher FF 2 bei ungefähr +0,2 Volt in den entgegengesetzten Zustand. Nehmen die beiden Speicher FF 2 und FF 3 den selben Zustand ein, so bleiben diese Zustände bei ungefähr - 0,7 Volt
erhalten. Befindet sich jedoch der Zv/i sehe ns pe icher FF 2 im entgegengesetzten Zustand bezüglich des Speichers FF 3, so springt
der letztere bei ungefähr - 0,2 Volt in den entgegengesetzten
Zustand.

Das erfindungsgemäße Datenübertragungssystem wird daher entsprechend den beiden Extremzuständen der variablen Energiequelle gesteuert und bewirkt eine Übertragung einer binär verschlüsselten Information in zwei Schritten von einem in einen anderen Speicher, während das erfindungsgemäße System nicht auf den dritten Zustand der Energiequelle anspricht, wenn die letztere von einem in den
anderen ihrer beiden Extremzustände übergeht.

Das in Figur zwei gezeigte Ausführungsbeispiel funktioniert ähnlich wie dasjenige der Figur 1. Die Tore 34 und 35 weisen jedoch anstelle von Dioden Transistoren auf, bei denen jeweils Kollektor
und Basis unmittelbar miteinander verbunden sind. Dieses Ausführungsbeispiel eignet sich besonders für eine Ausführung in.

109883/144 1

— 16—

A 36 577 b

28.6.1968

einer integrierten Schaltung, da sämtliche Transistoren 1-6 und 18-21 identisch sind und gleichzeitig und auf die. gleiche Weise in einem einheitlichen Halbleiterwerkstoff hergestellt werden können. Ferner eignet sich das in Figur 2 gezeigte Ausführungsbeispiel besonders für solche Anwendungsformen mit niederer Geschwindigkeit, bei denen ein hohes H- erwünscht ist und bei denen in einer aus einem Stück bestehenden integrierten Schaltung im Dreifach-Diffusions-Ys'rfahren Schaltungselemente hergestellt v/erden, wie dies anhand der Figuren 4· und 5 noch erläutert werden wird.

Das in Figur 3 gezeigte Ausführungsbeispiel unterscheidet sich von denjenigen der Figuren 1 und 2 nur dadurch, daß anstelle der Transistoren 1 -6 und der Tore 34 und 35 Mehrfachemitter-Transistoren 22 - 27 Verwendung finden. Das Ausführungsbeispiel gemäß Figur 3 funktioniert in derselben Weise wie die Ausführungsbeispiele der Figuren 1 und 2, jedoch mit dem Unterschied, daß der Zwischenspeicher des Systems gemäß Figur 3 einen Zustand aufweist, der bezüglich des Zustands des Speichers FF 1 umgekehrt ist. Zur Erläuterung soll angenommen werden, daß sich der Speicher. FF 1 in seinem 1-Zustand befindet und der Taktgeber eine Spannung von + 1 Volt abgibt. Der Emitter 31 ist positiver als der Emitter 30. Nimmt man an, daß sich der Zwischenspeicher FF 2 in seinem 1-Zustand befindet ( der Transistor 24 leitet

1 098 83/ IUI

-17-

A 36 577 b

28.6.1968

dann, während der Transistor 25 sperrt ), so liegt der Kollek-. tor des Transistors 25 auf einem positiveren Potential als der Kollektor des Transistors 24, so daß der pn-übergang zwischen der Basis des Transistors 24 und dem Emitter 30 in !Durchlaßrichtung vorgespannt ist; dadurch sinkt die Kollektorspannung des Transistors 25 ab, so daß der Transistor 24 leitend .wird und der . a , Transistor 25 sperrt. Infolgedessen geht der Zwischenspeicher FF 2 in seinen 0-Zustand über, d.h. es besteht ein umgekehrter Zusammenhang -zwischen den Zuständen der Speicher FF 1 und FF 2. Gibt der Taktgeber 17 eine'Spannung von - 1 YoIt ab, so sperrt das von den Emittern 30 und 31 gebildete Tor, und der Emitter 33 wird negativer als der Emitter 32. Unabhängig davon, ob sich der Speicher FF 3 in seinem 1- oder seinem 0-Zustand befindet, wird er in den 1-Zustand übergeführt oder in diesem Zustand gehalten. ITimmt man nun an, daß sich der Speicher FF 3 in seinem 0-Zustand befindet, so liegt der Kollektor des Transistors 26 ™ auf einem positiveren Potential als der Kollektor des Transistors 27. Der pn-übergang zwischen der Basis des Transistors 27 und dem Emitter 33 ist in Durchlaßrichtung vorgespannt, während der pn-übergang zwischen der Basis des Transistors 26 und dem Emitter 32 in Sperrichtung vorgespannt ist. Infolgedessen nimmt die Kollektorspannung am Transistor 26 ab,und dieser Transistor wird leitend, während der Transistor 27 gesperrt wird. Der in Durchlaßrichtung vorgespannte pn-übergang zwischen der Basis des Transistors 27 und dem Emitter 33 erhöht den Strom im Tran-

109883/1U1

-18-

-1-er-

A 36 577 b

b-b

28.6.1968

sistor 26, der anfänglich gesperrt ist. Andererseits wird bei den Ausführungsbeispielen nach den Figuren 1 und 2 Strom von einem Transistor abgezogen, der leitet, um einen Speicher in den entgegengesetzten Zustand hinein auszusteuern.

■ Bei dem Ausführungsbeispiel gemäß Figur 3 wurde der Speicher FF3 in seinen 1-Zustand übergeführt, so daß sein Zustand nun dem ursprünglichen Zustand des Speichers FF 1 entspricht, aus dem die binär verschlüsselte Information übertragen worden war. Die einzig stattgefundene Umkehrung ging im Zwischenspeicher FF vonstatten.

Das in der Figur 3 gezeigte Ausführungsbeispiel eignet sich besonders für eine mikrominiaturisierte, integrierte Halbleiterschaltung, da die Mehrfachemitter-Transistoren 22 - 27 identisch sind und auf die gleiche Weise und gleichzeitig in einem monolithischen Halbleiterblock hergestellt werden können. Ferner eignet sich das Ausführungsbeispiel gemäß Figur 3 auch besonders für solche monolithischen, integrierten Schaltungen, die durch einfaches oder mehrfaches epitaxisches Aufwachsen hergestellt werden, wie später anhand der Figuren 6 und 7 noch erläutert werden wird.

Die Figur 4 zeigt eine Draufsicht auf eine integrierte Halblei-

109883/U41

-19-

A 36 577 b

28.6.1968

terschaltung aus einem Stück, die durch eine dreifache Diffusion hergestellt werden kann. Diese Schaltung umfaßt die Transistoren 1-4, die Widerstände 11 - 14 und das Tor 34, wie sie auch in Figur 2 dargestellt sind. Gemäß Fig. 4 enthält der Transistor 1 einen Kollektor 1 c, eine Basis 1 b und einen Smitter 1 e, die sämtlich durch Diffusionsverfahren erzeugt wurden; in gleicher " Weise hergestellt wurden ein Kollektor 2 c, eine Basis 2 b und" ein Emitter 2 e des Transistors 2, ein Kollektor 3c, eine' Basis

3 b und ein Emitter 3 e des Transistors 3, ein Kollektor 4c, eine Basis 4 b und ein Emitter 4 e des Transistors 4. Die Transistoren 18 und 19 des Tors 34 sind in den Kollektoren 3 c und

4 c der Transistoren 3 und 4 gebildet. Der Transistor 18 weist eine Kollektorζone 18c auf, die mit dem durch Diffusion erzeugten Kollektor 3 c einstückig und mit diesem im Halbleitermaterial durch eine ohmsche Verbindung verbunden ist. Die Basis 18 b des | Transistors 18 ist im Kollektor 3 c oder 18 c gebildet; mit 18 e ist die durch Diffusion gebildete Emitterzone des Transistors 18 bezeichnet. In gleicher Vieise ist der Transistor 19 in der durch Diffusion erzeugten Kollektorzone 4 c erzeugt worden. Andererseits umfaßt der Transistor 19 eine Kollektorzone 19 c, die mit dem Kollektor 4 c einstückig und im Halbleitermaterial mittels einer ohmschen Verbindung mit diesem Kollektor verbunden ist; die durch Diffusion gebildete Basis und der in gleicher V/eise hergestellte Emitter des Transistors 19 sind mit 19 b bzw. 19 e bezeichnet. Die Transistoren 1-4 und 18 und 19 bilden in dor gezeigten schaltung ein bit eines Schieberegisters.

1098.83/HA 1

A 36 577 b "³^"

28.6.1968

Die Figur 4 zeigt ferner Transistoren 34 und 35, die in den durch Diffusion erzeugten Kollektorzonen 1c und 2c gebildet wurden; die Transistoren 34 und 35 sind mit den Transistoren 18 und 19 identisch und bilden das Tor, das mit einem vornergehenfc den Zwischenspeicher des Schieberegisters gekoppelt ist, um den

■ Eingang des Speichers I¹F 1 zu steuern. Auch die Widerstände 11 -14 wurden durch Diffusion gebildet, und zwar gleichzeitig mit den Kollektorzonen, so daß ein Ende eines jeden Widerstands einstückig und ohmisch mit der Kollektorzone des zugehörigen Transistors verbunden ist".

Die monolithische, integrierte Halbleiterschaltung wird im bekannten Planarverfahren hergestellt, bei dem thermisch ein Oxydfilm auf einem p-leitenden Siliziumplättchen mit dem gewünschten spezifischen Widerstand dadurch erzeugt wird, daß man dieses Siliziumplättchen in einen Ofen bringt, erhitzt und ein Oxydationsmittel darüber hinweg leitet. Das erzeugte Siliziumdioxyd dient als Maske gegen die Verunreinigungen,die später in das Halbleiterplättchen eindiffundiert werden. Zu diesem Zweck werden im Oxydfilm Öffnungen erzeugt, um durch Eindiffundieren von Verunreinigungen die Isolationen, Widerstände und Transistoren zu erzeugen. Die Löcher sind so geformt und angeordnet, daß später die gewünschten Schaltungselemente entstehen,und zu diesem Zweck wird das bekannte Photolithographie-Verfahren herangezogen. Auch die Verbindungen und Anschlüsse zwischen den und an

109883/144, ^_{0 0R1G|NAL}

A 36 577 b

28.6.1968

die ·Schaltungselemente werden im Photolithographie-Verfahren hergestellt, wobei beispielsweise auf die Oxydschicht Aluminium aufgedampft wird, das ein solches Muster von Verbindungsleitungen bildet, um zusammen mit den Schaltungselementen die gewünschte Schaltung zu bilden. Dieses Muster enthält beispiels- ^ weise die Leiterstreifen 36, 37 usf., und wo sich Leitersteifen überkreuzen sollten, werden Tunnel oder Verbindungen in mehreren Ebenen gebildet, wie dies in der älteren Anmeldung ( amtl. AZ.... der Anmelderin beschrieben ist. Ein derartiger Tunnel ist bei 38 gezeigt, so daß der Leiterstreifen, der mit der Erde und dem Taktgeber 17 verbunden ist, denjenigen Tunnel überkreuzen kann, der im Halbleitermaterial die beiden Leiterstreifen untereinander verbindet, die durch +V gekennzeichnet sind; an diese Leiterstreifen ist die Kollektorvorspannung angelegt.

Der in Figur 5 gezeigte Schnitt durch das Ausführungsbeispiel · gemäß Figur 4 zeigt den Transistor 1 sowie den als Tor dienenden Transistor 34» der im Kollektorbereich des Transistors 1 gebildet ist. Der Transistor 1 umfaßt die η-leitende Kollektorzone 1c, die p-leitende Basiszone 1b und die η-leitende Emitterzone'! e. Der Tortransistor 34 ist identisch mit den Transistoren 18 und 19 und umfaßt die η-leitende Kollektorzone 1c, die p-leitende Basiszone 39 und die η-leitende Emitterzone 40. Auf dem pn-übergang zwischen den Zonen 1c und 39 ist ein Metallkontakt

10 9883/ 1U 1 .. -22-

1774A92

A -36 577 b

b-b

28.6.1968

36' niedergeschlagen worden und schließt diesen pn-übergang kurz, so daß Basis und Kollektor des Transistors 34 unmittelbar miteinander verbunden sind, wie dies die Fig. 2 bei den Transistoren 18 und 19 zeigt.

Die in Iig. 6 gezeigte Draufsicht auf eine monolithische, integrierte Halbleiterschaltung der Gattung mit einer einzigen, -epitaxie ch aufgewachsenen Schicht enthält die Mehrfachemitter-Transistoren 22 - 25 sowie die Widerstände 11 - 14, die auch die Fig. 3 zeigt. Die Schaltung umfaßt ein p-leitendens Siliziumplättchen, auf dem eine η-leitende Schicht auf einer Seite epitaxisch aufgewachsen ist. Die Mehrfachemitter-Transistoren 22 25 wurden mit Hilfe einer Siliziumoxydmaske, eines Diffusionsverfahrens und eines Photolithographie-Verfahrens hergestellt, und gleiches gilt für die Isolationen, Widerstände und die anderen Transistoren; der Transistor 22 setzt sich beispielsweise aus einer η-leitenden Kollektorζone 41, die in der epitaxisch aufgewachsenen Schicht gebildet wurde, einer durch Diffusion erzeugten, p-leitenden Basiszone 42 und mehrere durch Diffusion erzeugte Emitter 28 und 43 zusammen. Der eindiffundierte Emitter 43 ist ohmisch mit dem Emitter 44 des Transistors 23 und über einen Metallstreifen 52 mit der Masse verbunden. Der v/eitere Emitter 28 des Transistors 22 würde mit einer vorangehenden Stufe des Schieberegisters verbunden sein. Die Widerstände 11 - 14

1 09883/1U1 -23-

A 36 577 13
To-Ia ■
28.6.1968

wurden ebenfalls durch Diffusion'gebildet und sind jeweils mit einem Ende mit einem der Kollektoren der Transistoren 22 - 25 mittels Metellstreifen 53 verbunden. Die in Pig. 6 dargestellten Schaltungselemente sind mittels eines Musters von Leitern miteinander so verbunden, daß die gewünschte Schaltung entsteht; dieses Muster wird von Leiterstreifen gebildet, die über dem ä Siliziumoxydfilm liegen, und wo die metallischen Streifen ein- . ander überkreuzen sollten, verlaufen diese Streifen in verschiedenen Ebenen, wie dies in der erwähnten älteren Anmeldung der Anmelderin beschrieben ist. So zeigt die Zeichnung, daß sich Metallstreifen 53 gegenseitig überkreuzen, beispielsweise im Bereich der Streifen 53, &i-^e &i-^e Basis eines Transistors mit einem Widerstand verbinden. Metallstreifen 54 sind zu diesem Zweck in einer ersten Ebene verlegt, während die Metallstreifen 53 in einer höheren, zweiten Ebene verlaufen.

Der in Pig. 7 gezeigte Schnitt durch die Schaltung gemäß Pig. 6 stellt ein Halbleiterplättchen 45 aus p-leitendem Silizium dar. Mit 41 * ist eine η-leitende epitaxiale Schicht bezeichnet, die auf der Oberfläche des Plättchens 45 abgelagert wurde; mit 47 sind die p+ Isolationsdiffusionsbereiche bezeichnet, die dadurch hergestellt wurden, daß man eine zu einer p-Leitung führende Verunreinigung durch die η-leitende epitaxiale Schicht hindurch diffundieren ließ, um η-leitende Inseln 41 zu erzeugen, in denen die Schaltungselemente gebildet werden. Mit 50 ist die p-lei-

109883/ 1U1 ■ ■'

-24-

A 36 577 b -34-

28.6.1968

tende, durch Diffusion erzeugte" Basiszone des Transistors 22 "bezeichnet, die in der epitaxialen Schicht 41' erzeugt wurde, welch letztere eine Kollektorzone bildet. Mit 28 und 43 sind Mehrfachemitterzonen bezeichnet, die η-leitend sind und durch Diffusionsverfahren hergestellt wurden. Unter der Kollektorzone 51 liegt eine n+ Zone, die durch Diffusion erzeugt wurde und für einen niedereren Kollektorsättigungswiderstand sorgt, wie dies in der US. Patentschrift 3211 972 beschrieben ist.

1 09 8 8 37 1U1

Claims

A 36 577 b
b - 15.8
28.6.1968

Patentansprüche

1. Datenübertragungssystem zum übertragen einer binär verschlüsselten Information von einer ersten in eine zweite Speichereinheit in aufeinanderfolgenden Schritten, dadurch gekennzeichnet, daß .eine auf ein Signal einer variablen Energiequelle ansprechende Zwischenspeichereinheit sowie eine ebenfalls von dieser Energiequelle gesteuerte Torschaltung vorgesehen sind, wobei durch die letztere in einem ersten Zustand der Energiequelle die Verbindung zwischen erster ™

Speichereinheit und Zwischenspeichereinheit zur übertragung der Information geschlossen und die Verbindung zur zweiten Speichereinheit blockiert ist sowie in einem zweiten Zustand der Energiequelle die Verbindung zwischen Zwischenspeichereinheit und zweiter Speichereinheit geschlossen und diejenige zwischen erster Speichereinheit und Zwischenspeichereinheit blockiert ist, und daß die Torschaltung beim übergang der Energiequelle von einem in den anderen Zustand nicht steuerbar ist.

109883/1U1 - 2 -

A 36 577 b
b - 138
28.6.1968

Afc

2. System nach Anspruch l_s dadurch gekennzeichnet, daß die Torschaltung zwischen erster Speichereinheit und Zwischenspeichereinheit ein erstes asymmetrisch leitendes Tor und zwischen der Zwischenspeichereinheit und der zweiten Speichereinheit ein zweites derartiges Tor aufweist.

3. System nach Anspruch 1, dadurch gekennzeichnet, daß die erste Speichereinheit einen ersten und einen zweiten

Transistor aufweist und der Kollektor des ersten direkt mit der Basis des zweiten Transistors, der Kollektor des zweiten direkt mit der Basis des ersten Transistors und die Emitter beider Transistoren miteinander verbunden sind, und daß die Zwischenspeichereinheit einen dritten und einen vierten Transistor aufweist und der Kollektor des dritten direkt mit der Basis des vierten Transistors, der Kollektor des vierten direkt mit der Basis des dritten Transistors und

die Emitter b.eider Transistoren mit der variablen Energiequelle verbunden sind; und daß schließlich die zweite Speichereinheit einen fünften und einen sechsten Transistor

enthält und der Kollektor des fünften unmittelbar mit der Basis des sechsten Transistors, der Kollektor ,des sechsten

109883/U41

A 36 577 b

b - 138

28.6.1968 ' -^-

unmittelbar mit der Basis des fünften Transistors und die Emitter beider Transistoren miteinander verbunden sind, ύ und daß an die Kollektoren aller Transistoren eine Vorspannung angeschlossen ist.

h. System nach Anspruch 3* dadurch gekennzeichnet, daß die Torschaltung jeweils eine Diode zwischen den Kollektoren des ersten und dritten, des zweiten und vierten, des dritten und fünften sowie des vierten und fünften Transistors aufweist.

5. System nach Anspruch 2, dadurch gekennzeichnet, daß jedes der.beiden Tore einen Transistor umfaßt, dessen Basis unmittelbar mit seinem Kollektor verbunden ist.

6. System nach Anspruch 1, dadurch gekennzeichnet, daß die Zwischenspeichereinheit und die zweite Speichereinheit

jeweils einen Mehrfachemitter-Transistor aufweisen, und daß in die Torschaltung mindestens eine Emitter-Elektrode der Mehrfachemitter-Transistoren einbezogen ist.

10.9883/UA 1

A 36 577 b

b - 138 _-Jf _

28.6.1968

7. System nach Anspruch 1, dadurch "gekennzeichnet, daß alle drei

Speichereinheiten sowie die Torschaltung jeweils einen in einem Halbleiterplättchen durch dreifache Diffusion hergestellten Transistor aufweisen, und daß Basis und Emitter des Transistors der Torschaltung miteinander verbunden sind.

8. System nach Anspruch 7» dadurch gekennzeichnet, daß das Halbleiterplättchen einen halb-leitenden Träger eines ersten Leitfähigkeitstyps sowie hierauf eine epitaxiale Schicht entgegengesetzten Leitfähigkeitstyps aufweist, und daß die

zweite Speichereinheit sowie die Zwischenspeichereinheit jeweils einen durch zweifache Diffusion in der epitaxialen Schicht erzeugten Mehrfachemitter-Transistor aufweisen, von denen jeweils eine Emitter-Elektrode in die Torschaltung

einbezogen ist.

109883 /1U1