DE2929148A1 - Flankengetriggertes flipflop - Google Patents

Flankengetriggertes flipflop

Info

Publication number
DE2929148A1
DE2929148A1 DE19792929148 DE2929148A DE2929148A1 DE 2929148 A1 DE2929148 A1 DE 2929148A1 DE 19792929148 DE19792929148 DE 19792929148 DE 2929148 A DE2929148 A DE 2929148A DE 2929148 A1 DE2929148 A1 DE 2929148A1
Authority
DE
Germany
Prior art keywords
flop
flip
transistor
trigger circuit
clocked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19792929148
Other languages
English (en)
Other versions
DE2929148C2 (de
Inventor
Eric Hing-Kwan Lai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2929148A1 publication Critical patent/DE2929148A1/de
Application granted granted Critical
Publication of DE2929148C2 publication Critical patent/DE2929148C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit
    • H03K3/356026—Bistable circuits using additional transistors in the input circuit with synchronous operation

Description

1.6.1979 1 PHA 1037
Flankengetriggertes Flipflop·
Die Erfindung bezieht sich auf
Flankengetriggerte Flipflops und insbesondere auf eine Schaltung zum Integrieren mehrerer getakteter Funktionen in einem einzigen Flipflop, für die normalerweise mehrere Flipflops erforderlich wären.
Bei logischen Entwürfen ist es
für viele Flipflops notwendig, dass die Setz- und/oder Rücksetzfunktionen von verschiedenen Taktsi^nalen getriggert werden. Dies wird auf bekannte Veise dadurcl erreicht, dass die einzelnen Flipflops für jede Funktion gesetzt und rückgesetzt und dann all diese Flipflopausgihxge zu einem einzigen Flipflop zusammengebaut werden. Dav.u werden eine komplizierte Schaltung und eine grosse Schaltungsoberfläche benötigt«
15
Die obengenannten Nachteile
werden durch Anwendung der erheblich vereinfachten Schaltung nach der Erfindung vermieden. Nach der Erfindung wird ein einziges Flipflop mit einer Schaltung integriert, mit deren Hilfe das einzige Flipflop von jeder einer Anzahl einzelner
20
getakteter Funktionen getriggert werden kanu, ohne dass sich diese gegenseitig stören.
Ein Flipflop ist in einer
Schaltung angebracht, die Triggerschaltungsmittel zur Steuerung des Flipflops enthält, die mit einem Takteingang
030007/0729
ORIGINAL INSPECTED
'.-....; 2929U8
1.6.1979 ' ' Z Ί ' " ΡΗ& 1037
und mit mindestens einem Setz- und/oder einem Rücksetzeingang versehen sind. So werden die Triggerschaltungsmittel mit entweder einem Setzeingang und einem Takteingang oder einem Rücksetzeingang und einem Takteingang oder sowohl . einem Setz- als auch einem Rücksetzeingang und einem Takteingang versehen sein. Die Triggerschaltungsmittel sind auf derartige Weise mit dem Flipflop.gekoppelt, dass, wenn ein Setzsignal dem Setzeingang zugeführt wird, das Flipflop" beim Erscheinen eines ersten Niedrig-Hoch-Über- «Q gangs im logischen Pegel eines dem Takteingang zugeführten Taktsignals in den einen Zustand gesetzt wird, während, wenn dem Rücksetzeingang ein Rücksetzsignal zugeführt wird, das Flipflop durch das Auftreten eines zweiten Niedrig-Hoch-Ubergangs im logischen Pegel dieses Taktsignals in den J5 entgegengesetzten Zustand gesetzt wird. Weiter sind Mittel vorhanden, die zwischen dem Flipflop und den Triggerschaltnngsmitteln eingeschaltet sind, um die Triggerschaltungsmittel zeitweilig während der Zeitperiode zwischen zwei aufeinanderfolgenden Niedrig-Hoch-Übergängen im logischen Pegel desselben Taktsignals von dem Flipflop abzuschalten, wodurch das Flipflop während der letzteren Zeitperiode dadurch gesteuert werden kann, dass andere Triggerschaltungsmittel mit dem Flipflop gekoppelt werden.
Eine Ausführungsform der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigen:
Fig. 1 ein Schaltbild eines
flankengetriggerten Flipflops nach der Erfindung, das sich dazu eignet, von mehreren getakteten Funktionen getriggert zu werden, und
Fig. 2 ein Zeitdiagramm der Signalformen für die Schaltung nach der Erfindung,
In Fig. 1 sind der Einfachkeithalber nur zwei getaktete Funktionen angegeben. Die erste Funktion ist die Setz- und Rücksetzfunktion S1 bzw, R-, die von komplementären Takteingängen J2L bzw, £?.. getaktet wird. Die zweite Funktion isb die Setz- und RücksetzfunkfcLon S„ bzw, R^, die von den komplementären Takteingängen 0„ bx;w.
030007/0729
2929 HB
1.6.1979 X PHS. 1037
^2 getaktet wird. Die gezeigte Schaltung ist mit Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs) ausgeführt. Auf diese Weise bilden die Transistoren Q1, Q2, Q„, Qr eine kreuzgekoppelte Verriegelungsschaltung oder Flipflopschaltung. Ein erster Belastungstransistor Q1 ist mit einem ersten Stauertransistor Qr, in Reihe geschaltet und ein zweiter Belastungstransistor Q2 ist mit einem zweiten Steuertransistor Qr in Reihe geschaltet. Die Source-Elektroden der Steuertransistoren Q„ und Qk liegen zusammen an Erde. Die Drain-Elektroden der Belastungstransis.toren Q1 und Q„ liegen zusammen an einer positiven Speisespannung V .
Die Gate-Elektrode des ersten
Steuertransistors Q„ liegt an der Gate-Elektrode des zweiten Belastungstransistors Q? und an einem gemeinsamen Ausgangsknotenpunkt F. Die Drain-Elektrode des zweiten Steuertransistors Qk und die Source-Elektrode des zweiten Belastungstransistors Q_ sind ebenfalls mit dem Ausgangsknotenpunkt F verbunden.
Die Gate-Elektrode des zweiten Steuertransistors Q^ liegt an der Gt fce-Elektrode des ersten Belastungstransistors Q1 und an einem zweiten gemeinsamen Ausgangsknotenpunkt oder komplementären Ausgangsknotenpunkt F. Die Drain-Elektrode dos ersten Steuertransistors Q„ und die Source-Elektrode des ersten Belastungstransistors Q1 liegen ebenfalls an dem komplementären Ausgangsknotenpunkt F.
In der Zeichnung gibt das
Dreieck neben jedem der Belastungstransistoren Q1 und Q„ ^Q an, dass diese Transistoren Q1 und Q- vom Verarmungstyp sind. Alle anderen Transistoren sind vom Anreicherungstyp. Das Flipflop und die zugehörigen Triggerschaltungsmittel sind vorzugsweise gemäss der bewährten "n-channel Silicon gate depletion load MOS"-Technologie ausgeführt.
In der Zeichnung sind zwei
Triggerschaltungen mit den Ausgangsknotenpunkten F bis F des Flipflops gekoppelt. Eine der Triggerschaltungen
030007/0729
ORIGINAL INSPECTED
. . .... . 2929U8
1.6.1979 £' · - pHjA ^0Jj
dient zum Setzen des Flipflops und die andere Schaltung zum Rücksetzen des Flipflops. Die Setz-Triggerschaltung is mit dem komplementären Ausgangsknotenpunkt F gekoppelt und enthält zwei in Reihe geschaltete Steuertransistoren Q-io vai1^ ίιο· Ein Steuertransistor Q10 empfängt ein Eingangstaktsignal 0^ an seiner Gate-Elektrode und liegt mit einer Drain-Elektrode an dem komplementären Ausgangsknotenpunkt F und mit seiner Source-Elektrode an der Drain-Elektrode des anderen Steuertransistors Q1O* Der letztere Transistor1 Q1 „ weist eine geerdete Source-Elektrode auf und liegt mit seiner Gate-Elektrode an einem Speicherknotenpunkt N11 zusammen mit der Source-Elektrode eines Durchlasstransistors Q11* Der Durchlasstransistor Q11 empfängt ein Setzsignal S1 an seiner Drain-Elektrode und ein komplementäres Taktsignal |L an seiner Gate-Elektrode.
Nach einem wichtigen Merkmal der
Erfindung sind zwei in Reihe geschaltete Transistoren Q1- und Q1/- mit dem Speicherknotenpunkt N11 gekoppelt und dienen dazu, das Potential an diesem Speicherknotenpunkt N11 abzuführen, wodurch die Setz-Triggerschaltung zeitweilig während der Zeitperiode zwischen zwei aufeinanderfolgenden Niedrig-Hoch-Übergängen im logischen Pegel des ersten Takt signals J2L von dem Flipflop abgeschaltet wird, wodurch das Flipflop vonverschiedenen getakteten Funktionen, wie der Funktion S2,R? gesteuert werden kann, die von 0„ bzw. $L getaktet wird. Der Speicherknotenpunkt N1- wird dadurch entladen, dass der hohe Pegel am Ausgangsknotenpunkt F auf die Gate-Elektrode des Transistors Q1- rückgekoppelt wird, während das Taktsignal 0Λ der Gate-Elektrode des Transistors Q1^ zugeführt wird.
Die Rücksetz-Triggerschaltung
ist mit dem Knoten-punkt F gekoppelt und enthält zwei in Reihe geschaltete Steuertransistoren Qig und Q^· Der eine Steuertransistor Q1 ~ empfangt das Eingangstaktsignal 0Λ
an seiner Gate-Elektrode und liegt mit seiner Drain-Elektrode an dem Ausgangsknotenpunkt F und mit seiner Source-Elektrode an der Drain-Elektrode des anderen Steuer-
030007/0729
1.6.1979 ? λθ PHA 1037
transistors Q1J,* Der letztere Transistor Q1^, liegt mit seiner Source-Elektrode an Erde und ist mit seiner Gate-Elektrode an einen Speicherknotenpunkt N12
zusammen mit der Source-Elektrode eines Durchlasstransis--5
tors Q12 angeschlossen. Der Durchlasstränsistor Q2 empfängt ein Rü'cksetzsignal R1 an seiner Drain-Elektrode und das komplementäre Taktsignal Q1 an seiner Gate-Elektrode.
Zwei Transistoren Qir, und Q1Q
■ 17 18
sind in Reihe mit dem Speicherknotenpunkt N12 geschaltet, wodurch der Knotenpunkt N12 dadurch entladen werden kann, dass der hohe Pegel am komplementären Ausgangsknoten— punkt F auf die Gate-Elektrode des Transistors Q1-rückgekoppelt wird, während das Taktsignal 0- an die · Gate-Elektrode des Transistors Q1O angelegt wird.
Auf ähnliche Weise enthält eine
zweite getaktete Funktion S2,R2, die von 0„ bzwijL -getaktet wird, Setz- und Rücksetz- Triggerschaltungen, die mit den obenbeschriebenen Triggerschaltungen identisch sind. Die Setz-Triggerschaltung enthält die Transistoren Q20* Q?1* Q2„, Qpe» Q26 ^1*1 ^e Rücksetz-Triggerschaltung enthält die Transistoren Q2-, Q22, Q2^» Q2y und Q2g·
Die Wirkung wird nun an Hand
der in Fig. 2 dargestellten Signalformen beschrieben. Zunächst wird angenommen, dass der AusgangsKnotenpunkt F niedrig und der Ausgangsknotenpunkt F hoch ist, während das Taktsignal 0Λ niedrig und das Taktsignal Q1 hoch ist,, Wenn S1 hoch wird, wird der hohe Pegel vom Durchlasstransistor Q11 an den Speicherknotenpunkt NV1 weitergeleitet, wobei dieser Durchlasstransistor vom hohen logischen Pegel von ^1 in den leitenden Zustand gesteuert wird. Der hohe Pegel am Speicherknotenpunkt N11 bringt den Transistor Q1- in den leitenden Zustand, aber _5 der Transistor Q10 wird im gesperrten Zustand gehalten, dadurch, dass 0* niedrig ist, wodurch F. hoch bleibt.
Wenn der Ausgangsknotenpunkt F hoch und der Ausgangsknotenpunkt F niedrig ist, ist der
030007/0729
ORIGINAL INSPECTED
. . . 2929U8
1.6.1979 - y::'.'' PHa. 1037
Ah
Transistor Q^ leitend und ist der Transistor Q„ gesperrt.
Obenstehendes stellt den Zustand zum Zeitpunkt T in Fig. 2 dar.
F wird hoch und F niedrig bleiben, bis das erste Taktsignal #L hoch wird zum Zeitpunkt T1 in Fig. 2. Wenn j2L hoch wird oder wenn mit anderen Worten ^L einen Niedrig-Hoch-Ubergang« erfährt, wird der Transistor Q10 in der Setz-Triggerschaltung in den leitenden Zustand gebracht. Das Komplement des Takt-Signals, d.h. ^1, wird niedrig und sperrt den Transistor Q11 und der hohe Pegel, der am Speicherknotenpunkt N11 vorhanden war gerade bevor ^1 niedrig wurde, wird am Speicherknoteiipunkt N11 festgehalten. Der komplementäre Ausgangsknotenpunkt F wird niedrig dadurch, dass die beiden Transistoren Q _ und Q1 leitend sind. Der Flipflop-Transistor Q^ sperrt, wodurch der Ausgangsknotenpunkt F aufgeladen 1 wird, während durch die Rückkopplungswirkung der Flipf3op-Transistor Q„ in den leitenden Zustand gesteuert wird.
Das Flipflop wird also gesetzt, wenn der Ausgangsknotenpunkt F hoch und der komplementäre Ausgangsknotenpunkt F niedrig ist. Da der Ausgangs— knotenpunkt F mit der Gate-Elektrode des Transistors Q1_ verbunden ist, wird der Pegel, der am Ausgangsknotenpunkt F erscheint, wenn sich das Flipflop in dem gesetzten Zustand befindet, an der Gate-Elektrode des Transistors Q1 ς erscheinen, wodurch dieser Transistor in den leitenden Zustand gebracht wird und einen Entladungsweg für den hohen Pegel am Speicherknotenpunkt N11 über den Transistor Q1^ bildet, der leitend gemacht wurde, als das Taktsignal ^L hoch wurde. Wenn der Speicherknotenpunkt N11 niedrig wird, wird der Transistor Q1- gesperrt, wodur-ch die Setzr-Triggerschaltung wenigstens zeitweilig von dem Flipflop abgeschaltet wird.
Solange das erste Taktsignal pL hoch bleibt oder niedrig
wird und 1 iedrig bleibt, wird das Flipflop nicht von der ersten Taktfunktion beeinflusst. Das Flipflop wird sich also bis zu einem Zeitpunkt, zu dem das erste Taktsignal 0~
030007/0729
1.6.1979 " 7 raa 1037
wieder einen Niedrig-Hoch-Übergang erfährt, in einem Zustand befinden, in dem dieses Flipflop von anderen getakteten Funktionen getriggert werden kann, ohne dass sie dabei von der ersten getakteten Funktion beeinflusst werden. Nun wird eine zweite getaktete Funktion beschrieben, und zwar die Funktion mit dem Setzsignal S2 und dem Rücksetzsignal R„, die von den komplementären Taktsignalen 0 bzw, ^p getaktet werden. Zum Zeitpunkt T„ in Fig. 2 ist z.B. ftp niedrig und ist sein Komplement ^2 hoch, während die Rücksetz-Triggerschaltung der zweiten getakteten Funktion dadurch erregt wird, dass Rp hoch und £„ niedrig wird. Wenn R_ hoch wird, wird der hohe logische Pegel an den Speicherknotenpunkt N„2 über den Durchlasstransistor Q22 weitergeleitet, der dadurch leitend gemacht ist, dass J3p hoch ist. Der Transistor Q2I1 wird leitend, aber weil 0~ niedrig ist, sperrt der Transistor Q„g und bleibt der Ausgangsknotenpunkt F hoch. Da F niedrig ist, wird der Transistor Q27 ausGerhalb des leitenden Zustandes gebracht, gleich wie der Transistor Q?o, weil 0^ niedrig ist.
2^ Die obenbeschriobenen Bedingungen bleiben bis zum Zeitpunkt T,, erhalten, zu dem das zweite Taktsignal 0„ hoch wird. Zu diesem Zeitpunkt wird der Transistor Q Q, gleich wie der Transistor Qpo> leitend. Da beide Transistoren Q2„ und Q . leitend sind, wird der Ausgangsknotenpunkt F niedrig und der komplementäre Ausgangsknotenpunkt F hoch. Der Transistor Q„~ wird leitend, wenn F hoch wird, wobei der hohe Pegel am Epeicherknotenpunkt N„2 über die leitenden Transistoren Q?7 und Q_o abgeführt wird. ¥enn der Knotenpunkt N„P niedrig wird, sperrt der Transistor Q^ und wird die zweite Triggerschaltung zeitweilig von dem Flipflop abgeschaltet bis zu dem Zeitpunkt, zu dem das zweite Taktsignal 0„ seinen nächsten Niedrig-Hoch-Ubergang erfährt. Bevor dies erfolgt, kann jedoch das Flipflop von einer anderen getakteten Funktion getriggert werden, ohne dass diese dabei von der zweiten getakteten Funktion gestört wird.
So ist z.B. die folgende ge-
030007/0729
ORIGINAL INSPECTED
- . . 2929U8
1.6.1979 ~~9r' " PH*· 1037
Kb
taktete Funktion eine Setzfunktion, die von dem zweiten Taktsignal 0„ getaktet wird. Zum Zeitpunkt T^ wird 02 niediig und sein Komplement j? " wird hoch. Die Transistoren Q2Q und 0 „ werden gesperrt und die logischen Pegel, die an den Ausgangsknotenpunkten F und F auftreten, bleiben unverändert. Der Zustand des Flipflops ändert sich nicht.
Zum Zeitpunkt T- wird das
Setzsignal S„ hoch und das Rücksetzsignal R„ niedrig. Wenn S2 hoch wird und jl?2 noch hoch ist, wird der hohe Pegel von S„ über den Durchlasstransistor Q21 auf den Speicherknotenpunkt N21 übertragen, wodurch der Transistor Q2„ leitend gemacht und die Triggerschaltung somit in einen Zustand gebracht wird, in dem sie von dem nächsten Fiedrig-Hoch-übergang im Zweiten Taktsignal 0„ getriggert werden kann.
Zum Zeitpunkt Tg wird 0~ hoch,
wodurch der Transistor Q20 leitend wird. Der hohe Pegel, der dann am Ausgangsknotenpunkt F erscheint, wird über die Transistoren Q„o und Q„„ abgeführt, wodurch der Knotenpunkt F ebenfalls niedrig und der Knotenpunkt F hoch wird. Der hohe Pegel am Speicherknotenpunkt Np1 wirdiüber die Transistoren Q^i. und Q?z- abgeführt, die von dem hohen Pegel, der von dem Ausgangsknotenpunkt F auf den Transistor Q2_ rückgekoppelt ist,bzw. von dem hohen Pegel des Taktsignals 0 , der an den Transistor Q2^ angelegt wird, in den leitenden Zustand gebracht werden. Wenn der SpeicherknotenpunJkt N21 niedrig wird, sperrt der Transistor Q„„, wodurch die zweite getaktete Funktion von dem Flipflop abgeschaltet 'vird, bis der nächste Niedrig-Hoch-übergang im zweiten Taktsignal 02 auftritt.
030007/0729
-AH-
Leerseite

Claims (1)

2928148
1.6.1979 1 PHÄ. 1037
PATENTANSPRUECHE:
1. · Getriggertes Flipflop, das mit
mehreren getakteten Funktionen arbeiten kann, dadurch gekennzeichnet, dass es enthält:
a)'ein Flipflop,
b) Triggex-schaltungsmittel zur Steuerung des genannten Flipflops, die mit einem Takteingang und mindestens einem Setz- und/oder einem Rücksetzeingang versehen und mit dem genannten Flipf-Lop derart gekoppelt sind, dass beim Anlegen eines Setzsignals an den genannten Setzeingang das Vorhandensein eines ersten Niedrig-Hoch-Übergangs im logischen Pegel des dem genannten Takteingang zugeführten Taktsignals das Flipflop in den einen Zustand gesetzt werden wird, während beim Auftreten eines Rücksetzsignals am genannten Rücksetzeingang durch das Auftreten eines zweiten Niedrig-Hoch Übergangs im logischen Pegel des genannten Taktsignals dieses Flipflop in einen anderen Zustand gesetzt wird, der dem genannten einen Zustand entgegengesetzt ist, und c) Mittel, die zwischen dem genannten Flipflop und den genannten Triggerschaltungsmitteln eingeschaltet sind, um das genannte t?lipflop zeitweilig von den genannten Triggerschaltung smitteln während des Zeitintervalls zwischen zwei aufeinanderfolgenden Niedrig-Hoch-Übergangen im genannten Taktsignal abzuschalten, wodurch das genannte Flipflop während dieses Zeitintervalls dadurch gesteuert werden
030007/0729
1.6.1979 -- 2
kann, dass andere Triggerschaltungsmittel mit dem genannten Flipflop gekoppelt werden.
2. Getriggertes Flipflop nach Anspruch 1, dadurch gekennzeichnet, dass das genannte Flipflop zwei komplementäre Ausgangsknotenpunkte besitzt, und dass die genannten Triggerschaltungsmittel eine erste an einen der genannten Ausgangsknotenpunkte angeschlossene Triggerschaltung zum Setzen des genannten Flipflops und eine zweite an den anderen genannten Aus-
W gangsknotenpunkt angeschlossene Triggerschaltung zum Zurücksetzen des genannten Flipflops enthalten.
3. Getriggertes Flipflop nach Anspruch 2, dadurch gekennzeichnet, dass die genannte erste Triggerschaltung.einen ersten Transistor, der auf
^ das genannte Taktsignal anspricht, und einen zweiten mit dem genannten ersten Transistor in Reihe geschalteten Transistor enthält, der auf das genannte Seiζsignal anspricht, und dass die unter c) genannten Mittel Transistorschaltmittel enthalten die auf den logischen Pegel an dem
2" genannten anderen der genannten Ausgangsknotenpunkte derart ansprechen, dass der genannte zweite Transistor ausser Betrieb gesetzt wird, nachdem das genannte Flipflop in seinen Setzzustand gebracht ist.
4. Getriggertes Flipflop nach Anspruch 3, dadurch gekennzeichnet, dass die genannte zweite Triggerschaltung einen dritten Transistor, der auf das genannte Taktsignal anspricht, und einen vierten mit dem genannten dritten Transistor in Reihe geschalteten Transistor enthält, der auf das genannte Rücksetzsignal ^ anspricht, und dass die unter c) genannten"Mlttel Transistorschaltmittel enthalten, die auf den logischen Pegel an dem genannten Ausgangsknolenpunkt derart ansprechen, dass der genannte vierte Transistor ausser Botrieb gesetzt wird, nachdem das genannte Flipflop in seinen Rücksetz
zustand gebracht ist.
5« Getriggertes Flipflop nach
Anspruch 2, dadurch gekennzeichnet, dass die genannte erste
030007/07 29
ORIGINAL INSPECTED
1.6,1979 3 PHA 1037
Triggersciialtung einen ersten MOS-Transistor, der mit seiner DraLn-Elektrode an dem genannten ersten Ausgangsknotenpunkt liegt und mit einer Gate-Elektrode an das genannte Taktsignal angeschlossen ist, einen zweiten MOS-Transistor, der mit der Source-Elektrode des genannten ersten MOS-Transistors in Reihe geschaltet ist, einen MOS-Durchlasstransistor mit einer Drain-Elektrode zum Empfangen des genannten Setzsignals und einer Source-Elektrode, die an der Gate-Elektrode des genannten zweiten MOS-Transistors
an einem gemeinsamen Speicherknotenpunkt liegt, und zwei in Reihe geschaltete MOS-Entladungstransistoren enthält die mit dem genannten gemeinsamen Speicherknotenpunkt verbunden sind, um den logischen Pegel am genannten gemeinsamen Speicherknotenpunkt abzuführen, nachdem das genannte
Flipflop in seinen Setzzustand gebracht ist, wobei einer
der genanaten MOS-Draintransistoren mit seiner Gate-Elektrode an dem anderen der genannten Ausgangsknotenpunkte liegt und der andere der genannten MOS-Draintransistoren mit seiner Gate-Elektrode an das genannte Takt-20
signal an,jeschlossen ist.
6, Getriggertes Flipflop nach
Anspruch 1, dadurch gekennzeichnet, dass eine Anzahl derartiger Triggerschaltungsmittel vorgesehen sind, die
gemeinsam mit dem genannten Flipflop gekoppelt und zuein-25
ander parallelgeschaltet sind, wobei jedes der genannten Triggerschaltungsmittel auf ein anderes Takteingangssignal anspricht.
7· Flankengetriggertes Flipflop,
das mit mehreren getakteten Funktionen arbeiten kann, 30
dadurch gekennzeichnet, dass es.enthalt:
a) ein Flipflop mit einem ersten und einem zweiten komplementäien Ausgangsknotenpunkt,
b) eine /azahl getakteter Funktionen, die zusammen mit
dem ^fenar uten Flipflop mit den genannten Ausgangsknotenpunk-35
ten gekoppelt und zueinander parallelgeschaltet sind, wobei jetie der genannten getakteten Funktionen Triggez1-schaltun^smittel enthält, mit deren Hilfe die genannten
030007/0729
1.6.1979 4 PH*. 1037
Flipflops unabhängig von den anderen getakteten Funktionen gesteuert werden und die mit einem Takteingang und mindestens einem Setzeingang und/oder einem Rücksetzeingang versehen sind, wobei jedes der Triggerschaltungsmittel 5
mit dem genannten Flipflop derart gekoppelt ist, dass, wenn dem Setzeingang ein Setzsignal eines der gewählten Triggerschaltungsmittel zugeführt wird, durch das Auftreten eines ersten Niedrig-Hoch-Übergangs im
logischen Pegel eines dem Takt eingang der genannten ge*eähl-10
ten Triggerschaltungsmittel zugeführten Taktsigmils das
Flipflop in den einen Zustand gesetzt wird, während, wenn ein Rücksetzsignal dem Rücksetzeingang der gewählten Triggerschaltungsmittel zugeführt wird, durch das Auftreten eines zweiten Niedrig-Hoch-Ubergangs im logischen Pe-15
gel des genannten Takt signals de.s genannte Flipflop in einen anderen dem genannten einen Zustand entgegengesetzten Zustand gebracht wifd, und
c) Mittel, die zu jeder der genannten getakteten
Funktionen gehören und zwischen dem genannten Flipflop und 20
den Triggerschaltungsmitteln jeder getakteten Funktion eingeschaltet sind, um das genannte Flipflop zeitweilig während des Zeitintervalls zwischen zwei aufeinanderfolgenden Niedrig-Hoch-Ubergängen desselber Taktsignals
für eine bestimmte getaktete Funktion von der jeweiligen 25
getakteten Funktion abzuschalten, wodurch während des genannten Zeitintervalls, wenn dadurch die genannte bestimmte Taktfunktion zeitweilig abgeschaltet wird, das Flipflop von einem Niedrig-Hoch-Übergang in dem logischen
Pegel des Taktsignals einer anderen der genannten getakte-30
ten Funktionen gesteuert werden, kann.
8. Flankengetriggertes Flipflop
nach Anspruch 7» dadurch gekennzeichnet, dass die genannten Triggerschaltungsmittel und das genannte Flipflop
mit MOS-Transistoren integriert sind. 35
9· Flankengetriggertes Flipflop
nach Anspruch 8, dadurch gekennzeichnet, dass die genannten ·
030007/072 9
ORIGINAL INSPECTED
1.6.1979 ' 5 PHÄ. 1037
Triggerschaltungsmittel und das genannte Flipflop mit einer "n-channel silicon gate depletion load MOS transistor"-Schaltung integriert sind.
030007/0
DE2929148A 1978-08-07 1979-07-19 Flankengetriggertes Flipflop Expired DE2929148C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/931,596 US4224533A (en) 1978-08-07 1978-08-07 Edge triggered flip flop with multiple clocked functions

Publications (2)

Publication Number Publication Date
DE2929148A1 true DE2929148A1 (de) 1980-02-14
DE2929148C2 DE2929148C2 (de) 1981-12-10

Family

ID=25461036

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2929148A Expired DE2929148C2 (de) 1978-08-07 1979-07-19 Flankengetriggertes Flipflop

Country Status (7)

Country Link
US (1) US4224533A (de)
JP (1) JPS601976B2 (de)
CA (1) CA1143441A (de)
DE (1) DE2929148C2 (de)
FR (1) FR2433264A1 (de)
GB (1) GB2028043B (de)
IT (1) IT1122434B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4287442A (en) * 1979-02-26 1981-09-01 Motorola, Inc. Edge sense latch
US4379241A (en) * 1980-05-14 1983-04-05 Motorola, Inc. Edge defined output buffer circuit
JPS57147194A (en) * 1981-03-05 1982-09-10 Fujitsu Ltd Address buffer
US4459683A (en) * 1982-04-14 1984-07-10 Signetics Corporation Read resettable memory circuit
US4633098A (en) * 1985-05-20 1986-12-30 Signetics Corporation Flip-flop circuit with built-in enable function
US5124568A (en) * 1991-02-14 1992-06-23 Advanced Micro Devices, Inc. Edge-triggered flip-flop
US5397944A (en) * 1993-04-09 1995-03-14 Crystal Semiconductor Corporation Dense offset calibration circuitry and method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3644758A (en) * 1968-07-15 1972-02-22 Nippon Electric Co Flip-flop circuit
US3657570A (en) * 1970-05-18 1972-04-18 Shell Oil Co Ratioless flip-flop
DE2141415A1 (de) * 1971-08-18 1973-03-01 Siemens Ag Seriengekoppelter ecl-schaltkreis mit mehreren unabhaengige steuerbaren strompfaden in einer unteren ebene

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3430070A (en) * 1965-02-17 1969-02-25 Honeywell Inc Flip-flop circuit
US3363115A (en) * 1965-03-29 1968-01-09 Gen Micro Electronics Inc Integral counting circuit with storage capacitors in the conductive path of steering gate circuits
US3424928A (en) * 1966-09-13 1969-01-28 Motorola Inc Clocked r-s flip-flop
DE1537414B2 (de) * 1967-11-13 1972-08-31 Siemens AG, 1000 Berlin u. 8000 München Asynchrone bistabile kippstufe mit mehreren einzeln waehlbaren setzeingaengen
US3624423A (en) * 1970-06-03 1971-11-30 Rca Corp Clocked set-reset flip-flop
DE2135625B1 (de) * 1971-07-16 1973-01-04 Ibm Deutschland Gmbh, 7000 Stuttgart Schaltungsanordnung zur automatischen Schreib-Unterdrückung
JPS5232550B2 (de) * 1971-11-19 1977-08-22
US3812388A (en) * 1972-09-28 1974-05-21 Ibm Synchronized static mosfet latch
JPS4998566A (de) * 1973-01-22 1974-09-18
US3953746A (en) * 1974-07-29 1976-04-27 Honeywell Information Systems, Inc. Selector latch gate
JPS5444535B2 (de) * 1975-01-31 1979-12-26
US3953839A (en) * 1975-04-10 1976-04-27 International Business Machines Corporation Bit circuitry for enhance-deplete ram
US3993919A (en) * 1975-06-27 1976-11-23 Ibm Corporation Programmable latch and other circuits for logic arrays
US4053873A (en) * 1976-06-30 1977-10-11 International Business Machines Corporation Self-isolating cross-coupled sense amplifier latch circuit
US4133611A (en) * 1977-07-08 1979-01-09 Xerox Corporation Two-page interweaved random access memory configuration
US4146802A (en) * 1977-09-19 1979-03-27 Motorola, Inc. Self latching buffer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3644758A (en) * 1968-07-15 1972-02-22 Nippon Electric Co Flip-flop circuit
US3657570A (en) * 1970-05-18 1972-04-18 Shell Oil Co Ratioless flip-flop
DE2141415A1 (de) * 1971-08-18 1973-03-01 Siemens Ag Seriengekoppelter ecl-schaltkreis mit mehreren unabhaengige steuerbaren strompfaden in einer unteren ebene

Also Published As

Publication number Publication date
IT1122434B (it) 1986-04-23
FR2433264B1 (de) 1983-04-29
IT7924932A0 (it) 1979-08-03
DE2929148C2 (de) 1981-12-10
JPS5525297A (en) 1980-02-22
US4224533A (en) 1980-09-23
CA1143441A (en) 1983-03-22
FR2433264A1 (fr) 1980-03-07
GB2028043B (en) 1982-09-08
GB2028043A (en) 1980-02-27
JPS601976B2 (ja) 1985-01-18

Similar Documents

Publication Publication Date Title
DE2843924C2 (de)
DE2541131C2 (de) Schaltungsanordnung zum Konstanthalten der Schaltverzögerung von FET-Inverterstufen in einer integrierten Schaltung
DE2544974C3 (de) Schaltkreis zur Realisierung logischer Funktionen
DE4326134B4 (de) Eingangswechseldetektorschaltung
DE2625007A1 (de) Adressenpufferschaltung in einem halbleiterspeicher
DE3050199C2 (de) Logikschaltung
DE2639555A1 (de) Elektrische integrierte schaltung in einem halbleiterchip
DE2346568C3 (de) Hybrider Zweitakt-Verriegelungsschaltkreis mit Zwischenspeicherung
DE2743450A1 (de) Sperrbare zaehlerstufe
DE2929148A1 (de) Flankengetriggertes flipflop
DE3338206C2 (de)
DE1956485C3 (de) Schaltungsanordnung für eine bistabile Kippschaltung mit Feldeffekttransistoren
DE2611114C2 (de) Detektorschaltung
DE2422123A1 (de) Schaltverzoegerungsfreie bistabile schaltung
DE1537236B2 (de) Im Takt geschalteter ein und ruck stellbarer FUp Flop
DE2640653A1 (de) Binaere frequenzteilerschaltung
DE2165162A1 (de) Komplementäre Metalloxyd-Halbleiteranordnung als exklusive NOR-Schaltung
DE2165160C2 (de) CMOS-Schaltung als exklusives ODER-Glied
DE1814496A1 (de) Schaltanordnung mit Haupt- und Tochterschalter
DE2552849A1 (de) Logische schaltung
DE3144513C1 (de) Schaltungsanordnung in MOS-Technik zur Erzeugung eines Nachfolgetaktes aus mindestens einem Setztakt
DE2853517A1 (de) Vielstufige logikschaltung
DE4004381A1 (de) Eingangspuffer
DE2332431A1 (de) Flip-flop
DE2052519A1 (de) Logische Schaltung

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8327 Change in the person/name/address of the patent owner

Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL

8339 Ceased/non-payment of the annual fee