DE2141415A1 - Seriengekoppelter ecl-schaltkreis mit mehreren unabhaengige steuerbaren strompfaden in einer unteren ebene - Google Patents
Seriengekoppelter ecl-schaltkreis mit mehreren unabhaengige steuerbaren strompfaden in einer unteren ebeneInfo
- Publication number
- DE2141415A1 DE2141415A1 DE19712141415 DE2141415A DE2141415A1 DE 2141415 A1 DE2141415 A1 DE 2141415A1 DE 19712141415 DE19712141415 DE 19712141415 DE 2141415 A DE2141415 A DE 2141415A DE 2141415 A1 DE2141415 A1 DE 2141415A1
- Authority
- DE
- Germany
- Prior art keywords
- group
- signals
- differential amplifier
- circuit
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/501—Half or full adders, i.e. basic adder cells for one denomination
- G06F7/5016—Half or full adders, i.e. basic adder cells for one denomination forming at least one of the output signals directly from the minterms of the input signals, i.e. with a minimum number of gate levels
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
- H03K19/0866—Stacked emitter coupled logic
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
- G06F2207/48—Indexing scheme relating to groups G06F7/48 - G06F7/575
- G06F2207/4802—Special implementations
- G06F2207/4806—Cascode or current mode logic
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Mathematical Optimization (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
Description
2 UH15
"Computer Design" Dez. 1962, Seiten 26-30). Andere Ιο- .
gisehe Verknüpfungen ergeben sich dadurch , daß in-die
einzelnen Strompfade von Differenzverstärkern wieder
Differenzverstärker eingefügt werden. Man bezeichnet eine solche Maßnahme als Serienkopplung (series gating).
Grundsätzlich ist eine Aufstockung in-mehreren Ebenen
(Stufen) möglieh. Durch das Datenblatt MECL III MC 1082
der Firma Motorola ist beispielsweise eine nach diesem Prinzip in drei Ebenen aufgebaute Schaltungsanordnung'
zur Bildung des Übertrags bei der Addition von Binärzahlen
bekannt. Die Serienkopplung in drei Ebenen weist g
aber schon gewisse Nachteile auf,ycfie nicht weiter eingegangen
werden soll. Andererseits hat die Beschränkung der Serienkopplung auf zwei Ebenen zunächst einmal eine
Verringerung der Möglichkeiten zur logischen Verknüpfung
von Eingangssignaleh im Hinblick auf die Anzahl der
Eingangssignale oder auf den Grad der logischen Verknüpfung
.zur Folge, die allerdings durch andere Schaltungsmaßnahmen wieder ausgeglichen werden kann. "
Es ist im Zusammenhang mit einer aufgrund ihrer logischen Punktion als D-Flip-Flop mit Mehrfachansteuerung
bezeichneten Schaltungsanordnung vorgeschlagen worden, den Differenzverstärker in der unteren Ebene %
derart zu erweitern, daß an den Verbindungspunkt der
Emitter der beiden Transistoren der.Grundschaltung die
Emitter weiterer an ihrer Basis gesteuerter Transistoren
des gleichen Leitfähigkeitstyp3 angeschlossen werden. Der Ansteuerteil einer solchen Schaltungsanordnung ist
in Fig. 1 dargestellt. Wie ersichtlich, ist der Kollektor
des zusätzlichen Transistors. T3 im Gegensatz zu den
VPA 9/210/1030 . ; -3-
30 9 809/09 48
2UU15
SIEMENS AKTIEiTGESELLSCHAi1T
Berlin und München
München 2, den 18.AUG. 1971
Wittelsbacherplatz 2
71/2122
Seriengekoppelter ECL-Schaltkreis mit mehreren unabhängig
steuerbaren Strompfaden in einer unteren Ebene
Die Erfindung bezieht sich auf ECl-Schaltkreise mit aus
emittergekoppelten Ti-ansi stören gebildeten Differenz- "'
verstärkern, die in mehreren "Ebenen1· derart angeordnet sind, daß in den Strompfaden von Differenzverstärkern
untereC.-Ebenen weitere Differenzverstärker oberer/cCbenen
eingefügt sind. ' ·
Die Grundschaltung der sogenannten ECL-Schaltkreise (ECL =
emittergekoppelte Logik) besteht aus einem Differenzverstärker mit zwei Transistoren, deren Emitter miteinander verbunden
sind und die gemeinsam mit annähernd konstantem Strom gespeist werden. Die Basis des einen Transistors
bildet den Steuereingang, die Basis des anderen Transistors
wird an ein festes Hilfspotential gelegt, das wenigstens annähernd dem arithemtischen Mittel aus dem hohen und
dem tiefen Steuerpotential gleich ist. Durch Erweiterung
der Grundschaltung und/oder durch Konbination mehrerer
Differenzverstärker lassen sich viele verschiedenartige logische Funktionen mit ECL-Schaltkreisen realisieren.
Beispielsweise werden zur Bildung von ODER- bzw. ITOR-Funktionen
der Kollektor-Emitter-Strecke des gesteuerten Transistors die Kollektor-Emitterstrecken weiterer,
ebenfalls an der Basis gesteuerter Transistoren vom "gleichen Leitungstyp parallelgeschaltet (s. z. B.
9/210/1030 She/Fdl
30 980 9 /09A8
bekannten ODER/NOR-Schaltkreisen nicht mit dem Kollektor
des gesteuerten Transistors T2 der Grundschaltung verbunden,
sondern bildet einen getrennten, unabhängig steuerbaren Strompfad, in den ein weiterer Differenz- .
verstärker mit den Transistoren T4, T5 eingefügt ist.
In den' Kollektorkreis des Transistors T2 ist ebenfalls
ein Differenzverstärker mit den Transistoren T6, T7 eingefügt. . . ■ ■■■---■
Die KolXektoren der Transistoren T4 und T6-einerseits ; ;
und der Transistoren T1, T5 un#T7 andererseits, sind je- · f
weils zusammengefaßt und über einen der Kollektorwider- :.
stände R1 und R2 mit dem positiven Pol VCG der Betriebsspannungsquelle,
der das Bezugspotential bildet, sowie . Λ mit der Basis eines der Transistoren T8 und T9 verbunden.
Die1 Transistoren T8 und T9 sind als Emitterfolger ge- =
schaltet und dienen bekanntlich zur Erhöhung der Belastbarkeit des Schaltkreises an den Ausgangsklemmen X und X .
und zur Angleichung der Pegel der Ausgangssignale an
die für die Eingangssignale (der oberen Ebene) erforderlichen Signalpegel. Die Emitter der Transistoren Tt,
T2 und T3 des Differenzverstärkers der unteren Ebene · :
sind in an sich bekannter Weise über den Konstantstrom- ' g
generator S, der den eingeprägten Strom I liefert, an _
den negativen Pol VEE der Betriebsspannungsquelle geführt. Die Basen der nicht direkt gesteuerten Transistoren T5
und T7 in der · oberen Ebene und des Transistors T1 in der
unteren Ebene liegen an den festen Hilfspotentialen VR1
bzw. VR2.
Bezeichnet man die Signale wie die Klemmen,an denen sie
auftreten, so ergeben sich für den Schaltkreis nach
VPA 9/210/1030 - 4 -.
309809/Q948 '
214H15
Pig* 1 folgende logische Punktionen!
X = (DT + CT)' (D2 + C2)
X = D1 ' 01.+ D2 · 02 ■■
Pur den in Pig. 1 dargestellten Schaltkreis gilt die
Vorschrift, daß bei unabhängigen D-Signalen immer nur an einem der Eingänge 01 oder 02 ein hoher Signalpegel
anliegen darf, da anderenfalls eine Aufteilung des Stroms I auf die Widerstände ß1 und R2 erfolgen kann, was
• · ' de
unbrauchbare logische Zwischenzustärpiervorrufen würde.
Damit dies auch dann mit Sicherheit vermieden wird, wenn der hohe Sigmalpegel zwischen den Eingängen Cl
und 02 wechselt, muß zwischen dem Übergang vom hohen auf den tiefen Signalpegel an der einen Eingangsklemme
und. dem Übergang vom tiefen auf den hohen Signalpegel an der anderen Eingangsklemme eine bestimmte Mindestzeit
abgewartet werden.
Der Erfindung liegt die Aufgabe zugrunde, einen seriengekoppelten ECL-Schaltkreis der anhand der Pig. 1 beschriebenen
"Art mit mindestens einem Differenzverstärker in einer unteren Ebene, der mehrere durch Eingangssignale
einer ersten Gruppe unabhängig steuerbare Strompfade aufweist, in denen weitere, durch Eingangssignale einer
zweiten Gruppe steuerbare Differenzverstärker einer oberen Ebene eingefügt wird, so auszubilden, daß die
eben erwähnten Vorschriften entfallen können.
Gemäß der Erfindung ist ein solcher Schaltkreis dadurch
gekennzeichnet, daß. in an sich bekannter Weise den Kollektor-Emitterstrecken der gesteuerten Transistoren
der -Differenzverstärker der oberen Ebene die Kollektor-Emitterstrecken
weiterer gesteuerter Transistoren zur Bildung von ODER-Verknüpfungen mehrerer Eingangssignale
VPA 9/210/1030 - 5 -
309809/ 0948
2HU15
parallel geschaltet sind und daß an jeden Differenzverstärker der oberen Ebene außer einem Eingangssignal
der zweiten Gruppe alle Eingangssignale der ersten Gruppe angelegt werden, mit Ausnahme des Eingangssignals zur Steuerung des dem betreffenden Differenzverstärker
zugeordneten Strompfades.
Die Erfindung wird nachstehend anhand der Zeichnung näher erläutert. Es zeigt
Fig. 2 den gemäß der Erfindung geänderten Schaltkreis
nach Fig. 1,
Pig. 3 einen verallgemeinerten Schaltkreis gemäß der
Pig. 3 einen verallgemeinerten Schaltkreis gemäß der
Erfindung und
Pig. 4 einen Schaltkreis zur Bildung des Übertrags gemäß der Erfindung. . "
Pig. 4 einen Schaltkreis zur Bildung des Übertrags gemäß der Erfindung. . "
Der in Pig. 2 dargestellte Schaltkreis stimmt weitgehend mit der anhand der Pig. 1 beschriebenen Anordnung überein.
Gleiche Elemente wurden daher auch mit den gleichen Bezugszeichen versehen. Abweichend von der Anordnung
nach Pig. 1 ist jedoch bei dem Schaltkreis gemäß der
Erfindung (Pig. 2) den Kollektor-Emitter-Strecken der gesteuerten Transistoren T1, 16 der beiden Differenzverstärker
der oberen Ebene die Kollektor-Emitter-Strecke je eines weiteren an der Basis gesteuerten Transistors
T10 bzw. T1t parallel geschaltet. Eine solche Parallelschaltung
von Transistoren in einem Zweig eines Differenzverstärkers ergibt bekanntlich eine ODER- bzw. NOR-Verknüpfung
der an den Basen dieser Transistoren anliegenden Signale. In dem vorliegenden Fall wird nun an die
Basis des zusätzlichen Transistors T10 in dem durch das Signal C1 gesteuerten Strompfad das. Signal C2 und an die
Basis des zusätzlichen Transistors T11 in dem durch
das Signal C2 gesteuerten Strompfad das Signal C1 angelegt.
VPA 9/210/1030 - - 6 -
309309/0948
2HH15
Damit ergeben sich für den Schaltkreis nach Pig. 2 folgende
logischen Beziehungen:
X = (G2-DT, + CT) * (CT- D2 + C2)
I= (02 + D1) · C1■+ (C1 + D2) < C2
X = (G2-DT, + CT) * (CT- D2 + C2)
I= (02 + D1) · C1■+ (C1 + D2) < C2
Aus den vorstehenden Beziehungen erkennt man, daß unabhängig
vom Pegel der D-Signale der Pegel am Ausgang X tief und der Pegel am Ausgang X hoch ist, wenn die Pegel
der Signale C1 und C2 gleichzeitig hoch sind. Das bedeutet,
daß nunmehr in jedem Pail an den Ausgängen X und X eindeutige Verhältnisse vorliegen und daher keine Rücksieht
auf erlaubte "oder nicht erlaubte Kombinationen der Eingangssignale mehr genommen werden muß.
Die Maßnahme gemäß der Erfindung ist nicht auf zwei unabhängig steuerbare Strompfade im Differenzverstärker
der unteren Ebene beschränkt. Sie läßt sich in analoger
Weise auch anwenden, wenn (im Rahmen des technisch Sinnvollen) beliebig viele solche Strompfade vorhanden sind.
Die Pig. 3 zeigt einen Schaltkreis mit einem Differenzverstärker
in der unteren Ebene, der η Strompfade besitzt, die durch η Eingangssignale C1 bis Cn der ersten
Gruppe unabhängig steuerbar sind. In jeden der Strompfade
ist ein Differenzverstärker der oberen Ebene eingefügt, der nach Art der, bekannten ODER-Schaltung
aufgebaut ist und ebenfalls η Steuereingänge_aufweist.
Jeweils an einem Eingang eines Differenzverstärkers liegt eines der Eingangssignale D1 bis Dn der zweiten
Gruppe, welche die eigentlichen Steuersignale für die Differenzverstärker der oberen Ebene bilden. An die
übrigen Eingänge dieser Differenzverstärker werden nun, sozusagen als Hilfssignale, alle Steuersignale C
der ersten Gruppe angelegt, jedoeh immer mit Ausnahme
VPA 9/210/1030 - 7 -
309809/0948
desjenigen Signals, das den den "betreffenden Differenzverstärker
der oberen Ebene speisenden Strompfad steuert. Wird also beispielsweise ein bestimmter Strompfad
durch das Signal C1 und der zugehörige Differenzverstärker
der oberen Ebene durch das Signal D1 gesteuert, so werden an die restlichen n-1 Eingänge des Differenzverstärkers
die Signale C2 bis Gn angelegt.
Die Anwendung des erfindungsgemäßen Schaltungsprxnzips
ermöglicht den Aufbau einer vorteilhaften Schaltungsanordnung mit geringer Signallaufzeit zur Bildung des
Übertrags bei der Addition von Binärzathlen. Die in
Pig. 4'- dargestellte Schaltungsanordnung gleicht weitgehend
dem Schaltkreis nach Fig. 2. Le&glich die dort mit
D1 und D2 bezeichneten Eingänge sind nunmehr zusammen- . gefaßt und werden mit dem Überträgssignal Cin, welches
das Vorhandensein eines Übertrags von der vorhergehenden Stufe -kennzeichnet, beaufschlagt. Die den beiden
Summanden A und B entsprechenden Signale werden gemäß der Erfindung nicht nur an die Eingänge A und B zur
Steuerung der zwei unabhängigen Strompfade des Differenzverstärkers der unteren Ebene, sondern auch noch in vertauschter
Zuordnung an die zusätzlichen Eingänge zur ODER-Verknüpfung an den Differenzverstärkern der oberen
Ebene angelegt. Am Ausgang Cout liegt dann das dem , neuen Übertrag entsprechende Signal an nach der Beziehung
Cout = A'B 4- A'Cin + B-Cin + A'B'Cin.
4 Figuren
2 Patentansprüche
VPA 9/210/1030 - 8 -
.309.809/0948
Claims (2)
- 2 H-H15- 8 Patentansprüche(i_j) Seriengekoppelter ECL-Schaltkreis mit mindestens . einem Differenzverstärker in einer unteren Ebene, der mehrere durch Eingangssignale einer ersten Gruppe unabhängig steuerbare Strompfade aufweist, in denen weitere durch Eingangssignale einer zweiten Gruppe steuerbare Differenzverstärker einer oberen Ebene eingefügt sind, wobei die Kollektoren der an ein festes .Hilfspotentail gelegten Transistoren mit einem erstengemeinsamen Kollektorwiderstand und mit der Basis eines ersten als Emitterfolger geschalteten Ausgangstransistors und die Kollektoren 'der gesteuerten Transistoren der Differenzverstärker der oberen Ebene mit einem zweiten, gemeinsamen Kollektorwiders.tand und der Basis eines zweiten als Emitterfolger geschalteten Ausgangstransistörs verbunden sind,d a durch gekenn ζ ei chnet, daß in an sich bekannter Yfelse den Kollektor-Emitterstrecken der gesteuerten Transistoren der Differenzverstärker der oberen Ebene die Kollektor-Emitterstrecken weiterer gesteuerter Transistoren zur Bildung von ODER-Verknüpfungen mehrerer Eingangssignale parallel geschaltet sind und daß an jeden Differenzverstärker der oberen Ebene außer "einem Eingangssignal der zweiten Gruppe alle Eingangssignale der ersten Gruppe angelegt werden, mit Ausnahme des Eingangssignals zur Steuerung des dem betreffenden Differenzverstärker zugeordneten Strompfades.
- 2. Schaltungsanordnung zur Bildung des Übertrags bei der Addition von Binärzahlen unter Verwendung eines Schaltkreises nach Anspruch !,dadurch gekenn-VPA 9/210/1030 - 9 -30 9809/094 81141418-zeichnet* daß der Schaltkreis zur logischen ■Verknüpfung von zwei Signalen der ersten Gruppe und zwei Signalen der zweiten Gruppe ausgelegt ist, daß die den Summanden entsprechenden Signale die Signale der ersten Gruppe . bilden und daß das dem ankommenden Übertrag entsprechende Signal an beide für die Signale der zweiten Gruppe vorgesehenen Eingänge angelegt wird.VTA 9/210/1030309809/0949 " Ot
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19712141415 DE2141415C3 (de) | 1971-08-18 | Seriengekoppelter ECL-Schaltkreis mit mehreren unabhängig steuerbaren Strompfaden in einer unteren Ebene | |
GB3577372A GB1404015A (en) | 1971-08-18 | 1972-08-01 | Emitter-coupled-logic-circuits |
IT2810872A IT963948B (it) | 1971-08-18 | 1972-08-11 | Circuito ecl ad accoppiamento in serie con piu rami controllabili in modo indipendente su un piano inferiore |
FR7229446A FR2150161A5 (de) | 1971-08-18 | 1972-08-17 | |
US498967A US3906212A (en) | 1971-08-18 | 1974-08-20 | Series-coupled emitter coupled logic (ECL) circuit having a plurality of independently controllable current paths in a lower plane |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19712141415 DE2141415C3 (de) | 1971-08-18 | Seriengekoppelter ECL-Schaltkreis mit mehreren unabhängig steuerbaren Strompfaden in einer unteren Ebene |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2141415A1 true DE2141415A1 (de) | 1973-03-01 |
DE2141415B2 DE2141415B2 (de) | 1975-06-26 |
DE2141415C3 DE2141415C3 (de) | 1976-02-19 |
Family
ID=
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2929148A1 (de) * | 1978-08-07 | 1980-02-14 | Philips Nv | Flankengetriggertes flipflop |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2929148A1 (de) * | 1978-08-07 | 1980-02-14 | Philips Nv | Flankengetriggertes flipflop |
Also Published As
Publication number | Publication date |
---|---|
FR2150161A5 (de) | 1973-03-30 |
IT963948B (it) | 1974-01-21 |
DE2141415B2 (de) | 1975-06-26 |
GB1404015A (en) | 1975-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0096944A1 (de) | Schaltungsanordnung mit mehreren, durch aktive Schaltungen gebildeten Signalpfaden | |
DE3215671C2 (de) | Programmierbare Logikanordnung | |
DE2024806B2 (de) | Lineare verstaerkerschaltung | |
DE2204437A1 (de) | Ternäre logische Schaltung | |
DE2443137C2 (de) | Differentialverstärker | |
CH644233A5 (de) | Schaltungsanordnung zur umsetzung von digital-signalen, insbesondere pcm-signalen, in diesen entsprechende analog-signale, mit einem r-2r-kettennetzwerk. | |
DE1035942B (de) | Koinzidenz-Schaltkreise mit Transistoren | |
DE3602551C2 (de) | Operationsverstärker | |
EP0119655B1 (de) | Schaltungsanordnung zur Pegelanpassung | |
EP0608694B1 (de) | Integrierbare Stromquellenschaltung | |
DE2803099C3 (de) | Digital-Analog-Umsetzer in integrierter Schaltungstechnik | |
DE2141415A1 (de) | Seriengekoppelter ecl-schaltkreis mit mehreren unabhaengige steuerbaren strompfaden in einer unteren ebene | |
DE3401610A1 (de) | Integrierte halbleiterschaltung mit einem ringoszillator | |
EP0065022B1 (de) | Integrierter Spannungsteiler mit Auswahlschaltung in Isolierschicht-Feldeffekttransistor-Technik, dessen Abwandlung und seine Verwendung in einem Digital-Analog-Wandler | |
EP0029480B1 (de) | Emitterfolger-Logikschaltung | |
EP0144079A2 (de) | Integrierbare Halbleiterschaltung für einen Frequenzteiler | |
DE2525690B2 (de) | Logische DOT-Verknüpfungsschaltung in Komplementär-Feldeffekttransistor-Technik | |
DE2727139C2 (de) | Exklusiv-Oder-Verknüpfungsglied für hohe Schaltgeschwindigkeiten | |
DE2939990C2 (de) | ||
EP0028695B1 (de) | Schaltungsanordnung zur Umsetzung von Digital-Signalen, insbesondere von PCM-Signalen, in diesen entsprechende Analog-Signale, mit einem R-2R-Kettennetzwerk | |
EP0042576A1 (de) | Störspannungen unterdrückende Schaltungsanordnung aus mehreren gemeinsam gespeisten Treiberschaltungen | |
DE2541723C3 (de) | Verknüpfungsglied in ECL-Technik | |
DE2141415C3 (de) | Seriengekoppelter ECL-Schaltkreis mit mehreren unabhängig steuerbaren Strompfaden in einer unteren Ebene | |
DE2404637A1 (de) | Verknuepfungsglied in ecl-technik zur oder/und verknuefung von eingangssignalen | |
DE2740954C2 (de) | Basisgekoppelte bistabile Logikschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
EHJ | Ceased/non-payment of the annual fee |