JP3026346B2 - プッシュプル出力回路 - Google Patents
プッシュプル出力回路Info
- Publication number
- JP3026346B2 JP3026346B2 JP2037114A JP3711490A JP3026346B2 JP 3026346 B2 JP3026346 B2 JP 3026346B2 JP 2037114 A JP2037114 A JP 2037114A JP 3711490 A JP3711490 A JP 3711490A JP 3026346 B2 JP3026346 B2 JP 3026346B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- sub
- transistor
- signal
- output circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、パルス状の入力信号に応答してパルス状の
出力信号を生成するための集積回路化されたプッシュプ
ル出力回路であって、相補的関係にある電界効果トラン
ジスタを出力用として含んでいて、それらのトランジス
タが、それぞれ並列接続された同じ導電型の２つのグル
ープのサブトランジスタ群で構成されているものに関す
る。
出力信号を生成するための集積回路化されたプッシュプ
ル出力回路であって、相補的関係にある電界効果トラン
ジスタを出力用として含んでいて、それらのトランジス
タが、それぞれ並列接続された同じ導電型の２つのグル
ープのサブトランジスタ群で構成されているものに関す
る。
＜従来の技術＞ とりわけ、高いスイッチング速度を得る目的で開発さ
れてきた半導体集積回路にあっては、これらの集積回路
の能動回路素子に通ずる電源線の寄生インダクタンス
は、理論的には実現可能である筈の高いスイッチング速
度の実現を阻害するという点で特に有害であることが知
られている。とりわけ、集積回路のうちでも、比較的大
きな電流が流れる出力回路部において、例えば、高い電
圧レベルと低い電圧レベル間での高速の切換え動作など
の、所謂高速スイッチング動作中に、比較的大きな電流
が出力回路部の寄生インダクタンスに流れると、出力回
路部から提供されるパルスに、強度のオーバーシュート
を引起こすような高い電圧ピークが発生する。オーバー
シュート現象は、誤った出力信号の原因となる。なぜな
らば、特に、接地電位附近にある低い信号値に関して、
不所望の電圧上昇が生ずると、かかる電圧上昇により、
最悪の場合には、出力回路部に続く後続回路部では、出
力回路部から提供された信号が高い信号値の信号である
と誤読されてしまうからである（本当は、出力回路部か
ら提供された信号は低い信号値の信号であるにもかかわ
らず、オーバーシュート現象に起因して、高い信号値の
信号に誤読されてしまう）。かかるオーバーシュート現
象は、英語用法では、「グラウンドバウンス（ground b
ounce）」と称されている。
れてきた半導体集積回路にあっては、これらの集積回路
の能動回路素子に通ずる電源線の寄生インダクタンス
は、理論的には実現可能である筈の高いスイッチング速
度の実現を阻害するという点で特に有害であることが知
られている。とりわけ、集積回路のうちでも、比較的大
きな電流が流れる出力回路部において、例えば、高い電
圧レベルと低い電圧レベル間での高速の切換え動作など
の、所謂高速スイッチング動作中に、比較的大きな電流
が出力回路部の寄生インダクタンスに流れると、出力回
路部から提供されるパルスに、強度のオーバーシュート
を引起こすような高い電圧ピークが発生する。オーバー
シュート現象は、誤った出力信号の原因となる。なぜな
らば、特に、接地電位附近にある低い信号値に関して、
不所望の電圧上昇が生ずると、かかる電圧上昇により、
最悪の場合には、出力回路部に続く後続回路部では、出
力回路部から提供された信号が高い信号値の信号である
と誤読されてしまうからである（本当は、出力回路部か
ら提供された信号は低い信号値の信号であるにもかかわ
らず、オーバーシュート現象に起因して、高い信号値の
信号に誤読されてしまう）。かかるオーバーシュート現
象は、英語用法では、「グラウンドバウンス（ground b
ounce）」と称されている。
勿論、パルス状信号のスイッチング前後縁（特性瞬
間）の傾斜を緩やかにすることでオーバーシュート現象
の抑制が可能である。しかしながら、そのようにする
と、高いスイッチング速度を達成することができなくな
る。テキサス インスツルメンツ社刊の書籍「高度CMOS
理論、設計者ハンドブック」（1987年度版、第3.1.5
章、第３〜第９頁）には、不所望のオーバーシュート現
象を抑制するように対策の講じられた出力回路部が記載
されている。この出力回路部では、出力トランジスタ
が、互いに並列接続された複数のサブトランジスタで形
成されている。サブトランジスタのゲート電極は、互い
に直列接続されて、抵抗線のように作用する。この抵抗
線は、所定の静電容量をも保有しているので、ゲート電
極の直列回路が、遅延線のように作用し、これにより、
既述の互いに並列接続されたサブトランジスタのうちの
最初のものから発せられた信号が、最後のサブトランジ
スタに達するまでには、所定の信号伝播時間が必要にな
る。しかしながら、何らかの特別な対策を講じない限
り、上記の所定の信号伝播時間に起因する信号の遅延時
間に関しては、不所望のオーバーシュート現象の発生が
解消するまでパルス状信号の前後縁の傾斜を緩めること
ができる程度には、これを充分に長くすることができな
い。オーバーシュート現象を抑制するための特別な対策
には、上記の既知の出力回路部に電流接地用すなわち電
流消費用のトランジスタを採用することが含まれてい
る。電流消費用のトランジスタは、プッシュプル出力回
路部のサブトランジスタの２つのグループのうちの１つ
のグループの出力トランジスタのゲート電極の直列回路
に接続されており、これらが導通状態になった際に、電
流を各ゲート電極の直列回路経由で大地に流出させる。
間）の傾斜を緩やかにすることでオーバーシュート現象
の抑制が可能である。しかしながら、そのようにする
と、高いスイッチング速度を達成することができなくな
る。テキサス インスツルメンツ社刊の書籍「高度CMOS
理論、設計者ハンドブック」（1987年度版、第3.1.5
章、第３〜第９頁）には、不所望のオーバーシュート現
象を抑制するように対策の講じられた出力回路部が記載
されている。この出力回路部では、出力トランジスタ
が、互いに並列接続された複数のサブトランジスタで形
成されている。サブトランジスタのゲート電極は、互い
に直列接続されて、抵抗線のように作用する。この抵抗
線は、所定の静電容量をも保有しているので、ゲート電
極の直列回路が、遅延線のように作用し、これにより、
既述の互いに並列接続されたサブトランジスタのうちの
最初のものから発せられた信号が、最後のサブトランジ
スタに達するまでには、所定の信号伝播時間が必要にな
る。しかしながら、何らかの特別な対策を講じない限
り、上記の所定の信号伝播時間に起因する信号の遅延時
間に関しては、不所望のオーバーシュート現象の発生が
解消するまでパルス状信号の前後縁の傾斜を緩めること
ができる程度には、これを充分に長くすることができな
い。オーバーシュート現象を抑制するための特別な対策
には、上記の既知の出力回路部に電流接地用すなわち電
流消費用のトランジスタを採用することが含まれてい
る。電流消費用のトランジスタは、プッシュプル出力回
路部のサブトランジスタの２つのグループのうちの１つ
のグループの出力トランジスタのゲート電極の直列回路
に接続されており、これらが導通状態になった際に、電
流を各ゲート電極の直列回路経由で大地に流出させる。
ゲート電極の直列回路に電流を流すことで、各別に抵
抗器として作用する各ゲート電極で、少しずつ電圧降下
が生ずる結果となる。これにより、ゲート電圧が、１つ
のグループのサブトランジスタの最初のものから最後の
ものにかけて、徐々に連続的に減少してゆく。各ゲート
電極に生ずる電圧降下に起因して、すなわち既述の電流
消費用のトランジスタによる電流接地に起因して、引起
こされるゲート電極の直列回路での追加的な電流消費に
より、オーバーシュート現象が阻止される。しかしなが
ら、所定時間が経過すると、かかる電流接地用すなわち
電流消費用のトランジスタは、再び遮断状態にされて、
電流がゲート電極経由で永続的に流出するのを阻止す
る。この阻止動作は、出力回路部の入力信号に依存して
行われ、この出力回路部から、遅延回路により制御信号
が生成され、この制御信号に応答して、遅延回路で形成
された遅延時間経過後に、電流消費用のトランジスタが
再び遮断状態にされる。
抗器として作用する各ゲート電極で、少しずつ電圧降下
が生ずる結果となる。これにより、ゲート電圧が、１つ
のグループのサブトランジスタの最初のものから最後の
ものにかけて、徐々に連続的に減少してゆく。各ゲート
電極に生ずる電圧降下に起因して、すなわち既述の電流
消費用のトランジスタによる電流接地に起因して、引起
こされるゲート電極の直列回路での追加的な電流消費に
より、オーバーシュート現象が阻止される。しかしなが
ら、所定時間が経過すると、かかる電流接地用すなわち
電流消費用のトランジスタは、再び遮断状態にされて、
電流がゲート電極経由で永続的に流出するのを阻止す
る。この阻止動作は、出力回路部の入力信号に依存して
行われ、この出力回路部から、遅延回路により制御信号
が生成され、この制御信号に応答して、遅延回路で形成
された遅延時間経過後に、電流消費用のトランジスタが
再び遮断状態にされる。
＜発明が解決しようとする問題点＞ かかる従前のプッシュプル出力回路部にあっては、最
も好ましい場合、すなわち出力回路部の製造工程に固有
のパラメータが良好な値である場合には、充分長い時間
に亘って、すなわちゲート電圧の減少が維持されるとい
う所望の効果が充分に達成される程度に、ゲート電極の
直列回路経由で電流を流出させるように充分に長い時間
に亘って、電流消費用のトランジスタが、遅延回路によ
り導通状態に保たれていなければならない。かかるゲー
ト電極における電流の流出と、その結果生ずるゲート電
極における電圧降下とは、不所望のオーバーシュート現
象を大幅に抑制する上で必要な要因である。
も好ましい場合、すなわち出力回路部の製造工程に固有
のパラメータが良好な値である場合には、充分長い時間
に亘って、すなわちゲート電圧の減少が維持されるとい
う所望の効果が充分に達成される程度に、ゲート電極の
直列回路経由で電流を流出させるように充分に長い時間
に亘って、電流消費用のトランジスタが、遅延回路によ
り導通状態に保たれていなければならない。かかるゲー
ト電極における電流の流出と、その結果生ずるゲート電
極における電圧降下とは、不所望のオーバーシュート現
象を大幅に抑制する上で必要な要因である。
一方、出力回路部の製造工程に固有なパラメータが好
ましくない値である場合には、ゲート電極を通る信号の
伝播時間が、信号伝播のスタート時点において既に比較
的大きな値になっているので、電流消費用のトランジス
タで追加的に引起される電流と、その結果生ずる信号伝
播時間の増加分とにより、出力回路部の出力信号の前後
縁の傾斜が過度に緩やかなものにされるが、このような
過度の緩かさは著しい不都合を伴う。なぜならば、電流
消費用のトランジスタは、オーバーシュート現象を抑制
することを意図して導入された対策ではあるが、そうか
と言って、出力回路部の出力信号のパルス状波形の前後
縁における傾斜を過度に緩やかにすべきではないからで
ある。
ましくない値である場合には、ゲート電極を通る信号の
伝播時間が、信号伝播のスタート時点において既に比較
的大きな値になっているので、電流消費用のトランジス
タで追加的に引起される電流と、その結果生ずる信号伝
播時間の増加分とにより、出力回路部の出力信号の前後
縁の傾斜が過度に緩やかなものにされるが、このような
過度の緩かさは著しい不都合を伴う。なぜならば、電流
消費用のトランジスタは、オーバーシュート現象を抑制
することを意図して導入された対策ではあるが、そうか
と言って、出力回路部の出力信号のパルス状波形の前後
縁における傾斜を過度に緩やかにすべきではないからで
ある。
本発明は、集積回路化されたプッシュプル出力回路部
のスイッチング速度を大きく低下させることなしに、出
力信号のパルス波形におけるオーバーシュート現象を概
ね抑制することができるようなプッシュプル回路部を提
供するという問題点に鑑みて、完成されたものである。
のスイッチング速度を大きく低下させることなしに、出
力信号のパルス波形におけるオーバーシュート現象を概
ね抑制することができるようなプッシュプル回路部を提
供するという問題点に鑑みて、完成されたものである。
＜問題点を解決するための手段＞ 本発明によれば、上記問題点を解決すべく、プッシュ
プル出力回路を構成する各グループの各サブトランジス
タの各ゲート電極に通ずるリード線には、抵抗要素が挿
入され、上記各グループの各サブトランジスタには、遮
断用電界効果トランジスタが付設され、さらに上記サブ
トランジスタの各グループには、各別に逆の導電型の電
界効果トランジスタが、並列接続されて、上記プッシュ
プル出力回路部の入力信号と出力信号に関して、ソース
ホロワを構成する。
プル出力回路を構成する各グループの各サブトランジス
タの各ゲート電極に通ずるリード線には、抵抗要素が挿
入され、上記各グループの各サブトランジスタには、遮
断用電界効果トランジスタが付設され、さらに上記サブ
トランジスタの各グループには、各別に逆の導電型の電
界効果トランジスタが、並列接続されて、上記プッシュ
プル出力回路部の入力信号と出力信号に関して、ソース
ホロワを構成する。
本発明の有益な他の特徴点は、特許請求の範囲の欄の
従属請求項に記載される。
従属請求項に記載される。
＜実施例＞ 次いで、本発明による集積回路化されたプッシュプル
出力回路部の回路図を示す図面に基づく実施例を通じ
て、本発明が説明される。
出力回路部の回路図を示す図面に基づく実施例を通じ
て、本発明が説明される。
図面に示されている集積回路化されたプッシュプル出
力部は、相補形金属酸化膜半導体（Complementary Meta
l Oxide Semiconductor:以下CMOS）によるプッシュプル
出力回路部である。そこに使用されている各出力トラン
ジスタは、４つのＰチャンネルトランジスタP1、P2、P
3、P4と、４つのＮチャンネルトランジスタN1、N2、N
3、N4から成る２つのグループのサブトランジスタ群に
区画される。図面から明らかなように、一方のグループ
のサブトランジスタ群P1、P2、P3、P4どうし、及び他方
のグループのサブトランジスタ群N1、N2、N3、N4どうし
は、互いに並列接続されている。更に、例えばサブトラ
ンジスタP4がサブトランジスタN4に直列に接続されてい
るように、一方のグループの各サブトランジスタP1、P
2、P3、P4と、他方のグループの各サブトランジスタN
1、N2、N3、N4とが各別に直列接続されている。互いに
並列接続された一方のグループのサブトランジスタP1、
P2、P3、P4の各ゲート電極相互間、および他方のグルー
プのサブトランジスタN1、N2、N3、N4の各ゲート電極相
互間に、抵抗素子TP1、TP2、TP3、TP4および抵抗素子TN
1、TN2、TN3、TN4が、各別に挿入されている。集積回路
技術では定石であるが、これらの抵抗素子は、それぞ
れ、１対の互いに並列接続されたＮチャンネルトランジ
スタとＰチャンネルトランジスタで形成される。１番目
の各サブトランジスタP1、N1のゲート電極の前方に接続
された抵抗素子は、それぞれ、電界効果トランジスタTP
0および電界効果トランジスタTN0から成るが、該抵抗素
子を、同様の電界効果トランジスタTP1〜TP3、TN1〜TN3
で構成することも可能である。サブトランジスタ群P1〜
P4およびサブトランジスタ群N1〜N4の各グループに対し
て、各トランジスタMN、MPが、各別のソースホロワとし
て並列配置されている。その結果、トランジスタMN、MP
の各ソース電極には、各トランジスタMN、MPの各ゲート
電極に印加された電圧が、ゲート電極とソース電極間に
電圧降下分として発生する電圧を差し引いた状態で出力
される。
力部は、相補形金属酸化膜半導体（Complementary Meta
l Oxide Semiconductor:以下CMOS）によるプッシュプル
出力回路部である。そこに使用されている各出力トラン
ジスタは、４つのＰチャンネルトランジスタP1、P2、P
3、P4と、４つのＮチャンネルトランジスタN1、N2、N
3、N4から成る２つのグループのサブトランジスタ群に
区画される。図面から明らかなように、一方のグループ
のサブトランジスタ群P1、P2、P3、P4どうし、及び他方
のグループのサブトランジスタ群N1、N2、N3、N4どうし
は、互いに並列接続されている。更に、例えばサブトラ
ンジスタP4がサブトランジスタN4に直列に接続されてい
るように、一方のグループの各サブトランジスタP1、P
2、P3、P4と、他方のグループの各サブトランジスタN
1、N2、N3、N4とが各別に直列接続されている。互いに
並列接続された一方のグループのサブトランジスタP1、
P2、P3、P4の各ゲート電極相互間、および他方のグルー
プのサブトランジスタN1、N2、N3、N4の各ゲート電極相
互間に、抵抗素子TP1、TP2、TP3、TP4および抵抗素子TN
1、TN2、TN3、TN4が、各別に挿入されている。集積回路
技術では定石であるが、これらの抵抗素子は、それぞ
れ、１対の互いに並列接続されたＮチャンネルトランジ
スタとＰチャンネルトランジスタで形成される。１番目
の各サブトランジスタP1、N1のゲート電極の前方に接続
された抵抗素子は、それぞれ、電界効果トランジスタTP
0および電界効果トランジスタTN0から成るが、該抵抗素
子を、同様の電界効果トランジスタTP1〜TP3、TN1〜TN3
で構成することも可能である。サブトランジスタ群P1〜
P4およびサブトランジスタ群N1〜N4の各グループに対し
て、各トランジスタMN、MPが、各別のソースホロワとし
て並列配置されている。その結果、トランジスタMN、MP
の各ソース電極には、各トランジスタMN、MPの各ゲート
電極に印加された電圧が、ゲート電極とソース電極間に
電圧降下分として発生する電圧を差し引いた状態で出力
される。
サブトランジスタP1〜P4、N1〜N4の各ゲート電極に各
別に接続されているのは、遮断用トランジスタPD1〜PD
4、ND1〜ND4である。これらの遮断用トランジスタPD1〜
PD4、ND1〜ND4の各々は、所定の作動段階において、各
サブトランジスタに高信頼度の遮断動作を確保する。
別に接続されているのは、遮断用トランジスタPD1〜PD
4、ND1〜ND4である。これらの遮断用トランジスタPD1〜
PD4、ND1〜ND4の各々は、所定の作動段階において、各
サブトランジスタに高信頼度の遮断動作を確保する。
上記構成を有する本発明のプッシュプル出力回路部
は、以下のように作動する。
は、以下のように作動する。
今、仮りに、このプッシュプル出力回路部の入力端子
10に、低い電圧値の「Ｌ」信号が印加されたとする。こ
の状態で、トランジスタNDは遮断状態であるが、これに
対してもう一方のトランジスタPDは導通状態である。更
に、トランジスタPD1、PD2、PD3、PD4は導通状態である
が、これに対してトランジスタND1、ND2、ND3、ND4は遮
断状態である。プッシュプル出力回路部の出力端子12に
も「Ｌ」信号が現われている。トランジスタMN、MPの各
ゲート電極と各ソース電極は共に「Ｌ」信号の電圧値に
維持されていて、両電極間には、これらのトランジスタ
MN、MPを導通状態にするのに必要とされる電位差が存在
しないので、トランジスタMN、MPは、共に遮断状態にな
っている。既述の通り、トランジスタPD1〜PD4が導通状
態にあることから、トランジスタP1〜P4は遮断状態に置
かれているが、これにひきかえ、トランジスタN1〜N4の
方は導通状態に置かれている。
10に、低い電圧値の「Ｌ」信号が印加されたとする。こ
の状態で、トランジスタNDは遮断状態であるが、これに
対してもう一方のトランジスタPDは導通状態である。更
に、トランジスタPD1、PD2、PD3、PD4は導通状態である
が、これに対してトランジスタND1、ND2、ND3、ND4は遮
断状態である。プッシュプル出力回路部の出力端子12に
も「Ｌ」信号が現われている。トランジスタMN、MPの各
ゲート電極と各ソース電極は共に「Ｌ」信号の電圧値に
維持されていて、両電極間には、これらのトランジスタ
MN、MPを導通状態にするのに必要とされる電位差が存在
しないので、トランジスタMN、MPは、共に遮断状態にな
っている。既述の通り、トランジスタPD1〜PD4が導通状
態にあることから、トランジスタP1〜P4は遮断状態に置
かれているが、これにひきかえ、トランジスタN1〜N4の
方は導通状態に置かれている。
今、プッシュプル出力回路部の入力端子10における入
力電圧が上昇することによって、トランジスタNDが導通
状態になったとする。すると、このとき同時に、トラン
ジスタPD1〜PD4が、遮断状態にされる。ここで、入力端
子10における電圧の上昇は、入力信号のパルス状波形の
前縁の傾斜に応じた急峻なものであると仮定する。トラ
ンジスタによって形成される抵抗素子TP0〜TP3は、トラ
ンジスタP1〜P4のゲート静電容量と一体になって、分割
された擬似分布定数のRC回路を形成し、かかるRC回路
は、遅延線として作用する。従って、その結果、プッシ
ュプル出力回路部の入力端子10における信号の電圧値が
既述の通りに上昇して、トランジスタNDが導通状態に移
行するが、そのときトランジスタP1〜P4は、全部が同時
に導通状態に移行するのではなくて、順次に所定の遅延
時間間隔を置いて導通状態になり、結局、入力信号の電
圧値の急上昇は、出力信号においては緩やかな形状とし
て再生される。このようにして、トランジスタP1〜P4が
順次に導通状態になるので、本発明のプッシュプル出力
回路部では、大きな電流が極めて短時間のうちに流れ始
める恐れはない。すなわち、本発明のプッシュプル出力
回路部においては、大きな電流が一度に流れ始めるので
はなくて、複数の小分けされた電流が順次的に流れ始め
るので、出力端子12に接続された信号線における単位時
間当りの電流の変化率が小さくなる。その結果、信号線
のインダクタンスに誘起される誘導電圧が小さなものに
なる。
力電圧が上昇することによって、トランジスタNDが導通
状態になったとする。すると、このとき同時に、トラン
ジスタPD1〜PD4が、遮断状態にされる。ここで、入力端
子10における電圧の上昇は、入力信号のパルス状波形の
前縁の傾斜に応じた急峻なものであると仮定する。トラ
ンジスタによって形成される抵抗素子TP0〜TP3は、トラ
ンジスタP1〜P4のゲート静電容量と一体になって、分割
された擬似分布定数のRC回路を形成し、かかるRC回路
は、遅延線として作用する。従って、その結果、プッシ
ュプル出力回路部の入力端子10における信号の電圧値が
既述の通りに上昇して、トランジスタNDが導通状態に移
行するが、そのときトランジスタP1〜P4は、全部が同時
に導通状態に移行するのではなくて、順次に所定の遅延
時間間隔を置いて導通状態になり、結局、入力信号の電
圧値の急上昇は、出力信号においては緩やかな形状とし
て再生される。このようにして、トランジスタP1〜P4が
順次に導通状態になるので、本発明のプッシュプル出力
回路部では、大きな電流が極めて短時間のうちに流れ始
める恐れはない。すなわち、本発明のプッシュプル出力
回路部においては、大きな電流が一度に流れ始めるので
はなくて、複数の小分けされた電流が順次的に流れ始め
るので、出力端子12に接続された信号線における単位時
間当りの電流の変化率が小さくなる。その結果、信号線
のインダクタンスに誘起される誘導電圧が小さなものに
なる。
ところで、抵抗素子TP0〜TP3は、トランジスタによっ
て構成されているので、これらの抵抗素子TP0〜TP3は、
コンデンサとしても作動するようなトランジスタP1〜P4
の製造工程でのそれと概ね同一のパラメータ変動に晒さ
れる。製造工程におけるバラツキに起因して抵抗素子TP
0〜TP3の抵抗値が高くなると、その場合には同一製造工
程での同一のバラツキの影響下にあるトランジスタP1〜
P4のゲート静電容量が、必然的に小さくなるので、抵抗
と静電容量の積（すなわち、前述のRC回路のRC時定数）
は、ほぼ一定値に留まる。
て構成されているので、これらの抵抗素子TP0〜TP3は、
コンデンサとしても作動するようなトランジスタP1〜P4
の製造工程でのそれと概ね同一のパラメータ変動に晒さ
れる。製造工程におけるバラツキに起因して抵抗素子TP
0〜TP3の抵抗値が高くなると、その場合には同一製造工
程での同一のバラツキの影響下にあるトランジスタP1〜
P4のゲート静電容量が、必然的に小さくなるので、抵抗
と静電容量の積（すなわち、前述のRC回路のRC時定数）
は、ほぼ一定値に留まる。
サブトランジスタP1〜P4に並列接続されたトランジス
タMNは、プッシュプル出力回路部の入力信号が「Ｌ」信
号の電圧値から「Ｈ」信号の電圧値に切換わる際の、過
度のオーバーシュート現象を回避するのに、大いに貢献
する。トランジスタMNは、そのゲート電極に入力信号を
受け取ることで、その入力信号が、トランジスタMNの閾
値を越えた後は、導通状態に移行する。プッシュプル出
力回路部の出力端子12における電圧は、時間遅れを伴っ
て、「Ｈ」信号の電圧値に達するので、トランジスタMN
のゲート電極と、出力端子12に接続された同トランジス
タMNのソース電極との間の電圧差は、入力信号のパルス
状波形の前縁においてのみ存在することになる。結局、
トランジスタMNは、入力信号が「Ｌ」から「Ｈ」に遷移
中の期間に限って、導通状態になり、電流を通過させる
ことができる。しかしながら、プッシュプル出力回路部
の入力端子10に一定の電圧値が現われている場合には、
トランジスタMNのゲート電極とソース電極とにおける電
圧値が互いに一致するので、トランジスタMNが導通状態
になることはない。
タMNは、プッシュプル出力回路部の入力信号が「Ｌ」信
号の電圧値から「Ｈ」信号の電圧値に切換わる際の、過
度のオーバーシュート現象を回避するのに、大いに貢献
する。トランジスタMNは、そのゲート電極に入力信号を
受け取ることで、その入力信号が、トランジスタMNの閾
値を越えた後は、導通状態に移行する。プッシュプル出
力回路部の出力端子12における電圧は、時間遅れを伴っ
て、「Ｈ」信号の電圧値に達するので、トランジスタMN
のゲート電極と、出力端子12に接続された同トランジス
タMNのソース電極との間の電圧差は、入力信号のパルス
状波形の前縁においてのみ存在することになる。結局、
トランジスタMNは、入力信号が「Ｌ」から「Ｈ」に遷移
中の期間に限って、導通状態になり、電流を通過させる
ことができる。しかしながら、プッシュプル出力回路部
の入力端子10に一定の電圧値が現われている場合には、
トランジスタMNのゲート電極とソース電極とにおける電
圧値が互いに一致するので、トランジスタMNが導通状態
になることはない。
ソースホロワ接続のトランジスタMNを用いることで更
に別の実益が得られる。因みに、製造工程に起因して、
プッシュプル出力回路部自体が低い抵抗パラメータを有
する場合、すなわち出力信号のパルス波形の急峻な前縁
に起因して、出力端子12に、軽い（インダクタンスの大
きな）負荷が存在することになる場合には、トランジス
タMNの有効な動作に関しては、プッシュプル出力回路部
の抵抗パラメータが製造工程に起因して高い値になって
いて、出力信号のパルス波形の緩やかな前縁の故に重い
（インダクタンスの小さな）負荷が存在することになる
場合に比べて、より短期間に完結するのである。このフ
ィードバック効果が生じる理由は、上述の通り、トラン
ジスタMNが、そのゲート〜ソース電極間の電圧差依存
で、作動するからである。
に別の実益が得られる。因みに、製造工程に起因して、
プッシュプル出力回路部自体が低い抵抗パラメータを有
する場合、すなわち出力信号のパルス波形の急峻な前縁
に起因して、出力端子12に、軽い（インダクタンスの大
きな）負荷が存在することになる場合には、トランジス
タMNの有効な動作に関しては、プッシュプル出力回路部
の抵抗パラメータが製造工程に起因して高い値になって
いて、出力信号のパルス波形の緩やかな前縁の故に重い
（インダクタンスの小さな）負荷が存在することになる
場合に比べて、より短期間に完結するのである。このフ
ィードバック効果が生じる理由は、上述の通り、トラン
ジスタMNが、そのゲート〜ソース電極間の電圧差依存
で、作動するからである。
上記説明によれば、トランジスタMNは、入力信号が
「Ｌ」信号の低電圧値から「Ｈ」信号の高電圧値に移行
する際の過渡期間に限って、能動化されるので、トラン
ジスタMNは、プッシュプル出力回路部の出力端子12にお
けるパルス状波形の前縁の形状に影響を与える。ソース
ホロワを構成するように結線されたトランジスタMNは、
オーバシュートを引起こす恐れなしに、出力信号波形の
前縁中央部分の傾斜を急峻なものにする。なぜならば、
出力端子12における出力電圧と、入力端子10における入
力電圧との差分が、トランジスタMNのゲート〜ソース電
極間の電圧降下分以下になると、直ちにトランジスタMN
が遮断状態に復帰してしまうからである。
「Ｌ」信号の低電圧値から「Ｈ」信号の高電圧値に移行
する際の過渡期間に限って、能動化されるので、トラン
ジスタMNは、プッシュプル出力回路部の出力端子12にお
けるパルス状波形の前縁の形状に影響を与える。ソース
ホロワを構成するように結線されたトランジスタMNは、
オーバシュートを引起こす恐れなしに、出力信号波形の
前縁中央部分の傾斜を急峻なものにする。なぜならば、
出力端子12における出力電圧と、入力端子10における入
力電圧との差分が、トランジスタMNのゲート〜ソース電
極間の電圧降下分以下になると、直ちにトランジスタMN
が遮断状態に復帰してしまうからである。
プッシュプル出力回路部の入力端子10における入力信
号が「Ｌ」信号の低電圧値から「Ｈ」信号の高電圧値に
移行する際の過渡期において、トランジスタND1〜ND4
は、トランジスタN1〜N4に対する遮断用トランジスタと
して働く。すなわち入力信号の電圧上昇につれて、トラ
ンジスタND1〜ND4が、トランジスタN1〜N4の各ゲート電
極に、地気を付与してこれらのトランジスタN1〜N4を遮
断状態に確実に固定することで、トランジスタP1〜P4の
方だけを導通状態にすることができるのである。
号が「Ｌ」信号の低電圧値から「Ｈ」信号の高電圧値に
移行する際の過渡期において、トランジスタND1〜ND4
は、トランジスタN1〜N4に対する遮断用トランジスタと
して働く。すなわち入力信号の電圧上昇につれて、トラ
ンジスタND1〜ND4が、トランジスタN1〜N4の各ゲート電
極に、地気を付与してこれらのトランジスタN1〜N4を遮
断状態に確実に固定することで、トランジスタP1〜P4の
方だけを導通状態にすることができるのである。
遅延線として作動する擬分布定数のRC回路を形成する
ようにトランジスタP1〜P4と抵抗素子TP0〜TP3とが相互
接続されていることにより、プッシュプル出力回路部の
入力端子10において、入力信号が「Ｌ」信号の低電圧値
から「Ｈ」信号の高電圧値に移行する際に、入力信号の
パルス状波形の前縁遷移領域を全体として急峻なものに
することができる。なぜならば、かかる擬似分布定数の
RC回路により、入力信号のパルス状波形の前縁開始部位
と前縁終了部位において、傾斜が緩められているにも拘
らず、トランジスタMNが、上述の通り、入力信号のパル
ス状波形の前縁中央部位を急峻なものにするので、全体
としては、前縁の傾斜が大大的に緩慢になるのを該トラ
ンジスタMNが確実に防止しているのである。
ようにトランジスタP1〜P4と抵抗素子TP0〜TP3とが相互
接続されていることにより、プッシュプル出力回路部の
入力端子10において、入力信号が「Ｌ」信号の低電圧値
から「Ｈ」信号の高電圧値に移行する際に、入力信号の
パルス状波形の前縁遷移領域を全体として急峻なものに
することができる。なぜならば、かかる擬似分布定数の
RC回路により、入力信号のパルス状波形の前縁開始部位
と前縁終了部位において、傾斜が緩められているにも拘
らず、トランジスタMNが、上述の通り、入力信号のパル
ス状波形の前縁中央部位を急峻なものにするので、全体
としては、前縁の傾斜が大大的に緩慢になるのを該トラ
ンジスタMNが確実に防止しているのである。
これまでの説明は、プッシュプル出力回路部の入力端
子10における入力信号が「Ｌ」信号の低電圧値から
「Ｈ」信号の高電圧値に移行する際の電圧に関するもの
である。従って、上記説明は、該入力信号が逆に「Ｈ」
信号の高電圧値から「Ｌ」信号の低電圧値に移行する際
の電圧に関しても成り立つ。この場合、それぞれの相補
関係にあるトランジスタは、そのトランジスタに対応す
る相補的な作動を行い、導通状態になる。すなわちここ
では、トランジスタN1〜N4は、それらに関連する抵抗素
子TN0〜TN3と協働して、遅延線の効果を有する擬似分布
定数のRC回路として働く。そして、トランジスタN1〜N4
に並列接続されたトランジスタMPが、上述のトランジス
タMNの動作を代って確保する。かくして、本発明のプッ
シュプル出力回路部においては、出力端子12における出
力信号のパルス状の波形の前縁および後縁の傾斜を共に
急峻なものにすることができ、しかもその際に、不所望
のオーバーシュートを回避することもできる。
子10における入力信号が「Ｌ」信号の低電圧値から
「Ｈ」信号の高電圧値に移行する際の電圧に関するもの
である。従って、上記説明は、該入力信号が逆に「Ｈ」
信号の高電圧値から「Ｌ」信号の低電圧値に移行する際
の電圧に関しても成り立つ。この場合、それぞれの相補
関係にあるトランジスタは、そのトランジスタに対応す
る相補的な作動を行い、導通状態になる。すなわちここ
では、トランジスタN1〜N4は、それらに関連する抵抗素
子TN0〜TN3と協働して、遅延線の効果を有する擬似分布
定数のRC回路として働く。そして、トランジスタN1〜N4
に並列接続されたトランジスタMPが、上述のトランジス
タMNの動作を代って確保する。かくして、本発明のプッ
シュプル出力回路部においては、出力端子12における出
力信号のパルス状の波形の前縁および後縁の傾斜を共に
急峻なものにすることができ、しかもその際に、不所望
のオーバーシュートを回避することもできる。
本発明を要約すれば、以下のとおりである。
パルス状の入力信号に依存してパルス状の出力信号を
生成するための集積回路化されたプッシュプル出力回路
部は、相補的関係にある出力用電界効果トランジスタを
含んでいる。これらの電界効果トランジスタは、同じ導
電型の複数のサブトランジスタを互いに並列接続して成
るサブトランジスタ群の２つのグループ（P1〜P4のグル
ープとN1〜N4のグループ）を構成している。２つのグル
ープの各サブトランジスタの各ゲート電極に通ずるリー
ド線には、抵抗素子（TP0〜TP3およびTN0〜TN3）が接続
されている。２つのグループの各サブトランジスタ（P1
〜P4およびN1〜N4）には、遮断用電界効果トランジスタ
（PD1〜PD4およびND1〜ND4）の各々が付設されている。
サブトランジスタ（P1〜P4およびN1〜N4）の各グループ
には、自己の導電型とは逆の導電型の電界効果トランジ
スタ（MNおよびMP）が並列接続され、この場合、このト
ランジスタ（MNおよびMP）は、入力信号と出力信号に関
してソースホロワを構成するように結線されている。
生成するための集積回路化されたプッシュプル出力回路
部は、相補的関係にある出力用電界効果トランジスタを
含んでいる。これらの電界効果トランジスタは、同じ導
電型の複数のサブトランジスタを互いに並列接続して成
るサブトランジスタ群の２つのグループ（P1〜P4のグル
ープとN1〜N4のグループ）を構成している。２つのグル
ープの各サブトランジスタの各ゲート電極に通ずるリー
ド線には、抵抗素子（TP0〜TP3およびTN0〜TN3）が接続
されている。２つのグループの各サブトランジスタ（P1
〜P4およびN1〜N4）には、遮断用電界効果トランジスタ
（PD1〜PD4およびND1〜ND4）の各々が付設されている。
サブトランジスタ（P1〜P4およびN1〜N4）の各グループ
には、自己の導電型とは逆の導電型の電界効果トランジ
スタ（MNおよびMP）が並列接続され、この場合、このト
ランジスタ（MNおよびMP）は、入力信号と出力信号に関
してソースホロワを構成するように結線されている。
＜その他の開示事項＞ 1.パルス状の入力信号に応答してパルス状の出力信号を
生成する集積回路化されたプッシュプル出力回路部であ
って、同じ導電型のサブトランジスタが互いに並列接続
されて構成されるサブトランジスタの２つのグループか
ら成り、該グループごとでは相補的関係にある電界効果
トランジスタを含み、下記構成ａ）、ｂ）およびｃ）に
よって特徴付けられる集積回路化されたプッシュプル出
力回路部： ａ）２つのグループの各サブトランジスタ（P1、P2、P
3、P4およびN1、N2、N3、N4）の各ゲート電極に通ずる
リード線中に、抵抗素子（TP0、TP1、TP2、TP3及びTN
0、TN1、TN2、TN3）が各別に挿入され、 ｂ）２つのグループの各サブトランジスタ（P1、P2、P
3、P4およびN1、N2、N3、N4）に対して、遮断用電界効
果トランジスタ（PD1、PD2、PD3、PD4およびND1、ND2、
ND3、ND4）が、各別に、付設され、そして ｃ）サブトランジスタ（P1、P2、P3、P4およびN1、N2、
N3、N4）の２つのグループの各々には、各グループに属
するサブトランジスタのそれとは逆の導電型の電界効果
トランジスタ（MNおよびMP）が、各別に並列接続され
て、入力信号と出力信号に関して、ソースホロワを構成
する。
生成する集積回路化されたプッシュプル出力回路部であ
って、同じ導電型のサブトランジスタが互いに並列接続
されて構成されるサブトランジスタの２つのグループか
ら成り、該グループごとでは相補的関係にある電界効果
トランジスタを含み、下記構成ａ）、ｂ）およびｃ）に
よって特徴付けられる集積回路化されたプッシュプル出
力回路部： ａ）２つのグループの各サブトランジスタ（P1、P2、P
3、P4およびN1、N2、N3、N4）の各ゲート電極に通ずる
リード線中に、抵抗素子（TP0、TP1、TP2、TP3及びTN
0、TN1、TN2、TN3）が各別に挿入され、 ｂ）２つのグループの各サブトランジスタ（P1、P2、P
3、P4およびN1、N2、N3、N4）に対して、遮断用電界効
果トランジスタ（PD1、PD2、PD3、PD4およびND1、ND2、
ND3、ND4）が、各別に、付設され、そして ｃ）サブトランジスタ（P1、P2、P3、P4およびN1、N2、
N3、N4）の２つのグループの各々には、各グループに属
するサブトランジスタのそれとは逆の導電型の電界効果
トランジスタ（MNおよびMP）が、各別に並列接続され
て、入力信号と出力信号に関して、ソースホロワを構成
する。
2.下記構成によって特徴付けられる、特許請求の範囲第
１項記載の集積化プッシュプル出力回路部： 連続的な該副トランジスタ（P1、P2、P3、P4およびN
1、N2、N3、N4）の該ゲート電極相互の間に、各々、挿
入される該抵抗素子（TP1、TP2、TP3およびTN1、TN2、T
N3）は、一対の相補的で互いに並列に接続された電界効
果トランジスタによって形成される。
１項記載の集積化プッシュプル出力回路部： 連続的な該副トランジスタ（P1、P2、P3、P4およびN
1、N2、N3、N4）の該ゲート電極相互の間に、各々、挿
入される該抵抗素子（TP1、TP2、TP3およびTN1、TN2、T
N3）は、一対の相補的で互いに並列に接続された電界効
果トランジスタによって形成される。
3.下記構成によって特徴付けられる、特許請求の範囲第
１項記載の集積化プッシュプル出力回路部： 該接続解除用トランジスタ（PD1、PD2、PD3、PD4およ
びND1、ND2、ND3、ND4）は、該副トランジスタ（P1、P
2、P3、P4およびN1、N2、N3、N4）と、各々、同じ導電
型のトランジスタによって構成され、該副トランジスタ
（P1、P2、P3、P4およびN1、N2、N3、N4）と、各々、組
合わされて該副トランジスタ（P1、P2、P3、P4およびN
1、N2、N3、N4）の各々のゲート電極に、各々、接続さ
れる。
１項記載の集積化プッシュプル出力回路部： 該接続解除用トランジスタ（PD1、PD2、PD3、PD4およ
びND1、ND2、ND3、ND4）は、該副トランジスタ（P1、P
2、P3、P4およびN1、N2、N3、N4）と、各々、同じ導電
型のトランジスタによって構成され、該副トランジスタ
（P1、P2、P3、P4およびN1、N2、N3、N4）と、各々、組
合わされて該副トランジスタ（P1、P2、P3、P4およびN
1、N2、N3、N4）の各々のゲート電極に、各々、接続さ
れる。
図は本発明の実施例に関する回路図である。 10……入力端子、12……出力端子 P1、P2、P3、P4……Ｐチャンネル電界効果トランジスタ
（サブトランジスタのグループ） N1、N2、N3、N4……Ｎチャンネル電界効果トランジスタ
（サブトランジスタのグループ） TP0、TP1、TP2、TP3……抵抗素子 TN0、TN1、TN2、TN3……抵抗素子 PD1、PD2、PD3、PD4……Ｐチャンネル電界効果トランジ
スタ（遮断用トランジスタ） ND1、ND2、ND3、ND4……Ｎチャンネル電界効果トランジ
スタ（遮断用トランジスタ）
（サブトランジスタのグループ） N1、N2、N3、N4……Ｎチャンネル電界効果トランジスタ
（サブトランジスタのグループ） TP0、TP1、TP2、TP3……抵抗素子 TN0、TN1、TN2、TN3……抵抗素子 PD1、PD2、PD3、PD4……Ｐチャンネル電界効果トランジ
スタ（遮断用トランジスタ） ND1、ND2、ND3、ND4……Ｎチャンネル電界効果トランジ
スタ（遮断用トランジスタ）
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−119773（ＪＰ，Ａ) 特開 平１−268313（ＪＰ，Ａ) 特開 昭57−106228（ＪＰ，Ａ) 特開 平２−174316（ＪＰ，Ａ) 特開 平２−203618（ＪＰ，Ａ) 特開 平４−229713（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 17/16 H03K 19/00
Claims (1)
- 【請求項１】パルス状の入力信号に応答してパルス状の
出力信号を生成する集積回路化されたプッシュプル出力
回路部であって、同じ導電型のサブトランジスタが互い
に並列接続されて構成されるサブトランジスタの２つの
グループから成り、該グループごとでは相補的関係にあ
る電界効果トランジスタを含み、下記構成ａ）、ｂ）お
よびｃ）によって特徴付けられる集積回路化されたプッ
シュプル出力回路部： ａ）２つのグループの各サブトランジスタ（P1、P2、P
3、P4およびN1、N2、N3、N4）の各ゲート電極に通ずる
リード線中に、抵抗素子（TP0、TP1、TP2、TP3及びTN
0、TN1、TN2、TN3）が各別に挿入され、 ｂ）２つのグループの各サブトランジスタ（P1、P2、P
3、P4およびN1、N2、N3、N4）に対して、遮断用電界効
果トランジスタ（PD1、PD2、PD3、PD4およびND1、ND2、
ND3、ND4）が、各別に、付設され、そして ｃ）サブトランジスタ（P1、P2、P3、P4およびN1、N2、
N3、N4）の２つのグループの各々には、各グループに属
するサブトランジスタのそれとは逆の導電型の電界効果
トランジスタ（MNおよびMP）が、各別に並列接続され
て、入力信号と出力信号に関して、ソースホロワを構成
する。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3904901A DE3904901A1 (de) | 1989-02-17 | 1989-02-17 | Integrierte gegentakt-ausgangsstufe |
| DE3904901.9 | 1989-02-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02246513A JPH02246513A (ja) | 1990-10-02 |
| JP3026346B2 true JP3026346B2 (ja) | 2000-03-27 |
Family
ID=6374353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2037114A Expired - Fee Related JP3026346B2 (ja) | 1989-02-17 | 1990-02-17 | プッシュプル出力回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5036232A (ja) |
| EP (1) | EP0383289B1 (ja) |
| JP (1) | JP3026346B2 (ja) |
| KR (1) | KR0142225B1 (ja) |
| DE (2) | DE3904901A1 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5111075A (en) * | 1989-02-28 | 1992-05-05 | Vlsi Technology, Inc. | Reduced switching noise output buffer using diode for quick turn-off |
| US5231311A (en) * | 1989-02-28 | 1993-07-27 | Vlsi Technology, Inc. | Digital output buffer and method with slew rate control and reduced crowbar current |
| US5109166A (en) * | 1990-04-30 | 1992-04-28 | International Business Machines Corporation | Sinusoidal signal generator |
| US5124579A (en) * | 1990-12-31 | 1992-06-23 | Kianoosh Naghshineh | Cmos output buffer circuit with improved ground bounce |
| US5216289A (en) * | 1991-10-24 | 1993-06-01 | Intel Corporation | Asynchronous reset scheme for ultra-low noise port tri-state output driver circuit |
| US5170073A (en) * | 1991-10-24 | 1992-12-08 | Intel Corporation | Ultra-low noise port output driver circuit |
| JP2567179B2 (ja) * | 1992-03-18 | 1996-12-25 | 株式会社東芝 | レベル変換回路 |
| US5448181A (en) * | 1992-11-06 | 1995-09-05 | Xilinx, Inc. | Output buffer circuit having reduced switching noise |
| US5329175A (en) * | 1992-11-13 | 1994-07-12 | Advanced Micro Devices, Inc. | Reduced noise, low power, high speed output buffer |
| US5444398A (en) * | 1992-12-17 | 1995-08-22 | Siemens Aktiengesellschaft | Decoded-source sense amplifier with special column select driver voltage |
| US5430408A (en) * | 1993-03-08 | 1995-07-04 | Texas Instruments Incorporated | Transmission gate circuit |
| US5604453A (en) * | 1993-04-23 | 1997-02-18 | Altera Corporation | Circuit for reducing ground bounce |
| US5367205A (en) * | 1993-05-13 | 1994-11-22 | Micron Semiconductor, Inc. | High speed output buffer with reduced voltage bounce and no cross current |
| US5355029A (en) * | 1993-07-12 | 1994-10-11 | Digital Equipment Corporation | Staged CMOS output buffer |
| US5424653A (en) * | 1993-10-06 | 1995-06-13 | Advanced Micro Devices, Inc. | Gradual on output buffer circuit including a reverse turn-off apparatus |
| JP3623004B2 (ja) * | 1994-03-30 | 2005-02-23 | 松下電器産業株式会社 | 電圧レベル変換回路 |
| US5428303A (en) * | 1994-05-20 | 1995-06-27 | National Semiconductor Corporation | Bias generator for low ground bounce output driver |
| JPH0897701A (ja) * | 1994-09-21 | 1996-04-12 | Mitsubishi Electric Corp | 半導体回路 |
| US5528166A (en) * | 1995-03-14 | 1996-06-18 | Intel Corporation | Pulse controlled impedance compensated output buffer |
| US5859552A (en) * | 1995-10-06 | 1999-01-12 | Lsi Logic Corporation | Programmable slew rate control circuit for output buffer |
| US5739714A (en) * | 1995-10-24 | 1998-04-14 | Lucent Technologies, Inc. | Apparatus for controlling ground bounce |
| US6133749A (en) * | 1999-01-04 | 2000-10-17 | International Business Machines Corporation | Variable impedance output driver circuit using analog biases to match driver output impedance to load input impedance |
| US6359478B1 (en) | 2001-08-31 | 2002-03-19 | Pericom Semiconductor Corp. | Reduced-undershoot CMOS output buffer with delayed VOL-driver transistor |
| JP4008748B2 (ja) * | 2002-05-07 | 2007-11-14 | 株式会社ルネサステクノロジ | パルス電流発生回路 |
| JP4025167B2 (ja) * | 2002-10-17 | 2007-12-19 | 株式会社東芝 | 抵抗素子を有する半導体装置 |
| RU169513U1 (ru) * | 2016-06-24 | 2017-03-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Воронежский государственный университет" (ФГБОУ ВО "ВГУ") | Мультивибратор на распределенной rc- структуре |
| US10483973B2 (en) | 2017-12-06 | 2019-11-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Temperature instability-aware circuit |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS525204A (en) * | 1975-07-01 | 1977-01-14 | Seiko Epson Corp | Hearing aid |
| JPS57106228A (en) * | 1980-12-24 | 1982-07-02 | Fujitsu Ltd | Semiconductor circuit |
| JPS57166713A (en) * | 1981-04-08 | 1982-10-14 | Nec Corp | Output circuit |
| JPS5922444A (ja) * | 1982-07-28 | 1984-02-04 | Nec Corp | 駆動回路 |
| KR900000830B1 (ko) * | 1984-06-25 | 1990-02-17 | 후지쑤 가부시끼가이샤 | 상보형(相補型) Bi-MIS 게이트 회로 |
| US4617477A (en) * | 1985-05-21 | 1986-10-14 | At&T Bell Laboratories | Symmetrical output complementary buffer |
| GB2192105A (en) * | 1986-06-25 | 1987-12-31 | Philips Nv | Cmos-input circuit |
| US4771195A (en) * | 1986-08-29 | 1988-09-13 | Texas Instruments Incorporated | Integrated circuit to reduce switching noise |
| JPS63142719A (ja) * | 1986-12-04 | 1988-06-15 | Mitsubishi Electric Corp | ３ステ−ト付相補型ｍｏｓ集積回路 |
| US4785201A (en) * | 1986-12-29 | 1988-11-15 | Integrated Device Technology, Inc. | High speed/high drive CMOS output buffer with inductive bounce suppression |
| US4789793A (en) * | 1987-02-24 | 1988-12-06 | Texas Instruments Incorporated | Integrated FET circuit to reduce switching noise |
| JPS63234622A (ja) * | 1987-03-23 | 1988-09-29 | Toshiba Corp | デ−タ出力回路 |
| JP2633562B2 (ja) * | 1987-05-27 | 1997-07-23 | 株式会社東芝 | 半導体集積回路 |
| EP0304035B1 (en) * | 1987-08-17 | 1993-02-10 | Nec Corporation | Bi-mos circuit capable of high speed operation with low power consumption |
| JPH01138813A (ja) * | 1987-11-26 | 1989-05-31 | Toshiba Corp | Ｅｃｌ―ｃｍｏｓレベル変換回路 |
| US4820942A (en) * | 1988-01-27 | 1989-04-11 | Advanced Micro Devices, Inc. | High-speed, high-drive output buffer circuits with reduced ground bounce |
| US4908528A (en) * | 1988-07-21 | 1990-03-13 | Vlsi Technology, Inc. | Input circuit having improved noise immunity |
| US4885485A (en) * | 1988-08-30 | 1989-12-05 | Vtc Incorporated | CMOS Output buffer providing mask programmable output drive current |
| US4959565A (en) * | 1989-02-10 | 1990-09-25 | National Semiconductor Corporation | Output buffer with ground bounce control |
| US4961010A (en) * | 1989-05-19 | 1990-10-02 | National Semiconductor Corporation | Output buffer for reducing switching induced noise |
-
1989
- 1989-02-17 DE DE3904901A patent/DE3904901A1/de active Granted
-
1990
- 1990-02-14 DE DE90102868T patent/DE69003554T2/de not_active Expired - Lifetime
- 1990-02-14 EP EP90102868A patent/EP0383289B1/en not_active Expired - Lifetime
- 1990-02-15 US US07/480,441 patent/US5036232A/en not_active Expired - Lifetime
- 1990-02-16 KR KR1019900001897A patent/KR0142225B1/ko not_active IP Right Cessation
- 1990-02-17 JP JP2037114A patent/JP3026346B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0383289A1 (en) | 1990-08-22 |
| EP0383289B1 (en) | 1993-09-29 |
| DE3904901A1 (de) | 1990-08-23 |
| KR900013716A (ko) | 1990-09-06 |
| JPH02246513A (ja) | 1990-10-02 |
| US5036232A (en) | 1991-07-30 |
| KR0142225B1 (ko) | 1998-07-15 |
| DE69003554T2 (de) | 1994-02-03 |
| DE3904901C2 (ja) | 1991-04-11 |
| DE69003554D1 (de) | 1993-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3026346B2 (ja) | プッシュプル出力回路 | |
| JP2996301B2 (ja) | 負荷及び時間適応電流供給ドライブ回路 | |
| US5694065A (en) | Switching control circuitry for low noise CMOS inverter | |
| US5656970A (en) | Method and structure for selectively coupling a resistive element, a bulk potential control circuit and a gate control circuit to an output driver circuit | |
| EP1217744B1 (en) | An output buffer with constant switching current | |
| JP2783183B2 (ja) | 出力回路 | |
| JPH04227321A (ja) | スイッチング誘起ノイズを減少させるための出力電圧検知を行なう出力バッファ回路 | |
| KR20010049227A (ko) | 레벨조정회로 및 이를 포함하는 데이터 출력회로 | |
| US4751410A (en) | Complementary bi-mis gate circuit | |
| US5489866A (en) | High speed and low noise margin schmitt trigger with controllable trip point | |
| JP2796833B2 (ja) | 出力段の電流を防止するフィードバックを有する高速論理回路 | |
| JPH0328850B2 (ja) | ||
| EP0487917A2 (en) | High-speed low-power ECL/NTL circuits | |
| KR0142271B1 (ko) | 반도체 집적회로장치 | |
| JP2557619B2 (ja) | 信号出力回路 | |
| JP3530582B2 (ja) | シングルエンド入力論理ゲートを有する集積論理回路 | |
| JPH0252460B2 (ja) | ||
| JPH052893A (ja) | 出力バツフア回路 | |
| JPH05175798A (ja) | アンダーシュートを低減させる回路 | |
| JP2685251B2 (ja) | 集積論理回路 | |
| JP2638016B2 (ja) | 半導体回路 | |
| JP2535081B2 (ja) | 出力駆動回路 | |
| JPS58103230A (ja) | スイツチング回路 | |
| JP2822931B2 (ja) | 出力回路 | |
| KR960007257B1 (ko) | 출력버퍼 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090128 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |