TW201944380A - 輸出緩衝器與源極驅動器 - Google Patents
輸出緩衝器與源極驅動器 Download PDFInfo
- Publication number
- TW201944380A TW201944380A TW107113605A TW107113605A TW201944380A TW 201944380 A TW201944380 A TW 201944380A TW 107113605 A TW107113605 A TW 107113605A TW 107113605 A TW107113605 A TW 107113605A TW 201944380 A TW201944380 A TW 201944380A
- Authority
- TW
- Taiwan
- Prior art keywords
- bias
- transistor
- signal
- current mirror
- differential input
- Prior art date
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Amplifiers (AREA)
Abstract
一種輸出緩衝器,包含:第一差動輸入對、第二差動輸入對、第一電流鏡電路、第二電流鏡電路與輸出電路。第一電流鏡電路具有參考分支與鏡射分支分別連接第一差動輸入對的二輸出端。第二電流鏡電路具有參考分支與鏡射分支分別連接第二差動輸入對的二輸出端。輸出電路連接第一電流鏡電路的輸出端與第二電流鏡電路的輸出端。第一差動輸入對、第二差動輸入對、第一電流鏡電路之參考分支、第一電流鏡電路之鏡射分支、第二電流鏡電路之參考分支與第二電流鏡電路之鏡射分支各自連接一偏壓單元。偏壓單元包含二偏壓電晶體與致能電晶體。
Description
本揭露實施例是有關於一種輸出緩衝器,且特別是有關於一種適用於高動態範圍(High Dynamic Range,HDR)顯示裝置的輸出緩衝器及包含多個輸出緩衝器的源極驅動器。
源極驅動器為液晶顯示器(Liquid Crystal Display,LCD)之驅動元件,用以轉換顯示影像之數位資料信號為類比驅動信號,且輸出此類比驅動信號至顯示面板的每個像素。源極驅動器通常包括輸出緩衝器來提升驅動信號的驅動能力,輸出緩衝器例如為由電晶體組成的運算放大器。此外,輸出緩衝器還可藉由額外的偏壓電路來提供高驅動比(High Driving Ratio,HDR)信號以增加靜態電流,從而提升輸出緩衝器的驅動能力。
當輸出緩衝器經多條走線來輸出驅動信號至顯示面板時,由於多條走線彼此的距離不同,需要於不同的時點輸出驅動信號來補償因不同走線距離造成的扇出阻抗差異與閘極訊號延遲。因此對於藉由高驅動比信號來提升驅動 能力的輸出緩衝器而言,就需要對應之多組的偏壓電路。然而,大量的偏壓電路會導致元件整體面積大幅增加,且提高功率消耗。
本揭露之目的在於提出一種輸出緩衝器,利用不同的偏壓方式,在不需要大量的偏壓電路的前提下,實現藉由高驅動比信號來提升驅動能力的輸出緩衝器。
根據本揭露之上述目的,提出一種輸出緩衝器,包含:第一差動輸入對、第二差動輸入對、第一電流鏡電路、第二電流鏡電路與輸出電路。第一差動輸入對與第二差動輸入對各自具有二輸入端用以接收差動輸入信號。第一電流鏡電路具有參考分支連接第一差動輸入對的第一輸出端,且具有鏡射分支連接第一差動輸入對的第二輸出端。第二電流鏡電路具有參考分支連接第二差動輸入對的第一輸出端,且具有鏡射分支連接第二差動輸入對的第二輸出端。輸出電路具有二輸入端分別連接第一電流鏡電路的輸出端與第二電流鏡電路的輸出端。第一差動輸入對、第二差動輸入對、第一電流鏡電路之參考分支、第一電流鏡電路之鏡射分支、第二電流鏡電路之參考分支與第二電流鏡電路之鏡射分支各自連接一偏壓單元。每一偏壓單元包含第一偏壓電晶體、第二偏壓電晶體與致能電晶體。
在一些實施例中,上述致能電晶體的源極端串聯第二偏壓電晶體的汲極端,上述第一偏壓電晶體的汲極端 與源極端分別並聯該致能電晶體的汲極端與第二偏壓電晶體的源極端。
在一些實施例中,上述第一偏壓電晶體的閘極端接收第一偏壓信號,上述第二偏壓電晶體的閘極端接收第二偏壓信號,上述致能電晶體的閘極端接收致能信號。
在一些實施例中,上述第一偏壓信號與第二偏壓信號皆為固定值信號。
在一些實施例中,上述第一偏壓信號的絕對值小於第二偏壓信號的絕對值。
在一些實施例中,上述致能電晶體於輸出緩衝器的致能期間導通,上述致能電晶體於輸出緩衝器的禁能期間關斷。
在一些實施例中,上述偏壓單元於輸出緩衝器的致能期間的偏壓電流為第一偏壓電晶體的導通電流與第二偏壓電晶體的導通電流的和值。
在一些實施例中,上述偏壓單元於輸出緩衝器的禁能期間的偏壓電流為第一偏壓電晶體的該導通電流。
在一些實施例中,上述輸出緩衝器,更包含:偏壓電路用以產生第一偏壓信號與第二偏壓信號。
根據本揭露之上述目的,另提出一種源極驅動器,包含:偏壓電路與多個輸出緩衝器。偏壓電路用以產生第一偏壓信號與第二偏壓信號。每個輸出緩衝器包含:第一差動輸入對、第二差動輸入對、第一電流鏡電路、第二電流鏡電路與輸出電路。第一電流鏡電路具有參考分支與鏡射分 支分別連接第一差動輸入對的二輸出端。第二電流鏡電路具有參考分支與鏡射分支分別連接第二差動輸入對的二輸出端。輸出電路具有二輸入端分別連接第一電流鏡電路的輸出端與第二電流鏡電路的輸出端。第一差動輸入對、第二差動輸入對、第一電流鏡電路之參考分支、第一電流鏡電路之鏡射分支、第二電流鏡電路之參考分支與第二電流鏡電路之鏡射分支各自連接一偏壓單元。每一偏壓單元包含第一偏壓電晶體、第二偏壓電晶體與致能電晶體。第一偏壓電晶體的閘極端接收第一偏壓信號,第二偏壓電晶體的閘極端接收第二偏壓信號。
在一些實施例中,上述第一偏壓信號與第二偏壓信號皆為固定值信號。
在一些實施例中,上述第一偏壓信號的絕對值小於第二偏壓信號的絕對值。
在一些實施例中,上述致能電晶體的源極端串聯第二偏壓電晶體的汲極端,上述第一偏壓電晶體的汲極端與源極端分別並聯該致能電晶體的汲極端與第二偏壓電晶體的源極端。致能電晶體的閘極端接收致能信號。
在一些實施例中,上述致能電晶體於輸出緩衝器的致能期間導通,上述致能電晶體於輸出緩衝器的禁能期間關斷。
在一些實施例中,上述偏壓單元於輸出緩衝器的致能期間的偏壓電流為第一偏壓電晶體的導通電流與第二偏壓電晶體的導通電流的和值。
在一些實施例中,上述偏壓單元於輸出緩衝器的禁能期間的偏壓電流為第一偏壓電晶體的該導通電流。
為讓本揭露的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
100、300‧‧‧緩衝放大器
200‧‧‧偏壓電路
1000‧‧‧源極驅動器
11‧‧‧第一差動輸入對
12‧‧‧第二差動輸入對
21‧‧‧第一電流鏡電路
22‧‧‧第二電流鏡電路
30‧‧‧輸出電路
41、42、43、44、45、46‧‧‧偏壓單元
in‧‧‧差動輸入信號
out‧‧‧輸出信號
N1、N4、N7、P1、P4、P7‧‧‧第一偏壓電晶體
N2、N5、N8、P2、P5、P8‧‧‧第二偏壓電晶體
N3、N6、N9、P3、P6、P9‧‧‧致能電晶體
ND1、ND2、NM1、NM2、NO‧‧‧NMOSFET
PD1、PD2、PM1、PM2、PO‧‧‧PMOSFET
Vdd‧‧‧電源電壓
vn1、vp1‧‧‧第一偏壓信號
vn2、vp2‧‧‧第二偏壓信號
HDRn、HDRp‧‧‧致能信號
T1、T2‧‧‧致能期間
T3‧‧‧禁能期間
TPn、TPp‧‧‧掃描驅動信號
從以下結合所附圖式所做的詳細描述,可對本揭露之態樣有更佳的了解。需注意的是,根據業界的標準實務,各特徵並未依比例繪示。事實上,為了使討論更為清楚,各特徵的尺寸都可任意地增加或減少。
[圖1]係根據本揭露的實施例之緩衝放大器的詳細電路圖。
[圖2]係根據本揭露的實施例之掃描驅動信號、致能信號、第一偏壓信號及第二偏壓信號的時序圖。
[圖3]係根據本揭露的實施例之掃描驅動信號、致能信號、第一偏壓信號及第二偏壓信號的時序圖。
[圖4]係根據本揭露的實施例之源極驅動器的電路方塊圖。
以下仔細討論本發明的實施例。然而,可以理解的是,實施例提供許多可應用的概念,其可實施於各式各樣的特定內容中。所討論、揭示之實施例僅供說明,並非用以限定本發明之範圍。關於本文中所使用之『第一』、『第 二』、...等,並非特別指次序或順位的意思,其僅為了區別以相同技術用語描述的元件或操作。
圖1係根據本揭露的實施例之緩衝放大器100的詳細電路圖。緩衝放大器100包含第一差動輸入對11、第二差動輸入對12、第一電流鏡電路21、第二電流鏡電路22與輸出電路30。
第一差動輸入對11包含N型金氧半場效電晶體(N-type Metal Oxide Field Effect Transistor;NMOSFET)ND1及ND2。NMOSFET ND1的閘極係第一差動輸入對11的一輸入端,NMOSFET ND2的閘極係第一差動輸入對11的另一輸入端,第一差動輸入對11的二輸入端用以接收差動輸入信號in。NMOSFET ND1的汲極係第一差動輸入對11的一輸出端,NMOSFET ND2的汲極係第一差動輸入對11的另一輸出端,第一差動輸入對11的二輸出端分別連接第一電流鏡電路21的二輸入端。
第二差動輸入對12包含P型金氧半場效電晶體(P-type Metal Oxide Field Effect Transistor;PMOSFET)PD1及PD2。PMOSFET PD1的閘極係第二差動輸入對12的一輸入端,PMOSFET PD2的閘極係第二差動輸入對12的另一輸入端,第二差動輸入對12的二輸入端用以接收差動輸入信號in。PMOSFET PD1的汲極係第二差動輸入對12的一輸出端,PMOSFET PD2的汲極係第二差動輸入對12的另一輸出端,第二差動輸入對12的二輸出端分別連接第二電流鏡電路22的二輸入端。
第一電流鏡電路21包含PMOSFET PM1及PM2,PMOSFET PM1及PM2分別為第一電流鏡電路21的參考分支與鏡射分支。PMOSFET PM1及PM2的源極連接電源電壓Vdd,PMOSFET PM1的汲極、PMOSFET PM1及PM2的閘極連接第一電流鏡電路21的一輸入端。PMOSFET PM2的汲極連接第一電流鏡電路21的另一輸入端與第一電流鏡電路21的輸出端。
第二電流鏡電路22包含NMOSFET NM1及NM2,NMOSFET NM1及NM2分別為第二電流鏡電路22的參考分支與鏡射分支。NMOSFET NM1及NM2的源極連接接地電壓,NMOSFET NM1的汲極、NMOSFET NM1及NM2的閘極連接第二電流鏡電路22的一輸入端。NMOSFET NM2的汲極連接第二電流鏡電路22的另一輸入端與第二電流鏡電路22的輸出端。
輸出電路30包含PMOSFET PO及NMOSFET NO。PMOSFET PO的閘極係輸出電路30的一輸入端,連接第一電流鏡電路21的輸出端,NMOSFET NO的閘極係輸出電路30的另一輸入端,連接第二電流鏡電路22的輸出端。PMOSFET PO的源極連接電源電壓Vdd,NMOSFET NO的源極連接接地電壓。PMOSFET PO及NMOSFET NO的汲極連接輸出電路30的輸出端。
第一差動輸入對11與第二差動輸入對12根據差動輸入信號in決定第一電流鏡電路21的輸出端的電壓與第二電流鏡電路22的輸出端的電壓,第一電流鏡電路21的 輸出端的電壓與第二電流鏡電路22的輸出端的電壓分別控制PMOSFET PO及NMOSFET NO的切換,進而產生輸出信號out。
緩衝放大器100更包含偏壓單元41、42、43、44、45及46。偏壓單元41用以提供第一差動輸入對11的偏壓電流,偏壓單元42用以提供第二差動輸入對12的偏壓電流,偏壓單元43用以提供第一電流鏡電路21的參考分支的偏壓電流,偏壓單元44用以提供第二電流鏡電路22的參考分支的偏壓電流,偏壓單元45用以提供第一電流鏡電路21的鏡射分支的偏壓電流,偏壓單元46用以提供第二電流鏡電路22的鏡射分支的偏壓電流。
對第一差動輸入對11而言,NMOSFET ND1及ND2的源極連接偏壓單元41。對第二差動輸入對12而言,PMOSFET PD1及PD2的源極連接偏壓單元42。對第一電流鏡電路21的參考分支而言,PMOSFET PM1的汲極連接偏壓單元43。對第二電流鏡電路22的參考分支而言,NMOSFET NM1的汲極連接偏壓單元44。對第一電流鏡電路21的鏡射分支而言,PMOSFET PM2的汲極連接偏壓單元45。對第二電流鏡電路22的鏡射分支而言,NMOSFET NM2的汲極連接偏壓單元46。
偏壓單元41包含三個NMOSFET,分別為第一偏壓電晶體N1、第二偏壓電晶體N2及致能電晶體N3。偏壓單元42包含三個PMOSFET,分別為第一偏壓電晶體P1、第二偏壓電晶體P2及致能電晶體P3。偏壓單元43包含三個 PMOSFET,分別為第一偏壓電晶體P4、第二偏壓電晶體P5及致能電晶體P6。偏壓單元44包含三個NMOSFET,分別為第一偏壓電晶體N4、第二偏壓電晶體N5及致能電晶體N6。偏壓單元45包含三個PMOSFET,分別為第一偏壓電晶體P7、第二偏壓電晶體P8及致能電晶體P9。偏壓單元46包含三個NMOSFET,分別為第一偏壓電晶體N7、第二偏壓電晶體N8及致能電晶體N9。
對偏壓單元41而言,致能電晶體N3的源極連接第二偏壓電晶體N2的汲極,第二偏壓電晶體N2的源極與第一偏壓電晶體N1的源極連接接地電壓,致能電晶體N3的汲極與第一偏壓電晶體N1的汲極連接第一差動輸入對11的NMOSFET ND1及ND2的源極。具體而言,致能電晶體N3的源極串聯第二偏壓電晶體N2的汲極,第一偏壓電晶體N1的汲極與源極分別並聯至致能電晶體N3的汲極與第二偏壓電晶體N2的源極。
對偏壓單元42而言,致能電晶體P3的源極連接第二偏壓電晶體P2的汲極,第二偏壓電晶體P2的源極與第一偏壓電晶體P1的源極連接電源電壓Vdd,致能電晶體P3的汲極與第一偏壓電晶體P1的汲極連接第二差動輸入對12的PMOSFET PD1及PD2的源極。具體而言,致能電晶體P3的源極串聯第二偏壓電晶體P2的汲極,第一偏壓電晶體P1的汲極與源極分別並聯至致能電晶體P3的汲極與第二偏壓電晶體P2的源極。
對偏壓單元43而言,致能電晶體P6的源極連接 第二偏壓電晶體P5的汲極,第二偏壓電晶體P5的源極與第一偏壓電晶體P4的源極連接第一電流鏡電路21的參考分支的PMOSFET PM1的汲極,致能電晶體P6的汲極與第一偏壓電晶體P4的汲極連接第二電流鏡電路22的參考分支的NMOSFET NM1的汲極。具體而言,致能電晶體P6的源極串聯第二偏壓電晶體P5的汲極,第一偏壓電晶體P4的汲極與源極分別並聯至致能電晶體P6的汲極與第二偏壓電晶體P5的源極。
對偏壓單元44而言,致能電晶體N6的源極連接第二偏壓電晶體N5的汲極,第二偏壓電晶體N5的源極與第一偏壓電晶體N4的源極連接第二電流鏡電路22的參考分支的NMOSFET NM1的汲極,致能電晶體N6的汲極與第一偏壓電晶體N4的汲極第一電流鏡電路21的參考分支的PMOSFET PM1的汲極。具體而言,致能電晶體N6的源極串聯第二偏壓電晶體N5的汲極,第一偏壓電晶體N4的汲極與源極分別並聯至致能電晶體N6的汲極與第二偏壓電晶體N5的源極。
對偏壓單元45而言,致能電晶體P9的源極連接第二偏壓電晶體P8的汲極,第二偏壓電晶體P8的源極與第一偏壓電晶體P7的源極連接第一電流鏡電路21的鏡射分支的PMOSFET PM2的汲極,致能電晶體P9的汲極與第一偏壓電晶體P7的汲極連接第二電流鏡電路22的鏡射分支的NMOSFET NM2的汲極。具體而言,致能電晶體P9的源極串聯第二偏壓電晶體P8的汲極,第一偏壓電晶體P7的汲極 與源極分別並聯至致能電晶體P9的汲極與第二偏壓電晶體P8的源極。
對偏壓單元46而言,致能電晶體N9的源極連接第二偏壓電晶體N8的汲極,第二偏壓電晶體N8的源極與第一偏壓電晶體N7的源極連接第二電流鏡電路22的鏡射分支的NMOSFET NM2的汲極,致能電晶體N9的汲極與第一偏壓電晶體N7的汲極連接第一電流鏡電路21的鏡射分支的PMOSFET PM2的汲極。具體而言,致能電晶體N9的源極串聯第二偏壓電晶體N8的汲極,第一偏壓電晶體N7的汲極與源極分別並聯至致能電晶體N9的汲極與第二偏壓電晶體N8的源極。
第一偏壓電晶體N1、N4及N7的閘極接收第一偏壓信號vn1,第一偏壓電晶體P1、P4及P7的閘極接收第一偏壓信號vp1,第二偏壓電晶體N2、N5及N8的閘極接收第二偏壓信號vn2,第二偏壓電晶體P2、P5及P8的閘極接收第二偏壓信號vp2,致能電晶體N3、N6及N9的閘極接收致能信號HDRn,致能電晶體P3、P6及P9的閘極接收致能信號HDRp。
圖2係根據本揭露的實施例之掃描驅動信號TPn、致能信號HDRn、第一偏壓信號vn1及第二偏壓信號vn2的時序圖。如圖2所示,在掃描驅動信號TPn的致能期間T1內,掃描驅動信號TPn被致能以觸發源極驅動器經由資料線傳送畫素信號至顯示面板的像素。為了提高畫素信號經輸出緩衝器100輸出後的迴轉率(slew rate),當掃描驅動 信號TPn被致能時,致能致能信號HDRn,當掃描驅動信號TPn被禁能時,禁能致能信號HDRn。值得一提的是,在本揭露的實施例中,為了確保輸出緩衝器100的輸出電壓能夠達到目標電壓,致能信號HDRn的致能期間T2大於掃描驅動信號TPn的致能期間T1。
以下以偏壓單元41為例來說明,請一併參照圖1與圖2,第一偏壓信號vn1為高電壓位準且為固定電壓值,用以使得第一偏壓電晶體N1導通。第二偏壓信號vn2為高電壓位準且為固定電壓值,致能信號HDRn用以控制致能電晶體N3的導通或關斷。當致能信號HDRn被致能(於致能期間T2),致能信號HDRn為高電壓位準,則第二偏壓電晶體N2與致能電晶體N3導通,因此偏壓單元41提供予第一差動輸入對11的偏壓電流為第一偏壓電晶體N1的導通電流與第二偏壓電晶體N2的導通電流的和值。當致能信號HDRn被禁能(於禁能期間T3),致能信號HDRn為低電壓位準,則第二偏壓電晶體N2與致能電晶體N3關斷,因此偏壓單元41提供予第一差動輸入對11的偏壓電流為第一偏壓電晶體N1的導通電流。值得一提的是,偏壓單元44及46的操作與偏壓單元41類似,故在此不再贅述。
圖3係根據本揭露的實施例之掃描驅動信號TPp、致能信號HDRp、第一偏壓信號vp1及第二偏壓信號vp2的時序圖。如圖3所示,在掃描驅動信號TPp的致能期間T1內,掃描驅動信號TPp被致能以觸發源極驅動器經由資料線傳送畫素信號至顯示面板的像素。為了提高畫素信號 經輸出緩衝器100輸出後的迴轉率(slew rate),當掃描驅動信號TPp被致能時,致能致能信號HDRp,當掃描驅動信號TPp被禁能時,禁能致能信號HDRp。值得一提的是,在本揭露的實施例中,為了確保輸出緩衝器100的輸出電壓能夠達到目標電壓,致能信號HDRp的致能期間T2大於掃描驅動信號TPp的致能期間T1。
以下以偏壓單元42為例來說明,請一併參照圖1與圖3,第一偏壓信號vp1為低電壓位準且為固定電壓值,用以使得第一偏壓電晶體P1導通。第二偏壓信號vp2為低電壓位準且為固定電壓值,致能信號HDRp用以控制致能電晶體P3的導通或關斷。當致能信號HDRp被致能(於致能期間T2),致能信號HDRp為低電壓位準,則第二偏壓電晶體P2與致能電晶體P3導通,因此偏壓單元42提供予第二差動輸入對12的偏壓電流為第一偏壓電晶體P1的導通電流與第二偏壓電晶體P2的導通電流的和值。當致能信號HDRp被禁能(於禁能期間T3),致能信號HDRp為高電壓位準,則第二偏壓電晶體P2與致能電晶體P3關斷,因此偏壓單元42提供予第一差動輸入對12的偏壓電流為第一偏壓電晶體N2的導通電流。值得一提的是,偏壓單元43及45的操作與偏壓單元42類似,故在此不再贅述。
在本揭露的實施例中,第一偏壓信號的絕對值小於該第二偏壓信號的絕對值,因此,偏壓單元於致能期間T2的偏壓電流較偏壓單元於禁能期間T3的偏壓電流大的多。在本揭露的實施例中,第一偏壓信號vn1小於第二偏壓 信號vn2,即vn1<vn2,舉例來說,vn1為1伏特(1V)且vn2為3伏特(3V)。在本揭露的實施例中,第一偏壓信號vp1的絕對值小於第二偏壓信號vp2的絕對值,即|vp1|<|vp2|,舉例來說,vp1為-1伏特(-1V)且vp2為-3伏特(-3V)。具體而言,致能信號HDRn相應於高驅動比(High Driving Ratio,HDR)信號,偏壓單元於致能期間T2提供輸出緩衝器100相對大的偏壓電流,從而提升輸出緩衝器100的驅動能力,使得輸出緩衝器100適用於高動態範圍(High Dynamic Range,HDR)顯示裝置。
應注意的是,輸出緩衝器100更包含偏壓電路(圖未示),用以產生第一偏壓信號與第二偏壓信號。值得一提的是,對於藉由高驅動比(HDR)信號來提升驅動能力的習知輸出緩衝器而言,由於習知輸出緩衝器輸出驅動信號至顯示面板的多條走線的距離不同,因此需要對應之多組的偏壓電路,且這些偏壓電路的偏壓電壓為時脈信號,隨著時間改變以觸發輸出緩衝器輸出驅動信號。相較之下,本揭露的實施例之輸出緩衝器100僅需要一組偏壓電路,且第一偏壓信號與第二偏壓信號為固定的偏壓電壓值。因此本揭露的實施例之輸出緩衝器100可節省元件整體面積、降低功率消耗且具有更快的響應速度。
圖4係根據本揭露的實施例之源極驅動器1000的電路方塊圖。源極驅動器1000包含偏壓電路200與多個緩衝放大器300,其中緩衝放大器300與前述之緩衝放大器100類似,因此相同之處在此不再贅述,緩衝放大器300與 前述之緩衝放大器100不同之處在於緩衝放大器300不包含偏壓電路。詳細而言,源極驅動器1000利用偏壓電路200來產生第一偏壓信號與第二偏壓信號提供予每個緩衝放大器300。對於藉由高驅動比(HDR)信號來提升驅動能力的習知源極驅動器而言,由於習知源極驅動器的輸出緩衝器輸出驅動信號至顯示面板的多條走線的距離不同,因此需要對應之多組的偏壓電路,且這些偏壓電路的偏壓電壓為時脈信號,隨著時間改變以觸發輸出緩衝器輸出驅動信號。相較之下,本揭露的實施例之源極驅動器1000僅需要一組偏壓電路200,且第一偏壓信號與第二偏壓信號為固定的偏壓電壓值。因此本揭露的實施例之源極驅動器1000可節省元件整體面積、降低功率消耗且具有更快的響應速度。
以上概述了數個實施例的特徵,因此熟習此技藝者可以更了解本揭露的態樣。熟習此技藝者應了解到,其可輕易地把本揭露當作基礎來設計或修改其他的製程與結構,藉此實現和在此所介紹的這些實施例相同的目標及/或達到相同的優點。熟習此技藝者也應可明白,這些等效的建構並未脫離本揭露的精神與範圍,並且他們可以在不脫離本揭露精神與範圍的前提下做各種的改變、替換與變動。
Claims (16)
- 一種輸出緩衝器,包含:一第一差動輸入對,具有二輸入端用以接收一差動輸入信號;一第二差動輸入對,具有二輸入端用以接收該差動輸入信號;一第一電流鏡電路,具有一參考分支連接該第一差動輸入對的一第一輸出端,具有一鏡射分支連接該第一差動輸入對的一第二輸出端;一第二電流鏡電路,具有一參考分支連接該第二差動輸入對的一第一輸出端,具有一鏡射分支連接該第二差動輸入對的一第二輸出端;以及一輸出電路,具有二輸入端分別連接該第一電流鏡電路的一輸出端與該第二電流鏡電路的一輸出端;其中該第一差動輸入對、該第二差動輸入對、該第一電流鏡電路之該參考分支、該第一電流鏡電路之該鏡射分支、該第二電流鏡電路之該參考分支與該第二電流鏡電路之該鏡射分支各自連接一偏壓單元;其中每一該些偏壓單元包含一第一偏壓電晶體、一第二偏壓電晶體與一致能電晶體。
- 如申請專利範圍第1項所述之輸出緩衝器,其中該致能電晶體的一源極端串聯該第二偏壓電晶體的一汲極端,其中該第一偏壓電晶體的一汲極端與一源極 端分別並聯至該致能電晶體的一汲極端與該第二偏壓電晶體的一源極端。
- 如申請專利範圍第1項所述之輸出緩衝器,其中該第一偏壓電晶體的一閘極端接收一第一偏壓信號,其中該第二偏壓電晶體的一閘極端接收一第二偏壓信號,其中該致能電晶體的一閘極端接收一致能信號。
- 如申請專利範圍第3項所述之輸出緩衝器,其中該第一偏壓信號與該第二偏壓信號皆為固定值信號。
- 如申請專利範圍第3項所述之輸出緩衝器,其中該第一偏壓信號的絕對值小於該第二偏壓信號的絕對值。
- 如申請專利範圍第1項所述之輸出緩衝器,其中該致能電晶體於該輸出緩衝器的一致能期間導通,其中該致能電晶體於該輸出緩衝器的一禁能期間關斷。
- 如申請專利範圍第6項所述之輸出緩衝器,其中該偏壓單元於該輸出緩衝器的該致能期間的一偏壓電流為該第一偏壓電晶體的一導通電流與該第二偏壓電晶體的一導通電流的和值。
- 如申請專利範圍第7項所述之輸出緩衝器,其中該偏壓單元於該輸出緩衝器的該禁能期間的該偏壓電流為該第一偏壓電晶體的該導通電流。
- 如申請專利範圍第3項所述之輸出緩衝器,更包含:一偏壓電路用以產生該第一偏壓信號與該第二偏壓信號。
- 一種源極驅動器,包含:一偏壓電路,用以產生一第一偏壓信號與一第二偏壓信號;以及複數個輸出緩衝器,每一該些輸出緩衝器包含:一第一差動輸入對;一第二差動輸入對;一第一電流鏡電路,具有一參考分支與一鏡射分支分別連接該第一差動輸入對的二輸出端;一第二電流鏡電路,具有一參考分支與一鏡射分支分別連接該第二差動輸入對的二輸出端;以及一輸出電路,具有二輸入端分別連接該第一電流鏡電路的一輸出端與該第二電流鏡電路的一輸出端;其中該第一差動輸入對、該第二差動輸入對、該第一電流鏡電路之該參考分支、該第一電流鏡電路之 該鏡射分支、該第二電流鏡電路之該參考分支與該第二電流鏡電路之該鏡射分支各自連接一偏壓單元;其中每一該些偏壓單元包含一第一偏壓電晶體、一第二偏壓電晶體與一致能電晶體;其中該第一偏壓電晶體的一閘極端接收該第一偏壓信號,其中該第二偏壓電晶體的一閘極端接收該第二偏壓信號。
- 如申請專利範圍第10項所述之源極驅動器,其中該第一偏壓信號與該第二偏壓信號皆為固定值信號。
- 如申請專利範圍第10項所述之源極驅動器,其中該第一偏壓信號的絕對值小於該第二偏壓信號的絕對值。
- 如申請專利範圍第10項所述之源極驅動器,其中該致能電晶體的一源極端串聯該第二偏壓電晶體的一汲極端,其中該第一偏壓電晶體的一汲極端與一源極端分別並聯至該致能電晶體的一汲極端與該第二偏壓電晶體的一源極端,其中該致能電晶體的一閘極端接收一致能信號。
- 如申請專利範圍第10項所述之源極驅動 器,其中該致能電晶體於該輸出緩衝器的一致能期間導通,其中該致能電晶體於該輸出緩衝器的一禁能期間關斷。
- 如申請專利範圍第14項所述之源極驅動器,其中該偏壓單元於該輸出緩衝器的該致能期間的一偏壓電流為該第一偏壓電晶體的一導通電流與該第二偏壓電晶體的一導通電流的和值。
- 如申請專利範圍第15項所述之源極驅動器,其中該偏壓單元於該輸出緩衝器的該禁能期間的該偏壓電流為該第一偏壓電晶體的該導通電流。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107113605A TWI655622B (zh) | 2018-04-20 | 2018-04-20 | 輸出緩衝器與源極驅動器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107113605A TWI655622B (zh) | 2018-04-20 | 2018-04-20 | 輸出緩衝器與源極驅動器 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI655622B TWI655622B (zh) | 2019-04-01 |
TW201944380A true TW201944380A (zh) | 2019-11-16 |
Family
ID=66995976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107113605A TWI655622B (zh) | 2018-04-20 | 2018-04-20 | 輸出緩衝器與源極驅動器 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI655622B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI790909B (zh) * | 2022-01-28 | 2023-01-21 | 奇景光電股份有限公司 | 高速緩衝放大器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100697287B1 (ko) * | 2005-07-14 | 2007-03-20 | 삼성전자주식회사 | 소스 드라이버 및 소스 드라이버의 구동 방법 |
KR20130061422A (ko) * | 2011-12-01 | 2013-06-11 | 삼성전자주식회사 | 전압 합산 버퍼, 이를 포함하는 디지털-아날로그 컨버터 및 디스플레이 장치의 소스 드라이버 |
KR102055841B1 (ko) * | 2013-03-05 | 2019-12-13 | 삼성전자주식회사 | 출력 버퍼 회로 및 이를 포함하는 소스 구동 회로 |
KR101675573B1 (ko) * | 2016-03-21 | 2016-11-11 | 주식회사 이노액시스 | 레벨 시프터, 디지털 아날로그 변환기, 버퍼 증폭기 및 이를 포함하는 소스 드라이버와 전자 장치 |
-
2018
- 2018-04-20 TW TW107113605A patent/TWI655622B/zh active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI790909B (zh) * | 2022-01-28 | 2023-01-21 | 奇景光電股份有限公司 | 高速緩衝放大器 |
Also Published As
Publication number | Publication date |
---|---|
TWI655622B (zh) | 2019-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10777119B2 (en) | Semiconductor device | |
US10650770B2 (en) | Output circuit and data driver of liquid crystal display device | |
US8149043B2 (en) | Semiconductor device and electronic apparatus using the same | |
US8368673B2 (en) | Output buffer and source driver using the same | |
US8963640B2 (en) | Amplifier for output buffer and signal processing apparatus using the same | |
KR101989721B1 (ko) | 액정 디스플레이 장치 및 그 게이트 드라이버 | |
JP5442558B2 (ja) | 出力回路及びデータドライバ及び表示装置 | |
KR20170102283A (ko) | 액정 디스플레이 장치에 적용되는 게이트 구동 회로 | |
US9455690B2 (en) | Half-power buffer and/or amplifier | |
US20190214104A1 (en) | Shift register, method for controlling the same, gate driving circuit and display apparatus | |
US8269547B2 (en) | Bootstrap circuit | |
US8890787B2 (en) | Panel driving device having a source driving circuit, and liquid crystal display apparatus having the same | |
US7675323B2 (en) | Differential signal receiver | |
TWI469518B (zh) | 源極驅動器之輸出緩衝器 | |
US8692618B2 (en) | Positive and negative voltage input operational amplifier set | |
TWI486943B (zh) | 電壓準位移位器 | |
TWI655622B (zh) | 輸出緩衝器與源極驅動器 | |
TW201804454A (zh) | 輸出緩衝裝置 | |
CN110473505B (zh) | 输出缓冲器与源极驱动器 | |
CN212624749U (zh) | 显示面板的源极驱动器的输出缓冲器 | |
Liu et al. | A fast-transient buffer with voltage booting technique for LCD column drivers | |
JP2017021230A (ja) | 半導体装置及び電子機器 | |
JP2015002507A (ja) | スイッチ回路 |