JP2011135411A - ピークホールド回路、およびこのピークホールド回路を含む出力電圧制御回路 - Google Patents

Abstract

【課題】スピーカアンプに動作電圧を供給する電源回路の出力電圧をそのスピーカアンプの稼動状況に応じて制御する出力電圧制御回路を小型化することを可能にする技術を提供する。
【解決手段】正の電圧ＢＶＤＤと接地電圧ＶＳＳの供給を受け、正の電圧ＶＰＰと負の電圧ＶＭＭの電位差を各スピーカアンプに動作電圧として供給する電源回路の作動制御を行う出力電圧制御回路に含まれるピークホールド回路として以下の構成のものを提供する。すなわち、各々のドレインに電圧ＢＶＤＤが印加され、各々のゲートには、各スピーカアンプの出力信号に応じた電圧、接地電圧ＶＳＳが印加され、各々のソースが共通接続された第１〜第３のＮチャネル電界効果トランジスタを含み、当該ソースの共通接続点に現れる電圧を出力するピークホールド回路を提供する。
【選択図】図３

Description

この発明は、チャージポンプのように出力電圧を調整可能な電源回路の出力電圧を制御する技術に関する。

ヘッドホンステレオや携帯電話等に含まれるスピーカを駆動するアンプに動作電圧を共有する電源回路としてチャージポンプが用いられる場合がある（例えば、特許文献１参照）。チャージポンプは出力電圧の調整が可能であるため、アンプの出力信号や入力信号の信号レベルに応じて当該アンプに与える電圧を調整することにより、システム全体としての消費電力を低く抑えるようにすることができるからである。このような出力電圧の調整には、所謂ピークホールド回路を含んだ出力電圧制御回路（図８（ａ）〜（ｃ）参照）が利用されることが多い。

図８（ａ）〜（ｃ）は、アンプ３０Ｌおよび３０Ｒの各々に高電位側電圧ＶＰＰと低電位側電圧ＶＭＭとを出力する電源回路２０の出力制御（より正確には、高電位側電圧ＶＰＰの出力制御）を行う出力電圧制御回路の構成例を示す図である。例えば、図８（ａ）に示す出力電圧制御回路では、左チャネルスピーカ４０Ｌの駆動を行うアンプ３０Ｌの出力信号ＯＵＴＬと右チャネルスピーカ４０Ｒの駆動を行うアンプ３０Ｒの出力信号ＯＵＴＲの大小比較がコンパレータ６１２によって行われ、その比較結果に応じてスイッチ６１４の切り換えが行われる。図８（ａ）に示す出力電圧制御回路では、信号ＯＵＴＬとＯＵＴＲのうちの大きい方が信号Ｎ１として出力されるようにスイッチ６１４の切り換えが行われる。つまり、図８（ａ）に示す構成では、コンパレータ６１２とスイッチ６１４によりピークホールド回路が形成される。図８（ａ）のオペアンプ６１６は、電源回路２０の高電位側出力電圧ＶＰＰと信号Ｎ１のレベル差（すなわち、ＶＰＰ-Ｎ１）に応じた制御信号ＣＶＰＰを生成し電源回路２０に出力する。このため、制御信号ＣＶＰＰの信号レベルが小さくなるように高電位側出力電圧ＶＰＰを調整する処理を電源回路２０に行わせるようにすれば、その高電位側出力電圧ＶＰＰは、アンプ３０Ｌおよび３０Ｒの各々の出力信号ＯＵＴＬおよびＯＵＴＲのうちの大きい方に追従することになる。

図８（ｂ）に示す出力電圧制御回路の構成は、図８（ａ）に示す出力電圧制御回路に抵抗６１８と定電流源６２０を加えたものとなっている。なお、図８（ｂ）では、出力電圧制御回路による制御対象となる電源回路およびこの電源回路から動作電圧の共有を受けるアンプ等の図示を省略した。図８（ｂ）の抵抗６１８と定電流源６２０は、コンパレータ６１２およびスイッチ６１４とともにピークホールド回路を形成する。図８（ｂ）に示すように、抵抗６１８と定電流源６２０はスイッチ６１４と接地との間に直列に介挿されており、抵抗６１８と定電流源６２０の共通接続点に現れる電圧が信号Ｎ１としてオペアンプ６１６に与えられる。この信号Ｎ１は、信号Ｎ２（信号ＯＵＴＬと信号ＯＵＴＲのうちの大きい方）から定電流源６２０の電流値Ｉおよび抵抗６１８の抵抗値Ｒに応じたオフセット（Ｒ×Ｉ）を差し引いた値となる。したがって、図８（ｂ）に示す出力電圧制御回路によれば、電源回路の高電位側出力電圧ＶＰＰと信号Ｎ１（Ｎ２−Ｒ×Ｉ）とのレベル差（ＶＰＰ−Ｎ１）に応じて電源回路の出力制御が行われるのである。

図８（ｃ）の出力電圧制御回路の構成は、図８（ｂ）に示す出力電圧制御回路にコンパレータ６２２とスイッチ６２４を加えたものとなっている。図８（ｃ）のコンパレータ６２２およびスイッチ６２４は、コンパレータ６１２、スイッチ６１４、抵抗６１８および定電流源６２０とともにピークホールド回路を形成する。図８（ｃ）のコンパレータ６２２では、信号Ｎ３（信号ＯＵＴＬとＯＵＴＲのうちの大きい方）と接地電位ＶＳＳとの大小比較が行われ、その比較結果に応じてスイッチ６２４が切り換えられる。具体的には、スイッチ６２４は、信号Ｎ３と接地電位ＶＳＳのうちの大きい方が信号Ｎ２として出力されるようにその切り換えが行われる。以降の動作は図８（ｂ）に示す出力電圧制御回路の動作と同一である。

特開２００８−３０６２６９号公報

しかし、図８（ａ）〜（ｃ）の各々に示す出力電圧制御回路には、その要部をなすピークホールド回路にコンパレータとスイッチが含まれている。コンパレータやスイッチは比較的大きな回路面積を有するため、これらを構成要素として有するピークホールド回路の回路面積も大きなものとなり、出力電圧制御回路の小型化が難しくなる、といった問題がある。
本発明は、上記課題に鑑みて為されたものであり、スピーカアンプ等の電力増幅回路に動作電圧を供給する電源回路の出力電圧を当該電力増幅回路の稼動状況に応じて制御する出力電圧制御回路を小型化することを可能にする技術を提供することを目的とする。

上記課題を解決するために本発明は、ソースが共通接続された第１、第２および第３の電界効果トランジスタであって、第１の電圧がゲートに印加される第１の電界効果トランジスタと、前記第１の電圧を中心に電圧値が変動する第２および第３の電圧の各々がゲートに印加される第２および第３の電界効果トランジスタと、を含み、前記第１、第２および第３の電界効果トランジスタの各々のドレインには第４の電圧が印加され、前記第１、第２および第３の電界効果トランジスタのソースの共通接続点に現れる電圧を出力することを特徴とするピークホールド回路、を提供する。

本発明のピークホールド回路に含まれる第１、第２および第３の電界効果トランジスタの各々は、ドレイン電圧が上記第４の電圧に固定されており、各々のゲートに印加された入力電圧（第１、第２および第３の電圧）に応じた出力電圧がソースに現れるドレイン接地増幅回路（ソースフォロワ回路）として機能する。これら第１、第２および第３の電界効果トランジスタはソースが共通接続されているため、３つの電界効果トランジスタが全てＮチャネル電界効果トランジスタであれば、上記第１、第２および第３の電圧のうちの最も大きいものに応じた電圧がこれら３つの電界効果トランジスタのソースの共通接続点に現れ、全てＰチャネル電界効果トランジスタであれば、上記第１、第２および第３の電圧のうちの最も小さいものに応じた電圧が上記共通接続点に現れる。このように、本発明に係るピークホールド回路によれば、スイッチやコンパレータを用いることなく、比較対象の３つの電圧（上記第１、第２および第３の電圧）のうちから最大（或いは最小）のものを選択して出力することが可能になる。なお、本発明の別の態様としては、このピークホールド回路を構成要素として含む出力電圧制御回路を提供する態様も考えられる。

本発明の一実施形態の出力電圧制御回路１０を含むスピーカシステム１の構成例を示すブロック図である。 同出力電圧制御回路１０による出力制御の一例を示す図である。 同出力電圧制御回路１０のＶＰＰ制御回路１１０の構成例を示すブロック図である。 同出力電圧制御回路１０のＶＭＭ制御回路１２０の構成例を示すブロック図である。 ＶＰＰ制御回路またはＶＭＭ制御回路の動作電圧の組み合わせのバリエーションを示す図である。 他の構成のＶＭＭ制御回路の構成例を示すブロック図である。 他の構成のＶＰＰ制御回路の構成例を示すブロック図である。 従来の出力電圧制御回路の構成例を示す図である。

以下、図面を参照しつつ本発明の実施形態について説明する。
（Ａ：構成）
図１は、本発明の一実施形態の出力電圧制御回路１０を含むスピーカシステム１の構成例を示すブロック図である。このスピーカシステム１は、例えば携帯電話機や携帯型ゲーム端末などに組み込まれ、図示せぬホストＣＰＵによる制御の下、音声の再生を行う。図１に示すように、スピーカシステム１は、左右各チャネルのスピーカ４０Ｌおよび４０Ｒと、これらスピーカを各々駆動するアンプ３０Ｌおよび３０Ｒと、これらアンプに動作電圧を供給する電源回路２０と、この電源回路２０の出力制御を行う出力電圧制御回路１０と、を含んでいる。なお、以下では、スピーカ４０Ｌおよび４０Ｒの各々を区別する必要がない場合には「スピーカ４０」と略記し、アンプ３０Ｌおよび３０Ｒの各々を区別する必要がない場合には「アンプ３０」と略記する。

電源回路２０は、例えばチャーチポンプであり、出力電圧の切り換えが可能な構成となっている。電源回路２０は、正の電圧ＢＶＤＤ（例えば、１．８[Ｖ]）を出力する第１の外部電源（図１では、図示略）と電圧ＶＳＳ（例えば、０[Ｖ]）を出力する第２の外部電源（本実施形態では、接地：図１では図示略）に接続されており、出力電圧制御回路１０による制御の下で高電位側出力電圧ＶＰＰおよび低電位側出力電圧ＶＭＭを発生させる。本実施形態では、電圧ＶＰＰとＶＭＭの電圧差がアンプ３０の動作電圧となる。

アンプ３０は、電源回路２０から高電位側出力電圧ＶＰＰおよび低電位側出力電圧ＶＭＭの供給を受け、両電圧の電圧差を動作電圧として入力オーディオ信号の増幅を行い、その増幅結果である出力オーディオ信号をスピーカ４０に出力する。図１に示すように、アンプ３０Ｒは、右チャネル入力オーディオ信号ＩＮＲを増幅してスピーカ４０Ｒを駆動するための出力信号ＯＵＴＲを生成して出力し、アンプ３０Ｌは、左チャネル入力オーディオ信号ＩＮＬを増幅してスピーカ４０Ｌを駆動するための出力信号ＯＵＴＬを生成して出力する。これら出力信号ＯＵＴＬおよびＯＵＴＲは、スピーカ４０Ｌおよび４０Ｒの各々に与えられる他、出力電圧制御回路１０にも与えられる。

図２（ａ）および（ｂ）に示すように、信号ＯＵＴＬおよびＯＵＴＲの各々は電圧ＶＳＳを中心に電圧値が変動する信号である。出力電圧制御回路１０は、図２（ａ）に示すように、アンプ３０Ｌの出力信号ＯＵＴＬ、アンプ３０Ｒの出力信号ＯＵＴＲおよび電圧ＶＳＳのうちの最も大きいものに追従するように高電位側出力電圧ＶＰＰを電源回路２０に発生させる制御を行い、高電位側出力電圧ＶＰＰは、電圧ＢＶＤＤと電圧ＶＳＳの間で変動（例えば、１．８〜０．２[Ｖ]の範囲で変動）する電圧となる。また、出力電圧制御回路１０は、図２（ｂ）に示すように出力信号ＯＵＴＬ、出力信号ＯＵＴＲおよび電圧ＶＳＳのうちの最も小さいものに追従するように低電位側出力電圧ＶＭＭを電源回路２０に発生させる制御も行い、低電位側出力電圧ＶＭＭは、電圧ＶＳＳと、例えば電圧ＢＶＤＤの極性を反転させたとした場合の電圧（以下、電圧ＢＶＳＳ）との間で変動（例えば、−０．２から−１．８[Ｖ]の範囲で変動）する電圧となる。

出力電圧制御回路１０は、図１に示すように、ＶＰＰ制御回路１１０とＶＭＭ制御回路１２０を含んでいる。ＶＰＰ制御回路１１０には、電圧ＢＶＤＤ、ＶＳＳ、ＶＰＰ、ＯＵＴＬおよびＯＵＴＲが与えられ、ＶＭＭ制御回路１２０には、電圧ＢＶＤＤ、ＶＳＳ、ＶＭＭ、ＯＵＴＬおよびＯＵＴＲが与えられる。詳細については後述するが、ＶＰＰ制御回路１１０においては、電圧ＢＶＤＤとＶＳＳの差がその動作電圧となり、ＶＭＭ制御回路１２０においては、電圧ＢＶＤＤとＶＭＭの差が動作電圧となる。ここで、ＶＰＰ制御回路およびＶＭＭ制御回路の動作電圧としては他の組み合わせも考えられるが、その詳細については変形例（１）にて説明する。

ＶＰＰ制御回路１１０は、電源回路２０の高電位側出力電圧ＶＰＰと、出力信号ＯＵＴＬ、ＯＵＴＲおよび電圧ＶＳＳのうちの最も大きいものと、の差に応じた信号レベルの制御信号ＣＶＰＰを生成し、電源回路２０に与える。電源回路２０では、前掲図８（ａ）〜（ｃ）におけるものと同様に、制御信号ＣＶＰＰの信号レベルが小さくなるよう電圧ＶＰＰを調整する処理が行われ、これにより、電圧ＶＰＰは出力信号ＯＵＴＬ、ＯＵＴＲおよび電圧ＶＳＳのうちの最も大きいものに追従することとなる。一方、ＶＭＭ制御回路１２０は、電圧ＶＭＭと、出力信号ＯＵＴＬ、ＯＵＴＲおよび電圧ＶＳＳのうちの最も小さいものと、の差に応じた信号レベルの制御信号ＣＶＭＭを生成して電源回路２０に与える。電源回路２０では、制御信号ＣＶＭＭの信号レベルが小さくなるよう電圧ＶＭＭを調整する処理が行われ、これにより、電圧ＶＭＭは出力信号ＯＵＴＬ、ＯＵＴＲおよび電圧ＶＳＳのうちの最も小さいものに追従することとなるのである。

従来、ＶＰＰ制御回路１１０およびＶＭＭ制御回路１２０は、前掲図８（ａ）〜（ｃ）に示すようにスイッチやコンパレータを組み合わせて構成されることが一般的であった。しかし、本実施形態では、スイッチやコンパレータを用いることなく、これら回路を構成した点に特徴がある。以下、本実施形態の特徴を顕著に示すＶＰＰ制御回路１１０およびＶＭＭ制御回路１２０を中心に説明する。

図３は、ＶＰＰ制御回路１１０の構成例を示す図である。
ＶＰＰ制御回路１１０は、４個のＮチャネル電界効果トランジスタ（２０５、２１０、２１５および２７５）と、１２個の抵抗（２２０〜２６５、２８０、および２８５）と定電流源２７０と、オペアンプ２９０を含んでいる。図３では詳細な図示は省略したが、抵抗２２０、２３０、２４０および２６０の各々の抵抗値はＲｘ[Ω]、抵抗２２５、２３５、２４５および２６５の各々の抵抗値はＲｙ[Ω]、抵抗２５０および抵抗２８０の各々の抵抗値はＲｚ[Ω]、抵抗２５５および２８５の各々の抵抗値はＲｗ[Ω]である。また、Ｎチャネル電界効果トランジスタ２０５〜２１５および２７５の各々の閾値電圧Ｖｎｔｈは同一であり、これら４つのＮチャネル電界効果トランジスタの各々のバックゲートは各々のソースに接続されている。

Ｎチャネル電界効果トランジスタ２０５、２１０および２１５は、各々のドレインが端子ＢＶＤＤ（電圧ＢＶＤＤが入力される端子、以下、他の端子についても同様に入力される電圧の符号で各端子を区別する）に接続されており、各々のソースが共通接続されている。抵抗２２０と抵抗２２５は、端子ＢＶＤＤと端子ＯＵＴＬの間に直列に介挿されており、抵抗２２０と抵抗２２５の共通接続点はＮチャネル電界効果トランジスタ２０５のゲートに接続されている。したがって、Ｎチャネル電界効果トランジスタ２０５のゲートには、アンプ３０Ｌの出力信号ＯＵＴＬに応じた電圧（出力信号ＯＵＴＬを抵抗２２０および２２５により分圧（昇圧）して得られる電圧）が印加される。

抵抗２３０と抵抗２３５は、端子ＢＶＤＤと端子ＶＳＳの間に直列に介挿されており、抵抗２３０と抵抗２３５の共通接続点はＮチャネル電界効果トランジスタ２１０のゲートに接続されている。したがって、Ｎチャネル電界効果トランジスタ２１０のゲートには、電圧ＶＳＳに応じた電圧（電圧ＶＳＳを抵抗２３０および２３５により分圧（昇圧）して得られる電圧）が印加される。抵抗２４０と抵抗２４５は、端子ＢＶＤＤと端子ＯＵＴＲの間に直列に介挿されており、抵抗２４０と抵抗２４５の共通接続点はＮチャネル電界効果トランジスタ２１５のゲートに接続されている。したがって、Ｎチャネル電界効果トランジスタ２１５のゲートには、アンプ３０Ｒの出力信号ＯＵＴＲに応じた電圧（出力信号ＯＵＴＲを抵抗２４０および２４５により分圧（昇圧）して得られる電圧）が印加される。

図３のＮチャネル電界効果トランジスタ２０５、２１０および２１５の各々はドレイン電圧が一定値（電圧ＢＶＤＤ）に固定されており、各々のバックゲートは各々のソースに接続されている。このため、Ｎチャネル電界効果トランジスタ２０５、２１０および２１５の各々のソースには、各々のゲートに印加された電圧（すなわち、出力信号ＯＵＴＬ、電圧ＶＳＳおよび出力信号ＯＵＴＲの各々を同一の分圧比率で分圧して得られる電圧）に応じた電圧（ゲートに印加された電圧よりも閾値電圧Ｖｎｔｈだけ低い電圧）が現れる。つまり、これら３つのＮチャネル電界効果トランジスタは、ドレイン接地増幅回路（ソースフォロワ回路）として機能する。詳細については後述するが、本実施形態のＶＰＰ制御回路１１０においては、これら３つのＮチャネル電界効果トランジスタがピークホールド回路の役割を果たすのである。

抵抗２５０と抵抗２５５は、Ｎチャネル電界効果トランジスタ２０５、２１０および２１５のソースの共通接続点と端子ＶＳＳの間に直列に介挿されている。これら抵抗２５０および抵抗２５５の共通接続点はオペアンプ２９０の負極入力端子に接続されている。したがって、オペアンプ２９０の負極入力端子には、Ｎチャネル電界効果トランジスタ２０５、２１０および２１５の各々のソースの共通接続点に現れる電圧ＶＮ１を抵抗２５０および抵抗２５５により分圧（降圧）して得られる電圧ＶＮ２が印加される。

端子ＢＶＤＤと端子ＶＰＰの間には、抵抗２６０と抵抗２６５が直列に介挿されており、抵抗２６０と抵抗２６５の共通接続点と端子ＶＳＳの間には定電流源２７０が介挿されている。また、抵抗２６０と抵抗２６５の共通接続点はＮチャネル電界効果トランジスタ２７５のゲートに接続されており、このＮチャネル電界効果トランジスタ２７５のドレインは端子ＢＶＤＤに、同ソースは抵抗２８０および２８５を介して端子ＶＳＳに各々接続されている。詳細については後述するが、Ｎチャネル電界効果トランジスタ２７５はオペアンプ２９０とともに、電圧ＶＰＰの調整を指示する制御信号ＣＶＰＰを生成し電源回路２０へ出力する制御信号生成手段の役割を果たす。

オペアンプ２９０の正極入力端子は抵抗２８０と抵抗２８５の共通接続点に接続されている。したがって、オペアンプ２９０の正極入力端子には、Ｎチャネル電界効果トランジスタ２７５のソース電圧ＶＮ３を抵抗２８０および２８５により分圧（降圧）して得られる電圧ＶＮ４が印加される。オペアンプ２９０は、正極入力端子に印加される電圧ＶＮ４と負極入力端子に印加される電圧ＶＮ２の電圧差（すなわち、ＶＮ４−ＶＮ２）に応じた信号レベルの制御信号ＣＶＰＰを電源回路２０に出力する。
以上がＶＰＰ制御回路１１０の構成である。

図４は、ＶＭＭ制御回路１２０の構成例を示す図である。
図４に示すように、ＶＭＭ制御回路１２０は、４個のＰチャネル電界効果トランジスタ（３０５、３１０、３１５および３２０）と、５個の抵抗（３２５〜３４５）と、定電流源３５０と、オペアンプ３５５と、を含んでいる。図４では詳細な図示は省略したが、抵抗３２５および３４０の各々の抵抗値はＲａ[Ω]、抵抗３３０および３４５の各々の抵抗値はＲｂ[Ω]、抵抗３３５の抵抗値はＲｃ[Ω]である。また、Ｐチャネル電界効果トランジスタ３０５〜３２０の各々の閾値電圧Ｖｐｔｈは同一であり、これら４つのＰチャネル電界効果トランジスタの各々のバックゲートは各々のソースに接続されている。

Ｐチャネル電界効果トランジスタ３０５、３１０および３１５の各々のソースは共通接続されている。Ｐチャネル電界効果トランジスタ３０５は、ドレインとゲートが端子ＶＳＳに共通接続されており、Ｐチャネル電界効果トランジスタ３０５のソースには電圧ＶＳＳよりも閾値電圧Ｖｐｔｈだけ高い電圧が現れる。Ｐチャネル電界効果トランジスタ３１０と３１５は、各々のドレインが端子ＶＭＭに接続されており、Ｐチャネル電界効果トランジスタ３１０のゲートは端子ＯＵＴＬに、Ｐチャネル電界効果トランジスタ３１５のゲートは端子ＯＵＴＲに各々接続されている。これらＰチャネル電界効果トランジスタ３１０および３１５の各々のソースには、各々のゲートに印加される電圧よりも閾値電圧Ｖｐｔｈだけ高い電圧が現れる。詳細については後述するが、本実施形態のＶＭＭ制御回路１２０においては、Ｐチャネル電界効果トランジスタ３０５、３１０および３１５がピークホールド回路の役割を果たす。

図４に示すように、端子ＢＶＤＤとＰチャネル電界効果トランジスタ３０５、３１０および３１５の各々のソースの共通接続点との間には抵抗３２５と抵抗３３０が直列に介挿されている。そして、抵抗３２５と抵抗３３０の共通接続点は、オペアンプ３５５の負極入力端子に接続されている。したがって、Ｐチャネル電界効果トランジスタ３０５、３１０および３１５の各々のソースの共通接続点に電圧ＶＮ５が現れる場合、オペアンプ３５５の負極入力端子には、上記電圧ＶＮ５を抵抗３２５および３３０により分圧（昇圧）して得られる電圧ＶＮ６が入力される。

Ｐチャネル電界効果トランジスタ３２０のドレインは端子ＶＭＭに接続されており、同ソースは抵抗３４５および３４０を介して端子ＢＶＤＤに接続されている。抵抗３４５と抵抗３４０の共通接続点はオペアンプ３５５の正極入力端子に接続されている。そして、端子ＢＶＤＤと端子ＶＭＭの間には定電流源３５０と抵抗３５５とが直列に介挿されており、定電流源３５０と抵抗３５５の共通接続点はＰチャネル電界効果トランジスタ３２０のゲートに接続されている。したがって、Ｐチャネル電界効果トランジスタ３２０のソースには、ゲート電圧（ＶＭＭ＋Ｒｃ×Ｉ）より閾値電圧Ｖｐｔｈだけ高い電圧ＶＮ７が現れ、この電圧ＶＮ７を抵抗３４０および３４５で分圧（昇圧）して得られる電圧ＶＮ８がオペアンプ３５５の正極入力端子に入力される。このため、オペアンプ３５５は、正極入力端子に入力される電圧ＶＮ８と負極入力端子に入力される電圧ＶＮ６の差（ＶＮ８−ＶＮ６）に応じた信号レベルの制御信号ＣＶＭＭを電源回路２０に出力する。本実施形態では、この制御信号ＣＶＭＭの信号レベルが小さくなるように低電位側出力電圧ＶＭＭを調整する処理が電源回路２０にて実行される。つまり、図４のＰチャネル電界効果トランジスタ３２０とオペアンプ３５５とは、電圧ＶＭＭの調整を指示する制御信号ＣＶＭＭを生成し電源回路２０へ出力する制御信号生成手段の役割を果たすのである。
以上がＶＭＭ制御回路１２０の構成である。

（Ｂ：動作）
次いで、ＶＰＰ制御回路１１０およびＶＭＭ制御回路１２０の動作を説明する。
（Ｂ−１：ＶＰＰ制御回路１１０の動作）
前述したように、ＶＰＰ制御回路１１０のＮチャネル電界効果トランジスタ２０５、２１０および２１５の各々はドレイン接地増幅回路として機能し、各々のゲートに印加された電圧よりも閾値電圧Ｖｎｔｈだけ低い電圧が各々のソースに現れる。例えば抵抗２２０と抵抗２２５による分圧比率、抵抗２３０と抵抗２３５による分圧比率、および抵抗２４０と抵抗２４５による分圧比率がｒ１であるとすると、Ｎチャネル電界効果トランジスタ２０５、２１０および２１５の各々のソースに現れる電圧は、夫々、ｒ１×ＯＵＴＬ−Ｖｎｔｈ、ｒ１×ＶＳＳ−Ｖｎｔｈ、およびｒ１×ＯＵＴＲ−Ｖｎｔｈ、となる。

Ｎチャネル電界効果トランジスタ２０５、２１０および２１５の各々のソースは共通接続されているため、その共通接続点の電圧ＶＮ１は、電圧ＶＳＳ、出力信号ＯＵＴＲおよび出力信号ＯＵＴＬのうち最も大きいものに支配される。例えば、ＶＳＳ＜ＯＵＴＲ＜ＯＵＴＬであるとすると、Ｎチャネル電界効果トランジスタ２１０およびＮチャネル電界効果トランジスタ２１５のソース電圧は本来の値から次第に上昇する。図３に示したように、これら３つのＮチャネル電界トランジスタは各々のバックゲートがソースに接続されているため、Ｎチャネル電界効果トランジスタ２１０およびＮチャネル電界効果トランジスタ２１５では、ソース電圧の上昇によりゲート・バックゲート間の電圧が減少し、ゲート・バックゲート間の電圧が閾値電圧Ｖｎｔｈを下回るとオフになる。したがって、電圧ＶＳＳ、ＯＵＴＲおよびＯＵＴＬのうちＯＵＴＬが最大であれば、ＶＮ１＝ｒ１×ＯＵＴＬ−Ｖｎｔｈとなるのである。同様に、ＯＵＴＲが最大の場合には、ＶＮ１＝ｒ１×ＯＵＴＲ−Ｖｎｔｈとなり、ＶＳＳが最大の場合には、ＶＮ１＝ｒ１×ＶＳＳ−Ｖｎｔｈとなる。このように、Ｎチャネル電界効果トランジスタ２０５、２１０および２１５の各々のソースの共通接続点には、各々のゲートに印加される電圧のうち最大のものに応じた電圧ＶＮ１が現れることとなり、これら３つのＮチャネル電界効果トランジスタはピークホールド回路の役割を果たすのである。

オペアンプ２９０の負極入力端子には、電圧ＶＮ１を抵抗２５０および抵抗２５５により分圧して得られる電圧ＶＮ２が入力される。抵抗２５０および抵抗２５５による分圧比率をｒ２とすると、ＶＮ２＝ｒ２×ＶＮ１となる。例えば、ＯＵＴＲ＜ＶＳＳ＜ＯＵＴＬであれば、ＶＮ２＝ｒ２×（ｒ１×ＯＵＴＬ−Ｖｎｔｈ）となる。一方、オペアンプ２９０の正極入力端子には、Ｎチャネル電界効果トランジスタ２７５のソース電圧ＶＮ３を抵抗２８０および２８５により分圧して得られる電圧ＶＮ４が入力される。このＮチャネル電界効果トランジスタ２７５はドレイン接地増幅回路として機能し、そのゲートには電圧ＶＰＰを抵抗２６０および２６５により分圧して得られる電圧に定電流源２７０によるオフセットｏｆｓｅｔを加算して得られる電圧ｒ１×ＶＰＰ＋ｏｆｓｅｔが印加される。このＮチャネル電界効果トランジスタ２７５についても、バックゲートがソースに接続されているため、そのソース電圧ＶＮ３はｒ１×ＶＰＰ＋ｏｆｓｅｔ−Ｖｎｔｈとなる。したがって、ＶＮ４＝ｒ２×（ｒ１×ＶＰＰ＋ｏｆｓｅｔ−Ｖｎｔｈ）となり、オペアンプ２９０からは、電圧ＶＮ４と電圧ＶＮ２の差（すなわち、電圧ＶＰＰと、ＯＵＴＬ、ＯＵＴＲおよびＶＳＳのうちの最大のものとの差）に応じた制御信号ＣＶＰＰが出力されることとなる。このように、本実施形態のＶＰＰ制御回路１１０によれば、コンパレータやスイッチを用いることなく、電圧ＶＰＰと、ＯＵＴＬ、ＯＵＴＲおよびＶＳＳのうちの最大のものとの差に応じた制御信号ＣＶＰＰを生成し出力することが可能になる。

（Ｂ−２：ＶＭＭ制御回路１２０の動作）
次いで、ＶＭＭ制御回路１２０の動作を説明する。まず、Ｐチャネル電界効果トランジスタ３０５、３１０および３１５の各々のソースに現れる電圧について検討する。前述したように、Ｐチャネル電界効果トランジスタ３０５のドレインとゲートは端子ＶＳＳに共通接続されており、Ｐチャネル電界効果トランジスタ３０５のバックゲートはソースに接続されている。したがって、Ｐチャネル電界効果トランジスタ３０５がオン状態になると、そのソースに現れる電圧はＶＳＳ＋Ｖｐｔｈとなる。一方、Ｐチャネル電界効果トランジスタ３１０と３１５の各ソースには、各々のゲート電圧（ＯＵＴＬまたはＯＵＴＲ）に閾値電圧Ｖｐｔｈを加算した電圧が現れる。

Ｐチャネル電界効果トランジスタ３０５、３１０および３１５の各々のソースは共通接続されているため、その共通接続点の電圧ＶＮ５は、電圧ＶＳＳ、出力信号ＯＵＴＲおよび出力信号ＯＵＴＬのうち最も小さいものに支配される。例えば、ＶＳＳ＜ＯＵＴＲ＜ＯＵＴＬであるとすると、Ｐチャネル電界効果トランジスタ３１０およびＰチャネル電界効果トランジスタ３１５のソース電圧は本来の値から次第に下降する。図４に示す各Ｐチャネル電界トランジスタのバックゲートはソースに接続されているため、Ｐチャネル電界効果トランジスタ３１０およびＰチャネル電界効果トランジスタ３１５では、ソース電圧の下降により、ゲート・バックゲート間の電圧が増加し、ゲート・バックゲート間の電圧が閾値電圧Ｖｐｔｈを上回るとオフになる。したがって、ＶＳＳ、ＯＵＴＲおよびＯＵＴＬのうちＶＳＳが最小であれば、ＶＮ５＝ＶＳＳ＋Ｖｐｔｈとなるのである。同様に、ＯＵＴＲが最小の場合には、ＶＮ５＝ＯＵＴＲ＋Ｖｐｔｈとなり、ＯＵＴＬが最小であれば、ＶＮ５＝ＯＵＴＬ＋Ｖｐｔｈとなる。このように、Ｐチャネル電界効果トランジスタ３０５、３１０および３１５の各々のソースの共通接続点には、各々のゲートに印加される電圧のうち最小のものに応じた電圧ＶＮ５が現れることとなり、これら３つのＰチャネル電界効果トランジスタはピークホールド回路の役割を果たすのである。

オペアンプ３５５の負極入力端子には、電圧ＶＮ５を抵抗３２５および抵抗３３０により分圧して得られる電圧ＶＮ６が入力される。抵抗３２５および抵抗３３０による分圧比率をｒ３とすると、ＶＮ６＝ｒ３×ＶＮ５となる。例えば、ＶＳＳ＜ＯＵＴＲ＜ＯＵＴＬであれば、ＶＮ６＝ｒ３×（ＶＳＳ−Ｖｐｔｈ）となる。一方、オペアンプ３５５の正極入力端子には、Ｐチャネル電界効果トランジスタ３２０のソース電圧ＶＮ７を抵抗３４０および３４５により分圧して得られる電圧ＶＮ８が入力される。Ｐチャネル電界効果トランジスタ３２０のゲートには電圧ＶＭＭに定電流源３５０および抵抗３３５によるオフセットｏｆｓｅｔを加算して得られる電圧（ＶＭＭ＋ｏｆｓｅｔ）が印加され、そのソース電圧ＶＮ７はＶＭＭ＋ｏｆｓｅｔ＋Ｖｐｔｈとなる。このため、ＶＮ８＝ｒ３×（ＶＭＭ＋ｏｆｓｅｔ＋Ｖｐｔｈ）となり、オペアンプ３５５からは、電圧ＶＮ８と電圧ＶＮ６の差（すなわち、電圧ＶＭＭと、ＯＵＴＬ、ＯＵＴＲおよびＶＳＳのうちの最小のものとの差）に応じた制御信号ＣＶＭＭが出力されることとなる。このようにＶＭＭ制御回路１２０によれば、コンパレータやスイッチを用いることなく、電圧ＯＵＴＬ、ＯＵＴＲおよびＶＳＳのうちの最小のものと電圧ＶＭＭとの差に応じた制御信号ＣＶＭＭを生成し出力することが可能になる。

以上説明したように本実施形態の出力電圧制御回路１０によれば、電源回路２０の高電位側出力電圧ＶＰＰは、信号ＯＵＴＬ、ＯＵＴＲおよび電圧ＶＳＳのうちの最も大きいものに追従して変化することとなり、また、電源回路２０の低電位側出力電圧ＶＭＭは、信号ＯＵＴＬ、ＯＵＴＲおよび電圧ＶＳＳのうちの最も小さいものに追従して変化することとなる。つまり、本実施形態によれば、電源回路２０による動作電圧の供給先であるアンプ３０Ｌおよび３０Ｒの出力信号ＯＵＴＬおよびＯＵＴＲに応じて電源回路２０の出力電圧ＶＰＰおよびＶＭＭを制御することができる。加えて、本実施形態のＶＰＰ制御回路１１０およびＶＭＭ制御回路１２０には、構成要素としてコンパレータやスイッチは含まれていないのであるから、図８（ａ）〜（ｃ）に示す従来の構成に比較して回路面積を小さくすることができ、出力電圧制御回路１０全体を小型化することが可能になる。

（Ｃ：変形）
以上、本発明の一実施形態について説明したが、この実施形態に以下に述べる変形を加えても勿論良い。
（１）上述した実施形態では、接地電圧である電圧ＶＳＳと正の電圧である電圧ＢＶＤＤの電圧差を電源回路２０の動作電圧とし、電圧ＢＶＤＤと電圧ＶＳＳの電圧差をＶＰＰ制御回路１１０の動作電圧とし、電圧ＢＶＤＤと電圧ＶＭＭの電圧差をＶＭＭ制御回路１２０の動作電圧とした。しかし、電源回路２０の動作電圧は、電圧ＶＳＳと電圧ＢＶＳＳの電圧差であっても良く、また、電圧ＢＶＤＤと電圧ＢＶＳＳの電圧差であっても良い。同様に、ＶＰＰ制御回路やＶＭＭ制御回の動作電圧も上記組み合わせに限定されるものではない。具体的には、電圧ＢＶＤＤ、ＶＰＰ、ＶＳＳ、ＶＭＭおよびＢＶＳＳから２種類の電圧を選び、それら２種類の電圧の電圧差をＶＰＰ制御回路（あるいはＶＭＭ制御回路）の動作電圧とすることが考えられる。ただし、これら５種類の電圧から選択した２つの電圧の電圧差が小さすぎるとＶＰＰ制御回路やＶＭＭ制御回路が動作しなくなる点に留意する必要がある。例えば、電圧ＢＶＤＤと電圧ＶＰＰとの組み合わせでは、電圧ＢＶＤＤが１．８[Ｖ]であり、電圧ＶＰＰが０．２〜１．８[Ｖ]の範囲で変動するため、両者の電圧差は０[Ｖ]程度になる場合があり、両者の電圧差が０[Ｖ]程度になると回路が動作しなくなる。この点に留意すると、ＶＰＰ制御回路およびＶＭＭ制御回路の動作を保証し得る電圧の組み合わせは、図５にて○印で示す組み合わせに限られることとなる。

図６は、電圧ＶＳＳと電圧ＢＶＳＳの供給を受け、両電圧の電圧差を動作電圧とするＶＭＭ制御回路の回路構成例を示す図である。図６と図３を対比すれば明らかように、図６のＶＭＭ制御回路の構成は、図３に示すＶＰＰ制御回路１１０の端子ＢＶＤＤを端子ＢＶＳＳに置き換え、さらに、Ｎチャネル電界効果トランジスタ２０５〜２１５および２７５をＰチャネル電界効果トランジスタ４０５〜４１５および４７５に置き換えた構成と同一である。この図６に示すＶＭＭ制御回路では、Ｐチャネル電界効果トランジスタ４０５〜４１５がピークホールド回路の役割を果たす。一方、図７は、電圧ＶＰＰと電圧ＢＶＳＳの供給を受け、両電圧の電圧差を動作電圧とするＶＰＰ制御回路の回路構成例を示す図である。図７と図４を対比すれば明らかように、図７のＶＰＰ制御回路の構成は、図４に示すＶＭＭ制御回路１２０の端子ＶＭＭを端子ＶＰＰに置き換えるとともに端子ＢＶＤＤを端子ＢＶＳＳに置き換え、さらに、Ｐチャネル電界効果トランジスタ３０５〜３２０をＮチャネル電界効果トランジスタ５０５〜５２０に置き換えた構成と同一である。この図７に示すＶＰＰ制御回路では、Ｎチャネル電界効果トランジスタ５０５〜５１５がピークホールド回路の役割を果たす。

（２）上述した実施形態では、図３のオペアンプ２９０の負極入力端子に電圧ＶＮ２（Ｎチャネル電界効果トランジスタ２０５、２１０および２１５のソースの共通接続点に現れる電圧ＶＮ１を抵抗２５０および２５５で分圧して得られる電圧）を印加し、同オペアンプ２９０の正極入力端子に電圧ＶＮ４（Ｎチャネル電界効果トランジスタ２７５のソース電圧ＶＮ３を抵抗２８０および２８５で分圧して得られる電圧）を印加した。しかし、オペアンプ２９０の負極入力端子には電圧ＶＮ１を印加し、同正極入力端子には電圧ＶＮ３を印加する（すなわち、電圧ＶＮ３と電圧ＶＮ１の差に応じた信号レベルの制御信号ＣＶＰＰをオペアンプ２９０に出力させる）としても勿論良い。つまり、図３に示すＶＰＰ制御回路１１０の構成において、抵抗２５０、２５５、２８０および２８５は必須構成要素ではなく省略可能である。図４に示すＶＭＭ制御回路１２０の構成においても、抵抗３２５、３３０、３４０および３４５は必須構成要素ではなく省略可能である。また、同様の理由により、図６の抵抗２５０、２５５、２８０および２８５も省略可能であり、図７の抵抗３２５、３３０、３４０および３４５も省略可能である。

また、図３の定電流源２７０は、Ｎチャネル電界効果トランジスタ２７５のゲート電圧にオフセットを付与するためのものであるから、このようなオフセットの付与が必要ない場合には、定電流源２７０は不要である。定電流源２７０を省略した構成では、電圧ＶＰＰを抵抗２６０および２６５で分圧して得られる電圧がＮチャネル電界効果トランジスタ２７５のゲートに印加されることになる。同様に、図４の定電流源３５０および抵抗３３５も省略可能であり、これらを省略した場合には、端子ＶＭＭをＰチャネル電界効果トランジスタ３２０のゲートに接続する構成とすれば良い。

さらに、図３に示す構成において、抵抗２２０〜２４５、２６０および２６５を省略することも可能である。これらの抵抗を省略した場合には、端子ＯＵＴＬをＮチャネル電界効果トランジスタ２０５のゲートに、端子ＶＳＳをＮチャネル電界効果トランジスタ２１０のゲートに、端子ＯＵＴＲをＮチャネル電界効果トランジスタ２１５のゲートに、端子ＶＰＰをＮチャネル電界効果トランジスタ２７５のゲートに各々接続する構成とすれば良い。同様に、図６に示す構成においても、抵抗２２０〜２４５、２６０および２６５の省略が可能であり、これらの抵抗を省略した場合には、端子ＯＵＴＬをＰチャネル電界効果トランジスタ４０５のゲートに、端子ＶＳＳをＰチャネル電界効果トランジスタ４１０のゲートに、端子ＯＵＴＲをＰチャネル電界効果トランジスタ４１５のゲートに、端子ＶＭＭをＰチャネル電界効果トランジスタ４７５のゲートに各々接続する構成とすれば良い。

（３）上述した実施形態では、アンプ３０Ｌの出力信号ＯＵＴＬ、アンプ３０Ｒの出力信号ＯＵＴＲ、および接地電圧ＶＳＳのうち最大（最小）のものに追従するように高電位側出力電圧ＶＰＰ（低電位側出力電圧ＶＭＭ）を調整した。しかし、アンプ３０Ｌの入力信号ＩＮＬ、アンプ３０Ｒの入力信号ＩＮＲ、および接地電圧ＶＳＳのうち最大（最小）のものに追従するように高電位側出力電圧ＶＰＰ（低電位側出力電圧ＶＭＭ）を調整しても良い。このようなことは、出力信号ＯＵＴＬに換えて入力信号ＩＮＬを出力電圧制御回路１０に与えるとともに、出力信号ＯＵＴＲに換えて入力信号ＩＮＲを出力電圧制御回路１０に与えることによって実現される。要は、電源回路２０による動作電圧の供給先であるアンプ３０Ｌおよび３０Ｒの各々の稼働状況を示す信号を出力電圧制御回路１０に与え、それら信号に基づいて高電位側出力電圧ＶＰＰおよび低電位側出力電圧ＶＭＭを調整する態様であれば良い。

（４）上述した実施形態では、スピーカアンプに動作電圧を供給する電源回路２０の出力電圧を出力電圧制御回路１０に制御させた。しかし、電動機を駆動する電力増幅回路に動作電圧を供給する電源回路の出力電圧をその電力増幅回路の出力信号（或いは入力信号）に応じて制御する出力電圧制御回路に本発明を適用しても勿論良い。

１…スピーカシステム、１０…出力電圧制御回路、１１０…ＶＰＰ制御回路、１２０…ＶＭＭ制御回路、２０…電源回路、３０Ｌ，３０Ｒ…アンプ、４０Ｌ，４０Ｒ…スピーカ、２０５〜２１５，２７５、５０５〜５２０…Ｎチャネル電界効果トランジスタ、３０５〜３２０、４０５〜４１５、４７５…Ｐチャネル電界効果トランジスタ、２２０〜２６５，２８０，２８５，３２５〜３４５…抵抗、２７０，３５０…定電流源、２９０，３５５…オペアンプ。

Claims (2)

1. ソースが共通接続された第１、第２および第３の電界効果トランジスタであって、第１の電圧がゲートに印加される第１の電界効果トランジスタと、前記第１の電圧を中心に電圧値が変動する第２および第３の電圧の各々がゲートに印加される第２および第３の電界効果トランジスタと、を含み、前記第１、第２および第３の電界効果トランジスタの各々のドレインには第４の電圧が印加され、前記第１、第２および第３の電界効果トランジスタのソースの共通接続点に現れる電圧を出力することを特徴とするピークホールド回路。
2. 第１および第２の電圧の供給を受けて第３および第４の電圧を発生させ、印加される動作電圧に応じて入力信号を増幅し前記第１の電圧を中心に電圧値が変動する出力信号を各々出力する第１および第２の電力増幅回路に前記第３および第４の電圧の電圧差を動作電圧として印加する電源回路、の作動制御を行う出力電圧制御回路において、
   前記第３または第４の電圧の何れか一方を制御対象電圧とし、
   ソースが共通接続された第１、第２および第３の電界効果トランジスタであって、前記第１の電圧がゲートに印加される第１の電界効果トランジスタと、前記第１の電力増幅回路の出力信号がゲートに印加される第２の電界効果トランジスタと、前記第２の電力増幅回路の出力信号がゲートに印加される第３の電界効果トランジスタと、を含み、前記第１、第２および第３の電界効果トランジスタの各々のドレインには前記第２の電圧が印加され、前記第１、第２および第３の電界効果トランジスタのソースの共通接続点に現れる電圧を出力するピークホールド回路と、
   ドレインに前記第２の電圧が印加されるとともにゲートに前記制御対象電圧に応じた電圧が印加される第４の電界効果トランジスタを含み、前記ピークホールド回路の出力電圧と前記第４の電界効果トランジスタのソースに現れる電圧との差が小さくなるように前記制御対象電圧を調整することを指示する制御信号を生成し前記電源回路に出力する制御信号生成手段と、
   を有することを特徴とする出力電圧制御回路。
   

Images