JP4332060B2 - ミュートスイッチ回路 - Google Patents

ミュートスイッチ回路 Download PDF

Info

Publication number
JP4332060B2
JP4332060B2 JP2004114868A JP2004114868A JP4332060B2 JP 4332060 B2 JP4332060 B2 JP 4332060B2 JP 2004114868 A JP2004114868 A JP 2004114868A JP 2004114868 A JP2004114868 A JP 2004114868A JP 4332060 B2 JP4332060 B2 JP 4332060B2
Authority
JP
Japan
Prior art keywords
switch circuit
mute
conductivity type
mute switch
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004114868A
Other languages
English (en)
Other versions
JP2005303554A (ja
Inventor
直幸 本木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2004114868A priority Critical patent/JP4332060B2/ja
Publication of JP2005303554A publication Critical patent/JP2005303554A/ja
Application granted granted Critical
Publication of JP4332060B2 publication Critical patent/JP4332060B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Circuit For Audible Band Transducer (AREA)
  • Amplifiers (AREA)

Description

本発明は、オーディオ信号を遮断して無音状態を発生させるためのミュートスイッチ回路に関するものである。
ディジタルオーディオ機器、テレビジョン、ＶＴＲ等内のオーディオ信号処理回路では、電源スイッチの投入時のポップ音を消したり、動作中に意識的に無音状態を発生させるためのミュートスイッチ回路が設けられている。
図５はミュート制御信号によって制御される従来のミュートスイッチ回路を示す図である。このミュートスイッチ回路は、ゲートをミュート制御端子１に、ドレインをオーディオ信号端子２に、ソースを接地端子３にそれぞれ接続されたｎＭＯＳトランジスタＱ１からなり、そのオーディオ信号端子２をオーディオ信号ライン４のカップリングコンデンサＣ１の出力側に、接地端子３を接地（ＧＮＤ）に接続したものである（類似の例として特許文献１の図４参照。ただしここではＰＮＰとＮＰＮのトランジスタを並列接続）。
このミュートスイッチ回路では、ミュート制御端子１を高レベル電圧（ＶＤＤ）にすればトランジスタＱ１が導通してオーディオ信号ライン４が接地され、オーディオ信号が遮断されてミュートオンとなる。また、ミュート制御端子１を低レベル電圧（ＧＮＤ）にすればトランジスタＱ１が遮断し、ミュートオフとなる。
ところが、この図５のミュートスイッチ回路では、ミュート制御端子１が低レベルでミュートオフのときであっても、オーディオ信号ライン４の電圧が接地電位よりも負の方向に振れたときに、トランジスタＱ１のソースとドレインが反転するので、その負電位がトランジスタＱ１の閾値を超えると接地端子３からバックゲートに電流が流入しそのトランジスタＱ１が導通して、オーディオ信号にクランプがかかる問題がある。
そこで、バックゲートからの電流の流入を防止するために、図６に示すように、トランジスタＱ１に対して新たにｎＭＯＳトランジスタＱ２をソースおよびバックゲートを共通にしてシリーズ接続するとともにゲートも共通接続し、それらのバックゲートをフローティングにさせたミュートスイッチ回路が提案されている（類似の例として例えば特許文献１の図１参照。ただしここではＮＰＮのトランジスタをシリーズ接続）。
特開２００１−２４４７４９号公報
ところが、この図６の構成のミュートスイッチ回路でも、ミュート制御端子１が低レベルでミュートオフのとき、オーディオ信号ライン４の電圧が接地電位よりも負の方向に振れたときに、図５の回路と同様にトランジスタＱ１のソースとドレインが反転し、さらにトランジスタＱ２がダイオード接続状態となるので、その負電位がトランジスタＱ１の閾値とダイオード接続のトランジスタＱ２の閾値を加算した値を超えると、やはり接地端子３から電流が流入し、両トランジスタＱ１，Ｑ２が導通して、オーディオ信号にクランプがかかり歪率を悪化させる。
本発明の目的は、上記した問題を解決し、ミュートオフ時に、オーディオ信号にクランプがかからないようにしたミュートスイッチ回路を提供することである。
請求項１にかかる発明は、ゲートを共通接続した第１の導電型の第１および第２のＭＯＳトランジスタのソースおよびバックゲートを共通接続してシリーズ接続した回路をオーディオ信号ラインと接地間に接続してなるミュートスイッチ回路において、前記第１および第２のＭＯＳトランジスタのゲートと高電位電源端子との間に前記第１の導電型の第３のＭＯＳトランジスタを接続し、前記第１および第２のＭＯＳトランジスタのゲートと前記第１および第２のＭＯＳトランジスタのソースとの間に、ゲートにインバータが付加された前記第１の導電型の第４のＭＯＳトランジスタを接続し、前記第３のトランジスタのゲートおよび前記インバータの入力側をミュート制御端子に接続したことを特徴とする。
請求項２にかかる発明は、請求項１に記載のミュートスイッチ回路において、前記第４のＭＯＳトランジスタを前記第１の導電型と反対の第２の導電型でインバータ無しの第５のＭＯＳトランジスタに置き換え、該第５のＭＯＳトランジスタのゲートを前記ミュート制御端子に接続したことを特徴とする。
請求項３にかかる発明は、請求項１に記載のミュートスイッチ回路において、前記第３および第４のＭＯＳトランジスタを、前記第１の導電型と反対の第２の導電型のＭＯＳトランジスタに置き換えたことを特徴とする。
請求項４にかかる発明は、請求項２に記載のミュートスイッチ回路において、前記第３のＭＯＳトランジスタを、前記第１の導電型と反対の第２の導電型のＭＯＳトランジスタに置き換え、前記第５のＭＯＳトランジスタを前記第１の導電型のＭＯＳトランジスタに置き換えたことを特徴とする。
本発明によれば、ミュートオフ時には、シリーズ接続された２個のＭＯＳトランジスタは、そのゲート・ソース間が短絡されるので、たとえオーディオ信号が負方向に大きく振れる場合でも導通することはなく、よってオーディオ信号がクランプされることはなく、歪の問題は起こらない。
図１は本発明の実施例のミュートスイッチ回路を示す回路図である。Ｑ１，Ｑ２は前述したようにソース（およびバックゲート）が共通となるようにシリーズ接続されたｎＭＯＳトランジスタである。Ｑ３はドレインが電源端子（ＶＤＤ）に、ソースがトランジスタＱ１，Ｑ２のゲートに、ゲートがミュート制御端子１に、それぞれに接続されたｎＭＯＳトランジスタである。また、Ｑ４はドレインがトランジスタＱ１，Ｑ２のゲートに、ソースがトランジスタＱ１，Ｑ２のソース（およびバックゲート）に、ゲートがインバータを介してミュート制御端子１に、それぞれ接続されたｎＭＯＳトランジスタである。
図１のミュートスイッチ回路では、ミュートオン時には、ミュート制御端子１に高レベル電圧（ＶＤＤ）を印加する。これにより、トランジスタＱ３が導通、トランジスタＱ４が遮断となり、その等価回路は図３に示すようになり、トランジスタＱ１，Ｑ２の導通抵抗により、オーディオ信号端子２に印加されるオーディオ信号がミュートされる。
一方、ミュートオフ時は、ミュート制御端子１に低レベル電圧（ＧＮＤ）を印加する。これにより、トランジスタＱ３が遮断、トランジスタＱ４が導通となり、その等価回路は図４に示すようになり、トランジスタＱ１，Ｑ２のゲート・ソース間が短絡され、それぞれはＶｇｓ＝０Ｖとなり、たとえオーディオ信号端子２の電圧が負方向に大きく振れたときでも、そのトランジスタＱ１，Ｑ２が導通することはなく、オーディオ信号にクランプがかかることが防止され、歪率を悪化させることはない。
なお、図１のミュートスイッチ回路ではゲートにインバータが付加されたｎＭＯＳトランジスタＱ４を使用したが、図２に示すように、これに代えてｐＭＯＳトランジスタＱ５を使用しても、同様に動作する。また、以上ではミュートオン時にはミュート制御端子１を高レベル（ＶＤＤ）電圧に、ミュートオフ時には低レベル（ＧＮＤ）電圧に制御するミュートスイッチ回路について説明したが、その反対に、ミュートオン時にはミュート制御端子１を低レベル電圧に、ミュートオフ時には高レベル電圧に制御するミュートスイッチ回路を実現するには、トランジスタＱ３〜Ｑ５の導電型を反対の導電型すればよい。
本発明の実施例のミュートスイッチ回路の回路図である。 別の実施例のミュートスイッチ回路の回路図である。 図１，２のミュートスイッチ回路のミュートオン時の等価回路の回路図である。 図１，２のミュートスイッチ回路のミュートオフ時の等価回路の回路図である。 従来のミュートスイッチ回路の回路図である。 従来の別のミュートスイッチ回路の回路図である。
符号の説明
１：ミュート制御端子
２：オーディオ信号端子
３：接地端子
４：オーディオ信号ライン
Ｑ１〜Ｑ３：ｎＭＯＳトランジスタ
Ｑ４：ゲートにインバータを付加したｎＭＯＳトランジスタ
Ｑ５：ｐＭＯＳトランジスタ
Ｃ１：カップリングコンデンサ

Claims (4)

  1. ゲートを共通接続した第１の導電型の第１および第２のＭＯＳトランジスタのソースおよびバックゲートを共通接続してシリーズ接続した回路を、オーディオ信号ラインと接地間に接続してなるミュートスイッチ回路において、
    前記第１および第２のＭＯＳトランジスタのゲートと高電位電源端子との間に前記第１の導電型の第３のＭＯＳトランジスタを接続し、
    前記第１および第２のＭＯＳトランジスタのゲートと前記第１および第２のＭＯＳトランジスタのソースとの間に、ゲートにインバータが付加された前記第１の導電型の第４のＭＯＳトランジスタを接続し、
    前記第３のトランジスタのゲートおよび前記インバータの入力側をミュート制御端子に接続したことを特徴とするミュートスイッチ回路。
  2. 請求項１に記載のミュートスイッチ回路において、
    前記第４のＭＯＳトランジスタを前記第１の導電型と反対の第２の導電型でインバータ無しの第５のＭＯＳトランジスタに置き換え、該第５のＭＯＳトランジスタのゲートを前記ミュート制御端子に接続したことを特徴とするミュートスイッチ回路。
  3. 請求項１に記載のミュートスイッチ回路において、
    前記第３および第４のＭＯＳトランジスタを、前記第１の導電型と反対の第２の導電型のＭＯＳトランジスタに置き換えたことを特徴とするミュートスイッチ回路。
  4. 請求項２に記載のミュートスイッチ回路において、
    前記第３のＭＯＳトランジスタを、前記第１の導電型と反対の第２の導電型のＭＯＳトランジスタに置き換え、前記第５のＭＯＳトランジスタを前記第１の導電型のＭＯＳトランジスタに置き換えたことを特徴とするミュートスイッチ回路。
JP2004114868A 2004-04-09 2004-04-09 ミュートスイッチ回路 Expired - Fee Related JP4332060B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004114868A JP4332060B2 (ja) 2004-04-09 2004-04-09 ミュートスイッチ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004114868A JP4332060B2 (ja) 2004-04-09 2004-04-09 ミュートスイッチ回路

Publications (2)

Publication Number Publication Date
JP2005303554A JP2005303554A (ja) 2005-10-27
JP4332060B2 true JP4332060B2 (ja) 2009-09-16

Family

ID=35334583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004114868A Expired - Fee Related JP4332060B2 (ja) 2004-04-09 2004-04-09 ミュートスイッチ回路

Country Status (1)

Country Link
JP (1) JP4332060B2 (ja)

Also Published As

Publication number Publication date
JP2005303554A (ja) 2005-10-27

Similar Documents

Publication Publication Date Title
US7382180B2 (en) Reference voltage source and current source circuits
TWI559676B (zh) Ａｂ類推挽放大器之輸出電路保護裝置
JP6176826B2 (ja) 起動回路を有する完全相補型自己バイアス差動受信機
JP2007096731A (ja) ミュート回路
US7495510B2 (en) Current source circuit and differential amplifier
US20070096819A1 (en) CMOS amplifier
US9515646B2 (en) Grounding switch method and apparatus
JP4465283B2 (ja) 差動増幅回路
US6327190B1 (en) Complementary differential input buffer for a semiconductor memory device
WO1982002128A1 (en) Driver circuit having reduced cross-over distortion
US6836155B2 (en) Current sense amplifier
JP5977092B2 (ja) レールツーレールｄｍｏｓ増幅器の出力ステージにバイアスをかけるための方法及び装置
US9798346B2 (en) Voltage reference circuit with reduced current consumption
US20070024367A1 (en) Operational amplifier and constant-current generation circuit using the same
JP4332060B2 (ja) ミュートスイッチ回路
US6975169B2 (en) Low-voltage differential amplifier
US7102414B2 (en) Muting circuit for audio amplifier
JP4658868B2 (ja) 増幅回路
JP2010130555A (ja) ボルテージフォロワ回路
JP2004064132A (ja) 演算増幅器
JP2006148640A (ja) スイッチ回路
JP5469570B2 (ja) オーディオ増幅器
JP5203809B2 (ja) 電流ミラー回路
JP6571518B2 (ja) 差動増幅回路
JP4265951B2 (ja) 電圧監視回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090603

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090619

R150 Certificate of patent or registration of utility model

Ref document number: 4332060

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150626

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees