CN102104365A - 功率放大电路、dc-dc转换器、峰值保持电路和输出电压控制电路 - Google Patents

功率放大电路、dc-dc转换器、峰值保持电路和输出电压控制电路 Download PDF

Info

Publication number
CN102104365A
CN102104365A CN2010106036653A CN201010603665A CN102104365A CN 102104365 A CN102104365 A CN 102104365A CN 2010106036653 A CN2010106036653 A CN 2010106036653A CN 201010603665 A CN201010603665 A CN 201010603665A CN 102104365 A CN102104365 A CN 102104365A
Authority
CN
China
Prior art keywords
voltage
effect transistor
field
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010106036653A
Other languages
English (en)
Inventor
辻信昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2009291350A external-priority patent/JP2011135224A/ja
Priority claimed from JP2009291501A external-priority patent/JP2011135659A/ja
Priority claimed from JP2009294003A external-priority patent/JP2011135413A/ja
Priority claimed from JP2009293998A external-priority patent/JP2011135411A/ja
Application filed by Yamaha Corp filed Critical Yamaha Corp
Publication of CN102104365A publication Critical patent/CN102104365A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0083—Converters characterised by their input or output configuration
    • H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs

Abstract

公开了功率放大电路、DC-DC转换器、峰值保持电路和输出电压控制电路。所述功率放大电路包括：串联连接的第一场效应晶体管和第二场效应晶体管，该第一场效应晶体管和第二场效应晶体管被插入在高电位电源线和低电位电源线之间，并且驱动负载；预驱动器，该预驱动器响应于输入信号来生成分别施加到第一场效应晶体管和第二场效应晶体管的栅极电压；以及可变电源，该可变电源分别向高电位电源线和低电位电源线提供源电压，并且被构成为控制源电压。

Description

功率放大电路、DC-DC转换器、峰值保持电路和输出电压控制电路
技术领域
本发明涉及适用于激活在头戴式耳机和移动电话中提供的扬声器等的功率放大电路。
本发明还涉及用于将DC电压转换为DC电压的DC-DC转换器，并且更具体地，涉及用于将单个DC电压转换为正DC电压和负DC电压的DC-DC转换器。
本发明还涉及用于控制其输出电压可以被调整的电源电路(诸如电荷泵)的输出电压的技术。
背景技术
用于激活在头戴式耳机和移动电话中提供的扬声器等的功率放大电路需要在低电压下并且以低功耗来进行操作。为此，必须尽可能地避免除了用于激活诸如扬声器的负载的功耗之外的无效功耗。在现有技术下，根据来自功率放大电路的输入信号和输出信号的电平来切换功率放大电路的源电压，以便于最小化无用功耗。图21是示出该类型的现有功率放大电路的示例性构成的电路图。功率放大电路具有可变电源820、预驱动器830和负载驱动部840。为了防止附图的复杂化，在图21中仅图示了预驱动器830与负载驱动部840的直接连接。
对可变电源820提供来自诸如电池(未示出)的电源的源电压，并且在高电位电源线821和地线823之间施加正的源电压VDD，并且在低电位电源线822和地线823之间施加负的源电压VSS。负载驱动部840具有P沟道场效应晶体管(以下简称为“晶体管”)841和N沟道晶体管842。将P沟道晶体管841的源极连接到高电位电源线821，并且将N沟道晶体管842的源极连接到低电位电源线822。P沟道晶体管841的漏极和N沟道晶体管842的漏极被连接在一起，并且作为负载的扬声器850被插入在地线与在P沟道晶体管841和N沟道晶体管842之间的节点之间。预驱动器830是根据从未示出的前级提供的音频信号来激活负载驱动部840的电路。预驱动器830具有作为用于激活P沟道晶体管841的电路的P沟道晶体管831和恒流源832，P沟道晶体管831和恒流源832被串联地插入在高电位电源线821和低电位电源线822之间。另外，预驱动器830具有作为用于激活N沟道晶体管842的电路的恒流源833和N沟道晶体管834，恒流源833和N沟道晶体管834被串联地插入在高电位电源线821和低电位电源线822之间。功率放大电路根据扬声器850的驱动波形的峰值电平的增加或减小来执行对于增加或减小从可变电源820输出的源电压VDD和VSS的控制，使得作为负载的扬声器850的驱动波形落在源电压VDD和VSS之间的范围内。
[专利文献1]JP-A-2008-306269
[专利文献2]JP-A-2008-306270
顺便提及，在现有技术的功率放大电路中，预驱动器830不能生成栅极电压，该栅极电压用于在高电位电源线821的源电压和低电位电源线82的源电压没有充分大于P沟道晶体管841阈值电压的绝对值时激活P沟道晶体管841。当该源电压没有充分大于N沟道晶体管842的阈值电压时，预驱动器830不能生成用于激活N沟道晶体管842的栅极电压。如上所述，为了保证预驱动器830的正常操作，现有技术的功率放大电路必须将高电位电源线821的源电压和低电位电源线822的源电压保持在预定电平或更大，并且遇到不能充分减少功耗的问题。
还提供了用于从单个源电压生成正的源电压和负的源电压的各种DC-DC转换器。图22A至22C示出了各个示例性DC-DC转换器。在图22A中所示的DC-DC转换器中，开关SW51和SW52被串联地插入在给定源电压VDD的输入电源线和基准电源线(在示例中为地线)之间。而且，电感器L53和电容器C54被串联地插入在基准电源线以及开关SW51和SW52之间的公共节点之间。在电感器L53和电容器C54之间的公共节点用作输出源电压VPP的第一电压输出端子。在DC-DC转换器中，开关SW55和电感器L56被串联地插入在输入电源线和基准电源线之间。开关SW57和电容器C58被串联地插入在基准电源线与在开关SW55和电感器L56之间的公共节点之间。在开关SW57和电容器C58之间的公共节点用作输出源电压VMM的第二电压输出端子。DC-DC转换器交替地重复用于接通开关SW51和关断开关SW52由此使得流向电容器C54的电流流入电感器L53从而使电能储存在电感器L53中的操作；以及用于关断开关SW51和接通开关SW52由此释放储存在电感器L53中的电能从而使得流向电容器C54的电流从电感器L53流出的操作。因此，第一电压输出端子输出正的源电压VPP。与该操作并行地，DC-DC转换器也交替地重复用于接通开关SW55和关断SW57由此使得流向基准电源线的电流流入电感器L56从而使电能储存在电感器L56中的操作；以及用于关断开关SW55和接通开关SW57由此释放储存在电感器L56中的电能从而使得流向基准电源线的电流经由电感器L56从电容器C58流出的操作。因此，第二电压输出端子输出负的源电压VMM。
在图22B和图22C中所示的DC-DC转换器是所谓的电荷泵。在图22B中所示的DC-DC转换器中，开关SW61、电容器C62和开关SW63被串联地插入在给定源电压VDD的输入电源线和基准电源线(在该示例中为地线)之间。而且，开关SW64被插入在基准电源线与在开关SW61和电容器C62之间的公共节点之间。开关SW65和电容器C66被串联地插入在基准电源线与开关SW61和电容器62之间的公共节点之间。在开关SW65和电容器C66之间的公共节点用作输出源电压VPP的第一电压输出端子。而且，开关SW67和电容器C68被串联地插入在基准电源线与开关SW63和电容器C62之间的公共节点之间。在开关SW67和电容器C68之间的公共节点用作输出源电压VMM的第二电压输出端子。DC-DC转换器交替地执行，例如，用于接通开关SW61、SW63和SW65并且关断其他开关由此对电容器C66和C62施加源电压VDD的操作；以及用于接通开关SW64和SW67并且关断其他开关由此使得电容器C62对电容器C68施加电压-VDD的操作。因此，第一电压输出端子输出正的源电压VPP＝VDD，并且第二电压输出端子输出负的源电压VMM＝-VDD。
在图22C中所示的DC-DC转换器中，开关SW71和SW72被串联地插入在给定源电压VDD的输入电源线和基准电源线(在该示例中是地线)之间。电容器C73和开关SW74被串联地插入在基准电源线与开关SW71和SW72之间的公共节点之间。而且，开关SW75和电容器C76被串联地插入在基准电源线与开关SW71和SW72之间的公共节点之间。在开关SW75和电容器C76之间的公共节点用作输出源电压VPP的第一电压输出端子。而且，开关SW77和电容器C78被串联地插入在基准电源线与电容器C73和开关SW74之间的公共节点之间。在SW77和电容器C78之间的公共节点用作输出源电压VMM的第二电压输出端子。而且，开关SW79被插入在开关SW75和电容器C76之间的公共节点与电容器C73和开关SW74之间的公共节点之间。DC-DC转换器具有两个操作模式。在第一操作模式中，DC-DC转换器交替地执行用于接通开关SW71、SW74和SW75并且关断其他开关从而对电容器C73和C76施加源电压VDD的操作；以及用于接通开关SW72和SW77并且关断其他开关从而使得电容器C73对电容器C78施加电压-VDD的操作。因此，第一电压输出端子输出正的源电压VPP＝VDD，并且第二电压输出端子输出负的源电压VMM＝-VDD。在第二操作模式中，DC-DC转换器交替地执行用于接通开关SW71和SW79并且关断其他开关从而对电容器C73和C76中的每一个施加电压VDD/2的操作；以及用于接通开关SW72和SW77并且关断其他开关由此使得电容器C73向电容器C78施加电压-VDD/2的操作。第一电压输出端子输出正的源电压VPP＝VDD/2，并且第二电压输出端子输出负的源电压VMM＝-VDD/2。例如，JP-A-6-165482可用作与电荷泵相关的文献。
顺便提及，在现有技术的DC-DC转换器中在图22B和图22C中所示的电荷泵遇到的问题是，仅能够输出在电平上与源电压VDD或作为源电压VDD的整约数(integral sub-multiple)的源电压相等的源电压。在图22A中所示的DC-DC转换器可以通过控制接通开关SW51的时间来调整正的源电压VPP，并且还可以通过控制接通开关SW55的时间来调整负的源电压VMM。为了生成正的源电压VPP和负的源电压VMM，需要两个电感器L53和L56。为此，当构成包括外部电感器的DC-DC转换器时，出现了在要被安装电感器的端子的数目增加的问题。而且，当包括内置电感器的DC-DC转换器被实现为半导体集成电路时，出现芯片面积上的增大的问题。
电荷泵通常可以作为与放大器共享操作电压的电源电路，用于放大器，该放大器激活包括在立体声头戴式耳机、移动电话等中的扬声器(参见例如JP-A-2008-306269)。因为电荷泵可以调整输出电压，所以只要根据放大器的输出信号电平和输入信号电平来调整施加到放大器的电压，就可以减少整个系统的功耗。包括所谓的峰值保持电路的输出电压控制电路(参见图23A至图23C)经常用于调整这样的输出电压。
图23A至图23C是图示输出电压控制电路的示例性构成的图示，所述输出电压控制电路控制电源电路20的输出(将高电平电压VPP的输出控制得更精确)，该电源电路20将高电平电压VPP输出到放大器30L并且将低电平电压输出到放大器30R。在图23A中所示的输出电压控制电路中，比较器612将激活左声道扬声器40L的放大器30L的输出信号OUTL与激活右声道扬声器40R的放大器30R的输出信号OUTR作比较。根据比较结果来切换开关614。在图23A中示出的输出电压控制电路切换开关614，使得信号OUTL或信号OUTR中较大的一个作为信号N1被输出。换句话说，比较器612和开关614组成图23A中所示的构成中的峰值保持电路。在图23A中所示的运算放大器616生成与在电源电路20的高电平输出电压VPP和信号N1之间的电平差(即，VPP-N1)相关联的控制信号CVPP，并且将由此生成的控制信号输出到电源电路20。因此，只要构成被形成以使电源电路20执行用于调整高电平输出电压VPP的处理而使得控制信号CVPP的信号电平变得更小，高电平输出电压VPP就遵循放大器30L的输出信号OUTL或放大器30R的输出信号OUTR中的较大者。
在图23B中所示的输出电压控制电路的构成包括添加到图23A中所示的输出电压控制电路的电阻器618和恒流源620。图23B中省略了要由输出电压控制电路控制的电源电路、与电源电路共享操作电压的放大器和其他元件。在图23B中所示的电阻器618和恒流源620与比较器612和开关614相结合地组成峰值保持电路。如图23B中所示，电阻器618和恒流源620被串联地插入在开关614和地之间，并且在电阻器618和恒流源620之间的公共节点中出现的电压作为信号N1被给予运算放大器616。信号N1采用从信号N2(信号OUTL或信号OUTR中的较大者)中减去与恒流源620的电流值I和电阻器618的电阻值R相关联的偏移(R×I)所得到的值。因此，图23B中所示的输出电压控制电路根据在电源电路的高电平输出电压VPP和信号N1(N2-R×I)之间的电平差(VPP-N1)来控制电源电路的输出。
图23C中所示的输出电压控制电路的构成包括额外提供有比较器622和开关624的图23B中所示的输出电压控制电路。在图23C中所示的比较器622和开关624与比较器612、开关614、电阻器618和恒流源620一起组成峰值保持电路。在图23C中所示的比较器622将信号N3(信号OUTL或信号OUTR中的较大者)与地电位VSS作比较。根据比较结果来切换开关624。特定地，切换开关624，使得将信号N3或地电位VSS的较大者作为信号N2进行输出。随后的操作与在图23B中所示的输出电压控制电路的操作相同。
然而，在图23A至图23C中分别示出的输出电压控制电路中的每一个将比较器和开关包括在组成输出电压控制电路的主要部分的峰值保持电路中。因为比较器和开关占用较大的电路面积，所以包括作为组成部分元件的比较器和开关的峰值保持电路的电路面积也变大。遇到难以进行输出电压控制电路的小型化的问题。
发明内容
已经根据情况设想了本发明，并且本发明旨在提供一种功率放大电路，该功率放大电路能够将负载驱动部的源电压减少到场效应晶体管的阈值电压或更小，并且充分地减少功耗。
本发明还旨在提供一种DC-DC转换器，该DC-DC转换器仅需要一个电感器；可以生成正的源电压和负的源电压；并且可以任意地调整各个源电压的量值。
本发明还旨在提供一种支持输出电压控制电路的小型化的技术，该输出电压控制电路控制电源电路的输出电压，该电源电路根据功率放大电路的操作条件来向诸如扬声器放大器的功率放大电路提供操作电压。
为了实现上述目的，根据本发明，提供了一种功率放大电路，包括：
串联连接的第一场效应晶体管和第二场效应晶体管，所述第一场效应晶体管和所述第二场效应晶体管被插入在高电位电源线和低电位电源线之间，并且驱动负载；
预驱动器，所述预驱动器响应于输入信号，生成分别施加到所述第一场效应晶体管和所述第二场效应晶体管的栅极电压；以及
可变电源，所述可变电源分别向所述高电位电源线和所述低电位电源线提供源电压，并且被构成为控制所述源电压。
优选地，所述第一场效应晶体管和所述第二场效应晶体管具有相同的导电类型；所述第一场效应晶体管的漏极被连接到所述高电位电源线和所述低电位电源线中的一个；所述第二场效应晶体管的源极被连接到所述高电位电源线和所述低电位电源线中的另一个；以及在所述第一场效应晶体管的源极和所述第二场效应晶体管的漏极之间的公共节点被连接到所述负载。
优选地，所述可变电源控制所述源电压，使得被施加到所述负载的驱动电压落在所述高电位电源线和所述低电位电源线之间的电压范围内。
通过以上构成，功率放大电路可以在不被限制为对用于预驱动器的源电压的约束的情况下，独立于提供给所述预驱动器的源电压来控制提供给负载驱动部的源电压。因此，被施加到负载驱动部的源电压可以根据需要被减小到作为场效应晶体管阈值电压的电平或更低，使得可以充分地减小功耗。
根据本发明，还提供了一种DC-DC转换器，所述DC-DC转换器基于在输入电源线和基准电源线之间施加的输入源电压来生成在第一电压输出端子和所述基准电源线之间的第一输出电压以及在第二电压输出端子和所述基准电源线之间的第二输出电压，所述DC-DC转换器包括：
第一电容器，所述第一电容器具有连接到所述第一电压输出端子的一个电极和连接到所述基准电源线的另一个电极；
第二电容器，所述第二电容器具有连接到所述第二电压输出端子的一个电极和连接到所述基准电源线的另一个电极；
电感器；以及
开关电路，所述开关电路基于控制信号来选择性地形成第一电流路径到第四电流路径中的一个；
其中，所述第一电流路径通过所述电感器将所述输入电源线连接到所述基准电源线，以使电流以第一方向流入所述电感器，所述第二电流路径是环路，其中，电流流入串联连接的所述电感器和所述第一电容器，所述第三电流路径通过所述电感器将所述输入电源线连接到所述基准电源线，以使电流以与所述第一方向相反的第二方向流入所述电感器；并且所述第四电流路径是环路，其中，电流流入串联连接的所述电感器和所述第二电容器。
根据本发明，还提供了一种DC-DC转换器，所述DC-DC转换器基于在输入电源线和基准电源线之间施加的输入源电压来生成在第一电压输出端子和所述基准电源线之间的第一输出电压以及在第二电压输出端子和所述基准电源线之间的第二输出电压，所述DC-DC转换器包括：
第一节点和第二节点，第一电容器被连接到所述第一节点和所述第二节点，其中，所述第一节点被连接到所述第一电压输出端子，并且所述第二节点被连接到所述基准电源线；
第三节点和第四节点，第二电容器被连接到所述第三节点和所述第四节点，其中，所述第三节点被连接到所述第二电压输出端子，并且所述第四节点被连接到所述基准电源线；
第五节点和第六节点，电感器被连接到所述第五节点和所述第六节点；以及
开关电路，所述开关电路基于控制信号来选择性地形成第一电流路径到第四电流路径中的一个；
其中，当所述第一电容器、所述第二电容器和所述电感器被分别附连到各个节点时，所述第一电流路径通过所述电感器将所述输入电源线连接到所述基准电源线，以使电流以第一方向流入所述电感器，所述第二电流路径是环路，其中，电流流过串联连接的所述电感器和所述第一电容器，所述第三电流路径通过所述电感器将所述输入电源线连接到所述基准电源线，以使电流以与所述第一方向相反的第二方向流入所述电感器；并且所述第四电流路径是环路，其中，电流流过串联连接的所述电感器和所述第二电容器。
优选地，所述DC-DC转换器进一步包括：控制部，所述控制部在一个时段中周期地生成控制信号，所述控制信号用于顺序形成所述第一电流路径、所述第二电流路径、所述第三电流路径以及所述第四电流路径。
优选地，所述控制部在顺序形成所述第一电流路径和所述第二电流路径的时段与顺序形成所述第三电流路径和所述第四电流路径的时段之间，生成没有形成所述第一电流路径到所述第四电流路径中的任何一个的时段。
优选地，所述控制部包括开关部，所述开关部在检测到以所述第一方向流入所述电感器的所述电流变为零时使所述第二电流路径开路，并且在检测到以所述第二方向流入所述电感器的所述电流变为零时使所述第四电流路径开路。
优选地，所述控制部包括调整部，所述调整部根据从外部施加的信号来调整形成所述第一电流路径的时间或形成所述第二电流路径的时间。
根据以上构成，本发明使得能够通过调整形成第一电流路径的时间来调整第一输出电压的量值，并且通过调整形成第三电流路径的时间来调整第二输出电压的量值。因此，能够实现一种DC-DC转换器，该DC-DC转换器仅需要一个电感器并且可以生成正的源电压和负的源电压，并且任意地调整各个源电压的量值。
根据本发明，还提供了一种峰值保持电路，包括：
第一场效应晶体管、第二场效应晶体管和第三场效应晶体管，所述第一场效应晶体管、所述第二场效应晶体管和所述第三场效应晶体管的源极彼此共同连接，其中，将第一电压施加到所述第一场效应晶体管的栅极，将在所述第一电压附近变化的第二电压OUTL施加到所述第二场效应晶体管的栅极，并且将在所述第一电压附近变化的第三电压施加到所述第三场效应晶体管的栅极，
其中，将第四电压施加到所述第一场效应晶体管、所述第二场效应晶体管和所述第三场效应晶体管的各个漏极，并且在所述第一场效应晶体管、所述第二场效应晶体管和所述第三场效应晶体管的所述源极之间的公共节点处的电压被输出。
根据本发明，还提供了一种用于控制电源电路的操作的输出电压控制电路，所述电源电路被提供有第一电压和第二电压，并且生成第三电压和第四电压，以将在所述第三电压和所述第四电压之间的差电压作为操作电压施加到第一功率放大电路和第二功率放大电路，所述第一功率放大电路和所述第二功率放大电路根据已施加的操作电压来放大输入信号，以分别生成输出信号，所述输出信号的电压在所述第一电压附近变化，所述输出电压控制电路包括：
峰值保持电路，其中，所述第三电压和所述第四电压中的一个作为被控制电压，所述峰值保持电路包括第一场效应晶体管、第二场效应晶体管和第三场效应晶体管，所述第一场效应晶体管、所述第二场效应晶体管和所述第三场效应晶体管的源极彼此共同连接，其中，将所述第一电压施加到所述第一场效应晶体管的栅极，将所述输出信号施加到所述第二场效应晶体管的栅极，将所述输出信号施加到所述第三场效应晶体管的栅极，并且将所述第四电压施加到所述第一场效应晶体管、所述第二场效应晶体管和所述第三场效应晶体管的各个漏极，并且其中，所述峰值保持电路输出在所述第一场效应晶体管、所述第二场效应晶体管和所述第三场效应晶体管的所述源极之间的公共节点处的电压；以及
控制信号生成部，所述控制信号生成部包括第四场效应晶体管，所述第四场效应晶体管具有被施加了所述第二电压的漏极和被施加了与所述被控制电压相关联的电压的栅极，所述控制信号生成部生成控制信号，所述控制信号用于指令对所述被控制电压的调整，使得在从所述峰值保持电路输出的电压和在所述第四场效应晶体管的源极处的电压之间的差电压变小，并且所述控制信号生成部将所述控制信号输出到所述电源电路。
包括在本发明的峰值保持电路中的第一场效应晶体管、第二场效应晶体管和第三场效应晶体管用作漏极接地的放大电路(源极跟随器电路)，其中，第一场效应晶体管、第二场效应晶体管和第三场效应晶体管的漏极电压被固定为第四电压，并且其中，在源极中出现与被施加到场效应晶体管的各个栅极的输入电压(即第一电压、第二电压或第三电压)相关联的输出电压。第一场效应晶体管、第二场效应晶体管和第三场效应晶体管的各个源极彼此共同连接。因此，如果所有的三个场效应晶体管是N沟道场效应晶体管，则与在第一电压、第二电压或第三电压中的最大电压相关联的电压出现在三个场效应晶体管的源极的公共节点上。如果所有的晶体管是P沟道场效应晶体管，则与在第一电压、第二电压或第三电压中的最小电压相关联的电压出现在所述公共节点上。如上所述，本发明的峰值保持电路使得能够在不使用开关和比较器的情况下选择性地输出被比较的三个电压(第一电压、第二电压和第三电压)中的最大的(或最小的)一个。本发明的可设想的另一种模式是提供一种包括作为组成部分元件的峰值保持电路的输出电压控制电路。
根据本发明，还提供了一种峰值保持电路，包括：
第一场效应晶体管、第二场效应晶体管和第三场效应晶体管，所述第一场效应晶体管、所述第二场效应晶体管和所述第三场效应晶体管的源极彼此共同连接，其中，将第一电压施加到在所述第一场效应晶体管的漏极和栅极之间的公共节点，将第二节点施加到所述第二场效应晶体管和所述第三场效应晶体管的各个漏极，将在所述第一电压附近变化的第三电压施加到所述第二场效应晶体管的栅极，并且将在所述第一电压附近变化的第四电压施加到所述第三场效应晶体管的栅极，
其中，在所述第一场效应晶体管、所述第二场效应晶体管和所述第三场效应晶体管的所述源极之间的公共节点处的电压被输出。
根据本发明，还提供了一种用于控制电源电路的操作的输出电压控制电路，所述电源电路被提供有第一电压和第二电压，并且生成第三电压和第四电压，以将在所述第三电压和所述第四电压之间的差电压作为操作电压施加到第一功率放大电路和第二功率放大电路，所述第一功率放大电路和所述第二功率放大电路根据已施加的操作电压来放大输入信号，以分别生成输出信号，所述输出信号的电压在所述第一电压附近变化，所述输出电压控制电路包括：
峰值保持电路，其中，所述第三电压和所述第四电压中的一个作为被控制电压，所述峰值保持电路包括第一场效应晶体管、第二场效应晶体管和第三场效应晶体管，所述第一场效应晶体管、所述第二场效应晶体管和所述第三场效应晶体管的源极彼此共同连接，其中，将所述第一电压施加到所述第一场效应晶体管的漏极和栅极之间的公共节点，将所述被控制电压施加到所述第二场效应晶体管和所述第三场效应晶体管的各个漏极，将所述第一功率放大电路的所述输出信号施加到所述第二场效应晶体管的栅极，并且将所述第二功率放大电路的所述输出信号施加到所述第三场效应晶体管的栅极，并且其中，所述峰值保持电路输出在所述第一场效应晶体管、所述第二场效应晶体管和所述第三场效应晶体管的所述源极之间的公共节点处的电压；以及
控制信号生成部，所述控制信号生成部包括第四场效应晶体管，所述第四场效应晶体管具有被施加了与所述被控制电压相关联的电压的漏极和栅极，所述控制信号生成部生成控制信号，所述控制信号用于指令对所述被控制电压的调整，使得在从所述峰值保持电路输出的电压和在所述第四场效应晶体管的源极处的电压之间的差电压变小，并且所述控制信号生成部将所述控制信号输出到所述电源电路。
第二场效应晶体管和第三场效应晶体管被包括在本发明的峰值保持电路中，其中，第二场效应晶体管和第三场效应晶体管的漏极电压被固定为第二电压，并且其中，在源极中出现与被施加到场效应晶体管各个栅极的输入电压(即，第二电压或第三电压)相关联的输出电压。相反，第一场效应晶体管的漏极电压和栅极电压被固定为第一电压，并且与栅极电压相关联的电压出现在源极中。第一场效应晶体管、第二场效应晶体管和第三场效应晶体管的各个源极彼此共同连接。因此，如果所有的三个场效应晶体管是N沟道场效应晶体管，则在三个场效应晶体管中的源极的公共节点上出现与在第一电压、第三电压和第四电压中的最大电压相关联的电压。如果所有的晶体管是P沟道场效应晶体管，则在所述公共节点出现与在第一电压、第三电压和第四电压中的最小电压相关联的电压。如上所述，本发明的峰值保持电路使得能够在不使用开关和比较器的情况下输出被比较的三个电压(第一电压、第三电压和第四电压)中的最大(或最小)的一个。本发明的可设想的另一种模式是提供一种包括作为组成部分元件的峰值保持电路的输出电压控制电路。
附图说明
通过参考附图来详细描述本发明的优选示例性实施例，本发明的上面的目的和优点将变得更清楚，在附图中：
图1是示出作为本发明的第一实施例的功率放大电路的构成的电路图；
图2是示出用于控制第一实施例的源电压的示例性方法的视图；
图3是示出用于控制第一实施例的源电压的另一示例性方法的视图；
图4是示出第一实施例的预驱动器的特定示例性构成的电路图；
图5A至图5D是图示第一实施例的各个部分的波形的波形图；
图6是示出作为本发明的第二实施例的DC-DC转换器的构成的电路图；
图7是示出第二实施例的操作的时序图；
图8是示出作为第二DC-DC转换器的特定示例的DC-DC转换器的构成的电路图；
图9是示出DC-DC转换器的操作的时序图；
图10是示出DC-DC转换器的示例性使用的框图；
图11是示出第二实施例的第一修改的构成的电路图；
图12是示出第二实施例的第二修改的构成的电路图；
图13是示出第二实施例的第二修改的操作的时序图；
图14是示出包括作为本发明的第三实施例的输出电压控制电路的扬声器系统的示例性构成的框图；
图15A和图15B是示出由第三实施例的输出电压控制电路执行的示例性输出控制的视图；
图16是示出第三实施例的输出电压控制电路的VPP控制电路的示例性构成的框图；
图17是示出第三实施例的输出电压控制电路的VMM控制电路的示例性构成的框图；
图18是示出VPP控制电路或VMM控制电路的操作电压的组合变化的视图；
图19是示出VMM控制电路的另一示例性构成的框图；
图20是示出VPP控制电路的另一示例性构成的框图；
图21是示出现有功率放大电路的示例性构成的电路图；
图22A、图22B和图22C是示出现有DC-DC转换器的示例性构成的电路图；以及
图23A、图23B和图23C是示出现有输出电压控制电路的示例性构成的视图。
具体实施方式
以下将通过参考附图来描述用于实现本发明的模式。
图1是示出作为本发明的第一实施例的功率放大电路的构成的电路图。功率放大电路包括可变电源701、预驱动器703和704、负载驱动部705和706以及电压检测电路707和708。
可变电源701被提供有来自如电池(未示出)的电源的源电压BVDD；可变电源701在高电位电源线701P和地线701G之间施加与从电压检测电路707提供的电压VP相关联的正的源电压VPP；并且可变电源701在低电位电源线701M和地线701G之间施加与从电压检测电路708提供的控制电压VM相关联的负的源电压VMM。
负载驱动部705是激活头戴式耳机中的L声道扬声器801的电路。负载驱动部705具有串联地插入在高电位电源线701P和低电位电源线701M之间的相同导电类型(在本实施例中为N沟道)的晶体管705A和705B。N沟道晶体管705A的漏极被连接到高电位电源线701P，并且N沟道晶体管705A的栅极被连接到预驱动器703。N沟道晶体管705B的源极被连接到低电位电源线701M，并且N沟道晶体管705B的栅极被连接到预驱动器703。N沟道晶体管705A的源极和N沟道晶体管705B的漏极彼此共同连接。公共节点被连接到作为负载的扬声器801的一端，并且扬声器801的其余一端被连接到地。换句话说，N沟道晶体管705A和扬声器801组成源极跟随器(漏极接地的放大电路)。N沟道晶体管705B和扬声器801组成源极接地的放大电路。
负载驱动部706是用于激活头戴式耳机中的R声道扬声器802的电路。如负载驱动部705，该负载驱动部706具有串联地插入在高电位电源线701P和低电位电源线701M之间的N沟道晶体管706A和706B。
预驱动器703是放大正相位和负相位的两个L声道输入信号的电路，由此生成被施加到N沟道晶体管705A和705B的栅极电压。源电压BVDD通过不同于高电位电源线701P的高电位电源线702被施加到预驱动器703的正的电源端子，并且源电压VMM通过低电位电源线701M被施加到预驱动器703的负的电源端子。预驱动器703作为电源在正的电源端子和负的电源端子之间产生的电压上进行操作。
预驱动器704是放大正相位和负相位的两个R声道输入信号的电路，由此生成被施加到N沟道晶体管706A和706B的栅极电压。如预驱动器703，源电压BVDD被施加到预驱动器704的正的电源端子，并且源电压VMM被施加到预驱动器704的负的电源端子。预驱动器704作为电源在正的电源端子和负的电源端子之间产生的电压上进行操作。
电压检测电路707是下述电路，该电路检测在负载驱动部705的输出电压OUTL、负载驱动部706的输出电压OUTR和0V中的最高电压，并且向可变电源701输出控制电压VP，该控制电压VP是将被检测的电压与正的偏移电压相加的结果。电压检测电路708是下述电路，该电路检测在负载驱动部705的输出电压OUTL、负载驱动部706的输出电压OUTR和0V中的最低电压，并且向可变电源701输出控制电压VM，该控制电压VM是将被检测的电压与负的偏移电压相加的结果。正的偏移电压是大约+0.2V，并且负的偏移电压是大约-0.2V。
可变电源701包括各种可设想的模式。在第一模式中，如图2中所示，可变电源701输出与控制电压VP相等的源电压VPP和与控制电压VM相等的源电压VMM。在第二模式中，如图3中所示，当控制电压VP的绝对值和控制电压VM的绝对值小于阈值Vth＝BVDD/2时，可变电源701输出源电压VPP＝BVDD/2和源电压VMM＝-BVDD/2。当控制电压VP的绝对值和控制电压VM的绝对值是阈值Vth＝BVDD/2或更大时，可变电源701输出源电压VPP＝BVDD和源电压VMM＝-BVDD。在任何模式中，当对作为负载的扬声器801和802施加的输出信号的振幅小时，作为小电压值的源电压VPP和VMM被给予负载驱动部705和706。由晶体管705A、705B、706A和706B消耗的无用功率被减少，使得增加了效率。
在该实施例中，在将预驱动器703和704的源电压BVDD-VMM保持在高电平的同时，可以自由地控制负载驱动部705和706的源电压VPP-VMM。因此，可以有效地减少N沟道晶体管705A、705B、706A和706B的功耗。现在通过参考特定示例来如下描述结果得到的益处。
在该特定示例中，源电压BVDD是3.7V。可变电源701根据输出信号OUTL的振幅和输出信号OUTR的振幅来使源电压VPP从0.2V改变为1.8V，由此使源电压VMM从-0.2V改变为-1.8V。在该情况下，为了激活例如组成源极跟随器电路的N沟道晶体管705A，栅极电压NG1必须从预驱动器703输出到N沟道晶体管705A，该栅极电压NG1等于或大于N沟道晶体管705A的阈值电压、输出电压OUTL的最大值1.8V和预定过驱动电压(大约0.2V)相加的结果。对预驱动器703施加源电压BVDD＝3.7V。只要提供这样的源电压，利用现有技术的常规预驱动器703可以充分地输出满足要求的栅极电压NG1。为了激活N沟道晶体管705B，栅极电压NG2必须从预驱动器703输出到N沟道晶体管705B，该栅极电压NG2等于或大于将N沟道晶体管705B的阈值电压和预定过驱动电压(大约0.2V)与源电压VMM相加的结果。因为源电压BVDD＝3.7V被施加到预驱动器703，所以可以从预驱动器703向N沟道晶体管705B输出这样的栅极电压NG2。尽管通过将在负载驱动部分705和预驱动器703之间的关系作为示例来进给出解释。但是，这也适用于在负载驱动部分706和预驱动器704之间的关系。
因为负载驱动部705和706中的每一个由相同导电类型(在该实施例中为N沟道型)的两个晶体管组成，所以本实施例在与通过不同导电类型的两个晶体管获得的最小值相比时，获得了能够减小在高电位电源线701P和低电位电源线701M之间产生的源电压的最小值的优点。例如，如果用P沟道晶体管来替换负载驱动部705的N沟道晶体管705A，则为了导通P沟道晶体管，预驱动器703必须输出栅极电压NG1，该栅极电压NG1比高电位电源线701P的电压VPP低了等于P沟道晶体管阈值电压的绝对值与预定过驱动电压相加的量。为了使预驱动器703输出这样的栅极电压NG1，必须使得在高电位电源线701P和低电位电源线701M之间产生下述至少一个电压，该至少一个电压在电平上等于P沟道晶体管阈值电压的绝对值和预定过驱动电压的和。当在高电位电源线701P和低电位电源线701M之间存在的源电压变得小于该电压时，不能激活P沟道晶体管，使得不执行正常的放大操作。相反，在本实施例中，负载驱动部分705和706中的每一个由相同导电类型(在该实施例中为N沟道类型)的两个晶体管组成。因此，可以在不受到这样的限制的影响的情况下，充分减小在高电位电源线701P和低电位电源线701M之间产生的源电压。例如，高电位电源线701P的源电压VPP也可以被设置为0.2V，而低电位电源线701M的源电压VMM也可以被设置为-0.2V。该原因是，即使当采用这样的设置时，只要使得预驱动器703和704的源电压BVDD足够大，就可以从预驱动器703和704输出用于导通各个N沟道晶体管705A、705B、706A和706B的各个栅极电压。因此，根据本实施例，可以使得在高电位电源线701P和低电位电源线701M之间产生的源电压的最小值小于在负载驱动部分705和706中的每一个由不同导电类型的两个晶体管组成时所获得的源电压的最小值。
图4是示出该实施例的预驱动器703的示例性构成的电路图。预驱动器704还采用与在图4中所示的预驱动器70类似的构成。为了便于理解预驱动器703和负载驱动部705的整体构成和操作，还在图4中额外示出了负载驱动部分705。
如图4中所示，由第一放大部710、第二放大部720、第三放大部730、第四放大部740和无功电流调整部750构建预驱动器703。
在第一放大部710中，N沟道晶体管711的源极和N沟道晶体管712的源极被连接到低电位电源线701M。N沟道晶体管711的栅极和N沟道晶体管712的栅极被连接到N沟道晶体管711的漏极，并且N沟道晶体管711的漏极被连接到恒流源713。因此，N沟道晶体管712的饱和电流值与恒流源713的电流值成比例。正相位和负相位的两个输入信号INP和INM被施加到N沟道晶体管714的栅极和N沟道晶体管715的栅极，并且N沟道晶体管714的源极和N沟道晶体管715的源极被连接到N沟道晶体管712的漏极。N沟道晶体管714和715以及N沟道晶体管712组成差分放大器，该差分放大器执行输入信号INP和INM的差分放大。
在第二放大部720中，P沟道晶体管721的源极和P沟道晶体管722的源极被连接到高电位电源线702。P沟道晶体管721的栅极和P沟道晶体管722的栅极被连接到P沟道晶体管721的漏极，并且恒流源723被连接到P沟道晶体管721的漏极。因此，P沟道晶体管722的饱和电流值与恒流源723的电流值成比例。P沟道晶体管722的漏极被连接到P沟道晶体管725的源极，并且在第一放大部710中的N沟道晶体管715的漏极也被连接到P沟道晶体管722的漏极。P沟道晶体管725的漏极被连接到N沟道晶体管727的漏极和栅极，并且N沟道晶体管727的源极被连接到低电位电源线701M。P沟道晶体管724的源极被连接到高电位电源线702，并且P沟道晶体管724的栅极和漏极被连接到恒流源726。在P沟道晶体管724的栅极和漏极之间的公共节点被连接到P沟道晶体管725的栅极。在上述第二放大部720中，P沟道晶体管722作为恒流源进行工作，并且从P沟道晶体管722的漏极电流减去第一放大部710的N沟道晶体管715的漏极电流所得到的电流通过P沟道晶体管725流入N沟道晶体管727。
在第三放大部730中，P沟道晶体管731的源极被连接到高电位电源线702，并且P沟道晶体管731的栅极被连接到恒流源723与第二放大部720的P沟道晶体管721的栅极和漏极之间的公共节点。因此，P沟道晶体管731的饱和电流变得与恒流源723的电流值成比例。P沟道晶体管732的源极和P沟道晶体管733的源极被连接到P沟道晶体管731的漏极。在第一放大部710中的N沟道晶体管714的漏极被连接到P沟道晶体管731的漏极。P沟道晶体管732的栅极被连接到在恒流源726与在第二放大部分720中的P沟道晶体管724的栅极和漏极之间的公共节点。而且，P沟道晶体管733的栅极被连接到在无功电流调整部(idling currentadjusting section)750中的P沟道晶体管758的漏极。P沟道晶体管732的漏极被连接到N沟道晶体管734的漏极，并且P沟道晶体管733的漏极被连接到N沟道晶体管735的漏极。N沟道晶体管734的源极和N沟道晶体管735的源极被连接到低电位电源线701M。N沟道晶体管734的栅极和N沟道晶体管735的栅极被连接到在第二放大部720中的N沟道晶体管727的栅极和漏极之间的公共节点。P沟道晶体管732的漏极电压转为在负载驱动部705中的N沟道晶体管705B的栅极电压NG2，并且P沟道晶体管733的漏极电压被施加到在第四放大部分740中的P沟道晶体管744的栅极。
上述的第三放大部730是差分放大器，并且P沟道晶体管732和733组成差分晶体管对。流入差分放大器对的公共源极的电流成为通过从用作恒流源的P沟道晶体管731的漏极电流中减去第一放大部710的N沟道晶体管714的漏极电流所得到的电流。同时，N沟道晶体管734和735用作差分晶体管对上的负载。N沟道晶体管734和735的饱和电流值变得与在第二放大部720中的N沟道晶体管727的漏极电流成比例。
在第四放大部740中，N沟道晶体管741的源极和N沟道晶体管742的源极被连接到低电位电源线701M。N沟道晶体管741的栅极、N沟道晶体管742的栅极和N沟道晶体管74I的漏极被连接到恒流源743。因此，N沟道晶体管742的饱和电流值变得与恒流源743的电流值成比例。P沟道晶体管744的源极被连接到高电位电源线702，并且P沟道晶体管744的漏极被连接到N沟道晶体管742的漏极。P沟道晶体管744的栅极被连接到在第三放大部730中的P沟道晶体管733的漏极。N沟道晶体管742用作P沟道晶体管744上的负载，并且P沟道晶体管744组成源极接地的放大电路，该源极接地的放大电路放大被施加到P沟道晶体管744的栅极的第三放大部730的P沟道晶体管733的漏极电压。作为来自源极接地的放大电路的输出信号的P沟道晶体管744的漏极电压用作在负载驱动部705中的N沟道晶体管705A的栅极电压NG1。
在无功电流调整部分750中，N沟道晶体管751的源极和N沟道晶体管752的源极被连接到低电位电源线701M。与被施加到负载驱动部705中的N沟道晶体管705B的栅极电压相等的栅极电压NG2被施加到N沟道晶体管751的栅极和N沟道晶体管752的栅极。N沟道晶体管753的源极被连接到负载驱动部705的N沟道晶体管705A的源极，并且与被施加到N沟道晶体管705A的相等的栅极电压NG1被施加到N沟道晶体管753的栅极。P沟道晶体管754、755、756、757和758各个源极被连接到高电位电源线702。P沟道晶体管754的漏极和栅极以及P沟道晶体管755的栅极被连接到N沟道晶体管753的漏极。P沟道晶体管755的漏极和P沟道晶体管756的漏极被连接到N沟道晶体管752的漏极。P沟道晶体管756的栅极和P沟道晶体管757的栅极被连接到P沟道晶体管755的漏极、P沟道晶体管756的漏极和N沟道晶体管752的漏极之间的公共节点。P沟道晶体管757的漏极和P沟道晶体管758的漏极被连接到N沟道晶体管751的漏极。P沟道晶体管758的栅极被连接到P沟道晶体管757的漏极、P沟道晶体管758的漏极和N沟道晶体管751的漏极之间的公共节点。而且，第三放大部730的P沟道晶体管733的栅极也被连接到该公共节点。
以上是预驱动器703的详细构成。
现在参考图5A至图5D来描述预驱动器703的操作。例如，当N沟道晶体管712的饱和电流是2IO时，并且当双相位输入信号INP和INM中的每一个的电压采用基准电平VREF时，N沟道晶体管714和715的漏极电流中的每一个采用IO。
当在该状态下的输入信号INP已经降低到VREF-ΔV时，并且当输入信号INM已经升高到VREF+ΔV时，N沟道晶体管714的漏极电流减小到例如IO-ΔIO，并且N沟道晶体管715的漏极电流增加到IO+ΔIO。
当N沟道晶体管714的漏极电流已经减小时，流入第三放大部730中的P沟道晶体管632和733之间的公共源极的电流量对应地增加。当N沟道晶体管715的漏极电流已经增加时，在第二放大部720中的N沟道晶体管727的漏极电流对应地减小。在第三放大部730中的N沟道晶体管734和735的饱和电流值减小。
因此，随着输入信号INP的基准电平VREF减小的-ΔV和输入信号INM的基准电平VREF增加的+ΔV变得更大时，在第三放大部730中的P沟道晶体管732和733的公共源极的电位VCM增加，由此，P沟道晶体管732的漏极电压和P沟道晶体管733的漏极电压也增加。因此，从第三放大部730向在负载驱动部705中的N沟道晶体管705B提供的栅极电压NG2升高，并且N沟道晶体管705B的漏极电流增加。相反，从第四放大部740向负载驱动部705的N沟道晶体管705A提供的栅极电压NG1变得向地电平减小。
随着栅极电压NG1接近地电平，在无功电流调整部分750中，N沟道晶体管753的漏极电流和P沟道晶体管754的漏极电流也接近值0。一系列事件因此发生如下；即，在P沟道晶体管755的漏极电流减小→在P沟道晶体管756的漏极电流增加以及在P沟道晶体管756的漏极电位和栅极电位减小→在P沟道晶体管757的漏极电流增加、P沟道晶体管758的漏极电流减小以及在P沟道晶体管758的漏极电位和栅极电位增加。当P沟道晶体管758的漏极电位已经上升时，在第三放大部730中的P沟道晶体管733的漏极电位减小。因此，从第四放大部740向N沟道晶体管705A和753提供的栅极电压NG1增加，并且N沟道晶体管705A和753的漏极电流增加。
因为诸如如上所述的负反馈作用于预驱动器，所以在作为漏极电流流入N沟道晶体管705B的结果、N沟道晶体管705B正在启动扬声器801的时段期间，N沟道晶体管705A的漏极电流没有降到0，使得微弱的无功电流流入N沟道晶体管705A。
接下来，当输入信号INP上升到电平VREF+ΔV时，并且当输入信号INM降低到电平VREF-ΔV时，N沟道晶体管714的漏极电流增加到例如IO+ΔIO，并且N沟道晶体管715的漏极电流降低到IO-ΔIO。
当N沟道晶体管714的漏极电流已经增加时，在第三放大部730中，流入P沟道晶体管732和733的公共源极的电流对应地减小。当N沟道晶体管715的漏极电流已经减小时，在第二放大部分720中的N沟道晶体管727的漏极电流增加了与该减小相对应的量。因此，在第三放大部730中的N沟道晶体管734和735的饱和电流增加。
因此，在第三放大部730中，随着输入信号INP的基准电平VREF增加的ΔV和输入信号INM的基准电平VREF减小的-ΔV变得更大，P沟道晶体管732和733的公共源极的电位VCM减小，使得P沟道晶体管732的漏极电压和P沟道晶体管733的漏极电压也减小。因此，从第四放大部740向负载驱动部705的N沟道晶体管705A提供的栅极电压NG1增加，并且N沟道晶体管705A的漏极电流增加。相反，从第三放大部730向负载驱动部705的N沟道晶体管705B提供的栅极电压NG2接近低电位电源线701M的电平VMM。
当栅极电压NG2接近低电位电源线701M的电平VMM时，在无功电流调整部分750中，N沟道晶体管751和752的漏极电流接近0。因此，P沟道晶体管758的漏极电位提高。在第三放大部730中发生在P沟道晶体管733的漏极电位的减小和在P沟道晶体管732的漏极电位的增加，由此，对N沟道晶体管705B施加的栅极电压NG2增加，并且N沟道晶体管705B的漏极电流增加。因为诸如如上所述的负反馈作用于预驱动器，所以漏极电流流入N沟道晶体管705A。对于N沟道晶体管705A激活扬声器801的时段，N沟道晶体管705B的漏极电流没有变为0，并且微弱的无功电流流入N沟道晶体管705B。
以上是在图4中示出的预驱动器703的操作。
根据该特定实施例，因为预驱动器703使得微弱的无功电流总是流入N沟道晶体管705A和705B，所以能够防止交越失真(crossoverdistortion)的出现，否则在从由N沟道晶体管705A或705B的任何一个激活负载到由两个N沟道晶体管的其余的一个激活负载的过渡时，产生交越失真。
<其他实施例>
虽然以上已经描述了本发明的第一实施例，但是还可以预见本发明的其他类型的实施例。例如，在本实施例中，负载驱动部705和706中的每一个由两个N沟道晶体管组成，但是负载驱动部的每一个也都可以由两个P沟道晶体管来构建。而且，在本实施例中，在将地线701G取作基准的同时，向高电位电源线701P施加正的源电压VPP，并且向低电位电源线701M施加负的源电压VMM。然而，还可以采用下述构成，其中，在将低电位电源线701M取作地线的同时，可变电源701生成单个源电压，并且在高电位电源线701P和低电位电源线701M(地线)之间施加由此生成的源电压。
接下来，以下参考附图来描述本发明的第二实施例。
图6是示出作为本发明的第二实施例的DC-DC转换器1100的构成的电路图。DC-DC转换器1100等同于在图1中所示的可变电源701。DC-DC转换器1100具有输入电源线1101和基准电源线1102。在图6中，基准电源线1102被接地。从诸如电池(未示出)的固定电源将输入源电压VDD施加在输入电源线1101和基准电源线1102之间。DC-DC转换器1100是下述电路，该电路根据在输入电源线1101和基准电源线1102之间施加的输入源电压VDD来使得在第一电压输出端子1103和基准电源线1102之间出现正的源电压VPP，并且还使得在第二电压输出端1104和基准电源线1102之间出现负的源电压VMM。
DC-DC转换器1100具有电容器C1和C2。电容器C1被插入在第一电压输出端子1103和基准电源线1102之间。电容器C2被插入在第二电压输出端子1104和基准电源线1102之间。DC-DC转换器1100具有端子A和B。外部电感器L被插入在端子A和B之间。
DC-DC转换器1100具有5个开关SW1至SW5以及用于控制开关SW1至SW5中的每一个的激活和去激活的控制部1010。开关SW1被插入在输入电源线1101和端子A之间。开关SW2被插入在基准电源线1102和端子A之间。开关SW3被插入在输入电源线1101和端子B之间。开关SW4被插入在端子B和端子1103之间。开关SW5被插入在端子B和端子1104之间。开关SW1至SW5组成开关电路，该开关电路用于建立所图示的四种类型的电流路径ST1至ST4。第一电流路径ST1是通过电感器L将输入电源线1101连接到基准电源线1102的电流路径，由此使得以从端子A到端子B的方向(以下称为“第一方向”)的流动的电流流入电感器L。第二电流路径ST2是环流路径，其中，串联地插入电感器L和电容器C1。第三电流路径ST3是将通过电感器L输入电源线1101连接到基准电源线1102的电流路径，由此使得电流以与第一方向相反的第二方向流入电感器L。第四电流路径ST4是环流路径，其中，串联地插入电感器L和电容器C2。控制部1010生成控制信号，该控制信号用于控制开关SW1至SW5中的每一个的激活/去激活，并且建立四种类型的电流路径ST1至ST4中的期望的一个。控制部1010根据期望的输出电压VPP的电平和输出电压VMM的电平来控制形成电流路径ST1和ST3的时段的持续时间。
图7是示出本实施例的DC-DC转换器1100的示例性操作的时序图。时序图明确地示出形成各个前述电流路径ST1、ST2、ST3和ST4的各个时段。如图7中所示，控制部1010重复用于在具有给定持续时间的每个周期T0顺序建立电流路径ST1、ST2、ST3和ST4的操作。具体而言，控制部1010在周期T0的切换点输出控制信号，该控制信号在给定的时间中连续地激活开关SW1和SW4，并且去激活其他开关，由此建立电流路径ST1。在该时段期间，以第一方向流动并且以与在源电压VDD和电容器C1的充电电压VPP之间的差成比例的梯度增加的电流IL流入电感器L。接下来，控制部1010输出控制信号，该控制信号在给定的时间中连续激活开关SW2和SW4并且去激活其他开关，由此建立电流路径ST2。在该时段期间，通过电流路径ST2用以第一方向流入电感器L的电流IL来对电容器C1进行充电。另外，电流IL在该时段期间逐渐地减小，从而最后变为0。在优选的模式中，当电流IL变为0时，控制部1010使电流路径ST2开路。
在已经使电流路径ST2开路之后，控制部1010在周期T0的前半部分完成之前不建立电流路径ST1至ST4中的任何一个。当周期T0的后半部分开始时，控制部1010输出控制信号，该控制信号在给定的时间中连续地激活开关SW2和SW3，并且去激活其他开关，由此建立电流路径ST3。以第二方向流动并且以与源电压VDD成比例的梯度增加的电流IL在该时段期间流入电感器L。接下来，控制部1010输出控制信号，该控制信号在给定的时间中连续地激活开关SW2和SW5并且去激活其他开关，由此建立电流路径ST4。在该时段期间，通过电流路径ST4用以第二方向流入电感器L的电流IL来对电容器C2进行充电。电流IL在该时段期间逐渐地减小，从而变为0。在优选的模式中，当电流IL变为0时，控制部1010使电流路径ST4开路。在已经使电流路径ST2开路后，控制部1010在将周期T0切换为新的周期T0之前不建立电流路径ST1至ST4中的任何一个。以上是在转换器的一个周期期间执行的DC-DC转换器1100的操作。
在以上操作中，在一个周期T0期间的电容器C1中储存的电荷量变得等于在形成电流路径ST1和ST2的时段中以第一方向流过电感器L的电流IL的积分值。而且，以第一方向流动的电流IL的积分值与保持电流路径ST1的时段的持续时间成比例。因此，可以任意地增加或减小输出电压VPP，该输出电压VPP是由于增加或减小用于建立电流路径ST1的时段与周期T0的比率而在电容器C1上产生的。在一个周期T0中的电容器C2中储存的电荷量变得等于在形成电流路径ST3的时段中以第二方向流入电感器L的电流IL的积分值。以第二方向流动的电流IL的积分值与保持电流路径ST3的时段的持续时间成比例。因此，可以任意地增加或减小输出电压VMM，该输出电压VMM是由于增加或减小用于建立电流路径ST3的时段与周期T0的比率而在电容器C2上产生的。因此，本实施例的DC-DC转换器1100仅需要一个电感器，并且可以生成正的源电压和负的源电压，并且任意地控制各个源电压的电平。在本实施例的DC-DC转换器1100中，在已经使得以第一方向流动的电流IL流入电感器L之后，以第一方向流动的电流IL减小为0。随后，使得以与第一方向相反的第二方向流动的电流IL流入电感器L，并且使得以第二方向流动的电流IL流入电感器L。在随后以第二方向流动的电流IL已经减小到0之后，使得以与第二方向相反的第一方向流动的电流IL流入电感器L。因此，在电感器L中没有产生过量的噪声，使得执行稳定的操作。
图8是示出作为该实施例的DC-DC转换器1100的特定示例的DC-DC转换器1100A的构成的电路图。图9是示出DC-DC转换器1100A的操作的时序图。图10是示出DC-DC转换器1100A的示例性使用的框图。
在图8中，与在图6中所示的各个部分相对应的部分被指配了共同的附图标记。在图8中，通过P沟道场效应晶体管(以下简称为“P沟道晶体管”)1111来构成在图6中所示的开关SW1。通过N沟道场效应晶体管(以下简称为“N沟道晶体管”)1112来构成在图6中所示的开关SW2。通过P沟道晶体管1113来构成在图6中所示的开关SW3。通过CMOS转换开关来构成在图6中所示的开关SW4，该CMOS转换开关由P沟道晶体管1114P和N沟道晶体管1114N组成。通过N沟道晶体管1115来构成在图6中所示的开关SW5。
现在描述与在图6中所示的控制部分10相对应的部分的构成。定时生成器1120是生成时钟信号CK1、CK1N、CK2、CK3、CK3N和三角波形信号PTRI和MTRI的电路。如图9中所示，时钟信号CK1是在一个周期T0的前半时段T1H中呈现为高电平并且在一个周期T0的后半时段T1L中呈现为低电平的时钟信号。时钟信号CK1N是时钟信号CK1反转的得到的时钟信号。如图9中所示，时钟信号CK2是在前半时段T2H中呈现为高电平并且后半时段中呈现为低电平的时钟信号，前半时段T2H是通过进一步分压该一个周期T0的前半时段T1H所生成的两个时段T2H和T2L中的一个。如图9中所示，时钟信号CK3是在前半时段T3H中呈现为高电平并且在后半时段中呈现为低电平的时钟信号，前半时段T3H是通过进一步划该一个周期T0的后半时段T1L所生成的两个时段T2H和T3L中的一个。时钟信号CK3N是通过反转时钟信号CK3所得到的时钟信号。三角波形信号PTRI是下述信号，该信号在时钟信号CK2的上升沿从最大电平(例如，VDD)降低到最低电平(例如，-VDD)；在用于将时钟信号CK2保持在高电平上的时段流逝之后从最低电平线性地上升到最高电平；并且随后保持该最高电平直到时钟信号CK2的下一个上升沿。三角波形信号MTRI是下述信号，该信号在时钟信号CK3的上升沿从最低电平上升到最高电平；在用于将时钟信号CK3保持在高电平上的时段流逝之后从最高电平线性地降低到最低电平；并且随后保持该最低电平直到时钟信号CK3的下一个上升沿。
控制电压生成部1121是生成用于控制输出电压VPP的控制电压vppd的电路。控制电压生成部1122是生成用于控制输出电压VMM的控制电压vmmd的电路。下面是DC-DC转换器1100A被提供有控制电压生成部1121和1122的原因。
如图10中所示，在特定示例中，DC-DC转换器1100A用于向放大器1200提供正的源电压VPP和负的源电压VMM。放大器1200放大输入信号VI，并且将得到的信号输出为信号VO。为了最小化这时由放大器1200无用地消耗的电功率，DC-DC转换器1100A控制源电压VPP和VMM，使得向放大器1200提供源电压VPP，该源电压VPP比放大器1200的输出信号VO或0V中的较大者高了预定电平，并且使得向放大器1200提供源电压VMM，该源电压VMM比放大器1200的输出信号VO或0V中的较低者低了预定电平。为了执行诸如如上所述的源电压VPP和VMM的控制，在DC-DC转换器1100A中，控制电压生成部1121生成控制电压vppd，该控制电压vppd比放大器1200的输出信号VO或0V中的较大者高了预定电平；并且控制电压生成部1122生成控制电压vmmd，该控制电压vppd比放大器1200的输出信号VO或0V中的较低者低了预定电平。DC-DC转换器1100A根据由控制电压生成部1121生成的控制电压vppd来控制输出电压VPP，并且根据由控制电压生成部1122生成的控制电压vmmd来控制输出电压VMM。
在图8中，比较器1123输出信号，该信号在控制电压vppd高于三角波形信号PTRI的时段中呈现为高电平，并且在其他时段中呈现为低电平。与非门1124输出信号，该信号在时钟信号CK2和来自比较器1123的输出信号都处于高电平的时段中呈现为低电平，并且在其余时段中呈现为高电平。或门1125输出栅极电压GN2与来自与非门1124的输出信号的逻辑或，作为P沟道晶体管1111的栅极电压GP1的N沟道晶体管1112。
与门1127向或门1128输出信号，该信号示出P沟道晶体管1111的栅极电压GP1、来自与非门1124的输出信号和来自触发器电路1131的负逻辑输出信号的逻辑乘积。或门1128输出时钟信号CK1N与来自与门1127的输出信号的逻辑或乘积，作为N沟道晶体管1112的栅极电压GN2。比较器1129输出信号CURDET，该信号CURDET在端子A的电平高于基准电源线1102的电平的时段呈现为高电平，并且在其他时段期间呈现为低电平。反相器1130将信号CURDET反相，并且输出信号CURDET_N。触发器电路1131的数据输入端子D被固定为高电平。将信号CURDET_N施加到触发器电路1131的时钟端子，并且将来自与非门1124的输出信号施加到复位端子R。将来自触发器电路1131的负逻辑输出信号施加到与门1127。
比较器1141输出信号，该信号在控制电压vmmd低于三角波形信号MTRI的时段中呈现为低电平，并且在其他时段中呈现为高电平。或门1142输出信号，该信号在时钟信号CK3N和来自比较器1141的输出信号都在低电平的时段中呈现为低电平，并且在其他时段中呈现为高电平。或门1143输出N沟道晶体管1115的栅极电压GN6与来自或门1142的输出信号的逻辑或乘积，作为P沟道晶体管1113的栅极电压GP3。与门1144输出来自或门1142的输出信号、P沟道晶体管1113的栅极电压GP3、时钟信号CK1N和信号CURDET的逻辑乘积，作为N沟道晶体管1115的栅极电压GN6。将时钟信号CK1N施加到P沟道晶体管1114P的栅极，并且将时钟信号CK1施加到N沟道晶体管1114N的栅极。
以上涉及DC-DC转换器1100A的构成。
现在参考图9来描述DC-DC转换器1100A的操作。因为在周期T0的前半时段T1H中时钟信号CK1呈现为高电平并且时钟信号CK1N呈现为低电平，所以P沟道晶体管1114P和N沟道晶体管1114N被导通。而且，因为时钟信号CK1N呈现为低电平，因此N沟道晶体管1115的栅极电压GN6呈现为低电平，使得N沟道晶体管1115截止。而且，因为在时段T1H中时钟信号CK3呈现为低电平并且时钟信号CK3N呈现为高电平，所以P沟道晶体管1113的栅极电压GP3呈现为高电平，使得P沟道晶体管1113截止。
当时钟信号在时段T1H的起点升高时，三角波形信号PTRI同时下降到最低电平，并且然后逐渐向最高电平升高。在控制电压vppd高于三角波形信号PTRI的时段中，来自比较器1123的输出信号呈现为高电平，并且来自与非门1124的输出信号呈现为低电平。当来自与非门1124的输出信号呈现为低电平时，来自与门1127的输出信号呈现为低电平。因为时钟信号CK1N这时处于低电平，所以N沟道晶体管1112的栅极电压GN2呈现为低电平，由此使N沟道晶体管1112截止。来自与非门1124的输出信号呈现为低电平，并且N沟道晶体管1112的栅极电压GN2呈现为低电平。因此，P沟道晶体管1111的栅极电压GP1呈现为低电平，由此使P沟道晶体管1111导通。
作为如上所述的使P沟道晶体管1111导通的结果，形成前述的电流路径ST1，并且电流以第一方向流入电感器L，由此对电容器C1进行充电。在控制电压vppd高于三角波形信号PTRI的时段T2a中，来自比较器1123的输出信号呈现为高电平，并且来自与非门1124的输出信号呈现为低电平。因此，P沟道晶体管1111的栅极电压GP1保持低电平，使得连续执行通过电流路径ST1将电流施加到电感器L并且对电容器C1进行再充电。同时，以第一方向流入电感器L内的电流IL逐渐增加。
在将时钟信号CK2保持在高电平的时段T2H中，当三角波形信号PTRI超过控制电压vppd时，来自比较器1123的输出信号呈现低电平，使得来自与非门1124的输出信号呈现高电平。因此，P沟道晶体管1111的栅极电压GP1呈现高电平，由此P沟道晶体管1111被截止。而且，通过来自与非门1124的输出信号的上升沿来复位触发器电路1131，使得来自触发器电路1131的负的逻辑输出信号呈现高电平。因此，来自与门1127的输出信号呈现高电平，并且N沟道晶体管1112的栅极电压GN2呈现高电平。因此，N沟道晶体管1112被导通。
作为如上所述的N沟道晶体管1112被导通的结果，形成前述的电流路径ST2，使得电流以第一方向流入电感器L，从而对电容器C1进行充电。在保持形成电流路径ST2的时段中，电感器L释放在形成电流路径ST1的时间中储存的电能，并且因此以第一方向流入电感器L的电流IL逐渐减小。
在电流IL以第一方向流入电感器L的时段中，与电流IL相等的电流从N沟道晶体管1112的源极向漏极流动(或从基准电源线1102向端子A流动)。随着电流IL逐渐减小，在N沟道晶体管1112的源极和漏极之间的电压也减小。当电流IL变为0时并且当其中端子A的电位上升到高于基准电源线1102的电平的过冲发生时，来自比较器1129的输出信号CURDET呈现高电平，并且对触发器电路1131的时钟端子施加的信号CURDET_N下降。因此，对数据端子D施加的高电平被写入触发器电路1131内，由此来自触发器电路1131的负的逻辑输出信号呈现低电平。因此，从与门1127输出的信号呈现低电平，并且N沟道晶体管1112的栅极电压GN2呈现低电平，使得N沟道晶体管1112被截止。由此使电流路径ST2开路。
如上所述，仅在以第一方向流动的电流IL采用0值或更大的时段中保持电流路径ST2。电流路径ST2被保持的时段的持续时间取决于在形成电流路径ST1期间储存在电感器L中的电能的量值。保持电流路径ST2的持续时间可以短于剩余时段T2b而结束，该剩余时段T2b是通过从时钟信号CK2保持在高电平的时段T2H中减去保持电流路径ST1的时段T2a来确定。替代地，保持电流路径ST2的持续时间也可以变得比时段T2b长。当使电流路径ST2开路时，DC-DC转换器1100A进入其中没有形成电流路径ST1至ST4的状态。
在周期T0的后半时段T1L中，时钟信号CK1呈现低电平，并且时钟信号CK1N呈现高电平。因此，P沟道晶体管1114P和N沟道晶体管1114N被截止。而且，在时段T1L中，时钟信号CK2呈现低电平。因为这个原因，P沟道晶体管1111的栅极电压GP1呈现高电平，并且P沟道晶体管1111被截止。而且，因为时钟信号CK1N呈现高电平，所以N沟道晶体管1112的栅极电压GN2呈现高电平，使得N沟道晶体管1112被导通。
当时钟信号CK3在时段T1L的起点升高时，三角波形信号MTRI同时上升到最高电平，并且随后逐渐向最低电平降低。在控制电压vmmd低于三角波形信号MTRI的时段中，来自比较器1141的输出信号呈现低电平。因为时钟信号CK3N此时还处于低电平，所以来自或门1142的输出信号呈现低电平，并且从与门1144向N沟道晶体管1115输出的栅极电压GN6呈现低电平。因此，P沟道晶体管1113的栅极电压GP3呈现低电平，并且P沟道晶体管1113被导通。
作为如上所述导通P沟道晶体管1113的结果，形成前述电流路径ST3，并且电流以第二方向流入电感器L。在控制电压vmmd低于三角波形信号MTRI的时段T3a中，来自比较器1141的输出信号被保持在低电平上，使得P沟道晶体管1113的栅极电压GP3被保持在低电平上。因此，持续保持通过电流路径ST3向电感器L施加电流。在该时段期间，以第二方向流入电感器L的电流IL逐渐增加。
当在时钟信号CK3保持高电平的时段T3H中三角波形信号MTRI变得低于控制电压vmmd时，来自比较器1141的输出信号呈现高电平，并且来自或门1142的输出信号呈现高电平。因此，P沟道晶体管1113的栅极电压GP3呈现高电平，并且P沟道晶体管1113被截止。而且，因为源自电感器L的电流IL此时正在流入N沟道晶体管1112，所以端子A的电位高于基准电源线1102的电位，并且来自比较器1129的输出信号CURDET已经达到高电平。因此，从与门1114向N沟道晶体管1115输出的栅极电压GN6呈现高电平，并且N沟道晶体管1115被导通。
作为如上所述N沟道晶体管1115被导通的结果，形成前述的电流路径ST4，并且电流以第二方向流入电感器L，由此对电容器C2进行充电。在形成电流路径ST4的时段中，电感器L释放在形成电流路径ST3期间储存的电能；因此，以第二方向流入电感器L的电流IL逐渐减小。
在电以在第二方向流入电感器L的时段中，等于电流IL的电流从N沟道晶体管1112的漏极流向源极(或从端子A流向基准电源线1102)。随着电流IL减小，在N沟道晶体管1112的源极和漏极之间产生的电压也降低。当电流IL已经变成0时，并且下冲(当端子A的电位变得低于基准电源线1102的电平)已经发生时，来自比较器1129的输出信号CURDET呈现低电平。因此，从与门1114向N沟道晶体管1115输出的栅极电压GN6呈现低电平，由此N沟道晶体管1115被截止。从而使电流路径ST4开路。
如上所述，仅在以第二方向流动的电流IL采用0值或更大值的时段中保持电流路径ST4。电流路径ST4被保持的时段的持续时间取决于在电流路径ST3的形成期间电感器L中所储存的电能的量值。电流路径ST4被保持的持续时间可以短于剩余时段T3b而结束，该剩余时段T3b通过从时钟信号CK3被保持在高电平的时段T3H中减去电流路径ST3被保持的时段T3a来确定所述剩余时段T3b。替代地，电流路径ST4被保持的持续时间也可以变得比时段T3b长。当电流路径ST4开路时，DC-DC转换器1100A进入其中没有形成电流路径ST1至ST4的状态。
每T0周期重复上面的操作。
在上述的DC-DC转换器1100A中，控制电压vpdd根据在放大器1200输出正极性信号VO的时段中在信号VO上的上升来升高。形成电流路径ST1的时段T2a变得更长，并且放大器1200的源电压VPP在正方向上变得更大。相反，在放大器1200输出负极性信号VO的时段中，控制电压vmmd根据在信号VO的减小而减小，并且形成电流路径ST3的时段T3a变得更长，并且放大器1200的源电压VMM在负方向上变得更长。因此，可以向放大器1200提供对于来自放大器1200的输出信号VO的振幅最佳的源电压VPP和VMM，并且由放大器1200浪费地消耗的功率可以减小。而且，当以第一方向流入电感器L的电流IL在DC-DC转换器1100A中形成电流路径ST2期间变为0时，电流路径ST2开路，当以第二方向流入电感器L的电流IL已经变为0时形成电流路径ST4期间，电流路径ST4开路。因此，在不损害在电流路径ST1的形成期间电感器L所储存的电能的情况下，转移电容器C1的电能。在电流路径ST3的形成期间电感器L内所储存的电能可以在没有损害的情况下被转移到电容器C2。因此，可以高精度地控制源电压VPP和VMM。
<其他实施例>
虽然已经上述了第二实施例，但是还可以例如设想本发明的其他实施例如下：
(1)在第二实施例中，DC-DC转换器被提供有外部电感器L，但是电感器L可以被并入DC-DC转换器中。而且，电容器C1和C2还可以被并入DC-DC转换器。当然，DC-DC转换器可以被提供有外部电容器。
(2)在第二实施例中，交替地执行下述操作：用于顺序形成电流路径ST1和ST2从而在电容器C1上产生源电压VPP的操作；以及顺序形成电流路径ST3和ST4从而在电容器C2上生成源电压VPP的操作。然而，还能够在一个时段中仅执行该两个操作中的一个，由此仅产生源电压VPP或VMM。
(3)在第二实施例中，在一个时段中执行一次下述操作：顺序形成电流路径ST1和ST2从而在电容器C1上生成源电压VPP的操作；以及顺序形成电流路径ST3和ST4从而在电容器C2上生成源电压VPP的操作。然而，还可以根据在所需要的源电压VPP和VMM之间的电平的平衡来使得执行前一操作的时间密度和执行后一操作的时间密度彼此不同。
(4)如图11中所示，还可以用二极管D4来替换在第二实施例(图6)中的开关SW4，并且也可以将开关SW5替换为二极管D5。在该情况下，控制块10B控制开关SW1到SW3的激活/去激活。该控制操作的模式类似于第二实施例的控制部1010的控制操作的模式。该控制操作的模式伴随着误差的发生，所述误差等同于源电压VPP和VMM中二极管D4和D5的正向电压；然而，该控制操作的模式产生了简单构造的优点。
(5)还可以将在图12中所示的构成预见为第二实施例的其他种示例性修改。在本模式中，在输入电源线1101和端子A之间插入开关SW11。在基准电源线1102和端子A之间插入开关SW12。在输入电源线1101和端子B之间插入开关SW13。在基准电源线1102和端子B之间插入开关SW14。在端子B和端子1103之间插入开关SW15。在端子B和端子1104之间插入开关SW16。未示出的控制部生成用于形成图示的电流路径STa、STb、STc和STd中的任何期望一个的控制信号。第一电流路径STa是下述电流路径，该电流路径通过电感器L将输入电源线1101连接到基准电源线1102，由此使得以第一方向从端子A向端子B流动的电流流入电感器L。第二电流路径STb是环流路径，其中，串联地插入电感器L和电容器C1。第三电流路径STc是下述电流路径，该电流路径通过电感器L将输入电源线1101连接到基准电源线1102，由此使得以与第一方向相反的第二方向流动的电流流入电感器L。第四电流路径STd是环流路径，其中，串联地插入电感器L和电容器C2。该修改与第二实施例(图6)不同之处在于：第一电流路径STa不通过电容器C1。
图13是示出在图12中所示的DC-DC转换器的示例性操作的时序图。该时序图明确地示出了形成电流路径STa、STb、STc和STd的各个时段。如图13中所示，DC-DC转换器在每一个都具有给定时间长度的每个周期T0重复用于顺序形成电流路径STa、STb、STc和STd的操作。更具体地，未示出的控制部在周期T0的切换点输出控制信号，该控制信号在给定的时间中持续地激活开关SW11和SW14并且去激活其他开关，由此形成电流路径STa。在该时段期间，以与源电压VDD成比例的梯度增加的电流IL以第一方向流入电感器L。接下来，控制部输出控制信号，该控制信号在给定时间中持续激活开关SW12和SW15并且去激活其他开关，由此形成电流路径STb。在该时段期间，通过电流路径STb使用以第一方向流入电感器L的电流IL来对于电容器C1进行充电。在该时段期间，电流IL逐渐地减小，从而变为0。
在电流路径STb开路之后，不形成电流路径STa至STd中的任何一个，直到周期T0的前半部分结束。当周期T0的后半部分开始时，输出控制信号，所述控制信号在给定时段中持续地激活开关SW12和SW13并且去激活其他开关，由此形成电流路径STc。在该时段期间，以第二方向以与源电压VDD成比例的梯度增加的电流IL流入电感器L。接下来，输出控制信号，所述控制信号在给定时段中持续激活开关SW12和SW15并且去激活其他开关，由此形成电流路径STd。在该时段期间，通过电流路径STd使用以第二方向流入电感器L内的电流IL来对电容器C2进行充电。电流IL在该时段期间逐渐减小，从而变为0。在电流路径ST2开路后，没有形成电流路径ST1至ST4中的任何一个，直到周期T0被切换成新的周期T0。以上是一个周期中在图12中所示的DC-DC转换器的操作。
即使在该模式中，也得到与结合该实施例描述的优点类似的优点。在该模式中，电流路径STc不通过电容器，电流路径STa也不通过电容器。因此，可以使得储存在电感器L中的电能与形成电流路径STa的时间精确地成比例。因此，得到易于控制源电压VPP的优点。
(6)在图8中所示的特定示例中，根据从外部施加的信号(来自放大器1200的输出信号VO)来控制形成电流路径ST1的时段T2a的长度和形成电流路径ST3的时段T3a的长度。然而，还能够仅控制该两个长度中的一个，并且固定其他的长度。
接下来，现在描述本发明的第三实施例。
(A：构成)
图14是本发明的第三实施例的包括输出电压控制电路10的扬声器系统1的示例性构成的框图。扬声器系统1被构建到例如移动电话和便携游戏终端内，并且在未示出的主CPU的控制下回放声音。如图14中所示，扬声器系统1包括左声道扬声器40L和右声道扬声器40R；用于激活左声道扬声器40L的放大器30L和用于激活右声道扬声器40R的放大器30R；电源电路20，该电源电路20用于向放大器提供操作电压；以及输出电压控制电路10，该输出电压控制电路10用于控制来自电源电路20的输出。当不必对扬声器40L和扬声器40R彼此进行区分时，它们被简称为扬声器40。而且，当不必对放大器30L和放大器30R彼此进行时，它们被简称为放大器30。
电源电路20是例如电荷泵，并且被构成为能够切换输出电压。电源电路20被连接到输出正电压BVDD(例如，1.8V)的第一外部电源(从图14中省略)和输出电压VSS(例如，0V)的第二外部电源(在该实施例中被接地，在图14中将其省略)。在输出电压控制电路10的控制下，电源电路20生成高电平输出电压VPP和低电平输出电压VMM。在该实施例中，在电压VPP和VMM之间的电压差用作放大器30的操作电压。
放大器30从电源电路20接收高电平输出电压VPP和低电平输出电压VMM，并且通过将在电压之间的差取作操作电压来放大输入音频信号，并且向扬声器40输出作为放大结果的输出音频信号。如图14中所示，放大器30R放大右声道输入音频信号INR，从而产生和输出用于激活扬声器40R的输出信号OUTR。放大器30L放大左声道输入音频信号INL，由此产生和输出用于激活扬声器40L的输出信号OUTL。输出信号OUTL和OUTR被施加到输出电压控制电路10以及扬声器40L和40R。
如图15A和图15B中所示，信号OUTL和OUTR中的每一个是其电压值在电压VSS附近波动的信号。如图15A中所示，输出电压控制电路10执行控制操作，以使得高电平输出电压VPP在电源电路20中上升，以便于跟随下述信号中最大的一个：来自放大器30L的输出信号OUTL、来自放大器30R的输出信号OUTR、以及电压VSS，由此高电平输出电压VPP转换为在电压BVDD和电压VSS之间波动的电压(例如，在例如1.8到0.2V的范围内波动)。如图15B中所示，输出电压控制电路10还执行控制操作，用于使得电源电路20在低电平输出电压VMM中升高，以便跟随下述信号中最小的一个：输出信号OUTL、输出信号OUTR、以及电压VSS，由此低电平输出电压VMM转换为在电压VSS和例如当反转电压BVDD的极性时获得的电压(以下称为电压BVSS)之间波动(在例如-0.2至-1.8V的范围中波动)的电压。
如图14中所示，输出电压控制电路10包括VPP控制电路110和VMM控制电路120。VPP控制电路110被提供有电压BVDD、VSS、VPP、OUTL和OUTR。VMM控制电路120被提供电压BVDD、VSS、VMM、OUTL和OUTR。虽然下面将提供详细描述，但是VPP控制电路110将在电压BVDD和电压VSS之间的差用作操作电压。而且，VMM控制电路120将在电压BVDD和电压VMM之间的差用作操作电压。存在作为用于VPP控制电路和VMM控制电路的操作电压的电压的其他种可预见的组合；然而，结合示例行修改(1)来描述该组合的细节。
VPP控制电路110生成信号电平控制信号CVPP，所述信号电平控制信号CVPP与在电源电路20高电平输出电压VPP与在输出信号OUTL和OUTR以及电压VSS中最大的一个之间的差相关联；并且将如此生成的信号电平控制信号CVPP施加到电源电路20。电源电路20执行处理，用于调整电压VPP，使得控制信号CVPP的信号变得更小，就像在图23A至图23C中所示的电源电路那样。电压VPP由此跟随在输出信号OUTL和OUTR以及电压VSS中的最大一个。同时，VMM控制电路120生成信号电平控制信号CVMM，所述信号电平控制信号CVMM与在电压VMM与输出信号OUTL和OUTR以及电压VSS中的最小的一个之间的差相关联，并且将如此生成的控制信号CVMM施加到电源电路20。电源电路20执行处理，用于调整电压VMM，使得控制信号CVMM的信号电平变得更小，由此电压VMM跟随在输出信号OUTL和OUTR以及电压VSS之间的最小的一个。
至此，如图23A至图23C中所示，VPP控制电路110和VMM控制电路120可以通常由开关和比较器的组合来构成。然而，本实施例的特征在于，在不使用开关和比较器的情况下来构成该电路。主要描述VPP控制电路110和VMM控制电路120，VPP控制电路110和VMM控制电路120明显地示出本实施例的特征。
图16是示出VPP控制电路110的示例性构成的视图。
VPP控制电路110包括四个N沟道场效应晶体管(205、210、215和275)、12个电阻器(220至265、280和285)、恒流源270和运算放大器290。虽然在图16中省略了详细的图示，但是各个电阻器220、230、240和260的电阻值是Rx[Ω]；各个电阻器225、235、245和265的电阻值是Ry[Ω]；各个电阻器250和280的电阻值是Rz[Ω]；并且各个电阻器255和285的电阻值是Rw[Ω]。各个N沟道场效应晶体管205，210，215和275的阈值电压Vnth是单个电压，并且四个N沟道场效应晶体管的各个背栅极被连接到其各个源极。
N沟道场效应晶体管205、210和215的各个漏极被连接到端子BVDD(输入电压BVDD的端子，并且其他端子也通过输入到所述端子的电压符号来类似地标识)，并且晶体管的各个源极被共同连接。电阻器220和225被串联地插入在端子BVDD和端子OUTL之间。在电阻器220和电阻器225之间的公共节点被连接到N沟道场效应晶体管205的栅极。因此，与来自放大器30L的输出信号OUTL相关联的电压(通过电阻器220和225来分压(升压)输出信号OUTL所获得的电压)被施加到N沟道场效应晶体管205的栅极。
电阻器230和235被串联地插入在端子BVDD和端子VSS之间。在电阻器230和电阻器235之间的公共节点被连接到N沟道场效应晶体管210的栅极。因此，与电压VSS相关联的电压(通过电阻器230和235来分压(升压)电压VSS所获得的电压)被施加到N沟道场效应晶体管210的栅极。电阻器240和245被串联地插入在端子BVDD和端子OUTR之间。在电阻器240和电阻器245之间的公共节点被连接到N沟道场效应晶体管215的栅极。因此，与来自放大器30R的输出信号OUTR相关联的电压(通过电阻器240和245来分压(升压)输出信号OUTR所获得的电压)被施加到N沟道场效应晶体管215的栅极。
在图16中所示的各个N沟道场效应晶体管205、210和215的漏极电压被固定为常数值(电压BVDD)，并且各个N沟道场效应晶体管的背栅极被连接到其各个源极。因此，在N沟道场效应晶体管205、210和215的各个源极处呈现与施加到每一个栅极的电压相关联的电压(比对栅极施加的电压低了与阈值电压Vnth相对应的量的电压)(即，通过用单个电压分压比率来分压输出信号OUTL、电压VSS和输出信号OUTR所获得的电压)。具体地，该三个N沟道场效应晶体管用作漏极接地的放大电路(源极跟随器电路)。虽然下面提供了详细描述，但是在该实施例的VPP控制电路110中的该三个N沟道场效应晶体管用作峰值保持电路。
电阻器250和255被串联地插入在端子VSS与在N沟道场效应晶体管205、210和215的源极中的公共节点之间。在电阻器250和电阻器255之间的公共节点被连接到运算放大器290的负的输入端。因此，运算放大器290的负的输入端子被提供电压VN2，电压VN2是作为在通过电阻器250和电阻器255来分压(降压)的各个N沟道场效应晶体管205、210和215的源极中的公共节点出现的电压VN1的结果获得的。
电阻器260和265被串联地插入在端子BVDD和端子VPP之间。恒流源270被插入在端子VSS与在电阻器260和265之间的公共节点之间。在电阻器260和电阻器265之间的公共节点被连接到N沟道场效应晶体管275的栅极。N沟道场效应晶体管275的漏极被连接到端子BVDD，并且其源极通过电阻器280和285被连接到端子VSS。虽然下面提供了详细描述，但是N沟道场效应晶体管275与运算放大器290相结合地用作生成用于指令电压VPP的控制的控制信号CVPP的控制信号生成部，并且将如此生成的控制信号CVPP输出到电源电路20。
运算放大器290的正输入端被连接到电阻器280和电阻器285之间的公共节点。因此，运算放大器290的正输入端被提供有电压VN4，电压VN4是通过电阻器280和285来分压(降压)N沟道场效应晶体管275的源极电压VN3所获得的。运算放大器290向电源电路20输出控制信号CVPP，该控制信号CVPP的信号电平与在对正输入端子施加的电压VN4和对负输入端子施加的电压VN2之间的电压差(即，VN4-VN2)相关联。
以上是VPP控制电路110的构成。
图17是VMM控制电路120的示例性构成的视图。
如图17中所示，VMM控制电路120包括4个P沟道场效应晶体管(305、310、315和320)、5个晶体管(325、330、335、340和345)、恒流源350和运算放大器355。虽然图17中省略了详细的图示，但是各个电阻器325和340的电阻值是Ra[Ω]；各个电阻器330和345的电阻值是Rb[Ω]；并且电阻器335的电阻值是Rc[Ω]。各个P沟道场效应晶体管305、310、315和320的阈值电压Vpth是单个电压，并且四个P沟道场效应晶体管的各个背栅极被连接到其各自的源极。
P沟道场效应晶体管305、310和315的各个源极被共同地连接在一起。P沟道场效应晶体管305的漏极和栅极被共同地连接到端子VSS，并且在P沟道场效应晶体管305的源极处呈现比电压VSS高了与阈值电压Vpth相对应的量的电压。P沟道场效应晶体管310和315的各个漏极被连接到端子VMM。P沟道场效应晶体管310的栅极被连接到端子OUTL，并且P沟道场效应晶体管315的栅极被连接到端子OUTR。在P沟道场效应晶体管310和315的源极的每一个处呈现出比对各个栅极施加的电压高了与阈值电压Vpth相对应的量的电压。虽然下面提供了详细描述，但是P沟道场效应晶体管305、310和315用作在本实施例的VMM控制电路120中的峰值保持电路。
电阻器325和330被串联地插入在端子BVDD和在各个P沟道场效应晶体管305、310和315的源极中的公共节点之间。在电阻器325和电阻器330之间的公共节点被连接到运算放大器355的负输入端子。因此，当电压VN5呈现在P沟道场效应晶体管305、310和315的源极中的公共节点处时，通过电阻器325和330来分压(升高)电压VN5所获得的电压VN6被输入到运算放大器355的负输入端子。
P沟道场效应晶体管320的漏极被连接到端子VMM，并且其源极通过电阻器345和340被连接到端子BVDD。在电阻器345和340之间的公共节点被连接到运算放大器355的正输入端子。恒流源350和电阻器335被串联地插入在端子BVDD和端子VMM之间，并且在恒流源350和电阻器355之间的公共节点被连接到P沟道场效应晶体管320的栅极。因此，在P沟道场效应晶体管320的源极处呈现比栅极电压(VMM+Rc×1)高了与阈值电压Vpth相对应的量的电压VN7。通过电阻器340和345来分压(升压)电压VN7所获得的电压VN8被输入到运算放大器355的正输入端子。因此，运算放大器355向电源电路20输出控制信号CVMM，该控制信号CVMM的信号电平与在输入到正输入端子的电压VN8和输入到负输入端子的电压VN6之间的差(VN8-VN6)相关联。在本实施例中，电源电路20执行处理，用于调整低电平输出电压VMM，使得控制信号CVMM的信号电平变得更小。即，在图17中的P沟道场效应晶体管320和运算放大器355用作控制信号生成部，该控制信号生成部生成并且向电源电路20输出控制信号CVMM，用于指令电压VMM的控制。
以上是VMM控制电路120的构成。
(B：操作)
现在描述VPP控制电路110和VMM控制电路120的操作。
(B-1：VPP控制电路110的操作)
如上所述，在VPP控制电路110中的N沟道场效应晶体管205、210和215分别用作漏极接地的放大电路。在每一个源极上呈现比对各个栅极施加的电压低了与阈值电压Vnth相对应的量的电压。例如，当将在电阻器220和电阻器225之间存在的电压分压比率、在电阻器230和电阻器235之间存在的电压分压比率和在电阻器240和电阻器245之间的电压分压比率被假定为r1时，在N沟道场效应晶体管205的源极处呈现的电压是r1×OUTL-Vnth；在N沟道场效应晶体管210的源极处呈现的电压是r1×VSS-Vnth；并且在N沟道场效应晶体管215的源极处呈现的电压是r1×OUTR-Vnth。
因为N沟道场效应晶体管205、210和215的源极被共同地连接在一起，所以通过在电压VSS、输出信号OUTR和输出信号OUTL中的最大的一个来控制公共节点的电压VN1。例如，当VSS＜OUTR＜OUTL的关系成立时，N沟道场效应晶体管210的源极电压和N沟道场效应晶体管215的源极电压从其初始值开始逐渐增加。如图16中所示，因为三个N沟道场效应晶体管的背栅极被连接到其源极，所以在N沟道场效应晶体管210和215的每一个中的栅极和背栅极之间的电压作为在晶体管的源极电压上增加的结果而减小。当在栅极和背栅极之间的电压降低得小于阈值电压Vnth时，N沟道场效应晶体管被截止。因此，如果输出信号OUTL在电压VSS、输出信号OUTR和输出信号OUTL中是最大的，则生成电压VN1＝r1×OUTL-Vnth。同样，当输出信号OUTR最大时，生成VN1＝r1×OUTR-Vnth。当电压VSS最大时，生成VN1＝r1×VSS-Vnth。因此，在N沟道场效应晶体管205、210和215的源极之间的公共节点中呈现与被施加到各个栅极的电压中的最大电压相关联的电压VN1。该三个N沟道场效应晶体管用作峰值保持电路。
通过电阻器250和电阻器255来分压电压VN1所获得的电压VN2被输入到运算放大器290的负输入端子。当在电阻器250和电阻器255之间的电压分压比率被假定为r2时，生成电压VN2＝r2×VN1。例如，当OUTR＜VSS＜OUTL的关系成立时，产生VN2＝r2×(r1×OUTL-Vnth)。同时，通过电阻器280和286来分压N沟道场效应晶体管275的源极电压VN3所获得的电压VN4被输入到运算放大器290的正输入端子。N沟道场效应晶体管275用作漏极接地的放大电路，并且通过电阻器260和265来分压电压VPP并且将来自恒流源270的偏移电压ofset加到分压电压结果所获得的电压r1×VPP+ofset被输入到N沟道场效应晶体管275的栅极。N沟道场效应晶体管275的背栅极也被连接到其源极，源极电压VN3变为r1×VPP+ofset-Vnth。因此，生成VN4＝r2×(r1×VPP+ofset-Vnth)，并且运算放大器290输出控制信号CVPP，该控制信号CVPP与在电压VN4和电压VN2之间的差(即，在电压VPP和在输出信号OUTL、输出信号OUTR和电压VSS中的最大一个之间的差)相关联。如上所述，本实施例的VPP控制电路110可以在不使用比较器和开关的情况下生成并且输出控制信号CVPP，该控制信号CVPP与在电压VPP和在输出信号OUTL、输出信号OUTR和电压VSS之间的最大一个之间的差相关联。
(B-2：VMM控制电路120的操作)
现在描述VMM控制电路120的操作。首先描述在P沟道场效应晶体管305的源极上呈现的电压和在P沟道场效应晶体管310和315的各个源极上呈现的电压。如上所述，P沟道场效应晶体管305的漏极和栅极被共同连接到端子VSS，并且P沟道场效应晶体管305的背栅极被连接到其源极。因此，当P沟道场效应晶体管306被导通时，在该P沟道场效应晶体管的源极上呈现的电压变为VSS+Vpth。同时，通过将阈值电压Vpth加到P沟道场效应晶体管310和315的栅极电压(OUTL或OUTR)的每一个所生成的电压呈现在其各个源极上。
因为P沟道场效应晶体管305、310和315的各个源极被共同地连接在一起，所以在公共节点上呈现的电压VN5受电压VSS、输出信号OUTR和输出信号OUTL中的最小的一个控制。例如，关系VSS＜OUTR＜OUTL成立，P沟道场效应晶体管310的源极电压和P沟道场效应晶体管315的源极电压逐渐地从其初始值开始减小。因为在图17中所示的P沟道场效应晶体管的每一个的背栅极连被接到其源极，所以在P沟道场效应晶体管310和315的每一个中的栅极和背栅极之间的电压由于在晶体管的源极电压上的降低而增加。当在栅极和背栅极之间的电压超过阈值电压Vpth时，P沟道场效应晶体管被截止。因此，如果电压VSS在电压VSS、输出信号OUTR和输出信号OUTL中是最小的，则生成电压VN5＝VSS+Vpth。同样，当输出信号OUTR最小时，生成VN5＝OUTR+Vpth。当输出信号OUTL最小时，生成VN5＝OUTL+Vpth。因此，在P沟道场效应晶体管305、310和315的源极中的公共节点中呈现与被施加到各个栅极的电压中的最小电压相关联的电压VN5。该三个P沟道场效应晶体管用作峰值保持电路。
通过电阻器325和电阻器330来对电压VN5进行分压所获得的电压VN6被输入到运算放大器355的负输入端子。当在电阻器325和电阻器330之间的电压分压比率假定为r3时，生成电压VN6＝r3×VN5。例如，当关系VSS＜OUTR＜OUTL成立时，生成VN6＝r3×(VSS-Vpth)。同时，通过电阻器340和345来分压P沟道场效应晶体管320的源极电压VN7所获得的电压VN8被输入到运算放大器355的正输入端。通过将由恒流源350和电阻器355生成的偏移电压ofset加到电压VMM所获得的电压(VMM+ofset)施加到P沟道场效应晶体管320的栅极。源极电压VN7变为VMM+ofset+Vpth。因此，生成VN8＝r3×(VMM+ofset+Vpth)，并且运算放大器355输出控制信号CVMM，该控制信号CVMM与在电压VN8和电压VN6之间的差(即，在电压VMM与在输出信号OUTL、输出信号OUTR和电压VSS之间的最小的一个之间的差)相关联。VMM控制电路120可以在不使用比较器和开关的情况下生成和输出控制信号CVMM，该控制信号CVMM与在电压VMM和在输出信号OUTL、输出信号OUTR和电压VSS之间的最小的一个之间的差相关联。
如上所述，在该实施例的输出电压控制电路10中，电源电路20的高电平输出电压VPP改变，以便跟随在输出信号OUTL、输出信号OUTR和电压VSS中的最大的一个。电源电路20的低电平输出电压VMM改变，以便跟随在输出信号OUTL、输出信号OUTR和电压VSS中的最小的一个。具体地说，在本实施例中，可以根据来自放大器30L的输出信号OUTL和来自放大器30R的输出信号OUTR来控制电源电路20的输出电压VPP和VMM，放大器30L和放大器30R是从电源电路20提供操作电压的目的地。另外，本实施例的VPP控制电路110和VMM控制电路120不包括作为组成部分元件的比较器或开关。因此，可以使得功率放大电路的电路面积小于具有在图23A至23C中所示的现有技术构成的功率放大电路的电路面积，并且可以小型化整个输出电压控制电路10。
(C：修改)
虽然已经至此已经描述了本发明的第三实施例，但是诸如如上所述者的修改也可以被添加到该实施例。(1)在如上所述的第三实施例中，将在作为地电压的电压VSS和作为正电压的BVDD之间的电位差被取作电源电路20的操作电压。在电压BVDD和电压VSS之间的电位差被取作VPP控制电路110的操作电压。在电压BVDD和电压VMM之间的电位差被取作VMM控制电路120的操作电压。然而，电源电路20的操作电压还可以是在电压VSS和电压BVSS之间的电压差或在电压BVDD和电压BVSS之间的电压差。同样，VPP控制电路和VMM控制电路的操作电压不限于如上所述组合。特定地，还可以通过从电压BVDD、VPP、VSS、VMM和BVSS中选择两种电压来实现可预见的组合，并且还可以将在该电压之间的差取作VPP控制电路(或VMM控制电路)的操作电压。然而，必须需要注意，如果在从该五种电压中选择的两个电压之间的差太小，则VPP控制电路和VMM控制电路将不操作。在例如电压BVDD与电压VPP的组合的情况下，电压BVDD是1.8[V]，并且电压VPP在从0.2[V]到1.8[V]的范围内波动。因此，产生在电压BVDD和电压VPP之间的电压差变为大约0[V]的情况。当电压差变为大约0[V]时，电路不进行操作。当注意到这一点时，使得能够保证VPP控制电路的操作和VMM控制电路的操作的电压组合被限制为在图18中给出圆圈符号的组合。
图19是示出VMM控制电路的示例性电路构成的视图，该VMM控制电路被提供有电压VSS和电压BVSS，并且将在该电压之间的差取作操作电压。如从图19和图16之间的比较显然的是，在图19中所示的VMM控制电路的构成等同于下述构成，其中，用端子BVSS来替换将图16中所示的VPP控制电路110的端子BVDD，并且其中，用P沟道场效应晶体管405、410、415和475来替换N沟道场效应晶体管205、210、215和275。在图19中所示的VMM控制电路中，P沟道场效应晶体管405、410、415和475用作峰值保持电路。同时，图20是示出VPP控制电路的示例性电路构成的视图，该VPP控制电路接收电压VPP和电压BVSS，并且将在该电压之间的差取作操作电压。如从在图20和图17之间的比较显然的是，在图20中所示的VPP控制电路的构成等同于下述构成，其中，用端子VPP来替换在图17中所示的VMM控制电路120的端子VMM；其中，用端子BVSS来替换端子BVDD；并且其中，用N沟道场效应晶体管505、510、515和520来替换P沟道场效应晶体管305、310和315。在图20中所示的VPP控制电路中，N沟道场效应晶体管505、510和515用作峰值保持电路。
(2)在第三实施例中，向在图16中所示的运算放大器290的负输入端子提供电压VN2(通过电阻器250和255来分压在N沟道场效应晶体管205、210和215的源极的公共节点上呈现的电压VN1所以获得的电压)。而且，向运算放大器290的正输入端子提供电压VN4(通过电阻器280和285来分压N沟道场效应晶体管275的源电压VN3所获得的电压)。然而，当然，还可以向运算放大器290的负输入端子提供电压VN1，并且还可以向其正输入端子提供电压VN3(换句话说，其信号电平与在电压VN3和电压VN1之间的差相对应的控制信号CVPP被输出到运算放大器290)。简而言之，电阻器250、255、280和285是在图16中所示的VPP控制电路110的构成中不是不可缺少的组成部分元件，并且可以被省略。同样，电阻器325、330、340和345是在图17中所示的VMM控制电路120的构成中不是不可缺少的组成部分元件，并且可以被省略。因为类似的原因，在图19中所示的电阻器250、255、280和285也是可省略的，并且在图20中所示的电阻器325、330、340和345也是可省略的。
在图16中所示的恒流源270用于向N沟道场效应晶体管275的栅极电压施加偏移电压。因此，当不需要这样的偏移提供时，不需要恒流源270。在省略了恒流源270的构成中，通过电阻器260和265来分压电压VPP所获得的电压被施加到N沟道场效应晶体管275的栅极。同样，还可以省略在图17中所示的恒流源350和电阻器335。当省略这些元件时，采用其中端子VMM被连接到P沟道场效应晶体管320的栅极的构成较好。
而且，在图16中所示的构成中，还可以省略电阻器220、225、230、235、240、245、260和265。当省略这些电阻器时，实现下述构成较好：其中，端子OUTL被连接到N沟道场效应晶体管205的栅极；其中，端子VSS被连接的N沟道场效应晶体管210的栅极；其中，端子OUTR被连接到N沟道场效应晶体管215的栅极；并且其中，端子VPP被连接到N沟道场效应晶体管275的栅极。同样，还可以从图19中所示的构成中省略电阻器220、225、230、235、240、245、260和265。当省略这些电阻器时，实现下述构成较好：其中，端子OUTL被连接到P沟道场效应晶体管405的栅极；其中，端子VSS被连接到P沟道场效应晶体管410的栅极；其中，端子OUTR被连接到P沟道场效应晶体管415的栅极；并且其中，VMM被连接到P沟道场效应晶体管475的栅极。
(3)在第三实施例中，调整高电平输出电压VPP(或低电平输出电压VMM)，以跟随来自放大器30L的输出信号、来自放大器30R的输出信号OUTR和地电压VSS中的最大(最小)的一个。然而，也较好的是，调整高电平输出电压VPP(或低电平输出电压VMM)，以跟随向放大器30L的输入信号INL、向放大器30R的输入信号INR和地电压VSS中的最大(最小)的一个。通过向输出电压控制电路10提供输入信号INL而不是输出信号OUTL的并且向输出电压控制电路10提供输入信号INR而不是输出信号OUTR来实现这样的调整。关键是构成包括向输出电压控制电路10提供传播放大器30L和30R(电源电路20向其提供操作电压)的操作条件的信号，并且根据该信号来调整高电平输出电压VPP和低电平输出电压VMM。
(4)在第三实施例中，输出电压控制电路10控制来自电源电路20的输出电压，电源电路20向扬声器放大器提供操作电压。然而，当然，还能够将本发明应用于根据来自功率放大电路的输出信号(或对功率放大电路输入的信号)来控制电源电路的输出电压的输出电压控制电路，该电源电路向功率放大电路供电，该功率放大电路用于通过操作电压来驱动电机。
虽然已经针对特定的优选实施例说明和描述了本发明，但是对于本领域内的技术人员显而易见的是，可以基于本发明的教导来进行各种改变和修改。显然，这样的改变和修改在由所附的权利要求限定的本发明的精神、范围和意图内。
本申请基于在2009年12月22日提交的日本专利申请No.2009-291350、在2009年12月22日提交的日本专利申请No.2009-291501、在2009年12月25日提交的日本专利申请No.2009-293998、一级在2009年12月25日提交的日本专利申请No.2009-294003，它们的内容通过引用合并于此。

Claims (13)

1.一种功率放大电路，包括：
串联连接的第一场效应晶体管和第二场效应晶体管，所述第一场效应晶体管和所述第二场效应晶体管被插入在高电位电源线和低电位电源线之间，并且驱动负载；
预驱动器，所述预驱动器响应于输入信号，生成分别施加到所述第一场效应晶体管和所述第二场效应晶体管的栅极电压；以及
可变电源，所述可变电源分别向所述高电位电源线电源线和所述低电位电源线提供源电压，并且被构成为控制所述源电压。
2.根据权利要求1所述的功率放大电路，其中，所述第一场效应晶体管和所述第二场效应晶体管具有相同的导电类型；
其中，所述第一场效应晶体管的漏极被连接到所述高电位电源线和所述低电位电源线中的一个；
其中，所述第二场效应晶体管的源极被连接到所述高电位电源线和所述低电位电源线中的另一个；以及
其中，在所述第一场效应晶体管的源极和所述第二场效应晶体管的漏极之间的公共节点被连接到所述负载。
3.根据权利要求1所述的功率放大电路，其中，所述可变电源控制所述源电压，使得被施加到所述负载的驱动电压落在所述高电位电源线和所述低电位电源线之间的电压范围内。
4.一种DC-DC转换器，所述DC-DC转换器基于在输入电源线和基准电源线之间施加的输入源电压来生成在第一电压输出端子和所述基准电源线之间的第一输出电压以及在第二电压输出端子和所述基准电源线之间的第二输出电压，所述DC-DC转换器包括：
第一电容器，所述第一电容器具有连接到所述第一电压输出端子的一个电极和连接到所述基准电源线的另一个电极；
第二电容器，所述第二电容器具有连接到所述第二电压输出端子的一个电极和连接到所述基准电源线的另一个电极；
电感器；以及
开关电路，所述开关电路基于控制信号来选择性地形成第一电流路径到第四电流路径中的一个；
其中，所述第一电流路径通过所述电感器将所述输入电源线连接到所述基准电源线，以使电流以第一方向流入所述电感器，所述第二电流路径是环路，其中，电流流入串联连接的所述电感器和所述第一电容器，所述第三电流路径通过所述电感器将所述输入电源线连接到所述基准电源线，以使电流以与所述第一方向相反的第二方向流入所述电感器；并且所述第四电流路径是环路，其中，电流流入串联连接的所述电感器和所述第二电容器。
5.一种DC-DC转换器，所述DC-DC转换器基于在输入电源线和基准电源线之间施加的输入源电压来生成在第一电压输出端子和所述基准电源线之间的第一输出电压以及在第二电压输出端子和所述基准电源线之间的第二输出电压，所述DC-DC转换器包括：
第一节点和第二节点，第一电容器被连接到所述第一节点和所述第二节点，其中，所述第一节点被连接到所述第一电压输出端子，并且所述第二节点被连接到所述基准电源线；
第三节点和第四节点，第二电容器被连接到所述第三节点和所述第四节点，其中，所述第三节点被连接到所述第二电压输出端子，并且所述第四节点被连接到所述基准电源线；
第五节点和第六节点，电感器被连接到所述第五节点和所述第六节点；以及
开关电路，所述开关电路基于控制信号来选择性地形成第一电流路径到第四电流路径中的一个；
其中，当所述第一电容器、所述第二电容器和所述电感器被分别附连到对应节点时，所述第一电流路径通过所述电感器将所述输入电源线连接到所述基准电源线，以使电流以第一方向流入所述电感器，所述第二电流路径是环路，其中，电流流过串联连接的所述电感器和所述第一电容器，所述第三电流路径通过所述电感器将所述输入电源线连接到所述基准电源线，以使电流以与所述第一方向相反的第二方向流入所述电感器；并且所述第四电流路径是环路，其中，电流流过串联连接的所述电感器和所述第二电容器。
6.根据权利要求4所述的DC-DC转换器，进一步包括：
控制部，所述控制部在一个时段中周期性地生成控制信号，所述控制信号用于顺序形成所述第一电流路径、所述第二电流路径、所述第三电流路径以及所述第四电流路径。
7.根据权利要求6所述的DC-DC转换器，其中，所述控制部在顺序形成所述第一电流路径和所述第二电流路径的时段与顺序形成所述第三电流路径和所述第四电流路径的时段之间，生成没有形成所述第一电流路径到所述第四电流路径中的任何一个的时段。
8.根据权利要求6所述的DC-DC转换器，其中，所述控制部包括开关部，所述开关部在检测到以所述第一方向流入所述电感器的所述电流变为零时使所述第二电流路径开路，并且在检测到以所述第二方向流入所述电感器的所述电流变为零时使所述第四电流路径开路。
9.根据权利要求6所述的DC-DC转换器，其中，所述控制部包括调整部，所述调整部根据从外部施加的信号来调整形成所述第一电流路径的时间或形成所述第二电流路径的时间。
10.一种峰值保持电路，包括：
第一场效应晶体管、第二场效应晶体管和第三场效应晶体管，所述第一场效应晶体管、所述第二场效应晶体管和所述第三场效应晶体管的源极彼此共同连接，其中，将第一电压施加到所述第一场效应晶体管的栅极，将在所述第一电压附近变化的第二电压OUTL施加到所述第二场效应晶体管的栅极，并且将在所述第一电压附近变化的第三电压施加到所述第三场效应晶体管的栅极，
其中，将第四电压施加到所述第一场效应晶体管、所述第二场效应晶体管和所述第三场效应晶体管的各个漏极，并且在所述第一场效应晶体管、所述第二场效应晶体管和所述第三场效应晶体管的所述源极之间的公共节点处的电压被输出。
11.一种用于控制电源电路操作的输出电压控制电路，所述电源电路被提供有第一电压和第二电压，并且生成第三电压和第四电压，以将在所述第三电压和所述第四电压之间的差电压作为操作电压施加到第一功率放大电路和第二功率放大电路，所述第一功率放大电路和所述第二功率放大电路根据已施加的操作电压来放大输入信号，以分别生成输出信号，所述输出信号的电压在所述第一电压附近变化，所述输出电压控制电路包括：
峰值保持电路，其中，所述第三电压和所述第四电压中的一个作为被控制电压，所述峰值保持电路包括第一场效应晶体管、第二场效应晶体管和第三场效应晶体管，所述第一场效应晶体管、所述第二场效应晶体管和所述第三场效应晶体管的源极彼此共同连接，其中，将所述第一电压施加到所述第一场效应晶体管的栅极，将所述输出信号施加到所述第二场效应晶体管的栅极，将所述输出信号施加到所述第三场效应晶体管的栅极，并且将所述第四电压施加到所述第一场效应晶体管、所述第二场效应晶体管和所述第三场效应晶体管的各个漏极，并且其中，所述峰值保持电路输出在所述第一场效应晶体管、所述第二场效应晶体管和所述第三场效应晶体管的所述源极之间的公共节点处的电压；以及
控制信号生成部，所述控制信号生成部包括第四场效应晶体管，所述第四场效应晶体管具有被施加了所述第二电压的漏极和被施加了与所述被控制电压相关联的电压的栅极，所述控制信号生成部生成控制信号，所述控制信号用于指令对所述被控制电压的调整，使得在从所述峰值保持电路输出的电压和在所述第四场效应晶体管的源极处的电压之间的差电压变小，并且所述控制信号生成部将所述控制信号输出到所述电源电路。
12.一种峰值保持电路，包括：
第一场效应晶体管、第二场效应晶体管和第三场效应晶体管，所述第一场效应晶体管、所述第二场效应晶体管和所述第三场效应晶体管的源极彼此共同连接，其中，将第一电压施加到在所述第一场效应晶体管的漏极和栅极之间的公共节点，将第二电压施加到所述第二场效应晶体管和所述第三场效应晶体管的各个漏极，将在所述第一电压附近变化的第三电压施加到所述第二场效应晶体管的栅极，并且将在所述第一电压附近变化的第四电压施加到所述第三场效应晶体管的栅极，
其中，在所述第一场效应晶体管、所述第二场效应晶体管和所述第三场效应晶体管的所述源极之间的公共节点处的电压被输出。
13.一种用于控制电源电路操作的输出电压控制电路，所述电源电路被提供有第一电压和第二电压，并且生成第三电压和第四电压，以将在所述第三电压和所述第四电压之间的差电压作为操作电压施加到第一功率放大电路和第二功率放大电路，所述第一功率放大电路和所述第二功率放大电路根据已施加的操作电压来放大输入信号，以分别生成输出信号，所述输出信号的电压在所述第一电压附近变化，所述输出电压控制电路包括：
峰值保持电路，其中，所述第三电压和所述第四电压中的一个作为被控制电压，所述峰值保持电路包括第一场效应晶体管、第二场效应晶体管和第三场效应晶体管，所述第一场效应晶体管、所述第二场效应晶体管和所述第三场效应晶体管的源极彼此共同连接，其中，将所述第一电压施加到所述第一场效应晶体管的漏极和栅极之间的公共节点，将所述被控制电压施加到所述第二场效应晶体管和所述第三场效应晶体管的各个漏极，将所述第一功率放大电路的所述输出信号施加到所述第二场效应晶体管的栅极，并且将所述第二功率放大电路的所述输出信号施加到所述第三场效应晶体管的栅极，并且其中，所述峰值保持电路输出在所述第一场效应晶体管、所述第二场效应晶体管和所述第三场效应晶体管的所述源极之间的公共节点处的电压；以及
控制信号生成部，所述控制信号生成部包括第四场效应晶体管，所述第四场效应晶体管具有被施加了与所述被控制电压相关联的电压的漏极和栅极，所述控制信号生成部生成控制信号，所述控制信号用于指令对所述被控制电压的调整，使得在从所述峰值保持电路输出的电压和在所述第四场效应晶体管的源极处的电压之间的差电压变小，并且所述控制信号生成部将所述控制信号输出到所述电源电路。
CN2010106036653A 2009-12-22 2010-12-22 功率放大电路、dc-dc转换器、峰值保持电路和输出电压控制电路 Pending CN102104365A (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2009-291350 2009-12-22
JP2009291350A JP2011135224A (ja) 2009-12-22 2009-12-22 電力増幅回路
JP2009291501A JP2011135659A (ja) 2009-12-22 2009-12-22 Ｄｃ／ｄｃコンバータ
JP2009-291501 2009-12-22
JP2009-293998 2009-12-25
JP2009-294003 2009-12-25
JP2009294003A JP2011135413A (ja) 2009-12-25 2009-12-25 ピークホールド回路、およびこのピークホールド回路を含む出力電圧制御回路
JP2009293998A JP2011135411A (ja) 2009-12-25 2009-12-25 ピークホールド回路、およびこのピークホールド回路を含む出力電圧制御回路

Publications (1)

Publication Number Publication Date
CN102104365A true CN102104365A (zh) 2011-06-22

Family

ID=44150103

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010106036653A Pending CN102104365A (zh) 2009-12-22 2010-12-22 功率放大电路、dc-dc转换器、峰值保持电路和输出电压控制电路

Country Status (3)

Country Link
US (1) US8823343B2 (zh)
KR (1) KR101118867B1 (zh)
CN (1) CN102104365A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107054258A (zh) * 2015-12-03 2017-08-18 福特全球技术公司 使用具有集成的电压转换器的继电器的车辆电力分配
CN107408922A (zh) * 2015-02-23 2017-11-28 诺基亚技术有限公司 用于向放大器供应电力的方法和装置
CN108055008A (zh) * 2013-05-21 2018-05-18 联发科技股份有限公司 切换式功率放大器与用来控制该切换式功率放大器的方法
CN108106641A (zh) * 2016-11-24 2018-06-01 英飞凌科技股份有限公司 用于操作传感器的方法以及传感器
CN108205286A (zh) * 2016-12-19 2018-06-26 施耐德电气工业公司 可编程逻辑控制器及其输出电路和方法
CN110497936A (zh) * 2019-08-30 2019-11-26 郑州铁路职业技术学院 一种道岔转辙机表示杆缺口信号处理电路
CN112955957A (zh) * 2021-02-07 2021-06-11 长江存储科技有限责任公司 用于多管芯操作的峰值功率管理
CN113424439A (zh) * 2019-02-19 2021-09-21 索尼半导体解决方案公司 用于放大输入信号的装置、方法和计算机程序产品

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9112452B1 (en) 2009-07-14 2015-08-18 Rf Micro Devices, Inc. High-efficiency power supply for a modulated load
US8633766B2 (en) 2010-04-19 2014-01-21 Rf Micro Devices, Inc. Pseudo-envelope follower power management system with high frequency ripple current compensation
US9431974B2 (en) 2010-04-19 2016-08-30 Qorvo Us, Inc. Pseudo-envelope following feedback delay compensation
EP2561611B1 (en) 2010-04-19 2015-01-14 RF Micro Devices, Inc. Pseudo-envelope following power management system
US9099961B2 (en) 2010-04-19 2015-08-04 Rf Micro Devices, Inc. Output impedance compensation of a pseudo-envelope follower power management system
US8519788B2 (en) 2010-04-19 2013-08-27 Rf Micro Devices, Inc. Boost charge-pump with fractional ratio and offset loop for supply modulation
US8981848B2 (en) 2010-04-19 2015-03-17 Rf Micro Devices, Inc. Programmable delay circuitry
US8866549B2 (en) 2010-06-01 2014-10-21 Rf Micro Devices, Inc. Method of power amplifier calibration
WO2012027039A1 (en) 2010-08-25 2012-03-01 Rf Micro Devices, Inc. Multi-mode/multi-band power management system
US9954436B2 (en) 2010-09-29 2018-04-24 Qorvo Us, Inc. Single μC-buckboost converter with multiple regulated supply outputs
US9075673B2 (en) 2010-11-16 2015-07-07 Rf Micro Devices, Inc. Digital fast dB to gain multiplier for envelope tracking systems
US8588713B2 (en) 2011-01-10 2013-11-19 Rf Micro Devices, Inc. Power management system for multi-carriers transmitter
WO2012106437A1 (en) 2011-02-02 2012-08-09 Rf Micro Devices, Inc. Fast envelope system calibration
US8624760B2 (en) 2011-02-07 2014-01-07 Rf Micro Devices, Inc. Apparatuses and methods for rate conversion and fractional delay calculation using a coefficient look up table
EP2673880B1 (en) 2011-02-07 2017-09-06 Qorvo US, Inc. Group delay calibration method for power amplifier envelope tracking
US9246460B2 (en) 2011-05-05 2016-01-26 Rf Micro Devices, Inc. Power management architecture for modulated and constant supply operation
US9247496B2 (en) 2011-05-05 2016-01-26 Rf Micro Devices, Inc. Power loop control based envelope tracking
US9379667B2 (en) 2011-05-05 2016-06-28 Rf Micro Devices, Inc. Multiple power supply input parallel amplifier based envelope tracking
EP2715945B1 (en) 2011-05-31 2017-02-01 Qorvo US, Inc. Rugged iq receiver based rf gain measurements
US9019011B2 (en) 2011-06-01 2015-04-28 Rf Micro Devices, Inc. Method of power amplifier calibration for an envelope tracking system
US8760228B2 (en) 2011-06-24 2014-06-24 Rf Micro Devices, Inc. Differential power management and power amplifier architecture
US8952710B2 (en) 2011-07-15 2015-02-10 Rf Micro Devices, Inc. Pulsed behavior modeling with steady state average conditions
US8792840B2 (en) 2011-07-15 2014-07-29 Rf Micro Devices, Inc. Modified switching ripple for envelope tracking system
US8626091B2 (en) 2011-07-15 2014-01-07 Rf Micro Devices, Inc. Envelope tracking with variable compression
US9263996B2 (en) 2011-07-20 2016-02-16 Rf Micro Devices, Inc. Quasi iso-gain supply voltage function for envelope tracking systems
US8624576B2 (en) 2011-08-17 2014-01-07 Rf Micro Devices, Inc. Charge-pump system for providing independent voltages
CN103858338B (zh) 2011-09-02 2016-09-07 射频小型装置公司 用于包络跟踪的分离vcc和共同vcc功率管理架构
US8957728B2 (en) 2011-10-06 2015-02-17 Rf Micro Devices, Inc. Combined filter and transconductance amplifier
US9024688B2 (en) 2011-10-26 2015-05-05 Rf Micro Devices, Inc. Dual parallel amplifier based DC-DC converter
CN103959189B (zh) 2011-10-26 2015-12-23 射频小型装置公司 基于电感的并行放大器相位补偿
US9484797B2 (en) 2011-10-26 2016-11-01 Qorvo Us, Inc. RF switching converter with ripple correction
US9294041B2 (en) 2011-10-26 2016-03-22 Rf Micro Devices, Inc. Average frequency control of switcher for envelope tracking
JP5780119B2 (ja) * 2011-10-31 2015-09-16 ヤマハ株式会社 音声出力アンプ
US9250643B2 (en) 2011-11-30 2016-02-02 Rf Micro Devices, Inc. Using a switching signal delay to reduce noise from a switching power supply
US8975959B2 (en) 2011-11-30 2015-03-10 Rf Micro Devices, Inc. Monotonic conversion of RF power amplifier calibration data
US9515621B2 (en) 2011-11-30 2016-12-06 Qorvo Us, Inc. Multimode RF amplifier system
US9041365B2 (en) 2011-12-01 2015-05-26 Rf Micro Devices, Inc. Multiple mode RF power converter
US8947161B2 (en) 2011-12-01 2015-02-03 Rf Micro Devices, Inc. Linear amplifier power supply modulation for envelope tracking
US9280163B2 (en) 2011-12-01 2016-03-08 Rf Micro Devices, Inc. Average power tracking controller
WO2013082384A1 (en) 2011-12-01 2013-06-06 Rf Micro Devices, Inc. Rf power converter
US9256234B2 (en) 2011-12-01 2016-02-09 Rf Micro Devices, Inc. Voltage offset loop for a switching controller
US9494962B2 (en) 2011-12-02 2016-11-15 Rf Micro Devices, Inc. Phase reconfigurable switching power supply
US9813036B2 (en) 2011-12-16 2017-11-07 Qorvo Us, Inc. Dynamic loadline power amplifier with baseband linearization
US9298198B2 (en) 2011-12-28 2016-03-29 Rf Micro Devices, Inc. Noise reduction for envelope tracking
US8981839B2 (en) 2012-06-11 2015-03-17 Rf Micro Devices, Inc. Power source multiplexer
CN104662792B (zh) 2012-07-26 2017-08-08 Qorvo美国公司 用于包络跟踪的可编程rf陷波滤波器
US9225231B2 (en) 2012-09-14 2015-12-29 Rf Micro Devices, Inc. Open loop ripple cancellation circuit in a DC-DC converter
US9197256B2 (en) 2012-10-08 2015-11-24 Rf Micro Devices, Inc. Reducing effects of RF mixer-based artifact using pre-distortion of an envelope power supply signal
US9207692B2 (en) 2012-10-18 2015-12-08 Rf Micro Devices, Inc. Transitioning from envelope tracking to average power tracking
US9627975B2 (en) 2012-11-16 2017-04-18 Qorvo Us, Inc. Modulated power supply system and method with automatic transition between buck and boost modes
US9300252B2 (en) 2013-01-24 2016-03-29 Rf Micro Devices, Inc. Communications based adjustments of a parallel amplifier power supply
US9178472B2 (en) 2013-02-08 2015-11-03 Rf Micro Devices, Inc. Bi-directional power supply signal based linear amplifier
WO2014152903A2 (en) 2013-03-14 2014-09-25 Rf Micro Devices, Inc Envelope tracking power supply voltage dynamic range reduction
US9203353B2 (en) 2013-03-14 2015-12-01 Rf Micro Devices, Inc. Noise conversion gain limited RF power amplifier
US9479118B2 (en) 2013-04-16 2016-10-25 Rf Micro Devices, Inc. Dual instantaneous envelope tracking
CN103401449B (zh) * 2013-07-13 2015-07-15 西安电子科技大学 大功率数字功放输出电路
US9374005B2 (en) 2013-08-13 2016-06-21 Rf Micro Devices, Inc. Expanded range DC-DC converter
JP6362910B2 (ja) * 2014-04-11 2018-07-25 株式会社ブリヂストン 空気入りタイヤ
US20150365084A1 (en) * 2014-06-13 2015-12-17 Infineon Technologies Austria Ag Circuits and methods for operating a circuit
US9614476B2 (en) 2014-07-01 2017-04-04 Qorvo Us, Inc. Group delay calibration of RF envelope tracking
US9912297B2 (en) 2015-07-01 2018-03-06 Qorvo Us, Inc. Envelope tracking power converter circuitry
US9843294B2 (en) 2015-07-01 2017-12-12 Qorvo Us, Inc. Dual-mode envelope tracking power converter circuitry
US9973147B2 (en) 2016-05-10 2018-05-15 Qorvo Us, Inc. Envelope tracking power management circuit
CN109768692A (zh) * 2017-11-02 2019-05-17 深圳市纳芯威科技有限公司 一种动态升压系统
US10476437B2 (en) 2018-03-15 2019-11-12 Qorvo Us, Inc. Multimode voltage tracker circuit
US11095220B2 (en) * 2019-11-25 2021-08-17 Texas Instruments Incorporated Voltage regulation replica transistors, comparator, ramp signal, and latch circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1208283A (zh) * 1997-07-11 1999-02-17 摩托罗拉公司 放大信号的方法和装置
CN1440589A (zh) * 2000-05-04 2003-09-03 特洛皮安公司 具有高功率附加效率的射频功率放大器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112408A (ja) 1984-11-07 1986-05-30 Toshiba Corp 電力増幅器
JPH0355117A (ja) 1989-07-19 1991-03-08 Mitsubishi Electric Corp 放電加工用電源装置
JP2564787Y2 (ja) 1992-02-29 1998-03-09 日本ビクター株式会社 電力増幅装置
JPH0828965B2 (ja) 1992-09-02 1996-03-21 日本電気株式会社 電圧変換回路
JP3163408B2 (ja) 1993-03-04 2001-05-08 ローム株式会社 オーディオ信号電力増幅回路およびこれを用いるオーディオ装置
US5424684A (en) 1993-03-04 1995-06-13 Rohm Co., Ltd. Power amplifier circuit for audio signal and audio device using the same
JP3545218B2 (ja) 1998-09-16 2004-07-21 三洋電機株式会社 電力増幅装置
JP2000174560A (ja) 1998-12-09 2000-06-23 Rohm Co Ltd オーディオ信号電力増幅回路およびこれを用いるオーディオ装置
US6727455B1 (en) 2000-06-06 2004-04-27 Mitsubishi Denki Kabushiki Kaisha Power supply system for applying a voltage of both positive and negative polarities in electric discharge machining
JP2002034269A (ja) 2000-07-14 2002-01-31 Sekisui Chem Co Ltd インバータ装置
JP2003087684A (ja) 2001-09-17 2003-03-20 Matsushita Electric Ind Co Ltd 音声回路
US7638991B1 (en) * 2005-10-27 2009-12-29 National Semiconductor Corporation System and method for providing switch size management in a DC-DC converter circuit for a RF power amplifier using an output voltage reference signal
KR200418908Y1 (ko) 2006-03-30 2006-06-15 한국산업기술대학교 와이어컷 방전가공기의 방전전원제어장치
JP4810283B2 (ja) * 2006-04-05 2011-11-09 三洋電機株式会社 スイッチング制御回路
JP2008306269A (ja) 2007-06-05 2008-12-18 Yamaha Corp 電力増幅回路
JP4983412B2 (ja) 2007-06-05 2012-07-25 ヤマハ株式会社 電力増幅回路
JP5735792B2 (ja) * 2010-12-13 2015-06-17 ローム株式会社 コンパレータ、それを利用したスイッチングレギュレータの制御回路、スイッチングレギュレータ、電子機器
JP5942455B2 (ja) * 2012-02-09 2016-06-29 株式会社ソシオネクスト スイッチングレギュレータ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1208283A (zh) * 1997-07-11 1999-02-17 摩托罗拉公司 放大信号的方法和装置
CN1440589A (zh) * 2000-05-04 2003-09-03 特洛皮安公司 具有高功率附加效率的射频功率放大器

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108055008B (zh) * 2013-05-21 2021-07-30 联发科技股份有限公司 切换式功率放大器与用来控制该切换式功率放大器的方法
CN108055008A (zh) * 2013-05-21 2018-05-18 联发科技股份有限公司 切换式功率放大器与用来控制该切换式功率放大器的方法
CN107408922A (zh) * 2015-02-23 2017-11-28 诺基亚技术有限公司 用于向放大器供应电力的方法和装置
CN107054258A (zh) * 2015-12-03 2017-08-18 福特全球技术公司 使用具有集成的电压转换器的继电器的车辆电力分配
CN107054258B (zh) * 2015-12-03 2022-01-21 福特全球技术公司 使用具有集成的电压转换器的继电器的车辆电力分配
CN108106641A (zh) * 2016-11-24 2018-06-01 英飞凌科技股份有限公司 用于操作传感器的方法以及传感器
CN108106641B (zh) * 2016-11-24 2021-03-19 英飞凌科技股份有限公司 用于操作传感器的方法以及传感器
CN108205286A (zh) * 2016-12-19 2018-06-26 施耐德电气工业公司 可编程逻辑控制器及其输出电路和方法
CN113424439A (zh) * 2019-02-19 2021-09-21 索尼半导体解决方案公司 用于放大输入信号的装置、方法和计算机程序产品
CN113424439B (zh) * 2019-02-19 2023-11-28 索尼半导体解决方案公司 用于放大输入信号的装置、方法和计算机程序产品
CN110497936B (zh) * 2019-08-30 2021-04-02 郑州铁路职业技术学院 一种道岔转辙机表示杆缺口信号处理电路
CN110497936A (zh) * 2019-08-30 2019-11-26 郑州铁路职业技术学院 一种道岔转辙机表示杆缺口信号处理电路
CN112955957A (zh) * 2021-02-07 2021-06-11 长江存储科技有限责任公司 用于多管芯操作的峰值功率管理
US11360530B1 (en) 2021-02-07 2022-06-14 Yangtze Memory Technologies Co., Ltd. Peak power management for multi-die operations
US11709535B2 (en) 2021-02-07 2023-07-25 Yangtze Memory Technologies Co., Ltd. Memory system and peak power management for memory dies of the memory system

Also Published As

Publication number Publication date
KR20110073354A (ko) 2011-06-29
KR101118867B1 (ko) 2012-03-20
US20110148375A1 (en) 2011-06-23
US8823343B2 (en) 2014-09-02

Similar Documents

Publication Publication Date Title
CN102104365A (zh) 功率放大电路、dc-dc转换器、峰值保持电路和输出电压控制电路
CN102043417B (zh) 低压降稳压器、直流对直流转换器以及低压降稳压方法
JP4557577B2 (ja) チャージポンプ回路
US9602057B1 (en) Apparatus for and method of a supply modulator for a power amplifier
CN103034275A (zh) 低噪声电压调节器和具有快速稳定和低功率消耗的方法
US9525337B2 (en) Charge-recycling circuits
CN102594136B (zh) Dc-dc 转换器
JP2012070333A (ja) レベルシフト回路及びそれを用いたスイッチングレギュレータ
CN104126158A (zh) 高带宽psrr电源调节器
KR101704609B1 (ko) 플로팅 레일들을 갖는 스위칭 전력 스테이지들을 포함하는 차지-리사이클링 회로들
CN103383581A (zh) 一种具暂态响应增强机制的电压调节装置
CN109144157A (zh) 具有反馈路径的电压调节器
CN101930246A (zh) 输出装置
JP6090214B2 (ja) 電源回路
TWI535196B (zh) 放大器及其操作方法
CN102025269A (zh) 电荷泵
US9225238B2 (en) Multiple level charge pump generating voltages with distinct levels and associated methods
US10581329B2 (en) Synchronous rectification type DC/DC converter
CN109388167A (zh) 调节电路及提供调节电压至目标电路的方法
US20060132233A1 (en) Integrated circuit devices having a control circuit for biasing an amplifier output stage and methods of operating the same
EP3010152B1 (en) Gate-driving circuit
US9000747B2 (en) Single supply amplifier with swing to ground
CN102761243B (zh) 自适应电荷泵
JP2013025695A (ja) Ｄｃ−ｄｃコンバータ
TW200810336A (en) Multi-functions voltage regulator

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20151216

C20 Patent right or utility model deemed to be abandoned or is abandoned