KR20080080447A - 전압 제어 회로 - Google Patents

전압 제어 회로 Download PDF

Info

Publication number
KR20080080447A
KR20080080447A KR1020080018810A KR20080018810A KR20080080447A KR 20080080447 A KR20080080447 A KR 20080080447A KR 1020080018810 A KR1020080018810 A KR 1020080018810A KR 20080018810 A KR20080018810 A KR 20080018810A KR 20080080447 A KR20080080447 A KR 20080080447A
Authority
KR
South Korea
Prior art keywords
voltage
circuit
control circuit
amplifier
timing
Prior art date
Application number
KR1020080018810A
Other languages
English (en)
Other versions
KR100983854B1 (ko
Inventor
다카시 가키우치
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20080080447A publication Critical patent/KR20080080447A/ko
Application granted granted Critical
Publication of KR100983854B1 publication Critical patent/KR100983854B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 앰프 등의 제어 대상 회로를 신속하게 기동·정지시킬 수 있는 용량 소자의 전압 제어 회로를 제공하는 것을 목적으로 한다.
전압 제어 회로는, 제어 대상 회로의 입력 단자에 제1 단이 접속되고 소정의 고정 전위에 제2 단이 접속되는 용량 소자와, 용량 소자의 제1 단에 접속되는 정전류원과, 정전류원을 통해 용량 소자를 충전 또는 방전시키고, 충전 또는 방전의 시작 타이밍으로부터 용량 소자의 제1 단의 전압이 소정의 전압에 도달하는 타이밍까지의 제1 시간 간격을 측정하여, 시작 타이밍으로부터 제1 시간 간격에 따른 제2 시간 간격 후에 제어 대상 회로의 입력 상태 또는 동작 상태를 변화시키도록 구성된 제어 회로를 포함하는 것을 특징으로 한다.

Description

전압 제어 회로{VOLTAGE CONTROL CIRCUIT}
본 발명은 일반적으로 전압 제어 회로에 관한 것으로서, 상세하게는 콘덴서의 충방전에 의해 전압을 제어하는 전압 제어 회로에 관한 것이다.
오디오 앰프의 기동 또는 정지시에 발생하게 되는 불유쾌한 음(팝음 또는 클릭음 등이라 불리는 음)를 억제하는 등의 목적을 위해, 앰프 입력 부분 등에 있어서, 급격한 전압 변화를 피하고 가능한 한 완만한 전압 변화를 실현하는 것이 필요하게 되는 경우가 있다. 그러기 위해서는, 콘덴서에 대하여 충방전을 행하고, 그 때의 콘덴서의 단자 전압을 직접적으로 전압원으로서 이용하거나 또는 그 때의 콘덴서의 단자 전압을 증폭기에 의해 증폭시켜 전압원으로서 이용하는 경우가 많다.
도 1은 콘덴서의 충방전을 이용한 종래의 팝음 억제 회로의 구성의 일례를 도시한 도면이다. 도 1의 팝음 억제 회로(10)는 앰프(11), 스피커(12), 용량(C1)의 용량 소자(13), 용량(C2)의 용량 소자(14), 저항값(R1)의 저항 소자(15), 저항값(R2)의 저항 소자(16), 저항값(R3)의 저항 소자(17), 스위치(18), 스위치(19), 시그널 그라운드(SG)를 공급하는 정전압원(20), 오디오 신호원(21), 제어 회로(22) 및 발진 회로(23)를 포함한다.
도 2는 도 1의 팝음 억제 회로(10)의 동작을 도시한 신호 파형도이다. 도 2에 파형이 도시되는 신호에 대해서는 도 1의 회로 내의 어느 부분의 신호인지가 도 1 내의 신호명으로 표시되어 있다. 이하에, 도 2를 참조하면서 도 1의 팝음 억제 회로(10)의 동작에 대해서 설명한다.
제어 회로(22)에 발진 회로(23)로부터 공급되는 클록 신호(CK)는 도 2에 도시되는 기간에 있어서 항상 액티브, 즉, HIGH와 LOW를 교대로 반복하고 있다. 도시를 간편하게 하기 위해서, 도 2에서는, 클록 신호(CK) 란의 2개의 직선에 의해 이 액티브 상태를 나타내고 있다.
제어 회로(22)는, 타이밍 t0에 있어서, 앰프(11)의 기동 신호(PDA)를 유효하게 한다. 도 2의 예에 있어서 기동 신호(PDA)는 HIGH에서 유효해지고, 기동 신호(PDA)가 HIGH인 기간 동안 앰프(11)가 동작한다. 이 때, 제어 회로(22)가 생성하는 스위치 제어 신호(S1)는 LOW이며, 스위치(18)는 정전압원(20)측에 접속되어 있다(도 1에 도시된 스위치의 상태로 되어 있음). 또한, 이 때, 제어 회로(22)가 생성하는 스위치 제어 신호(S2)는 LOW이며, 스위치(19)는 그라운드측에 접속되어 있다(도 1에 도시된 스위치의 상태로 되어 있음).
따라서, 타이밍 t0에 있어서, 전압 신호(V1 및 V2)는 0이며, 용량 소자(14)에는 전하가 축적되어 있지 않고, 앰프(11)의 비반전 입력(+)은 그라운드 전위가 된다. 또한, 앰프(11)의 반전 입력(-)은 오디오 신호에 대한 기준 전위인 시그널 그라운드 전위(SG)로 되어 있다. 게다가, 앰프(11)의 출력인 전압 신호(V3)와 스피커(12)의 입력인 전압 신호(V4)는 양쪽 모두 그라운드 전위로 되어 있다. 여기서, 시그널 그라운드 전위(SG)는 통상 전원 전압의 1/2 정도이다.
다음에 타이밍 t1의 시점에서, 제어 회로(22)에 의해 스위치(19)의 제어 신호(S2)를 HIGH로 하여 스위치(19)를 정전압원(20)의 전위(SG)측에 접속한다. 이에 따라 전압 신호(V1)가 SG가 되어, 용량 소자(14)로의 충전이 시작되며, 전압 신호(V2)가 서서히 상승한다. 전압 신호(V2)는 타이밍 t3의 시점에서 최종적인 전압값(SG)에 도달한다.
여기서, 저항 소자(15)의 저항값(R1)과 저항 소자(16)의 저항값(R2)이 같다고 하면, 앰프(11)의 비반전 입력에 대한 증폭률은 2가 된다. 따라서, 앰프(11)의 출력(V3)은 비반전 입력(V2)이 SG의 1/2이 되는 타이밍 t2까지는 그라운드 전위와 같지만, t2 이후는 완만하게 상승하여, V2와 마찬가지로 타이밍 t3의 시점에서 최종적인 전압값(SG)에 도달한다.
여기서,
V2=SG[1-e-t/(R3·C2)]
이다. 타이밍 t2는 비반전 입력(V2)이 SG의 1/2이 되는 타이밍이기 때문에, t2-t1≒R3×C2×0.69가 된다. 또한 타이밍 t3은 비반전 입력(V2)의 전위가 SG의 99.9%가 되는 시간이라고 하면, t3-t1≒R3×C2×6.9이다.
스피커(12)의 입력 단자에는, 앰프 출력 전압(V3)이 상승하고 있는 동안 용량 소자(13)에 대한 충전 전류가 흐른다. 이것에 의해 스피커(12)의 입력 단자 부분의 전압(V4)은 상승하지만, 전위 변화는 도 2에 도시된 바와 같이 완만하여, 스 피커(12)의 발생음은 가청 대역 밖이 되어 불쾌한 잡음으로서 청취되지 않는다.
이와 같이 하여 앰프(11)의 출력(V3)이 SG에 도달한 후에, 타이밍 t4에서 제어 회로(22)에 의해 스위치 제어 신호(S1)를 HIGH로 한다. 이에 따라 스위치(18)가 오디오 신호원(21)측에 접속되고, 앰프(11)의 반전 입력에 오디오 신호가 공급되어, 스피커(12)로부터 오디오 신호에 따른 음이 출력된다.
회로의 정지시에는 타이밍 t5의 시점에서 제어 회로(22)에 의해 스위치 제어 신호(S1)를 LOW로 하여, 스위치(18)를 오디오 신호원(21) 측으로부터 정전압원(20)의 시그널 그라운드(SG)측으로 전환한다. 다음에 타이밍 t6의 시점에서 제어 회로(22)에 의해 스위치 제어 신호(S2)를 LOW로 하여, 스위치(19)를 시그널 그라운드(SG) 측으로부터 그라운드측으로 전환한다. 이에 따라 전압 신호(V1)는 그라운드로 설정되고, 전위(V2)는
V2=SG·e-t/( R3 · C2 )
가 되어, 용량 소자(14)에 축적되어 있는 전하가 R3과 C2에 의해 정해지는 시정수에 따라 방전된다. 타이밍 t8의 시점에서 전위(V2)는 그라운드 전위에 도달한다. 도 2에 도시된 타이밍 t7은, 앰프(11)의 비반전 입력인 전위(V2)가 SG의 1/2이 되는 타이밍이다. 상기와 같이 t7-t6≒R3×C2×0.69, t8-t6≒R3×C2×6.9가 된다.
스피커(12)의 입력 단자에는 기동시와는 반대로 용량 소자(13)에 대한 방전 전류가 흐른다. 이에 따라 스피커(12)의 입력 단자 부분의 전압(V4)은 하강하지만, 전위 변화는 도 2에 도시된 바와 같이 완만하여, 스피커(12)의 발생음은 가청 대역 밖이 되어 불쾌한 잡음으로서 청취되지 않는다. 그 후, 타이밍 t9의 시점에서 제어 회로(22)에 의해 구동 신호(PDA)를 무효로 하여 앰프(11)의 동작을 정지시킨다.
상기 동작에 있어서는, 저항 소자(17)의 저항값(R3)과 용량 소자(14)의 용량값(C2)의 편차에 의해 시정수가 변동하는 것을 생각할 수 있다. 이와 같이 변동에 의해 시정수가 최대가 되었을 경우에도 올바르게 회로가 동작하도록, 타이밍 t4가 t3보다 반드시 지연되고, 또한 타이밍 t9가 t7보다도 반드시 지연되도록, 제어 회로(22)에 의한 제어 동작을 설계해야만 한다.
도 2로부터 밝혀진 바와 같이, 기동·정지 모두 R3 및 C2에 의해 정해지는 시정수에 따라 동작하는 경우, 앰프(11)의 기동 시간(t3-t2)에 비하여 정지 시간(t7-t6)은 짧아지고 있다. 정지 시간을 100 ms로 하고, t4-t3=t3-t1, t9-t8=t8-t6으로 하여, 앰프 기동 시간, 앰프 정지 시간, 기동 제어 시간, 정지 제어 시간을 계산하면 다음과 같이 된다.
앰프 기동 시간(t3-t2)=897 ms
앰프 정지 시간(t7-t6)=100 ms
기동 제어 시간(t4-t1)=1993 ms
정지 제어 시간(t9-t6)=1993 ms
이와 같이 저항과 콘덴서에 의한 충방전 제어를 이용한 경우, 콘덴서의 충방전이 완료될 때까지 긴 시간이 걸리기 때문에, 실제로 필요한 앰프 기동 시간·정지 시간에 대하여 전체의 기동·정지 제어 시간이 매우 길어지게 된다. 그 결과, 장치의 기동·정지가 지연되고, 소비 전력이 커진다고 하는 문제가 있다.
[특허 문헌 1] 일본 특허 공개 소화 제53-87156호 공보
[특허 문헌 2] 일본 특허 공개 제2004-15154호 공보
이상을 감안하여 본 발명은 앰프 등의 제어 대상 회로를 신속하게 기동·정지시킬 수 있는 용량 소자의 전압 제어 회로를 제공하는 것을 목적으로 한다.
전압 제어 회로는, 제어 대상 회로의 입력 단자에 제1 단이 접속되고 소정의 고정 전위에 제2 단이 접속되는 용량 소자와, 상기 용량 소자의 상기 제1 단에 접속되는 정전류원과, 상기 정전류원을 통해 상기 용량 소자를 충전 또는 방전시키고, 상기 충전 또는 방전의 시작 타이밍으로부터 상기 용량 소자의 상기 제1 단의 전압이 소정의 전압에 도달하는 타이밍까지의 제1 시간 간격을 측정하여, 상기 시작 타이밍으로부터 상기 제1 시간 간격에 따른 제2 시간 간격 후에 상기 제어 대상 회로의 입력 상태 또는 동작 상태를 변화시키도록 구성된 제어 회로를 포함하는 것을 특징으로 한다.
본 발명의 적어도 하나의 실시예에 따르면, 정전류원을 통해 용량 소자를 충전 또는 방전시키고, 충전 또는 방전의 시작 타이밍으로부터 용량 소자의 전압이 소정의 전압에 도달하는 타이밍까지의 시간 간격을 측정하여, 그 시간 간격에 기초하여 충전 또는 방전이 완료되고 있다고 예상되는 완료 타이밍을 결정하며, 그 완료 타이밍으로 제어 대상 회로의 입력 상태 또는 동작 상태를 변화시킨다. 저항 소자를 통한 용량 소자의 충방전의 경우와 달리, 정전류원을 통한 충방전에 의해 용 량 소자의 전압 변화가 직선적인 변화가 되기 때문에, 단시간에 충방전을 확실하게 종료시켜 제어 동작을 완료할 수 있게 된다. 또한, 실제의 전압 변화를 측정하여 완료 타이밍을 결정하고 있기 때문에, 정확하게 완료 타이밍을 결정하여 확실한 제어 동작을 실현할 수 있다.
이하에, 본 발명의 실시예를 첨부의 도면을 이용하여 상세히 설명한다.
도 3은 본 발명에 따른 전압 제어 회로를 적용한 팝음 억제 회로의 구성의 일례를 도시한 도면이다. 도 3의 팝음 억제 회로(30)는, 앰프(31), 스피커(32), 용량(C1)의 용량 소자(33), 용량(C2)의 용량 소자(34), 저항값(R1)의 저항 소자(35), 저항값(R2)의 저항 소자(36), 비교기(37), 스위치(38), 스위치(39), 시그널 그라운드(SG)를 공급하는 정전압원(40), 오디오 신호원(41), 제어 회로(42), 발진 회로(43), 정전류원(44), 정전류원(45), 저항값(R4)의 저항 소자(46) 및 저항값(R5)의 저항 소자(47)를 포함한다.
도 4는 도 3의 팝음 억제 회로(30)의 동작을 도시한 신호 파형도이다. 도 4에 파형이 도시되는 신호에 대해서는 도 3의 회로 내의 어느 부분의 신호인지가 도 3 내의 신호명으로 표시되어 있다. 이하에, 도 4를 참조하면서 도 3의 팝음 억제 회로(30)의 동작에 대해서 설명한다.
제어 회로(42)에 발진 회로(43)로부터 공급되는 클록 신호(CK)는 도 4에 사선으로 도시되는 기간에서 액티브, 즉, HIGH와 LOW를 교대로 반복하고 있다. 도 4의 스케일에서는 클록 신호(CK)의 변화를 도시하기 위해서는 지나치게 미세해지기 때문에, 클록 신호(CK) 란의 사선부에 의해 이 액티브 상태를 나타내고 있다.
제어 회로(42)는, 타이밍 t0에 있어서, 앰프(31)의 기동 신호(PDA)를 유효하게 한다. 도 4의 예에 있어서 기동 신호(PDA)는 HIGH에서 유효해지고, 기동 신호 (PDA)가 HIGH인 기간 동안 앰프(31)가 동작한다. 제어 회로(42)는 또한, 타이밍 t0에 있어서, 비교기(37)의 기동 신호(PDC)를 유효하게 한다. 도 4의 예에 있어서 기동 신호(PDC)는 HIGH에서 유효해지고, 기동 신호(PDC)가 HIGH인 기간 동안 비교기(37)가 동작한다. 제어 회로(42)는 또한, 타이밍 t0에 있어서, 발진 회로(43)의 기동 신호(STC)(도 3)를 유효하게 한다. 기동 신호(STC)가 유효한 기간 동안, 도 4에 도시된 바와 같이 클록 신호(CK)가 생성된다(액티브 상태가 됨).
이 때, 제어 회로(42)가 생성하는 스위치 제어 신호(S1)는 LOW이며, 스위치(38)는 정전압원(40)측에 접속되어 있다(도 3에 도시되는 스위치의 상태로 되어 있음). 또한, 이 때, 제어 회로(42)가 생성하는 스위치 제어 신호(S2)는 LOW이며, 스위치(39)는 그라운드측[정전류원(45)측]에 접속되어 있다(도 3에 도시되는 스위치의 상태로 되어 있음).
따라서, 타이밍 t0에 있어서, 전압 신호(V2)는 0이어서, 용량 소자(34)에는 전하가 축적되어 있지 않고, 앰프(31)의 비반전 입력(+)은 그라운드 전위가 된다. 또한, 앰프(31)의 반전 입력(-)은 오디오 신호에 대한 기준 전위인 시그널 그라운드 전위(SG)로 되어 있다. 게다가, 앰프(31)의 출력인 전압 신호(V3)와 스피커(32)의 입력인 전압 신호(V4)는 양쪽 모두 그라운드 전위로 되어 있다. 여기서, 시그널 그라운드 전위(SG)는 통상 전원 전압의 1/2 정도이다.
다음에 타이밍 t1의 시점에서, 제어 회로(42)에 의해 스위치(39)의 제어 신호(S2)를 HIGH로 하여, 스위치(39)를 정전압원(40)의 전위(SG)측[정전류원(44)측]에 접속한다. 이에 따라 전압 신호(V2)가 SG가 되어, 용량 소자(34)로의 충전이 시작되며, 전압 신호(V2)가 서서히 상승한다. 전압 신호(V2)는 타이밍 t3의 시점에서 최종적인 전압값(SG)에 도달한다.
여기서, 저항 소자(35)의 저항값(R1)과 저항 소자(36)의 저항값(R2)이 같다고 하면, 앰프(31)의 비반전 입력에 대한 증폭률은 2가 된다. 따라서, 앰프(31)의 출력(V3)은, 비반전 입력(V2)이 SG의 1/2이 되는 타이밍 t2까지는 그라운드 전위와 같지만, t2 이후는 완만하게 상승하여 V2와 마찬가지로 타이밍 t3의 시점에서 최종적인 전압값(SG)에 도달한다.
스피커(32)의 입력 단자에는, 앰프 출력 전압(V3)이 상승하고 있는 동안 용량 소자(33)에 대한 충전 전류가 흐른다. 이에 따라 스피커(32)의 입력 단자 부분의 전압(V4)은 상승하지만, 전위 변화는 도 4에 도시된 바와 같이 완만하며, 스피커(32)의 발생음은 가청 대역 밖이 되어 불쾌한 잡음으로서 청취되지 않는다.
여기서, 앰프(31)의 비반전 입력(V2)은, 정전류원(44)의 전류량을 Ic로 하면,
V2=Ic×t/C2
이며, t3까지 시간과 함께 직선적으로 상승한다.
저항 소자(46)의 저항값(R4)과 저항 소자(47)의 저항값(R5)이 같다고 하면, 비교기(37)의 마이너스 입력인 기준 전압은 SG의 1/2이 된다. 따라서, 비교기(37) 의 플러스 입력의 전압(V2)이 SG의 1/2이 되는 타이밍 t2에서, 비교기(37)의 출력(M)이 LOW 레벨에서 HIGH 레벨로 반전된다. 이 출력(M)의 변화에 응답하여, 제어 회로(42)가 내장 카운터의 카운트값에 따른 값을 내장 레지스터에 기억시킨다. 이에 따라 출력(M)이 변화된 시점에서의 카운트값에 따른 값이 레지스터에 기억되게 된다. 여기서, 카운터는 타이밍 t1에서부터 계수 동작을 시작하고, 발진 회로(43)의 클록 신호(CK)의 펄스수를 계수하고 있다. 제어 회로(42)의 구성에 대해서는 나중에 설명한다.
정전류원(44)이 이상적이고 전압(V2)이 SG가 될 때까지 일정 전류에 의해 동작하면, 카운트값이 출력(M) 변화시의 카운트값의 2배가 되는 타이밍 t3에서 용량 소자(34)의 충전이 종료되어, V2=SG가 된다. 그러나, 전류 미러 회로 등의 트랜지스터를 정전류원으로서 이용한 경우에는, 드레인·소스간의 전압이 작아지면 드레인 전류가 적어지기 때문에, 타이밍 t3에서는 V2가 SG에 도달하지 않게 된다. 그래서, 여유를 살펴, 카운트값이 출력(M) 변화시의 카운트값의, 예컨대 3배가 되는 타이밍 t4에서 충전이 종료되고 있다고 판단하고, 타이밍 t4에서 제어 회로(42)에 의해 스위치 제어 신호(S1)를 HIGH로 한다. 이에 따라 스위치(38)가 오디오 신호원(41)측에 접속되어, 앰프(31)의 반전 입력에 오디오 신호가 공급되어, 스피커(32)로부터 오디오 신호에 따른 음이 출력된다. 또한, 동일한 타이밍 t4에서, 제어 회로(22)에 의해 비교기(37)와 발진 회로(43)를 동작 정지시킨다. 이에 따라 소비전류의 저감을 도모할 수 있다.
이와 같이 하여 앰프(제어 대상 회로)의 입력 단자에 접속된 용량 소자를 정 전류원에 의해 충전시키고, 충전의 시작 타이밍으로부터 용량 소자의 단자 전압이 소정의 전압에 도달하는 타이밍까지의 제1 시간 간격을 측정하여, 그 시작 타이밍으로부터 제1 시간 간격에 따른 제2 시간 간격 후에 앰프(제어 대상 회로)의 입력 상태를 변화시킨다. 즉, 시작 타이밍 t1에서 t2까지의 제1 시간 간격을 측정하여, 시작 타이밍 t1로부터 제1 시간 간격에 따른 제2 시간 간격(t4-t1=3×(t2-t1)) 후에, 앰프(31)의 반전 입력을 스위치(38)에 의해 전환한다.
회로의 정지시에는, 타이밍 t5의 시점에서 제어 회로(42)에 의해 스위치 제어 신호(S1)를 LOW로 하여 스위치(38)를 오디오 신호원(41) 측으로부터 정전압원(40)의 시그널 그라운드(SG)측으로 전환한다. 또한, 제어 회로(42)는 또한, 타이밍 t5에 있어서, 비교기(37)의 기동 신호(PDC)를 유효하게 한다. 도 4의 예에 있어서 기동 신호(PDC)는 HIGH에서 유효해져, 기동 신호(PDC)가 HIGH인 기간 동안 비교기(37)가 동작한다. 제어 회로(42)는 또한, 타이밍 t5에 있어서, 발진 회로(43)의 기동 신호(STC)(도 3)를 유효하게 한다. 기동 신호(STC)가 유효한 기간 동안, 도 4에 도시된 바와 같이 클록 신호(CK)가 생성된다(액티브 상태가 됨).
다음에 타이밍 t6의 시점에서 제어 회로(42)에 의해 스위치 제어 신호(S2)를 LOW로 하여, 스위치(39)를 시그널 그라운드(SG)측[정전류원(44)측]으로부터 그라운드측[정전류원(45)측]으로 전환한다. 여기서, 앰프(31)의 비반전 입력(V2)은, 정전류원(45)의 전류량을 Ic로 하면,
V2=SG-Ic×t/C2
이며, t8까지 시간과 함께 직선적으로 하강한다. 타이밍 t8의 시점에서 전위 V2는 그라운드 전위에 도달한다.
스피커(32)의 입력 단자에는, 기동시와는 반대로 용량 소자(33)에 대한 방전 전류가 흐른다. 이에 따라 스피커(32)의 입력 단자 부분의 전압 V4는 하강하지만, 전위 변화는 도 4에 도시된 바와 같이 완만하여, 스피커(32)의 발생음은 가청 대역 밖이 되어 불쾌한 잡음으로서 청취되지 않는다.
이 예에서는 저항 소자(46)의 저항값(R4)과 저항 소자(47)의 저항값(R5)이 같기 때문에, 비교기(37)의 마이너스 입력인 기준 전압은 SG의 1/2이 된다. 따라서, 비교기(37)의 플러스 입력의 전압(V2)이 SG의 1/2이 되는 타이밍 t7에서, 비교기(37)의 출력(M)이 HIGH 레벨에서 LOW 레벨로 반전된다. 이 출력(M)의 변화에 응답하여 제어 회로(42)가 내장 카운터의 카운트값에 따른 값을 내장 레지스터에 기억시킨다. 이에 따라 출력(M)이 변화된 시점에서의 카운트값에 따른 값이 레지스터에 기억되게 된다. 여기서, 카운터는 타이밍 t6으로부터 계수 동작을 시작하여, 발진 회로(43)의 클록 신호(CK)의 펄스수를 계수하고 있다.
정전류원(45)이 이상적이고 전압(V2)이 그라운드 전위가 될 때까지 일정 전류에 의해 동작하면, 카운트값이 출력(M) 변화시의 카운트값의 2배가 되는 타이밍 t8에서, 용량 소자(34)의 방전이 종료되어 V2=0이 된다. 그러나, 전류 미러 회로 등의 트랜지스터를 정전류원으로서 이용한 경우에는, 드레인·소스간의 전압이 작아지면 드레인 전류가 적어지기 때문에, 타이밍 t8에서는 V2가 그라운드 전위에 도달하지 않게 된다. 그래서, 여유를 살펴, 카운트값이 출력(M) 변화시의 카운트값의, 예컨대 3배가 되는 타이밍 t9에서 방전이 종료되고 있다고 판단하고, 타이밍 t9에서 제어 회로(42)에 의해 구동 신호(PDA)를 무효로 하여, 앰프(31)의 동작을 정지시킨다. 또한, 동일한 타이밍 t9에서, 제어 회로(42)에 의해 비교기(37)와 발진 회로(43)를 동작 정지시킨다.
이와 같이 하여 앰프(제어 대상 회로)의 입력 단자에 접속된 용량 소자를 정전류원에 의해 방전시키고, 방전의 시작 타이밍으로부터 용량 소자의 단자 전압이 소정의 전압에 도달하는 타이밍까지의 제1 시간 간격을 측정하여, 그 시작 타이밍으로부터 제1 시간 간격에 따른 제2 시간 간격 후에 앰프(제어 대상 회로)의 동작 상태를 변화시킨다. 즉, 시작 타이밍 t6에서 t7까지의 제1 시간 간격을 측정하여, 시작 타이밍 t6으로부터 제1 시간 간격에 따른 제2 시간 간격(t9-t6= 3×(t7-t6)) 후에, 앰프(31)의 동작을 구동 신호(PDA)의 무효화에 의해 정지시킨다.
종래의 예에서는 충전 또는 방전시의 용량 소자의 전압은 지수 곡선이 되기 때문에, 도 2에 도시하는 바와 같이,
t2-t1＜t3-t2, t7-t6＜t8-t7.
로 된다. 그것에 대하여, 본 발명에서는 충전 또는 방전시의 용량 소자의 전압은 직선이 되기 때문에, 도 4에 도시한 바와 같이,
t2-t1=t3-t2, t7-t6=t8-t7
로 된다. 일례로서, t2-t1=t3-t2=t4-t3, t7-t6=t8-t7=t9-t8이 되도록 설정하고, 앰프 기동 시간과 앰프 정지 시간을 도 2의 종래예의 경우와 동일한 100 ms로 했을 경우의 동작 시간을 이하에 나타낸다.
앰프 기동 시간(t3-t2)=100 ms
앰프 정지 시간(t7-t6)=100 ms
기동 제어 시간(t4-t1)=300 ms
정지 제어 시간(t9-t6)=300 ms
상기한 수치로부터 밝혀진 바와 같이, 종래예에 비하여 실제로 필요한 앰프 기동 시간·정지 시간과 전체의 기동·정지 제어 시간과의 비율이 작아지고 있다. 그 결과, 장치의 기동·정지를 신속하게 할 수 있는 동시에, 소비전력을 삭감할 수 있다는 효과가 있다.
도 5는 본 발명에 따른 충전 제어의 처리의 흐름을 도시한 흐름도이다. 충전 제어의 시작에서부터 타이밍 t0(도 4 참조)까지의 동작은 스테이트 S0[스테이트 머신인 제어 회로(42)의 스테이트]로서 나타내고 있다. 이 스테이트 S0에 있어서, 기동 시작 지시 신호(CH)가 온인지의 여부를 판정한다. 판정 결과가 N(No)인 경우에는, 스테이트 S0에 머무른다. 판정 결과가 Y(Yes)가 되면, 다음 스테이트 S1로 이동한다.
타이밍 t0에서부터 타이밍 t1(도 4 참조)까지의 동작은 통합하여 스테이트 S1로서 표시되어 있다. 이 스테이트 S1에 있어서, 발진 회로(OSC)(43)를 구동 시작하고, 앰프(31)의 기동 신호(PDA)를 유효하게 하고, 비교기(37)의 기동 신호(PDC)를 유효하게 한다.
타이밍 t1에서부터 타이밍 t2(도 4 참조)까지의 동작은 통합하여 스테이트 S2로서 표시되어 있다. 이 스테이트 S2에 있어서, 스위치 제어 신호(S2)를 HIGH로 하여 충전 시작하고, 제어 회로(42)의 카운터의 계수 동작을 시작하며, 비교기(37) 의 출력(M)이 1(HIGH)인지 여부를 판정한다. 판정 결과가 N(No)인 경우에는, 판정 동작을 반복한다. 판정 결과가 Y(Yes)가 되면, 다음 스테이트 S3으로 이동한다.
타이밍 t2에서부터 타이밍 t4(도 4 참조)까지의 동작은 통합하여 스테이트 S3으로서 표시되어 있다. 이 스테이트 S3에 있어서, 카운터의 카운트값(CNT)의 3배의 값을 레지스터에 저장한다. 또한, 카운트값(CNT)이 레지스터 저장값(R)보다 커졌는지의 여부를 판정한다. 판정 결과가 N(No)인 경우에는, 판정 동작을 반복한다. 판정 결과가 Y(Yes)가 되면, 다음 스테이트 S4로 이동한다.
타이밍 t4에서부터 종료(스테이트 S5)까지의 동작은 통합하여 스테이트 S4로서 표시되어 있다. 이 스테이트 S4에 있어서, 비교기(37)의 기동 신호(PDC)를 무효로 하고, 스위치 제어 신호(S1)를 HIGH로 하여 앰프를 기동 처리 후의 원래의 동작 상태로 하여, 발진 회로(OSC)(43)를 구동 정지한다. 이상으로, 충전 제어를 종료한다.
도 6은 본 발명에 따른 방전 제어의 처리의 흐름을 도시한 흐름도이다. 방전 제어의 시작에서부터 타이밍 t5(도 4 참조)까지의 동작은 스테이트 S5로서 표시되어 있다. 이 스테이트(S5)에 있어서, 동작 정지 지시 신호(DIS)가 온인지의 여부를 판정한다. 판정 결과가 N(No)인 경우에는, 스테이트 S5에 머무른다. 판정 결과가 Y(Yes)가 되면, 다음 스테이트 S6으로 이동한다.
타이밍 t5에서부터 타이밍 t6(도 4 참조)까지의 동작은 통합하여 스테이트 S6으로서 표시되어 있다. 이 스테이트 S6에 있어서, 발진 회로(OSC)(43)를 구동 시작하고, 스위치 제어 신호(S1)를 LOW로 하여 앰프를 원래의 동작 대상의 신호원으 로부터 분리하고, 비교기(37)의 기동 신호(PDC)를 유효하게 하며, 스위치 제어 신호(S2)를 LOW로 하여 방전 시작한다.
타이밍 t6에서부터 타이밍 t7(도 4 참조)까지의 동작은 통합하여 스테이트 S7로서 표시되어 있다. 이 스테이트 S7에 있어서, 제어 회로(42)의 카운터의 계수 동작을 시작하여, 비교기(37)의 출력(M)이 0(LOW)이 되었는지의 여부를 판정한다. 판정 결과가 N(No)인 경우에는, 판정 동작을 반복한다. 판정 결과가 Y(Yes)가 되면, 다음 스테이트 S8로 이동한다.
타이밍 t7에서부터 타이밍 t9(도 4 참조)까지의 동작은 통합하여 스테이트 S8로서 표시되어 있다. 이 스테이트 S8에 있어서, 카운터의 카운트값(CNT)의 3배의 값을 레지스터에 저장한다. 또한, 카운트값(CNT)이 레지스터 저장값(R)보다 커졌는지의 여부를 판정한다. 판정 결과가 N(No)인 경우에는, 판정 동작을 반복한다. 판정 결과가 Y(Yes)가 되면, 다음 스테이트 S9로 이동한다.
타이밍 t9에서부터 종료(스테이트 S0)까지의 동작은 통합하여 스테이트 S9로서 표시되어 있다. 이 스테이트 S9에 있어서, 앰프(31)의 기동 신호(PDA)를 무효로 하고, 비교기(37)의 기동 신호(PDC)를 무효로 하고, 발진 회로(OSC)(43)를 구동 정지한다. 이상으로, 방전 제어를 종료한다.
도 7은 제어 회로(42)의 구성의 일례를 도시한 도면이다. 도 7의 제어 회로(42)는, 스테이트 머신(50), CPU(51), 카운터(52), 승산기(53), 레지스터(54) 및 비교기(55)를 포함한다. 스테이트 머신(50)은 CPU(51)로부터 기동 시작 지시 신호(CH) 및 동작 정지 지시 신호(DIS)를 수취한다. 스테이트 머신(50)은 스위치 제 어 신호(S1 및 S2), 앰프 기동 신호(PDA), 비교기 기동 신호(PDC), 발진 회로 기동 신호(STC) 등의 여러 가지 제어 신호를 생성한다.
스테이트 머신(50)은 도 4에 도시된 t1 또는 t6의 타이밍에서 리셋 신호(RST)에 의해 카운터(52)를 리셋하여 계수 동작을 시작하게 한다. 카운터(52)는 클록 신호(CK)의 펄스를 계수한다. 카운터(52)의 카운트값(Q)은 승산기(53)에 데이터(D)로서 입력된다. 승산기(53)는 입력의 카운트값을 3배하여 얻어진 값을 출력(O)으로서 레지스터(54)에 공급한다. 스테이트 머신(50)은 입력(M)으로서 수취하는 비교기(37)의 출력(M)의 변화에 응답하여, 도 4에 도시된 t2 또는 t7의 타이밍에서 스토어 신호(STB)에 의해 레지스터(54)에 승산기(53)의 출력을 저장시킨다.
비교기(55)는 카운터(52)의 출력 카운트값(Q)을 입력(A)으로서 수취하고, 레지스터(54)의 저장값(R)을 입력(B)으로서 수취한다. 비교기(55)는 카운트값(Q)과 레지스터 저장값(R)을 비교하여, 카운트값(Q)이 레지스터 저장값(R)보다도 커지면, 출력(O)을 어서트한다. 비교기(55)의 출력은 스테이트 머신(50)에 JV 입력으로서 입력된다. 스테이트 머신(50)은 JV 입력의 어서트에 응답하여, 앰프(31)의 입력 상태 또는 동작 상태를 변화시킨다.
상기와 같은 구성에 의해 제어 회로(42)는 도 5 및 도 6에 도시된 바와 같이 충방전 동작을 제어한다. 이에 따라, 도 3에 도시된 팝음 억제 회로(30)는 도 4에 도시된 바와 같은 동작을 행할 수 있다.
도 8은 발진 회로(43)의 구성의 일례를 도시한 도면이다. 도 8에 도시된 발진 회로(43)는 슈미트 인버터(61), 저항 소자(62) 및 용량 소자(63)를 포함한다. 저항 소자(62)에 의해 슈미트 인버터(61)의 출력을 입력에 피드백하고, 용량 소자(63)에 의해 전압 변화를 지연시킴으로써 발진 회로를 구성할 수 있다. 이러한 구성에서는, 슈미트 인버터(61)로의 전원 전압 공급을 온·오프함으로써, 발진 회로(43)의 구동·정지를 제어할 수 있다.
도 9는 발진 회로(43)의 구성의 다른 일례를 도시한 도면이다. 도 9에 도시된 발진 회로(43)는 복수개(홀수개)의 인버터(71), 저항 소자(72), 저항 소자(73) 및 용량 소자(74)를 포함한다. 복수개(홀수개)의 인버터(71)로 이루어진 반전 지연 소자열의 출력을 저항 소자(72 및 73)에 의해 입력측으로 피드백하고, 용량 소자(74)에 의해 전압 변화를 지연시킴으로써 발진 회로를 구성할 수 있다. 이러한 구성에서는, 인버터(71)로의 전원 전압 공급을 온·오프함으로써, 발진 회로(43)의 구동·정지를 제어할 수 있다.
도 10은 발진 회로(43)의 구성의 또 다른 일례를 도시한 도면이다. 도 10에 도시된 발진 회로(43)는 제어 단자가 구비된 슈미트 인버터를 이용한 회로로서, PMOS 트랜지스터(81 내지 83), NMOS 트랜지스터(84 내지 87), 용량 소자(88), 저항 소자(89)를 포함한다.
PMOS 트랜지스터(81 내지 83) 및 NMOS 트랜지스터(84 내지 86)가 슈미트 인버터를 구성한다. 도 8의 구성과 마찬가지로, 저항 소자(89)에 의해 슈미트 인버터의 출력(OUT)을 입력에 피드백하고, 용량 소자(88)에 의해 전압 변화를 지연시킴으로써 발진 회로를 구성할 수 있다. 이러한 구성에서는, 제어 신호(CTL)를 HIGH로 함으로써 NMOS 트랜지스터(87)를 도통시켜, 전원 전압(VD)를 슈미트 인버터에 공급 하여 발진 동작을 행하게 한다. 반대로 제어 신호(CTL)를 LOW로 하면, NMOS 트랜지스터(87)가 비도통이 되어, 전원 전압(VD)이 슈미트 인버터에 공급되지 않아 발진하지 않는다.
도 11은 정전류원(44) 및 정전류원(45)의 회로 구성의 일례를 도시한 도면이다. 도 11에 도시된 정전류원은 PMOS 트랜지스터(91 내지 93), NMOS 트랜지스터(94 및 95) 및 저항 소자(96)를 포함한다. 정전압원(40)은 시그널 그라운드 전압(SG)을 공급하는 것으로서, 도 3에 도시되는 회로 요소이다.
정전압원(40)이 생성하는 전압(SG)과 그라운드 사이에 PMOS 트랜지스터(91)와 저항 소자(96)를 직렬로 접속하고, PMOS 트랜지스터(91)와 저항 소자(96) 사이의 접속점을 PMOS 트랜지스터(91)의 게이트 전압으로 한다. 저항 소자(96)의 저항값을 적절하게 설정함으로써, 원하는 전류량을 PMOS 트랜지스터(91)에 흐르게 할 수 있다.
PMOS 트랜지스터(91)의 게이트는 PMOS 트랜지스터(92 및 93)의 게이트와 접속되어 있다. 이에 따라 전류 미러 회로를 구성하고, PMOS 트랜지스터(91), PMOS 트랜지스터(92) 및 PMOS 트랜지스터(93)를 흐르는 드레인 전류는 전부 같아진다. PMOS 트랜지스터(93)를 흐르는 드레인 전류가 정전류원(44)(도 3 참조)의 전류가 된다.
정전압원(40)이 생성하는 전압(SG)과 그라운드 사이에 PMOS 트랜지스터(92)와 NMOS 트랜지스터(94)를 직렬로 접속하고, PMOS 트랜지스터(91)와 NMOS 트랜지스터(94) 사이의 접속점을 NMOS 트랜지스터(94)의 게이트 전압으로 한다. 이에 따라, NMOS 트랜지스터(94)에는 PMOS 트랜지스터(91)에 흐르는 드레인 전류와 같은 양의 드레인 전류가 흐른다.
NMOS 트랜지스터(94)의 게이트는 NMOS 트랜지스터(95)의 게이트에 접속되어 있다. 이에 따라 전류 미러 회로를 구성하여, NMOS 트랜지스터(94)를 흐르는 드레인 전류와 NMOS 트랜지스터(95)를 흐르는 드레인 전류는 같아진다. NMOS 트랜지스터(95)를 흐르는 드레인 전류가 정전류원(45)(도 3 참조)의 전류가 된다.
도 12는 정전류원(44) 및 정전류원(45)의 회로 구성의 다른 일례를 도시한 도면이다. 도 12에 도시된 정전류원은 PMOS 트랜지스터(101 내지 104), NMOS 트랜지스터(105 내지 107), 앰프(108) 및 저항 소자(109)를 포함한다. 정전압원(40)은 시그널 그라운드 전압(SG)을 공급하는 것으로서, 도 3에 도시되는 회로 요소이다.
정전압원(40)이 생성하는 전압(SG)을 앰프(108)의 비반전 입력으로 하고, 앰프의 출력과 그라운드 사이에 PMOS 트랜지스터(101)와 저항 소자(109)를 직렬로 접속한다. PMOS 트랜지스터(101)와 저항 소자(109) 사이의 접속점을 PMOS 트랜지스터(101)의 게이트 전압으로 하고, 앰프(108)의 반전 입력으로 한다. 이에 따라, 앰프(108)의 반전 입력과 비반전 입력과의 차가 없어지도록 피드백 제어되며, 저항 소자(109)의 저항값을 적절하게 설정함으로써, 원하는 전류량을 PMOS 트랜지스터(101)에 흐르게 할 수 있다.
PMOS 트랜지스터(101)의 게이트는 PMOS 트랜지스터(102)의 게이트와 접속되어 있다. 이에 따라 전류 미러 회로를 구성하여, PM0S 트랜지스터(101)를 흐르는 드레인 전류와 PMOS 트랜지스터(102)를 흐르는 드레인 전류는 같아진다.
앰프(108)의 출력과 그라운드 사이에 PMOS 트랜지스터(102)와 NMOS 트랜지스터(105)를 직렬로 접속하고, PMOS 트랜지스터(102)와 NMOS 트랜지스터(105) 사이의 접속점을 NMOS 트랜지스터(105)의 게이트 전압으로 한다. 이에 따라, NMOS 트랜지스터(105)에는 PMOS 트랜지스터(101)에 흐르는 드레인 전류와 같은 양의 드레인 전류가 흐른다.
NMOS 트랜지스터(105)의 게이트는 NMOS 트랜지스터(106 및 107)의 게이트에 접속되어 있다. 이에 따라 전류 미러 회로를 구성하여, NMOS 트랜지스터(105, 106, 및 107)를 흐르는 드레인 전류는 전부 같아진다. NMOS 트랜지스터(107)를 흐르는 드레인 전류가 정전류원(45)(도 3 참조)의 전류가 된다.
정전압원(40)이 생성하는 전압(SG)과 그라운드 사이에 PMOS 트랜지스터(103)와 NMOS 트랜지스터(106)를 직렬로 접속하고, PMOS 트랜지스터(103)와 NMOS 트랜지스터(106) 사이의 접속점을 PMOS 트랜지스터(103)의 게이트 전압으로 한다. 이에 따라, PMOS 트랜지스터(103)에는 PMOS 트랜지스터(101)에 흐르는 드레인 전류와 같은 양의 드레인 전류가 흐른다.
PMOS 트랜지스터(103)의 게이트는 PMOS 트랜지스터(104)의 게이트와 접속되어 있다. 이에 따라 전류 미러 회로를 구성하여, PMOS 트랜지스터(103)를 흐르는 드레인 전류와 PMOS 트랜지스터(104)를 흐르는 드레인 전류는 같아진다. PMOS 트랜지스터(104)를 흐르는 드레인 전류가 정전류원(44)(도 3 참조)의 전류가 된다.
도 11에 도시된 구성에서는, 저항 소자(96)에 인가되는 전압은 시그널 그라운드 전위(SG)로부터 PMOS 트랜지스터(91)의 임계값 전압인 소스·게이트간 전압을 뺀 값이며, 제조 프로세스의 변동이나 온도 변동의 영향을 받는다. 그것에 대하여 도 12에 도시된 구성에서는, 앰프(108)의 피드백 제어에 의해 시그널 그라운드 전위(SG)가 저항(109)에 인가되게 된다. 따라서, 제조 프로세스의 변동이나 온도 변동의 영향을 받지 않는다.
이상, 본 발명을 실시예에 기초하여 설명하였지만, 본 발명은 상기 실시예에 한정되지 않고, 특허청구범위에 기재한 범위 내에서 다양한 변형이 가능하다.
상기 실시예에서는 본 발명에 따른 전압 제어 회로를 팝음 억제 회로에 적용한 예를 나타내었지만, 본 발명은 이 예에 한정되지 않는다. 예컨대, 램프로의 급격한 전류 유입을 막아 입력 전류를 서서히 정격 전류로 함으로써, 램프 수명을 연장시키는 등의 목적을 위해서도 본 발명을 적용할 수 있다.
도 1은 콘덴서의 충방전을 이용한 종래의 팝음 억제 회로의 구성의 일례를 도시한 도면.
도 2는 도 1의 팝음 억제 회로의 동작을 도시한 신호 파형도.
도 3은 본 발명에 따른 전압 제어 회로를 적용한 팝음 억제 회로의 구성의 일례를 도시한 도면.
도 4는 도 3의 팝음 억제 회로의 동작을 도시한 신호 파형도.
도 5는 본 발명에 따른 충전 제어의 처리의 흐름을 도시한 흐름도.
도 6은 본 발명에 따른 방전 제어의 처리의 흐름을 도시한 흐름도.
도 7은 제어 회로의 구성의 일례를 도시한 도면.
도 8은 발진 회로의 구성의 일례를 도시한 도면.
도 9는 발진 회로의 구성의 다른 일례를 도시한 도면.
도 10은 발진 회로의 구성의 또 다른 일례를 도시한 도면.
도 11은 정전류원의 회로 구성의 일례를 도시한 도면.
도 12는 정전류원의 회로 구성의 다른 일례를 도시한 도면.
〈부호의 설명〉
30 : 팝음 억제 회로 31 : 앰프
32 : 스피커 33 : 용량 소자
34 : 용량 소자 35 : 저항 소자
36 : 저항 소자 37 : 비교기
38 : 스위치 39 : 스위치
40 : 정전압원 41 : 오디오 신호원
42 : 제어 회로 43 : 발진 회로
44 : 정전류원 45 : 정전류원
46 : 저항 소자 47 : 저항 소자

Claims (9)

  1. 제어 대상 회로의 입력 단자에 제1 단이 접속되고 소정의 고정 전위에 제2 단이 접속되는 용량 소자와,
    상기 용량 소자의 상기 제1 단에 접속되는 정전류원과,
    상기 정전류원을 통해 상기 용량 소자를 충전 또는 방전시키고, 상기 충전 또는 방전의 시작 타이밍으로부터 상기 용량 소자의 상기 제1 단의 전압이 소정의 전압에 도달하는 타이밍까지의 제1 시간 간격을 측정하여, 상기 시작 타이밍으로부터 상기 제1 시간 간격에 따른 제2 시간 간격 후에 상기 제어 대상 회로의 입력 상태 또는 동작 상태를 변화시키도록 구성된 제어 회로
    를 포함하는 것을 특징으로 하는 전압 제어 회로.
  2. 제1항에 있어서, 상기 제어 대상 회로는 앰프이며, 상기 앰프의 상기 입력 단자와는 별도의 입력 단자에 접속되는 스위치를 더 포함하고, 상기 제어 회로는, 상기 정전류원을 통해 상기 용량 소자를 충전시키며, 상기 시작 타이밍으로부터 상기 제2 시간 간격 후에 상기 스위치를 조작하여 상기 앰프의 상기 별도의 입력 단자의 접속 목적지를 전환하도록 구성된 것을 특징으로 하는 전압 제어 회로.
  3. 제1항에 있어서, 상기 제어 대상 회로는 앰프이며, 상기 제어 회로는, 상기 정전류원을 통해 상기 용량 소자를 방전시키고, 상기 시작 타이밍으로부터 상기 제 2 시간 간격 후에 상기 앰프의 구동을 정지시키도록 구성된 것을 특징으로 하는 전압 제어 회로.
  4. 제1항에 있어서, 상기 소정의 전압과 상기 제1 단의 전압을 비교하여 비교 결과를 출력하는 비교기를 더 포함하며, 상기 제어 회로는 상기 비교기의 출력의 변화의 타이밍을 클록 신호에 기초하여 계측함으로써, 상기 제1 시간 간격을 측정하는 것을 특징으로 하는 전압 제어 회로.
  5. 제4항에 있어서, 상기 제어 회로는,
    상기 시작 타이밍으로부터 동작을 시작하여 상기 클록 신호의 펄스수를 계수하는 카운터와,
    상기 비교기의 출력의 변화에 응답하여 상기 카운터의 카운트값에 따른 값을 저장하는 레지스터와,
    상기 레지스터의 저장값과 상기 카운터의 계수값에 따라 상기 시작 타이밍으로부터 상기 제2 시간 간격 후의 타이밍을 검출하는 회로
    를 포함하는 것을 특징으로 하는 전압 제어 회로.
  6. 제4항에 있어서, 상기 클록 신호를 생성하는 클록 신호 발진 회로를 더 포함하며, 상기 제어 회로는 상기 시작 타이밍으로부터 상기 제2 시간 간격 후에 상기 클록 신호 발진 회로의 동작을 정지시키도록 구성되는 것을 특징으로 하는 전압 제 어 회로.
  7. 제1항에 있어서, 상기 정전류원은 전류 미러 회로를 포함하는 것을 특징으로 하는 전압 제어 회로.
  8. 제7항에 있어서, 상기 전류 미러 회로는 상기 용량 소자의 방전용 트랜지스터와 상기 용량 소자의 충전용 트랜지스터를 포함하는 것을 특징으로 하는 전압 제어 회로.
  9. 제7항에 있어서, 상기 정전류원은,
    소정의 전원 전압에 제1 입력단이 결합된 앰프와,
    채널의 제1 단이 상기 앰프의 출력에 결합되고, 상기 채널의 제2 단이 상기 앰프의 제2 입력단에 결합되며, 제어단이 상기 채널의 상기 제2 단에 결합되는 제1 트랜지스터와,
    상기 트랜지스터의 상기 채널의 상기 제2 단과 그라운드 전압 사이에 접속되는 저항 소자와,
    상기 제1 트랜지스터와 게이트 전압 및 소스 전압을 공유하는 제2 트랜지스터와,
    상기 제2 트랜지스터에 흐르는 전류와 같은 양의 전류가 흐르는 복수의 트랜지스터
    를 포함하는 것을 특징으로 하는 전압 제어 회로.
KR1020080018810A 2007-03-01 2008-02-29 전압 제어 회로 KR100983854B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007051965A JP4859709B2 (ja) 2007-03-01 2007-03-01 電圧制御回路
JPJP-P-2007-00051965 2007-03-01

Publications (2)

Publication Number Publication Date
KR20080080447A true KR20080080447A (ko) 2008-09-04
KR100983854B1 KR100983854B1 (ko) 2010-09-28

Family

ID=39732644

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080018810A KR100983854B1 (ko) 2007-03-01 2008-02-29 전압 제어 회로

Country Status (4)

Country Link
US (1) US7764119B2 (ko)
JP (1) JP4859709B2 (ko)
KR (1) KR100983854B1 (ko)
CN (1) CN101257252B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5504032B2 (ja) * 2009-06-05 2014-05-28 ローム株式会社 オーディオ信号増幅回路
US9331569B1 (en) * 2015-01-14 2016-05-03 Mediatek Inc. Current generating circuit, current generating method, charge pumping circuit and charge pumping method
US20180070634A1 (en) * 2016-09-09 2018-03-15 Rai Strategic Holdings, Inc. Analog control component for an aerosol delivery device
CN107911776B (zh) * 2017-11-30 2020-09-22 珠海亿智电子科技有限公司 一种消除音频功放上电pop声的方法
CN109217883B (zh) * 2018-08-30 2021-04-13 维沃移动通信有限公司 一种电压控制方法、移动终端

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5387156A (en) 1977-01-12 1978-08-01 Hitachi Ltd Analog/digital converter
JPS5531324A (en) * 1978-08-29 1980-03-05 Fujitsu Ltd Transient noise preventing circuit
JPS5937604B2 (ja) 1978-12-05 1984-09-11 三洋電機株式会社 ショック音防止回路
JPH0640623B2 (ja) * 1986-06-09 1994-05-25 日本電気株式会社 オ−トゼロ装置
NL8701448A (nl) 1987-06-22 1989-01-16 Philips Nv Werkwijze en inrichting voor het met een stralingsbundel aftasten van een roterende registratiedrager.
JPH0817296B2 (ja) * 1988-01-11 1996-02-21 ローム株式会社 音声増幅回路
JPH0771005B2 (ja) * 1988-12-15 1995-07-31 日本電気株式会社 Ｄ／ａ変換器
JPH05243856A (ja) * 1992-02-27 1993-09-21 Nec Ic Microcomput Syst Ltd ショック音防止回路
JP2800721B2 (ja) * 1995-06-03 1998-09-21 日本電気株式会社 ジャイレータ回路を用いたｌｃ共振回路
KR100238435B1 (ko) 1997-11-26 2000-01-15 이계철 에이티엠 연동 서브시스템에 수용된 음성 가입자의 서비스 제어방법
JP2003318658A (ja) * 2002-04-23 2003-11-07 Sanyo Electric Co Ltd ショック音防止回路
JP4076373B2 (ja) 2002-06-04 2008-04-16 ローム株式会社 音声出力装置を有する電子装置
JP4160381B2 (ja) * 2002-12-27 2008-10-01 ローム株式会社 音声出力装置を有する電子装置
JP2005110448A (ja) 2003-10-01 2005-04-21 Matsushita Electric Ind Co Ltd 電圧保護検出回路
US6940345B2 (en) * 2003-12-31 2005-09-06 Intel Corporation Supplying a ramp voltage to an amplifier
JP2006025246A (ja) * 2004-07-08 2006-01-26 Sony Corp アナログ基準電圧発生回路
JP2006128909A (ja) 2004-10-27 2006-05-18 Sony Corp 電圧発生回路およびこれを用いたオーディオ信号処理装置
JP4654047B2 (ja) 2005-02-02 2011-03-16 新日本無線株式会社 Ｄ級増幅器

Also Published As

Publication number Publication date
JP2008219294A (ja) 2008-09-18
CN101257252A (zh) 2008-09-03
CN101257252B (zh) 2010-09-08
US7764119B2 (en) 2010-07-27
JP4859709B2 (ja) 2012-01-25
KR100983854B1 (ko) 2010-09-28
US20080211477A1 (en) 2008-09-04

Similar Documents

Publication Publication Date Title
US20070211502A1 (en) Voltage step-up circuit and electric appliance therewith
US9007120B2 (en) Charge pump device
KR101038624B1 (ko) 발진 회로 및 메모리 시스템
KR100983854B1 (ko) 전압 제어 회로
JPH10208489A (ja) 高電圧発生装置
US20110080198A1 (en) Charge pump circuit, and method of controlling charge pump circuit
JP2010193260A (ja) Ｐｌｌ回路及び発振装置
KR101316667B1 (ko) 전압 생성 회로
WO2010084838A1 (ja) 発振回路
JP2005285163A (ja) 電源回路及び該電源回路を備えた半導体記憶装置
JP2005538609A (ja) 配置面積を縮減し過渡電力を削減した発振回路
JP2013009032A (ja) 発振回路
JP5140944B2 (ja) 発振回路およびその制御方法
US7786707B2 (en) Oscillator circuit
US7535269B2 (en) Multiplier circuit
JP2006203960A (ja) 半導体装置
JP6829824B2 (ja) コンパレータを用いた発振器回路
JP6788850B2 (ja) コンパレータと、そのコンパレータを用いた発振器回路
JP3810316B2 (ja) 周波数逓倍回路
JP2010028496A (ja) 発振検出回路
JP5760784B2 (ja) 電圧生成回路、半導体装置及び電圧生成回路の制御方法
JP2010171790A (ja) バイアス電位発生回路
JP4865367B2 (ja) 半導体集積回路、表示装置、及び電子機器
JP2006054913A (ja) オシレータ回路、該オシレータ回路を備えた半導体装置、及び該オシレータ回路を備えた半導体記憶装置
JP2016076750A (ja) 電流制御装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee