JP2006025246A - アナログ基準電圧発生回路 - Google Patents

Abstract

【課題】 オーディオアンプまたはヘッドホンアンプにおいて、スタンバイ解除後、アナログ基準電圧が所定の電圧に向かって上昇する際に発生するポップ音（ボツ音）を抑制する。
【解決手段】 参照電圧（ＶＲＥＦ）発生回路５と、定電流源１３とコンデンサＣ７とスイッチＳＷ１制御用のコンパレータ１６からなるランプ波形発生回路１０と、抵抗Ｒ１，Ｒ２とコンデンサＣ７，Ｃ５からなる立ち上がり波形を滑らかにするためのフィルタ回路ＬＰＦ１，ＬＰＦ２と、ＭＯＳトランジスタＭＯＳＴＲとゲート電圧制御用の演算回路１７からなる飽和時間短縮回路１１でアナログ基準電圧発生回路１５を構成する。これにより、スタンバイ解除後、比較的短時間でアナログ基準電圧ＡＧＮＤの発生を行いながら、ポップ音（ボツ音）の発生も抑制する。
【選択図】 図３

Description

本発明はオーディオアンプまたはヘッドホンアンプのポップ音（ボツ音）防止可能なアナログ基準電圧発生回路に係わり、特に、オーディオアンプまたはヘッドホンアンプの、スタンバイ解除後、短期間でアナログ基準電圧を発生すると共に異音の発生も防止可能なアナログ基準電圧発生回路に関する。

近年、携帯電話の多機能化が進み、携帯電話でゲームを行ったりＴＶを見たり音楽を聞いたりすることが行われるようになってきている。周囲に他人がいる場合、利用者はヘッドホンを装着して音声を聴くことになる。この様な従来のヘッドホンアンプを使用した機器の起動、停止及び入力信号の切換え等の際に発生する過渡的な異音の出力を防止する消音回路を設けた装置が特許文献１に開示されている。図８は特許文献１に開示されている回路構成を示すものである。

図８に於いて、３０はオペアンプ、３１は出力端子、３２は消音信号生成回路、３３はＮＰＮトランジスタ、３４はコンデンサ、３５はダイオ−ド、３６はＰＮＰトランジスタ、３７、３８、３９は抵抗、４０は音声入力端子である。

以上のように構成された消音装置を図９に示す波形説明図を用いてその動作を説明すると、まず、装置の電源電圧Ｖｃｃが立ち上がるとＮＰＮトランジスタ３３がＯＮしてオペアンプ３０の反転入力端子にバイアス電圧Ｖｂが供給される。同時に、抵抗３７によって出力端子電圧Ｖｏもバイアス電圧Ｖｂまで上がる。このバイアス電圧Ｖｂはコンデンサ３４が充電される時間内で徐々に立ち上がる。このときダイオ−ド３５を通じてオペアンプ３０の電源電圧ＶＣＭもほぼバイアス電圧Ｖｂと同電位まで立ち上がる。コンデンサ３４がないとＶｂが急速に立ち上がってオペアンプ３０の出力端子電圧Ｖｏも急激に変化するため、この電圧変動が出力端子３１に異音となって出力される。

その後、消音信号生成回路３２から出力される消音信号ＶｍによってＰＮＰトランジスタ３６をＯＮさせることでオペアンプ３０の電源電圧ＶＣＭが装置の電源電圧ＶＣＣまで上がって通常の音声増幅器となる。能動状態のオペアンプ３０の出力インピ−ダンスは略０なので、抵抗３９の値は出力レベルには無関係になる。

また、機器の電源が立下がるときにも、まず消音信号ＶｍによってＰＮＰトランジスタ３６をＯＦＦさせることで立上がり時と同様の消音が可能になる。図９にこれら音声増幅器の消音装置の電源、入出力及び消音信号のタイミングを示してある。

さらに、ヘッドホンアンプ等に用いられているアナログ基準電圧発生回路１５の従来回路構成を図７Ａに示す。図７Ａで、６はバンドギャップレギレータ回路（以下ＢＧＲ回路と記す）でバンドギャップレギレータ電圧ＶＢＧＲを参照電圧（以下ＶＲＥＦと記す）発生回路５に出力する。ＶＲＥＦ発生回路５から参照電圧ＶＲＥＦが出力されて抵抗Ｒ１とコンデンサＣ７からなる１次のローパスフィルタ（ＬＰＦ１）を介してバッファ段のオペアンプ４の非反転端子に供給される。アナログ基準電圧発生回路１５に１次のＬＰ１を設けた場合、スタンバイ解除後、アナログ基準の参照電圧ＶＲＥＦを立ち上げる時に、端子Ｔ２４でのＲＥＦ１の波形は飽和レベル付近では図７Ｂの破線で示す様に波形が鈍っているが、接地（ＧＮＤ）レベルから立ち上がり始める部分７は折れ曲がって立ち上がるためｄＶｏｕｔ／ｄｔが不連続に変化して、ヘッドホンＨＰのコーンが急速に動くので大きなポップ音（ボツ音）が発生する。

さらに、図６Ａにアナログ基準電圧発生回路１５の他の従来例を示す。ＢＧＲ回路６で発生させたＶＢＧＲ電圧をＶＲＥＦ発生回路５に出力し、ＶＲＥＦ発生回路５の出力電圧ＶＲＥＦを抵抗Ｒ１とコンデンサＣ７からなる１次のＬＰＦ１と、抵抗Ｒ２とコンデンサＣ５からなる２次のＬＰＦ２を介してバッファ段のオペアンプ４に供給する。アナログ基準電圧発生回路１５にこの様に２次のＬＰＦ１、ＬＰＦ２を設けた場合、図６Ｂの１点鎖線で示す様にＲＥＦ１の電圧はＧＮＤレベルから立ち上がり始める部分７Ａも鈍った波形となるため、ポップ音（ボツ音）の発生も抑制さる。しかしながら、２次のＬＰＦ２を設けて、かつ、ポップ音（ボツ音）の発生を充分抑制した場合には、１次のＬＰＦ１部分の遅延時間も２次のＬＰＦ２部分の遅延時間も大きくなってしまうため、アナログ基準電圧が所定の参照電圧ＶＲＥＦのレベルに到達するまでに波形８の様に時間がかかってしまい、パワーＯＮ後、数１０ｍｓｅｃから１００ｍｓｅｃ程度でミュート解除し音声を発生するということが困難となる課題を有していた。
特開平１０−２２７３９号公報（図１、図２）

一般に携帯電話等の携帯機器のヘッドホンアンプ等においては、待機時の消費電力を極力抑えなければならないので、待機時に、アナログ基準電圧ＡＧＮＤのレベルを保持するための電流を流し続けることは難しい。このため、パワーＯＮ／ＯＦＦ毎に音声信号用の入出力端子に設けられたＤＣカットのコンデンサを充電したり放電したりすることになる。

ヘッドホンアンプを構成するオペアンプの非反転側の入力には後述するもアナログ基準電圧発生回路からのアナログ基準電圧ＡＧＮＤが入力されているので、スタンバイ解除後、アナログ基準電圧ＡＧＮＤの上昇に伴ってヘッドホンアンプの出力Ｖｏｕｔは上昇し、ヘッドホンには、Ｉｒ＝ Ｖｏｕｔ／Ｒｌｏｕｄの電流が流れて、ヘッドホンのコイルに流れた電流の微分値−Ｌ（ｄｉ／ｄｔ）∝（ｄＶｏｕｔ／ｄｔ）によりヘッドホンのコーンが変位して音が発生する。このため、オーディオアンプやヘッドホンアンプにおいて、パワーＯＮ／ＯＦＦ時には、耳障りなポップ音が発生することになる。

上述の特許文献１に記載の構成ではＮＰＮトランジスタ３３のエミッタと接地間の抵抗Ｒはソースフォロワを構成し、コンデンサ３４はＶｃｃの電圧を抵抗分割した電圧より低いバッファ出力であって、図９に示すＶＣＭ波形の立ち上がり、立下り部分ＣＰ１およびＣＰ２ではポップ音が発生してしまう課題を有し、図７の様なＬＰＦ１としての機能があまり得られない。

また、上記の図７Ａ，Ｂで説明した従来の少なくとも抵抗Ｒ１とコンデンサＣ７で構成された１次のＬＰＦ１では図７Ｂの立ち上がり点７でポップ音が発生し、図６Ａ，Ｂで説明した従来の少なくとも抵抗Ｒ１とコンデンサＣ７および抵抗Ｒ２とコンデンサＣ５で構成された１段目のＬＰＦ１と２段目のＬＰＦ２からなる２次のフィルタ回路では、１段目のＬＰＦ１のＲ１×Ｃ７の値で定まる時定数で立ち上がり波形電圧ＲＥＦ１を発生した時にはコンデンサＣ７の充電圧が参照電圧ＶＲＥＦに近づいた状態では充電速度が次第に小さくなってしまうので電圧が参照電圧ＲＥＦの値に安定するまでに多くの時間が掛かる課題を有していた。

本発明は、上述の課題を解決するために成されたもので、発明が解決しようとする課題はスタンバイ解除後、比較的短時間でアナログ基準電圧ＡＧＮＤの発生を行ないながら、アナログ基準電圧ＡＧＮＤが所定の電圧に向かって上昇する際に発生する耳障りなポップ音（ボツ音）の発生を抑制しつつ、比較的短時間にアナログ基準電圧ＡＧＮＤを立ち上げミュート解除することが可能なアナログ基準電圧発生回路１５を得ることを目的とするものである。

第１の本発明は、参照電圧を発生する参照電圧発生回路と、接地電圧レベルから参照電圧レベルまで一定の速度で上昇するランプ波形発生回路と、ランプ波形発生回路の出力を滑らかにするためのフィルタ回路とで構成されたことを特徴とするアナログ基準電圧発生回路としたものである。

第２の本発明は、参照電圧を発生する参照電圧発生回路と、この参照電圧発生回路の出力を滑らかにするための２次のフィルタ回路と、このフィルタ回路の入出力間の遅延時間を制御する飽和時間短縮回路とで構成されたことを特徴とするアナログ基準電圧発生回路としたものである。

第３の本発明は、参照電圧を発生する参照電圧発生回路と、接地電位レベルから参照電圧レベルまで一定の速度で上昇するランプ波形発生回路と、このランプ波形発生回路の出力を滑らかにするためフィルタ回路と、このフィルタ回路の入出力間の遅延時間を制御する飽和時間短縮回路で構成されたことを特徴とするアナログ基準電圧発生回路としたものである。

本発明によれば、スタンバイ解除後、比較的短時間でアナログ基準電圧の発生を行いながら、アナログ基準電圧が所定の電圧に向かって上昇する際に発生する耳障りなポップ音（ボツ音）の発生を抑制しつつ、比較的短時間にアナログ基準電圧を立ち上げミュート解除することが可能なアナログ基準電圧発生回路を得ることが出来る効果を有する。

以下、本発明のポップ音防止用のアナログ基準電圧発生回路の構成を図１から図５によって説明する。図１は本発明のポップ音防止回路用のアナログ基準電圧発生回路、図２は本発明のポップ音防止回路用のアナログ基準電圧発生回路の他の形態例を示す回路図。図３は本発明のポップ音防止回路用のアナログ基準電圧発生回路の更に他の形態例を示す回路図、図４は本発明のポップ音防止回路用のアナログ基準電圧発生回路を設けたヘッドホンアンプの回路図、図５はＩＣ化されたヘッドホンアンプの端子配列を説明するための端子配列図である。尚、以下、従来の図６Ａ，Ｂおよび図７Ａ，Ｂとの対応部分には同一符号を付して重複説明を省略する。

先ず、図５に基づいて、ヘッドホンアンプの端子図を説明する。図５に於いて、電源端子Ｔ４，Ｔ５には電圧源から電源電圧が供給され、例えば,電源端子Ｔ４にはレギュレータ出力電圧ＶＲＥＧ＝２．８Ｖが供給され、電源端子Ｔ６にはバッテリー電圧ＶＢＡＴ＝３．１Ｖ〜４．５Ｖが供給される。接地端子Ｔ２０は接地電位（ＧＮＤ）に落とされている。Ｔ１Ｌ、Ｔ１Ｒは左右音声信号の入力端子で、各々別のＩＣのデジタルーアナログ変換回路（ＤＡＣ）の出力に接続されている。Ｔ２は着信を知らせる割り込み信号の入力端子であり、端子Ｔ１Ｌ，Ｔ１Ｒ，Ｔ２に供給される左右音声信号および割り込み信号は、例えば１μＦのＤＣカット用のコンデンサＣ１Ｌ，Ｃ１Ｒ，Ｃ２はＩＣ内のスイッチなどに供給される。Ｔ９Ｌ，Ｔ９Ｒは左右の音声信号の出力端子で左右音声出力ＨＰＯＵＴＬ，ＨＰＯＵＴＲを出力し、例えば２２０μＦのＤＣカット用のコンデンサＣ３Ｌ，Ｃ３Ｒを介して、例えば内部インピーダンス１６Ωあるいは３２Ωの左右ヘッドホンＨＰ（Ｌ），ＨＰ（Ｒ）に接続されている。Ｔ１０Ｌ，Ｔ１０ＲはＤＣカットのコンデンサＣ３Ｌ，Ｃ３Ｒにより低域側で減衰した特性を補正するための低域特性補正用のコンデンサＣ４Ｌ，Ｃ４Ｒの接続端子である。

端子Ｔ２１はスタンバイ／スタンバイ解除信号ＰＷＯＮを制御する入力端子あり、端子Ｔ２２は左右音声信号を左右出力端子Ｔ９Ｌ，Ｔ９Ｒに左右音声出力ＨＰＯＵＴＬ，ＨＰＯＵＴＲとして出力する／出力しないを制御する制御入力端子である。端子Ｔ２３は割り込み信号を左右出力端子Ｔ９Ｌ，Ｔ９Ｒに出力する／出力しないを制御する制御入力端子である。Ｔ２６は、基準電流用の外付け抵抗Ｒ３の接続端子で、例えば、ＢＧＲ回路６が発生したバンドギャップ電圧ＶＢＧＲを参照電圧発生回路５のバッファ出力に供給することで基準電流ＲＥＸＴが得られ、この基準電流ＲＥＸＴはカレントミラー回路を介して複数本に増やされて各アナログ回路に供給される。Ｔ２４，Ｔ２５は参照電圧発生回路５の出力である参照電圧ＶＲＥＦの立ち上がりを鈍らせるためのコンデンサＣ７，Ｃ５を接続するための接続端子で、コンデンサＣ７，Ｃ５は立ち上がり後に参照電圧ＶＲＥＦを安定化するために機能している。

次に、図４によって、本発明のアナログ基準電圧発生回路１５をヘッドホンアンプと１体化させた回路図で説明する。図４は、ポップ音防止回路を設けたアナログ基準電圧発生回路１５の１ＣＨ分のヘッドホンアンプの回路図を示すもので、図４に於いて、Ｔ１Ｒは音声信号の入力端子で、他のＩＣ構成のデジタルーアナログ変換回路（ＤＡＣ）の出力端等に接続されている。入力端子Ｔ２には着信を知らせる割り込み信号が入力される。入力端子Ｔ１Ｒ，Ｔ２は、例えば１μＦのＤＣカット用のコンデンサＣ１Ｒ，Ｃ２の１方の電極に接続され、音声信号や割り込み信号が入力される。コンデンサＣ１Ｒ，Ｃ２の他方の電極は夫々３連のスイッチＳＷ１１，ＳＷ１２，ＳＷ１３およびＳＷ２１，ＳＷ２２，ＳＷ２３の固定接点に接続され、スイッチＳＷ１１とＳＷ２１の可動接点は抵抗Ｒ１１とＲ２１に接続され、抵抗Ｒ１１とＲ２１の他端はオペアンプ１及びオペアンプ２のマイナス（反転）端子に接続されている。抵抗Ｒ１１と抵抗Ｒ２１の他端は夫々抵抗Ｒ１２と抵抗Ｒ２２に接続され、抵抗Ｒ１２と抵抗Ｒ２２の他端は夫々オペアンプ１およびオペアンプ２の出力端に接続されている。

スイッチＳＷ１２とスイッチＳＷ２２の可動接点は夫々抵抗Ｒ１３と抵抗Ｒ２３に接続され、これら抵抗Ｒ１３と抵抗Ｒ２３の他端およびスイッチＳＷ１３とスイッチＳＷ２３の可動接点は夫々オペアンプ１およびオペアンプ２の出力端に接続されている。

オペアンプ１およびオペアンプ２のプラス（非反転）端子には基準入力端子Ｔ３とＴ７を介してアナログ基準電圧発生回路１５の出力端子Ｔ１１からアナログ信号用の基準電圧（ＡＧＮＤ）が供給される。例えば、アナログ基準電圧発生回路１５を構成する、ＬＡＭＰ波形発生回路１０の前段に接続されたバンドギャップレギレータ回路（ＢＧＲ回路）５の出力に基づいて発生した参照電圧ＶＲＥＦ＝｛（Ｒｒｅｆ＋Ｒｂｇｒ）／Ｒｂｇｒ｝×ＶＢＧＲ等の電圧である。オペアンプ１の電源端子Ｔ４には例えば,電源レギュレータから２.８Ｖの出力電圧ＶＲＥＧが供給され、オペアンプ２の電源端子Ｔ８には電源電圧ＶＤＤ１（例えば３.０Ｖ）が供給される。

オペアンプ１及びオペアンプ２の出力は夫々抵抗Ｒ３１Ａと抵抗Ｒ３１Ｂを介して、パワーアンプ用のオペアンプ３のマイナス端子に接続されている。オペアンプ３のマイナス端子と出力間には抵抗Ｒ３２と抵抗Ｒ３３の直列回路が接続されている。オペアンプ３のプラス端子には、アナログ基準電圧発生回路１５からアナログ信号用の基準電圧（ＡＧＮＤ）が基準端子Ｔ５を介して供給され、電源端子Ｔ６には電源バッテリーを介してバッテリー電圧３.１Ｖ〜４.５Ｖ（ＶＢＡＴ）が供給される。オペアンプ３の出力は出力端子Ｔ９Ｒに接続され、抵抗Ｒ３２と抵抗Ｒ３３の接続点および接続端子Ｔ１０Ｒ間はリードで接続されている。

音声信号の出力端子Ｔ９Ｒは、例えば、２２０μＦのＤＣカット用のコンデンサＣ３Ｒを介して、内部インピーダンス１６Ωあるいは３２ΩなどのヘッドホンＨＰ（Ｒ）に接続されている。出力端子Ｔ９Ｒと接続端子Ｔ１０Ｒ間にはコンデンサＣ４Ｒが接続されている。このコンデンサＣ４Ｒは低域側で減衰した特性を補正するための低域特性補正用のコンデンサで、抵抗Ｒ３３×コンデンサＣ４Ｒの値で定まるカットオフ周波数により低い領域でオペアンプ３のゲインが補正される。

オペアンプ１と抵抗Ｒ１１と抵抗Ｒ１２は入力端子Ｔ１側の入力（反転）バッファを構成し、オペアンプ２と抵抗Ｒ２１と抵抗Ｒ２２は割り込み信号側の入力（反転）バッファを構成し、オペアンプ３と抵抗Ｒ３１Ａと抵抗Ｒ３１Ｂと抵抗Ｒ３２と抵抗Ｒ３３は出力（反転）バッファを構成している。

上述の構成で、入力端子Ｔ１Ｒに音声信号を入力する場合には、スイッチＳＷ１１＝ＯＮ、スイッチＳＷ１２＝ＯＦＦ、スイッチＳＷ１３＝ＯＦＦで、オペアンプ１はゲインＲ１２／Ｒ１１の反転アンプとして動作する。音声信号をミュートする場合には、スイッチＳＷ１１＝ＯＦＦ、スイッチＳＷ１２＝ＯＮ、スイッチＳＷ１３＝ＯＦＦで、オペアンプ１はボルテージフォロワとして動作してアナログ基準電圧ＡＧＮＤを出力して、大きな抵抗値を持つ抵抗Ｒ１３を介してＤＣカット用のコンデンサＣ１のＤＣレベルを保持する。スタンバイ解除時には、スイッチＳＷ１１＝ＯＦＦ、スイッチＳＷ１２＝ＯＮ、スイッチＳＷ１３＝ＯＮで、小さなＯＮ抵抗を持つスイッチＳＷ１３を介してＤＣカット用のコンデンサＣ１を速やかに充電してアナログ基準電圧のレベルまで立ち上げる。

今、抵抗Ｒ３１Ａ＝Ｒ３１Ｂ＝Ｒ３１とした時のオペアンプ１の出力をＶｏｐ１、オペアンプ２の出力をＶｏｐ２とした場合、パワー用のオペアンプ３は（Ｖｏｐ１＋Ｖｏｐ２）／２を仮想入力源とし、ゲインＲ３２／（Ｒ３１／２）の反転アンプとして動作する。入力音声信号の周波数がＲ３３×ＥＱＲで定まるカットオフ周波数よりも低い場合には、ゲインは（Ｒ３２＋Ｒ３３）／（Ｒ３１／２）に補正される。

音声信号のみを出力する通常の場合は、スイッチＳＷ１１＝ＯＮ、スイッチＳＷ１２＝ＯＦＦ、スイッチＳＷ１３＝ＯＦＦ、スイッチＳＷ２１＝ＯＦＦ、スイッチＳＷ２２＝ＯＮ、スイッチＳＷ２３＝ＯＦＦの状態で、オペアンプ１の出力からは音声信号が出力されて、オペアンプ２の出力からはＡＧＮＤが出力されて、オペアンプ３の出力からは音声信号のみが出力される。

割り込み信号の着信時には、スイッチＳＷ２１＝ＯＦＦからＯＮ、スイッチＳＷ２２＝ＯＮからＯＦＦに切り替わり、オペアンプ２の出力からは割り込み音が出力されて、オペアンプ３の出力からは音声信号と割り込み音を重ね合わせた信号が出力されて、利用者に着信があったことが知らされる。

出力用のＤＣカットコンデンサＣ３の値は数１００μＦと大きいため、スタンバイになったときに直ちには電荷が抜けきらない。この状態で再度スタンバイ解除するとポップ音が発生してしまう。抵抗Ｒ３４は、スタンバイ状態になったときに、出力用のＤＣカットのコンデンサＣ３に蓄えられていた電荷を放電するためのもので、耳障りなポップ音として聞こえないようなスピードで放電するように設定する。

以下、アナログ基準電圧発生回路１５の構成を図１から図４で説明する。図４に於いて、６は図６，７で説明したと同様のＢＧＲ回路であり、ＢＧＲ回路６からのバンドギャップ電圧ＶＢＧＲはＶＲＥＦ発生回路５に供給され参照電圧ＶＲＥＦをランプ（ＬＡＭＰ）波形発生回路１０に出力する。ＬＡＭＰ波形発生回路１０の出力端は抵抗Ｒ２を介してオペアンプ４の非反転入力端子および端子Ｔ２４を介してコンデンサＣ７とスィツチＳＷ３を経て第２の定電流源１２に接続されると共にＬＡＭＰ波形発生回路１０の出力は飽和時間短縮回路１１に供給される。オペアンプ４の出力は反転入力端子に接続される。更に、オペアンプ４の出力端は出力端子Ｔ１１とコンデンサＣ６に接続され、出力端子Ｔ１１からアナログの基準電圧ＡＧＮＤを出力する。コンデンサＣ５，Ｃ６，Ｃ７の他端は夫々接地されている。

ＬＡＭＰ波形発生回路１０は、例えば、ＢＧＲ回路６およびＶＲＥＦ回路５の出力に基づいて参照電圧ＶＲＥＦを発生し、抵抗Ｒ２とコンデンサＣ５はフィルタ回路（ＬＰＦ２）を構成して参照電圧ＶＲＥＦの立ち上がり波形を滑らかにして安定化してオペアンプ４の非反転入力にＦＩＬＯＵＴとして出力する。オペアンプ４はアナログ基準電圧出力用のアナログバッファで、フィルタ回路（ＬＰＦ２）の出力ＦＩＬＯＵＴと同じ電圧を各機器のアナログ回路に供給する。尚、コンデンサＣ６はアナログ基準電圧ＡＧＮＤを安定化するためのコンデンサである。

図１Ａに本発明の第１のポップ音防止機能付きアナログ基準電圧発生回路１５を示す。この第１のポップ音防止機能付きアナログ基準電圧発生回路１５は、少なくとも、参照電圧（ＶＲＥＦ）発生回路５と、接地電位（ＧＮＤ）レベルから参照電圧レベルまで図１Ｂの実線で示す様に一定の速度で上昇するＬＡＭＰ波形発生回路１０と、ＬＡＭＰ波形発生回路１０の出力を鈍らせるためのフィルタ回路ＬＰＦ１およびＬＰＦ２で構成される。尚、以下の説明では、図４で説明したアナログ基準電圧発生回路１５と同一部分の構成は同一符号を付して重複説明を省略する。

上記参照電圧を発生する参照電圧発生回路５は、スタンバイ解除時に、少なくともアナログ基準電圧ＡＧＮＤと同レベルの電圧を供給する第１の参照電圧ＶＲＥＦを出力し、好ましくはＬＡＭＰ波形発生回路１０を制御するためにアナログ基準電圧ＡＧＮＤよりわずかにずらした電圧である第２の参照電圧ＶＳＴＯＰをコンパレータを構成するオペアンプ５の非反転端子に出力する。

また、ＬＡＭＰ波形発生回路１０はスイッチＳＷ１を介してコンデンサＣ７に接続した第１の定電流源１３と、参照電圧発生回路５の第１の参照電圧出力ＶＲＥＦ側とコンデンサＣ７間に設けられたスイッチＳＷ２と直列に接続された抵抗Ｒ１と、第２の参照電圧ＶＳＴＯＰあるいは第１の参照電圧ＶＲＥＦを基準としてコンデンサＣ７あるいはコンデンサＣ５の電圧を制御するコンパレータを構成するオペアンプ１６より成り、このオペアンプ１６の反転端子はスイッチＳＷ１の可動接点に接続されている。このコンパレータを構成するオペアンプ１６の出力により、第１の定電流源１３とコンデンサＣ７間に介在させたスイッチＳＷ１および参照電圧発生回路５の第１の参照電圧出力ＶＲＥＦ側と抵抗Ｒ１間のスイッチＳＷ２は制御され、スタンバイ解除後、コンデンサＣ７（又は／及びＣ５）の電圧が第１の参照電圧ＶＲＥＦより低い期間はスイッチＳＷ１がＯＮして定電流源１３によってコンデンサＣ７（又は／及びＣ５）が充電され、コンデンサＣ７（又は／及びＣ５）の電圧が参照電圧ＶＲＥＦに到達後はスイッチＳＷ１がＯＦＦして、高い抵抗値をもつ抵抗Ｒ1とスイッチＳＷ２を介して第１の参照電圧ＶＲＥＦがコンデンサＣ７（又は／及びＣ５）に供給される。

上述のアナログ基準電圧発生回路１５によれば、コンデンサＣ７の電圧が第２の参照電圧ＶＳＴＯＰに到達するまでの時間Ｔｃｈ≒（Ｃ７＋Ｃ５）×ＶＲＥＦ／Ｉ１（ここで、Ｉ１は第１の定電流源に流れる定電流）の時間だけ、第１の定電流源１３により、コンデンサＣ７の電圧が第１の参照電圧ＶＲＥＦに近づいたときに図１Ｂの１点鎖線で示す曲線の点ＳＭのように充電速度が小さくなることなく一定の速度で自動的に充電することで、安定するまでの時間を短縮することが可能となる。

また、過渡的には、コンデンサＣ７の電圧Ｖｃ７とコンデンサＣ５の電圧Ｖｃ５は異なっているので、第１の参照電圧ＶＲＥＦよりわずかにずらした電圧である第２の参照電圧ＶＳＴＯＰを設け、Ｖｃ７＞≒ＶＲＥＦ＞≒Ｖｃ５で、Ｃ７×Ｖｃ７＋Ｃ５×Ｖｃ５≒（Ｃ７＋Ｃ５）×ＶＲＥＦが成り立つＶｃ７＝ＶＳＴＯＰまたはＶｃ５＝ＶＳＴＯＰを参照電圧として自動的に制御することで、制御用の第１の参照電圧ＶＲＥＦを用いた場合よりも、充電終了後安定するまでの時間を大幅に短縮することが可能となる。

ＬＡＭＰ波形発生回路１０の後段に１次以上のローパスフィルタＬＰＦ２を設けることにより、コンデンサＣ５の電圧は、立ち上がりから飽和まで滑らかに変化する波形となり、ポップ音の発生を抑制することが可能となる。また、定電流源１３出力から参照電圧出力ＶＲＥＦへ切り替えた時にコンデンサＣ５の電圧はＶＳＴＯＰからＶＲＥＦに変化するが、抵抗Ｒ１の値を大きく設定することでポップ音が発生することはない。

また、ローパスフィルタＬＰＦ１の抵抗Ｒ１はスィツチＳＷ２がＯＦＦされているため、充電とは関係ないので、参照電圧ＶＲＥＦが所定の電圧に到達してからは、高い抵抗値に設定できる抵抗Ｒ１とコンデンサＣ７、抵抗Ｒ２とコンデンサＣ５で構成された２次のローパスフィルタＬＰＦ１，ＬＰＦ２を介して参照電圧ＶＲＥＦをオペアンプ４に供給出来るので、非常に安定したアナログ基準電圧ＡＧＮＤを機器の各種アナログ回路に供給することが可能である。

次に、図２により、本発明の他のポップ音防止機能付きアナログ基準電圧発生回路１５を示す。このポップ音防止機能付きアナログ基準電圧発生回路１５は、少なくとも、参照電圧（ＶＲＥＦ）発生回路５と、参照電圧発生回路５の出力を滑らかにするためのローパスフィルタＬＰＦ１，ＬＰＦ２と、このローパスフィルタＰＦ１，ＬＰＦ２の入出力間の遅延時間を制御する飽和時間短縮回路１１で構成されている。

参照電圧発生回路５は、スタンバイ解除時に、少なくともアナログ基準電圧ＡＧＮＤと同レベルの電圧を供給する第１の参照電圧ＶＲＥＦを出力する。フィルタ回路は、少なくとも抵抗Ｒ１とコンデンサＣ７、抵抗Ｒ２とコンデンサＣ５で構成された２次以上のローパスフィルタＬＰＦ１，ＬＰＦ２で構成される。

また、飽和時間短縮回路１１は、少なくともローパスフィルタＬＰＦ１，ＬＰＦ２の抵抗Ｒ１あるいは抵抗Ｒ２と並列あるいは直列に設けられたＮＭＯＳトランジスタＭＯＳＴＲと、そのゲート電圧を制御するオペアンプ１７と抵抗Ｒ５、抵抗Ｒ６からなる演算増幅回路から構成さている。即ち、ＮＭＯＳトランジスタＭＯＳＴＲのゲートはオペアンプ１７の出力端に接続され、ソースは端子２５と抵抗Ｒ２の１端に接続され、コンデンサＣ５を介して接地され、ドレインは抵抗Ｒ２および抵抗Ｒ１の接続中点に接続され、端子Ｔ２４とコンデンサＣ７を介して接地されている。オペアンプ１７の非反転端子は端子２４（又は端子Ｔ２５）に接続されている、また、オペアンプ１７の反転端子は出力端と接地間に接続された抵抗Ｒ６と抵抗Ｒ５の接続中点に接続されて飽和時間短縮回路１１を構成している。

上述の飽和時間短縮回路１１のＮＭＯＳトランジスタＭＯＳＴＲは、コンデンサＣ７の充電電圧が接地電位付近のときはゲート電圧が低く大きなＯＮ抵抗を持っているが、コンデンサＣ７の充電電圧が上昇してゲート電圧が上昇するとともにＯＮ抵抗が下がり始め、さらに、コンデンサＣ７とＣ５の充電電圧が上昇すると、ゲート・ソース間の電圧が小さくなり再びＯＮ抵抗が大きくなる。図７の従来例の様に抵抗Ｒ２だけの場合と比較すると、コンデンサＣ５が充電されるときの傾きが図２Ｂの１点区鎖線の曲線の様に途中で急になり飽和時間を短縮することが出来る。

図３Ａに本発明の更に他のポップ音防止機能付きアナログ基準電圧発生回路１５を示す。図３Ａは図１ＡのＬＡＭＰ波形発生回路１０と図２Ａの飽和時間短縮回路１１を図４と同様に１体化した構成を示すものである。即ち、このポップ音防止機能付きアナログ基準電圧発生回路１５は、少なくとも、参照電圧（ＶＲＥＦ）発生回路と、ＧＮＤの接地電位レベルから参照電圧レベルまで一定の速度で上昇するランプ波形発生回路１０と、ＬＡＭＰ波形発生回路１０の出力を滑らかにするためのローパスフィルタＬＰＦ２と、ローパスフィルタＬＰＦ２の入出力間の遅延時間を制御する飽和時間短縮回路１１で構成されている。

また、参照電圧発生回路５は、スタンバイ解除時に、少なくともアナログ基準電圧ＡＧＮＤと同レベルの電圧を供給する第１の参照電圧ＶＲＥＦをスイッチＳＷ２を介してローパスフィルタＬＰＦ１，ＬＰＦ２に出力し、好ましくはＬＡＭＰ波形発生回路１０を制御するためのアナログ基準電圧ＡＧＮＤよりわずかにずらした電圧である第２の参照電圧ＶＳＴＯＰをオペアンプ１６に出力する。

また、ＬＡＭＰ波形発生回路１０は、少なくともコンデンサＣ７と、スイッチＳＷ１を介してコンデンサＣ７に接続した第１の定電流源１３と、参照電圧発生回路５の第１の参照電圧出力ＶＲＥＦとコンデンサＣ７間に設けられた抵抗Ｒ１と、第２の参照電圧ＶＳＴＯＰあるいは第１の参照電圧ＶＲＥＦを基準としてコンデンサＣ７あるいはコンデンサＣ５の電圧によって動作するコンパレータ１６から構成されている。このコンパレータ１６の出力によりスイッチＳＷ１はＯＮ，ＯＦＦ制御され、スタンバイ解除後、コンデンサＣ７の電圧が参照電圧ＶＳＴＯＰ（またはＶＲＥＦ）より低い期間はスイッチＳＷ１がＯＮして第１の定電流源１３の定電流ｌ１によってコンデンサＣ７が充電され、コンデンサＣ７の電圧が参照電圧ＶＳＴＯＰ（またはＶＲＥＦ）に到達後はスイッチＳＷ１がＯＦＦして、高い抵抗値を持つ抵抗Ｒ１を介して参照電圧ＶＲＥＦがローパスフィルタＬＰＦ１，ＬＰＦ２に供給される。このローパスフィルタＬＰＦ１，ＬＰＦ２は、少なくとも抵抗Ｒ１とコンデンサＣ７および抵抗Ｒ２とコンデンサＣ５で構成された１次以上のフィルタ回路である。

また、飽和時間短縮回路１１は、少なくともローパスフィルタの抵抗Ｒ２と並列あるいは直列に設けられたＮＭＯＳトランジスタＭＯＳＴＲとそのゲート電圧を制御するオペアンプ１７と抵抗Ｒ５，Ｒ６からなる演算増幅回１７から構成されている。尚、第２の定電流源１２とスイッチＳＷ３は動作状態からスタンバイ状態に切り替わるときにアナログ基準電圧ＡＧＮＤを緩やかにたち下げるためのものである。

図６で説明した従来例の抵抗Ｒ１×コンデンサＣ７の値で定まる時定数で立ち上がり波形を発生する場合には、コンデンサＣ７の電圧がＶＲＥＦに近づいたときに充電速度が次第に小さくなってしまうので電圧が安定するまでに時間がかかることになるが、図３Ａおよび図４Ａの構成のアナログ基準電圧発生回路１５によれば、コンデンサＣ７の電圧がＶＳＴＯＰに到達するまでの時間Ｔｃｈ≒（Ｃ７＋Ｃ５）×ＶＲＥＦ／Ｉ１の時間だけ第１の定電流源１３により、コンデンサＣ７の電圧が参照電圧ＶＲＥＦ１に近づいたときに図３Ｂの破線で示す曲線の様に充電速度が小さくなることなく一定の速度で自動的に充電することで、安定するまでの時間を短縮することが可能となる。

また、過渡的には、コンデンサＣ７の電圧Ｖｃ７とコンデンサＣ５の電圧Ｖｃ５は異なっているので、アナログ基準電圧ＡＧＮＤよりわずかにずらした電圧である第２の参照電圧ＶＳＴＯＰを設け、Ｖｃ７＞≒ＶＲＥＦ＞≒Ｖｃ５で、Ｃ７×Ｖｃ７＋Ｃ５×Ｖｃ５≒（Ｃ７＋Ｃ５）×ＶＲＥＦが成り立つＶｃ７＝ＶＳＴＯＰまたはＶｃ５＝ＶＳＴＯＰを参照電圧として自動的に制御することで、制御用の参照電圧としてＶＲＥＦを用いた場合よりも、充電終了後安定するまでの時間を大幅に短縮することが可能となる。

ＬＡＭＰ波形発生回路の後段に１次以上のローパスフィルタＬＰＦ２を設けることにより、コンデンサＣ５の電圧は、立ち上がりから飽和まで滑らかに変化する波形となり、ポップ音の発生を抑制することが可能となる。また、第１の定電流源１３出力から参照電圧出力ＶＲＥＦへ切替えた時にコンデンサＣ５の電圧はＶＳＴＯＰからＶＲＥＦに変化するが、抵抗Ｒ１の値を大きく設定することでポップ音が発生することはない。また、ローパスフィルタＬＰＦ１の抵抗Ｒ１は充電とは関係ないため、参照電圧ＶＲＥＦが所定の電圧に到達してからは、高い抵抗値に設定できる抵抗Ｒ１とコンデンサＣ７、抵抗Ｒ２とコンデンサＣ５で構成された２次のローパスフィルタＬＰＦ１、ＬＰＦ２を介して参照電圧ＶＲＥＦを供給出来るので、非常に安定したアナログ基準電圧ＡＧＮＤを供給することが可能となる。

また、ＮＭＯＳトランジスタＭＯＳＴＲは、コンデンサＣ７の電圧がＧＮＤの接地電位付近のときはゲート電圧が低く大きなＯＮ抵抗を持っているが、コンデンサＣ７の電圧が上昇してゲート電圧が上昇するとともにＯＮ抵抗が下がり始め、さらに、コンデンサＣ７ＴＯＣ５の電圧が上昇すると、ゲート・ソース間の電圧が小さくなり再びＯＮ抵抗が大きくなって抵抗Ｒ２だけの場合と比較すると、コンデンサＣ５が充電されるときの傾きが途中で急になることで、飽和時間をさらに短縮することが可能となる。

本発明のポップ音防止機能付きのアナログ基準電圧発生回路の１形態例を示す回路図である。 本発明のポップ音防止機能付きの他のアナログ基準電圧発生回路の１形態例を示す回路図である。 本発明のポップ音防止機能付きの更に他のアナログ基準電圧発生回路の１形態例を示す回路図である。 本発明のポップ音防止機能付きのアナログ基準電圧発生回路をヘッドホンアンプに適用した場合の１形態例を示す回路図である。 本発明のポップ音防止機能付きアナログ基準電圧発生回路をＩＣ化したヘッドホンアンプの端子配列を説明するための端子配列図である 従来のポップ音防止機能付きアナログ基準電圧発生回路の１形態例を示す回路図である。 従来のポップ音防止機能付きアナログ基準電圧発生回路の他の１形態例を示す回路図である。 従来のポップ音防止機能付きアナログ基準電圧発生回路の更に他の１形態例を示す回路図である。 図８のヘッドホンアンプの出力波形を示す波形図である。

符号の説明

１，２，３，４，１６，１７・・・オペアンプ、 ５・・・ＶＲＥＦ（参照電圧）発生回路、６・・・ＢＧＲ（バンドギャップレギレータ）回路、１０・・・ＬＡＭＰ（ランプ）波形発生回路、１１・・・飽和時間短縮回路、１２・・・第２の定電流源、１３・・・第１の定電流源、１５・・・アナログ基準電圧発生装置、Ｃ１，Ｃ２・・・入力コンデンサ、Ｃ３・・・出力コンデンサ、ＬＰＦ１，ＬＰＦ２・・・フィルタ回路

Claims (8)

1. 参照電圧発生回路と、
   接地電位レベルから参照電圧レベルまで一定の速度で上昇するランプ波形発生回路と、
   上記ランプ波形発生回路の出力を滑らかにするためのフィルタ回路で構成されたことを特徴とするアナログ基準電圧発生回路。
2. 参照電圧発生回路と、
   参照電圧発生回路の出力を滑らかにするための２次フィルタ回路と、
   上記２次フィルタ回路の入出力間の遅延時間を制御する飽和時間短縮回路で構成されたことを特徴とするアナログ基準電圧発生回路。
3. 参照電圧発生回路と、
   接地電位レベルから参照電圧レベルまで一定の速度で上昇するランプ波形発生回路と、
   上記ランプ波形発生回路の出力を滑らかにするためのフィルタ回路と、
   上記フィルタ回路の入出力間の遅延時間を制御する飽和時間短縮回路で構成されたことを特徴とするアナログ基準電圧発生回路。
4. 前記参照電圧発生回路は、スタンバイ解除時に、少なくともアナログ基準電圧と同レベルの電圧を供給する第１の参照電圧を出力し、好ましくは前記ランプ波形発生回路を制御するためのアナログ基準電圧よりわずかにずらした電圧である第２の参照電圧を出力することを特徴とする請求項１又は請求項３記載のアナログ基準電圧発生回路。
5. 前記参照電圧発生回路は、スタンバイ解除時に、少なくともアナログ基準電圧と同レベルの電圧を供給する第１の参照電圧を出力することを特徴とする請求項２記載のアナログ基準電圧発生回路。
6. 前記ランプ波形発生回路は、少なくともコンデンサと、
   スイッチ手段を介して上記コンデンサに接続した第１の定電流源と、
   前記参照電圧発生回路の第１の参照電圧出力と上記コンデンサ間に設けられた第１の抵抗と、
   前記第２の参照電圧あるいは上記第１の参照電圧を基準として上記コンデンサの電圧によって動作するコンパレータと、
   を具備し、
   上記コンパレータ出力により上記スイッチ手段は制御され、スタンバイ解除後、上記コンデンサの電圧が上記第１の参照電圧より低い期間は上記スイッチ手段がオンして上記第１の定電流源によって該コンデンサが充電され、該コンデンサの電圧が該第１の参照電圧に到達した後は該スイッチ手段をオフして、上記第１の抵抗を介して該第１の参照電圧を供給するように成し、第１の抵抗と該コンデンサで構成されたフィルタ回路と上記のフィルタ回路を介して供給する様に成したことを特徴とする請求項４記載のアナログ基準電圧発生回路。
7. 上記フィルタ回路は、少なくとも抵抗素子とコンデンサで構成された１次以上のローパスフィルタであることを特徴とする請求項１乃至請求項３のいずれか１項記載のアナログ基準電圧発生回路。
8. 前記飽和時間短縮回路は、少なくとも前記フィルタ回路を構成する抵抗と並列あるいは直列に設けられたＭＯＳトランジスタと、
   上記ＭＯＳトランジスタのゲート電圧を制御する演算増幅回路を具備し、
   上記飽和時間短縮回路により上記参照電圧発生回路の出力電圧の傾きが途中の部分で大きくなる様に成したことを特徴とする請求項２または請求項３記載のアナログ基準電圧発生回路。

Images