JP2007281710A - ポップ音抑制回路 - Google Patents
ポップ音抑制回路 Download PDFInfo
- Publication number
- JP2007281710A JP2007281710A JP2006103533A JP2006103533A JP2007281710A JP 2007281710 A JP2007281710 A JP 2007281710A JP 2006103533 A JP2006103533 A JP 2006103533A JP 2006103533 A JP2006103533 A JP 2006103533A JP 2007281710 A JP2007281710 A JP 2007281710A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- circuit
- operational amplifier
- reference voltage
- charging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
【課題】
電源オン時に発生するポップ音を抑制する回路の素子を削減する。
【解決手段】
制御回路14により、充電回路15とオペアンプ1とが、同時に動作しないように制御される。これにより、オペアンプ1の吐出し電流用出力段11を、充電回路15の出力段として兼用することができる。すなわち、充電回路を構成する素子を削減できる。
【選択図】 図1
電源オン時に発生するポップ音を抑制する回路の素子を削減する。
【解決手段】
制御回路14により、充電回路15とオペアンプ1とが、同時に動作しないように制御される。これにより、オペアンプ1の吐出し電流用出力段11を、充電回路15の出力段として兼用することができる。すなわち、充電回路を構成する素子を削減できる。
【選択図】 図1
Description
本発明は、ポップ音抑制回路に関し、特に、電源オン時に発生するポップ音を抑制するポップ音抑制回路に関する。
オーディオパワーアンプは、オーディオ帯域の低周波増幅回路として用いられている。オーディオパワーアンプは、その電源投入時において、各部の電圧が立ち上がるまでの過渡期に、スピーカからポップ音と呼ばれる異音が発生し易いことが知られている。
図3は、一般的に用いられているオーディオパワーアンプの回路図を示す。音声信号は、第1のコンデンサC1を経由して入力端子2に入力される。前記第1のコンデンサC1は、音声信号内の不要な直流成分の伝播を阻止し、交流成分のみを伝播させるために設けられた直流阻止コンデンサである。
前記入力端子2に印加された音声信号は、オペアンプ1により増幅される。前記オペアンプ1は、抵抗R1と抵抗R2との抵抗比によって決まる帰還率に応じてその利得が決定されるアンプである。前記入力端子2は、前記抵抗R1を介して、前記オペアンプ1の反転端子1Aに接続されているため、前記オペアンプ1からは、位相の反転した音声信号(反転信号)が出力される。
また、前記オペアンプ1の非反転入力1Bには、基準電圧電源16が接続されている。
また、前記オペアンプ1の出力端子3には、第2のコンデンサC2を介して、スピーカ4が接続されている。前記第2のコンデンサC2は、前記第1のコンデンサC1と同様、音声信号内の不要な直流成分の伝播を阻止し、交流成分のみを伝播させるために設けられた直流阻止コンデンサである。
図4は、前記スイッチS4オンのタイミング(図4(a))と、前記反転入力1Aの電位変化(図4(b))とを示す。この回路では、その起動直後において、前記基準電圧電源16及び前記非反転端子1Bの電圧は最初から立ち上がる。一方、前記反転端子1Aの電圧は、前記第1のコンデンサC1が充電されるまで、前記非反転端子1Bの電圧よりも低くなる。このとき、図4(b)に示すように、前記スピーカ4に印加される出力音声信号は、電位変化を起こしポップ音が発生していた。
ここで、前記基準電圧電源16の電圧が、緩やかに上昇するようにすれば、ポップ音は低減する。しかしながら、図3に示す回路では、ポップ音を気にならないレベルまで低減するためには、前記基準電圧電源16の電圧は、時間を十分にかけて緩やかに上昇しなければならず、電源投入から使用可能となるまでの時間が長くなるという問題があった。また、前記基準電圧電源16に斯かる機能を備えるためには、前記基準電圧電源16に容量の大きなコンデンサを外付けする必要があり、微細化の大きな妨げとなっていた。
このため、電源投入時に、前記オペアンプ1を動作せずに、前記第1のコンデンサC1及び前記第2のコンデンサC2を充電するために、充電回路を別に設ける技術が考えられる。この場合も、充電時にポップ音が発生しないように、前記第1のコンデンサC1及び前記第2のコンデンサC2を緩やかに充電する必要がある。しかしながら、充電時には、前記オペアンプ1は動作していないため、上述した回路ほどは、電圧の上昇は緩やかでなくてもポップ音は発生しない。そのため、容量の大きなコンデンサを必要としない。
関連した技術文献としては、例えば以下の特許文献が挙げられる。
特開2005−287279号公報
しかしながら、ICの微細化の点から、前記充電回路を構成する素子数を削減する必要がある。特に、前記オペアンプ1のチャンネル数が増えた場合、それぞれの前記オペアンプ1に前記充電用回路を設ける必要があるため、上記の要請が高まる。
上記に鑑み、本発明に係るポップ音抑制回路は、第1のコンデンサと、前記第1のコンデンサを介して入力音声信号が印加される入力端子と、基準電圧を発生する基準電圧発生回路と、前記入力音声信号と前記基準電圧とが印加されて前記入力音声信号に基づく出力音声信号を出力するオペアンプと、前記出力音声信号が印加される出力端子と、前記出力端子から前記出力音声信号が印加される第2のコンデンサと、前記第1のコンデンサ及び前記第2のコンデンサを充電する充電回路と、前記オペアンプと前記充電回路とが同時に動作しないように制御する制御回路と、を有し、前記充電回路の出力段は、前記オペアンプの出力段と兼用されていることを特徴とする。
また、前記オペアンプは、前記入力端子と前記出力端子との間に帰還抵抗を有し、前記制御回路は、前記充電回路が動作している時に、前記帰還抵抗を短絡するスイッチをオンするように制御し、前記充電回路は、前記オペアンプの反転入力と非反転入力との電位が印加される差動増幅器を備えることを特徴とする。
また、前記充電回路は、定電流により、前記第1のコンデンサ及び前記第2のコンデンサの充電時間を制御することを特徴とする。
また、前記基準電圧は、前記基準電圧発生回路に内蔵された第3のコンデンサを充電することで緩やかに上昇することを特徴とする。
また、前記制御回路は、設定された閾値電圧と前記基準電圧との値を比較して、前記充電回路、前記オペアンプ、及び前記スイッチを制御することを特徴とする。
本発明によれば、充電回路の出力段を構成する素子を削減できる。
また、オペアンプの出力段と充電回路の出力段とが兼用されているにもかかわらず、オペアンプの起動時において、充電回路からノイズが混入しない。
また、充電回路が動作しているとき、帰還抵抗を短絡するスイッチがオンしているため、第1のコンデンサと第2のコンデンサとの電位は同じになり、反転端子と非反転端子との電位差が生じないように充電できる。
また、基準電圧発生回路に接続される第3のコンデンサの容量を大きくする必要がない。
また、充電時に流れる電流は、一定値に制限されており、第1のコンデンサ及び第2のコンデンサに過大な電流が流れないため、ポップ音が発生することを抑制することができる。
また、制御回路の閾値電圧を設定することで、充電回路、オペアンプ、及びスイッチの制御されるタイミングを変更できる。
以下、本発明の実施形態について、図面を参照して詳細に説明する。
先ず、本実施形態に係るポップ音抑制回路の構成について説明する。
図1は、本実施形態に係るポップ音抑制回路の回路図を示す。
図1のポップ音抑制回路では、音声信号は、第1のコンデンサC1を経由して入力端子2に印加される。前記第1のコンデンサC1は、音声信号内の不要な直流成分の伝播を阻止し、交流成分のみを伝播させるために設けられた直流阻止コンデンサである。
次に、前記入力端子2に印加された音声信号は、オペアンプ1で増幅される。前記オペアンプ1は、負帰還をかけて使用されるものであり、抵抗R1と抵抗R2との抵抗比によって決まる帰還率に応じてその利得が決定される。前記入力端子2は、抵抗R1を介して前記オペアンプ1の反転端子1Aに接続されており、前記オペアンプ1からは、出力段を介して出力端子3に位相の反転した音声信号(反転信号)が出力される。ここで、前記オペアンプ1の出力段において、トランジスタQ1とトランジスタQ2とは、カレントミラー回路を構成しており、前記オペアンプ1の吐出し電流用出力段11として配置されている。また、トランジスタQ3とトランジスタQ4とは、カレントミラー回路を構成しており、前記オペアンプ1の吸込み電流用出力段12として配置されている。
また、前記オペアンプ1の非反転入力1Bには、基準電圧発生回路13が接続されている。前記基準電圧回路13は、抵抗R3、抵抗R4、及びコンデンサC3から構成されており、前記抵抗R3と前記抵抗R4により抵抗分割された電圧が、基準電圧となる。ここで、当該基準電圧は、前記コンデンサC3の容量に応じて、緩やかに上昇する。
また、前記オペアンプ1の出力端子3には、第2のコンデンサC2を介して、スピーカ4が接続されている。前記第2のコンデンサC2は、前記第1のコンデンサC1と同様、音声信号内の不要な直流成分の伝播を阻止し、交流成分のみを伝播させるために設けられた直流阻止コンデンサである。
また、前記非反転端子1B及び前記基準電圧発生回路13には、前記オペアンプ1の出力を負帰還とする充電回路15が接続される。前記充電回路15において、トランジスタQ5は、トランジスタQ6とカレントミラー回路を構成している。ここで、トランジスタQ7及びトランジスタQ8は、前記トランジスタQ7へ印加される前記オペアンプ1の出力基準電圧を一方の入力とし、前記トランジスタQ8へ印加される前記オペアンプ1の出力音声信号を他方の入力とする差動増幅器を構成する。また、トランジスタQ9とトランジスタQ10とは、カレントミラー回路を構成している。
また、前記トランジスタQ10は、前記オペアンプ1の吐出し電流用出力段11を構成する前記トランジスタQ1に接続される。
また、本実施形態に係るポップ音抑制回路には、4つのスイッチが配置されている。当該4つのスイッチは、前記基準電圧発生回路13を起動させるスイッチS1と、前記充電回路15を起動させるスイッチS2と、前記オペアンプ1の帰還抵抗である抵抗R2を短絡状態とするためのスイッチS3と、前記オペアンプ1を起動するためのS4と、からなる。
ここで、前記スイッチS1は、外部より制御され、前記スイッチS2乃至前記スイッチS4は、前記制御回路14により制御される。すなわち、前記制御回路14は、基準電圧と、抵抗R5及び抵抗R6の抵抗分割により決定される閾値Vthとを、コンパレートして、前記スイッチS2乃至スイッチS4のタイミングを制御する。
次に、本実施形態に係るポップ音抑制回路の電源投入時における動作について説明する。
図2は、前記スイッチS1(図2(a))がオンされ電源が投入された直後における、基準電圧の変化(図2(b))と、前記制御回路14により制御される前記スイッチS2(図2(c))、前記スイッチS3(図2(d))、及び前記スイッチS4(図2(e))のタイミングを示す。
電源が投入される前は、前記基準電圧発生回路13、前記オペアンプ1、及び前記充電回路15はオフ状態であり、前記オペアンプ1の出力基準電圧及び出力音声信号は、GND(グランド)レベルである。この状態から、先ず、外部より前記スイッチS1をオンして電源投入すると、図2(b)に示すように、基準電位が緩やかに上昇を始める。このとき、図2(c)及び図2(d)に示すように、前記制御回路14により、前記スイッチS2及び前記スイッチS3が同時にオンされる。すなわち、電源投入と同時に、前記充電回路15が動作を始め、また、前記オペアンプ1の帰還抵抗である抵抗2が短絡状態となる。
このとき、前記充電回路15において、定電流源5により印加される電流I1が、トランジスタQ5を流れる。そして、前記トランジスタQ5は、前記トランジスタQ6とカレントミラー回路を構成しているため、前記電流I1は、前記トランジスタQ6にも流れる。そして、差動増幅器は、前記トランジスタQ7のベースに印加される出力基準電圧と、前記トランジスタQ8のベースに印加される出力信号との差電圧に基づいて、前記トランジスタQ6のコレクタから印加される前記電流I1を分配する。そして、その分配比に応じた電流I2が、前記トランジスタQ8に流れる。また、トランジスタQ9は、トランジスタQ10とカレントミラー回路を構成しているため、前記電流I2は、トランジスタQ10にも流れる。
次に、前記トランジスタQ10は、前記オペアンプ1の前記吐出し電流用出力段11を構成する前記トランジスタQ1に接続されているため、前記電流I2は、前記トランジスタQ1に流れる。ここで、トランジスタQ1は、トランジスタQ2とカレントミラー回路を構成しているため、前記トランジスタQ2に、前記トランジスタQ1と前記トランジスタQ2とのサイズ比によってきまる電流I3が流れる。
次に、前記電流I3は、前記第1のコンデンサC1及び前記第2のコンデンサC2を充電する。ここで、図2(d)に示すように、前記充電回路15が動作している間は、前記スイッチS3はオンされており、前記オペアンプ1の帰還抵抗である抵抗R2が短絡状態となる。したがって、前記充電回路15は、前記反転入力1Bの電位と、前記非反転入力1A及び前記基準電圧発生回路13の電位との電位差が生じないように、前記第1のコンデンサC1及び前記第2のコンデンサC2を充電することができる。
そして、図2(b)、図2(c)、図2(d)、及び図2(e)に示すように、基準電圧が、前記抵抗R5及び抵抗R6の抵抗分割により決定される閾値Vthを越えるときに、前記スイッチS2及び前記スイッチS3がオフされて、前記スイッチS4がオンされる。すなわち、前記閾値Vthを設置することにより、前記第1のコンデンサC1及び前記第2のコンデンサC2の充電時間を制御することができる。
ここで、前述したように、本実施形態に係るポップ音抑制回路では、前記制御回路14により、前記オペアンプ1と前記充電回路15とが、同時に動作しないように制御される。したがって、前記オペアンプ1が動作している間は、前記充電回路15を構成する全てのトランジスタがオフされるため、前記充電回路15の出力段が、前記吐出し電流用出力段と兼用されていることを起因とするノイズ等は発生しない。
また、本実施形態に係るポップ音抑制回路では、前記充電回路15を構成する定電流源5の電流値を設定することにより、充電速度を制御できる。したがって、前記基準電圧発生回路13を構成する前記コンデンサC3を大きな容量にしなくても、充電時のポップ音は、気にならない程度まで十分に抑制できる。
以上、説明したように、本実施に係るポップ音抑制回路では、前記充電回路の出力段を構成する素子を削除できる。したがって、多チャンネルのオペアンプから構成される場合、微細化の効果が大きくなる。
尚、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
例えば、本実施形態では、音声信号は、オペアンプの反転入力に印加されるとしたが、非反転入力に印加されても同様に実施できる。
また、基準電圧発生回路は、本実施形態に係る構成に限定されず、適度に緩やかに電位が上昇すれば、他の構成でもよい。
また、本実施形態に係るポップ音抑制回路は、BTL(Balanced Transformer Less)方式の音声増幅器にも同様に適用できる。
1 オペアンプ
1A 反転入力
1B 非反転入力
2 入力端子
3 出力端子
4 スピーカ
5 定電流源
11 吐出し電流用出力段
12 吸込み電流用出力段
13 基準電圧発生部
14 制御回路
15 充電用増幅器
16 基準電圧電源
Q1〜Q10 トランジスタ
R1〜R6 抵抗
I1〜I3 電流
1A 反転入力
1B 非反転入力
2 入力端子
3 出力端子
4 スピーカ
5 定電流源
11 吐出し電流用出力段
12 吸込み電流用出力段
13 基準電圧発生部
14 制御回路
15 充電用増幅器
16 基準電圧電源
Q1〜Q10 トランジスタ
R1〜R6 抵抗
I1〜I3 電流
Claims (5)
- 第1のコンデンサと、
前記第1のコンデンサを介して入力音声信号が印加される入力端子と、
基準電圧を発生する基準電圧発生回路と、
前記入力音声信号と前記基準電圧とが印加されて前記入力音声信号に基づく出力音声信号を出力するオペアンプと、
前記出力音声信号が印加される出力端子と、
前記出力端子から前記出力音声信号が印加される第2のコンデンサと、
前記第1のコンデンサ及び前記第2のコンデンサを充電する充電回路と、
前記オペアンプと前記充電回路とが同時に動作しないように制御する制御回路と、を有し、
前記充電回路の出力段は、前記オペアンプの出力段と兼用されていることを特徴とするポップ音抑制回路。 - 前記オペアンプは、前記入力端子と前記出力端子との間に帰還抵抗を有し、
前記制御回路は、前記充電回路が動作している時に、前記帰還抵抗を短絡するスイッチをオンするように制御し、
前記充電回路は、前記オペアンプの反転入力と非反転入力との電位が印加される差動増幅器を備えることを特徴とする請求項1に記載のポップ音抑制回路。 - 前記充電回路は、定電流により、前記第1のコンデンサ及び前記第2のコンデンサの充電時間を制御することを特徴とする請求項1又は請求項2に記載のポップ音抑制回路。
- 前記基準電圧は、前記基準電圧発生回路に内蔵された第3のコンデンサを充電することで緩やかに上昇することを特徴とする請求項1乃至請求項3のいずれかに記載のポップ音抑制回路。
- 前記制御回路は、設定された閾値電圧と前記基準電圧との値を比較して、前記充電回路、前記オペアンプ、及び前記スイッチを制御することを特徴とする請求項4に記載のポップ音抑制回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006103533A JP2007281710A (ja) | 2006-04-04 | 2006-04-04 | ポップ音抑制回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006103533A JP2007281710A (ja) | 2006-04-04 | 2006-04-04 | ポップ音抑制回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007281710A true JP2007281710A (ja) | 2007-10-25 |
Family
ID=38682736
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006103533A Pending JP2007281710A (ja) | 2006-04-04 | 2006-04-04 | ポップ音抑制回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007281710A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010171790A (ja) * | 2009-01-23 | 2010-08-05 | Oki Semiconductor Co Ltd | バイアス電位発生回路 |
-
2006
- 2006-04-04 JP JP2006103533A patent/JP2007281710A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010171790A (ja) * | 2009-01-23 | 2010-08-05 | Oki Semiconductor Co Ltd | バイアス電位発生回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7227413B1 (en) | Audio amplification device with antipop circuitry | |
JP2013061941A (ja) | 低ドロップアウトリニア電圧レギュレータ | |
JP2010146526A (ja) | 基準電圧発生回路 | |
TWI442696B (zh) | 一種用於音頻系統之抑制爆裂音的三級電源供應順序電路 | |
JP2011029683A (ja) | オーディオアンプのポップ音低減回路とそれを具備したオーディオ回路 | |
JP2010266957A (ja) | レギュレータ回路 | |
JP2010136001A (ja) | 発振器 | |
US8204251B2 (en) | Amplifier apparatus and method | |
JP2003318656A (ja) | ショック音防止回路 | |
US11539335B2 (en) | Transducer driver circuitry | |
JP5156321B2 (ja) | 音声出力装置 | |
JP2010017013A (ja) | チャージポンプ回路 | |
JP2007281710A (ja) | ポップ音抑制回路 | |
JP5749137B2 (ja) | オーディオ信号処理回路およびそれを用いた電子機器 | |
JP2010021775A (ja) | ポップ音低減回路を備えたオーディオ回路 | |
JP4654047B2 (ja) | D級増幅器 | |
JP2010104140A (ja) | 電源回路 | |
JP5115343B2 (ja) | 音声出力回路 | |
JP2008219686A (ja) | 音声出力回路及び音声出力方法 | |
JP2007158584A (ja) | 半導体集積回路 | |
JP2005286821A (ja) | パルスカウント検波回路 | |
JP3916449B2 (ja) | 増幅装置 | |
JP2006025246A (ja) | アナログ基準電圧発生回路 | |
JP3764046B2 (ja) | パワーアンプ立ち上げ回路装置及びその制御方法 | |
JP4949931B2 (ja) | ショック音抑制回路 |