JP2010171790A - バイアス電位発生回路 - Google Patents

Abstract

【課題】部品のコストが増大するのを防ぐことができると共に、回路サイズが大型化するのを防ぐことができるバイアス電位発生回路を提供する。
【解決手段】スイッチ制御回路１２は、スイッチＳＷ１がオフされた状態からノード１の電位が予め定めたバイアス電位になるまでは、一定のパルス幅のパルス信号の出力間隔を調整することによりスイッチＳＷ１を断続的にオンするためのパルス間隔調整信号であるイネーブル信号ＥＮをスイッチＳＷ１に出力し、ノード１の電位が予め定めたバイアス電位になった後は、スイッチＳＷ１を常時オンさせるためのオン信号であるイネーブル信号ＥＮをスイッチＳＷ１に出力する。
【選択図】図１

Description

本発明は、バイアス電位発生回路に係り、特に、オーディオアンプ等に適用可能なバイアス電位発生回路に関するものである。

従来、バイアス電位を発生する回路としては、図８に示すようなバイアス電位発生回路１００が一般的である。同図に示すバイアス電位発生回路１００は、一端が電源ＶＤＤに接続されたスイッチＳＷ１と、一端がスイッチＳＷ１の他端に接続された抵抗Ｒ１と、一端が抵抗Ｒ１の他端に接続され、他端が接地された抵抗Ｒ２と、一端が抵抗Ｒ１の他端と抵抗Ｒ２の一端との接続点であるノード１に接続され、他端が接地された容量素子Ｃ１と、を含んで構成されている。

このようなバイアス電位発生回路１００は、抵抗Ｒ１、Ｒ２の抵抗値の大小によって所望のバイアス電位を発生させることができる。

具体的な動作としては、図９に示すように、起動時においては、スイッチＳＷ１のオンオフを制御する信号であるイネーブル信号ＥＮをオンすることにより、スイッチＳＷ１を導通状態にする。これにより、電源ＶＤＤからの電荷が容量素子Ｃ１に徐々に充電される。その結果、ノード１のバイアス電位がＧＮＤレベルから所定のバイアス電位まで徐々に上昇する。このバイアス電位の立ち上がり時間、すなわち時定数τは、抵抗Ｒ１、Ｒ２の抵抗値、及び、容量素子Ｃ１の容量によって決定される。

シャットダウン時についても基本動作は起動時と同様であり、イネーブル信号ＥＮをオフすることにより、スイッチＳＷ１を非導通状態にする。これにより、容量素子Ｃ１に蓄積されていた電荷が抵抗Ｒ２を介してＧＮＤに徐々に放電される。その結果、図１０に示すように、ノード１のバイアス電位が徐々に低下する。この際の時定数τは、抵抗Ｒ２の抵抗値と容量素子Ｃ１の容量によって決定される。

この種のバイアス電位発生回路は、例えばオーディオアンプ等における基準電位の発生用として用いられるが、オーディオアンプ等に用いる場合、バイアス電位発生回路の起動時に発生するＰＯＰノイズが問題となる。

特許文献１には、基準電位を発生させるための平滑化コンデンサをＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号、すなわちパルス幅変調信号によって制御することにより、起動時に発生するＰＯＰノイズを抑制する制御装置が開示されている。

また、このようなバイアス電位発生回路に要求される特性として、ＰＯＰノイズの他にも、ＰＳＲＲ（Ｐｏｗｅｒ Ｓｕｐｐｌｙ Ｒｅｊｅｃｔｉｏｎ Ｒａｔｉｏ：電源電圧変動除去比率）、消費電流等がある。

特開２００７−１５１０９８号公報

上記の特性を良好に保つためには、部品のサイズを大きくしなければならない。例えばＰＳＲＲは、電源電圧の変化に対する出力の影響を示すものであり、電源のノイズがどれだけシステムに回り込んでくるかの指標であり、これを良好な特性にするためには、抵抗Ｒ１、Ｒ２の抵抗値、及び、容量素子Ｃ１の容量を大きくし、ノイズが効果的に除去されるようにしなければならない。

また、消費電流を抑制するためには、抵抗Ｒ１、Ｒ２の抵抗値を大きくする必要がある。

また、ＰＯＰノイズは、バイアス電位発生回路の起動時における電位の遷移に起因するノイズであり、これを良好な特性にするためには、抵抗Ｒ１、Ｒ２の抵抗値、及び、容量素子Ｃ１の容量を大きくし、時定数τを長くしなければならない。

このように、上記３つの特性を良好にするためには、抵抗Ｒ１、Ｒ２、及び容量素子Ｃ１の抵抗値や容量を大きくする、すなわちサイズを大きくする必要がある。

これにより、抵抗や容量素子のコストが増大すると共に、バイアス電位発生回路のサイズが大型化してしまう、という問題があった。

例えば特許文献１に記載された制御装置が接続される負荷、すなわち制御対象はスピーカーであるが、スピーカーは低インピーダンスであるため、基準電位まで電圧を上昇させるには、制御装置の基準電位を発生させるための回路にかなりサイズの大きいトランジスタが必要となる。このため、回路面積が大きくなり、コストが高くなる。また、スピーカーへの配線が長くなることによりスイッチングノイズ（ＥＭＩノイズ）が外部へ漏れる可能性もある。

本発明は、上述した課題を解決するために提案されたものであり、部品のコストが増大するのを防ぐことができると共に、回路サイズが大型化するのを防ぐことができるバイアス電位発生回路を提供することを目的とする。

上記目的を達成するために、請求項１記載の発明は、一端が電源に接続されたスイッチと、一端が前記スイッチの他端に接続された第１の抵抗と、一端が前記第１の抵抗の他端に接続され、他端が接地された第２の抵抗と、一端が前記第１の抵抗の他端と前記第２の抵抗の一端との接続点に接続され、他端が接地された容量素子と、前記スイッチがオフされた状態から前記接続点の電位が予め定めたバイアス電位になるまでの少なくとも一部の期間は、一定のパルス幅のパルス信号の出力間隔を調整することにより前記スイッチを断続的にオンするための制御信号を前記スイッチに出力し、前記接続点の電位が前記バイアス電位になった後の少なくとも一部の期間は、前記スイッチを常時オンさせるための制御信号を前記スイッチに出力するスイッチ制御手段と、を備えたことを特徴とする。

この発明によれば、スイッチがオフされた状態から接続点の電位が予め定めたバイアス電位になるまでの少なくとも一部の期間は、一定のパルス幅のパルス信号の出力間隔を調整することによりスイッチを断続的にオンするための制御信号をスイッチに出力するので、起動時に発生するＰＯＰノイズを抑制することができる。

請求項２記載の発明は、一端が電源に接続された第１のスイッチと、一端が前記第１のスイッチの他端に接続された第１の抵抗と、一端が前記第１の抵抗の他端に接続され、他端が接地された第２の抵抗と、一端が前記第１の抵抗の他端と前記第２の抵抗の一端との接続点に接続され、他端が接地された容量素子と、前記接続点と前記容量素子の一端との間に設けられた第２のスイッチと、前記第１のスイッチがオフされた状態から前記接続点の電位が予め定めたバイアス電位になるまでの少なくとも一部の期間は、前記第１のスイッチを断続的にオンするための制御信号を前記第１のスイッチに出力し、前記接続点の電位が前記バイアス電位になった後の少なくとも一部の期間は、前記第１のスイッチを常時オンさせるための制御信号を前記第１のスイッチに出力する第１のスイッチ制御手段と、前記第１のスイッチがオフされた状態から前記接続点の電位が予め定めたバイアス電位になるまでの少なくとも一部の期間は、前記第２のスイッチを常時オンさせるための制御信号を前記第２のスイッチに出力し、前記接続点の電位が前記バイアス電位になった後の少なくとも一部の期間は、前記第２のスイッチを断続的にオンするための制御信号を前記第２のスイッチに出力する第２のスイッチ制御手段と、を備えたことを特徴とする。

この発明によれば、第１のスイッチがオフされた状態から接続点の電位が予め定めたバイアス電位になるまでの少なくとも一部の期間は、第１のスイッチを断続的にオンするための制御信号を第１のスイッチに出力し、接続点の電位がバイアス電位になった後の少なくとも一部の期間は、第１のスイッチを常時オンさせるための制御信号を第１のスイッチに出力すると共に、第１のスイッチがオフされた状態から接続点の電位が予め定めたバイアス電位になるまでの少なくとも一部の期間は、第２のスイッチを常時オンさせるための制御信号を第２のスイッチに出力し、接続点の電位がバイアス電位になった後の少なくとも一部の期間は、第２のスイッチを断続的にオンするための制御信号を第２のスイッチに出力するので、起動時に発生するＰＯＰノイズを抑制することができると共に、ＰＳＲＲを改善することができる。

請求項３記載の発明は、一端が電源に接続された第１のスイッチと、一端が前記第１のスイッチの他端に接続された第１の抵抗と、一端が前記第１の抵抗の他端に接続された第２の抵抗と、一端が前記第１の抵抗の他端と前記第２の抵抗の一端との接続点に接続され、他端が接地された容量素子と、一端が前記第２の抵抗の他端と接続され、他端が接地された第２のスイッチと、前記第１のスイッチがオフされた状態から前記接続点の電位が予め定めたバイアス電位になるまでの少なくとも一部の期間、及び、前記接続点の電位が前記バイアス電位になった後の少なくとも一部の期間は、前記第１のスイッチ及び前記第２のスイッチを断続的にオンするための制御信号を前記第１のスイッチ及び前記第２のスイッチに出力するスイッチ制御手段と、を備えたことを特徴とする。

この発明によれば、第１のスイッチがオフされた状態から接続点の電位が予め定めたバイアス電位になるまでの少なくとも一部の期間、及び、接続点の電位がバイアス電位になった後の少なくとも一部の期間は、第１のスイッチ及び第２のスイッチを断続的にオンするための制御信号を第１のスイッチ及び第２のスイッチに出力するので、ＰＯＰノイズを抑制することができると共にＰＳＲＲを改善することができ、且つ消費電流を抑制することができる。

なお、請求項４に記載したように、前記第１のスイッチを断続的にオンするための制御信号及び前記第２のスイッチを断続的にオンするための制御信号の少なくとも一方が、一定のパルス幅のパルス信号の出力間隔を調整するパルス間隔調整信号である構成としてもよい。

また、請求項５に記載したように、前記第１のスイッチを断続的にオンするための制御信号及び前記第２のスイッチを断続的にオンするための制御信号の少なくとも一方が、パルス信号のパルス幅を調整するためのパルス幅変調信号である構成としてもよい。

請求項６記載の発明は、前記請求項１〜前記請求項５の何れか１項に記載のバイアス電位発生回路の各手段が集積回路化されていることを特徴とする。

この発明よれば、バイアス電位発生回路の各手段が集積回路化されることにより、バイアス電位発生回路が利用される装置を小型化することができる。

以上説明したように本発明によれば、部品のコストが増大するのを防ぐことができると共に、回路サイズが大型化するのを防ぐことができる、という効果を奏する。

第１実施形態に係るバイアス電位発生回路の回路図である。 第１実施形態に係るバイアス電位発生回路のイネーブル信号ＥＮ１の波形及びノード１のバイアス電位の波形を示す図である。 第１実施形態に係るバイアス電位発生回路のノード１のバイアス電位のノイズの波形を示す図である。 第２実施形態に係るバイアス電位発生回路の回路図である。 第２実施形態に係るバイアス電位発生回路のイネーブル信号ＥＮ１、ＥＮ２の波形及びノード１のバイアス電位の波形を示す図である。 第３実施形態に係るバイアス電位発生回路の回路図である。 第３実施形態に係るバイアス電位発生回路のイネーブル信号ＥＮ１の波形及びノード１のバイアス電位の波形を示す図である。 従来例に係るバイアス電位発生回路の回路図である。 従来例に係るバイアス電位発生回路の起動時におけるイネーブル信号ＥＮの波形及びノード１のバイアス電位の波形を示す図である。 従来例に係るバイアス電位発生回路のシャットダウン時におけるイネーブル信号ＥＮの波形及びノード１のバイアス電位の波形を示す図である。

以下、本発明の好ましい実施の形態について図面を参照しながら詳細に説明する。

（第１実施形態）
図１には、本発明の第１実施形態に係るバイアス電位発生回路１０の回路図を示した。なお、図８に示すバイアス電位発生回路１００と同一部分には同一符号を付し、その詳細な説明は省略する。

図１に示すバイアス電位発生回路１０は、図８に示すバイアス電位発生回路１００とほぼ同様の構成であるが、スイッチＳＷ１に供給する制御信号が異なる。具体的には、バイアス電位発生回路１０は、スイッチ制御回路１２を備えた点がバイアス電位発生回路１００と異なり、その他はバイアス電位発生回路１００と同様である。

スイッチ制御回路１２は、図２に示すように、起動時、すなわちスイッチＳＷ１がオフされた状態からノード１の電位が予め定めたバイアス電位になるまでは、一定のパルス幅のパルス信号の出力間隔を調整することによりスイッチＳＷ１を断続的にオンするためのパルス間隔調整信号であるイネーブル信号ＥＮをスイッチＳＷ１に出力し、ノード１の電位が予め定めたバイアス電位になった後は、スイッチＳＷ１を常時オンさせるためのオン信号であるイネーブル信号ＥＮをスイッチＳＷ１に出力する。すなわち、スイッチ制御回路１２は、時定数τで表わされる期間は、パルス間隔調整信号をスイッチＳＷ１に出力し、時定数τで表わされる期間経過後は、スイッチＳＷ１を常時オンするためのイネーブル信号ＥＮをスイッチＳＷ１に出力し、定常状態に移行する。

これにより、起動開始から時定数τで表わされる期間は、スイッチＳＷ１が断続的にオンオフされることにより、容量素子Ｃ１に断続的に電荷が蓄積される。このため、図２に示すように、ノード１のバイアス電位は、階段状に徐々に上昇して予め定めたバイアス電位に到達する。

ここで、時定数τは、図８に示したバイアス電位発生回路１００と異なり、抵抗Ｒ１、Ｒ２の抵抗値、及び、容量素子Ｃ１の容量だけでなく、パルス間隔調整信号の各パルスの出力間隔によって決定される。従って、パルスの出力間隔を長くするほど容量素子Ｃ１への電荷の蓄積を遅くすることができるため、時定数τを長くすることができ、パルスの出力間隔を短くすることにより容量素子Ｃ１への電荷の蓄積を速くすることができるため時定数τを短くすることができる。

なお、パルス間隔調整信号の出力を開始してから出力を終了するタイミングの制御は、例えば抵抗Ｒ１、Ｒ２の抵抗値、容量素子Ｃ１の容量値、パルスの出力間隔から予め時定数を算出しておき、この算出した時定数の時間を計測するタイマ回路を設けることにより行うことができる。

また、ノード１のバイアス電位を検出する検出回路を設け、この検出回路により検出された電位が、予め定めたバイアス電位になった場合にトリガ信号を発生するトリガ信号発生回路を設けることにより、パルス間隔調整信号の出力を終了するタイミングを制御するようにしてもよい。

このように、本実施形態では、スイッチＳＷ１を断続的にオンオフする際に、ＰＯＰノイズを抑制することができる程度にパルスの出力間隔を長く設定して時定数を長くすることにより、効果的にＰＯＰノイズを抑制することができる。従って、抵抗Ｒ１、Ｒ２、容量素子Ｃ１のサイズを大きくすることなく、ＰＯＰノイズを抑制することができ、部品のコストが増大するのを防ぐことができると共に、回路サイズが大型化するのを防ぐことができる。

なお、パルスの出力間隔は予め定めた一定間隔としてもよいし、徐々にパルスの出力間隔を短くするようにしてもよい。

また、本実施形態に係るバイアス電位発生回路１０のノード１は、例えばオペアンプの入力端子に接続される。オペアンプの入力側は通常は高インピーダンスであるため負荷が小さく、バイアス電位発生回路１０をサイズの小さいトランジスタ等で構成することができ、回路面積を小さくすることができる。また、オペアンプやバイアス電位発生回路１０はＬＳＩ内部で配線が可能であるため、スイッチングノイズが外部に漏れる虞は少ない。

（第２実施形態）
次に、本発明の第２実施形態について説明する。なお、第１実施形態で説明したバイアス電位発生回路１０と同一部分については同一符号を付し、その詳細な説明は省略する。

第１実施形態で説明したバイアス電位発生回路１０では、ＰＯＰノイズを抑制することはできるものの、ＰＳＲＲ及び抵抗Ｒ１、Ｒ２を流れる消費電流ＩＤＤを改善することはできない。

ＰＳＲＲを改善するためには、抵抗や容量素子のサイズを大きくする必要があるが、第１実施形態で説明したバイアス電位発生回路１０では、起動後、すなわちスイッチＳＷ１へのパルス間隔調整信号の出力が終了し、ノード１のバイアス電位が予め定めたバイアス電位になった後は、図８に示した従来構成のバイアス電位発生回路１００の動作と同じである。このため、図３に示すように、ノード１のバイアス電位に、電源ＶＤＤの揺れによるノイズ１４が重畳してしまう場合がある。

また、消費電流ＩＤＤを抑制するためには、電源ＶＤＤとＧＮＤとの間で直列接続された抵抗Ｒ１、Ｒ２の抵抗値を大きくする必要があるが、これも起動後については従来構成のバイアス電位発生回路１００と同様であるため、消費電流ＩＤＤを効果的に抑制することはできない。

そこで、本実施形態に係る図４に示すバイアス電位発生回路２０では、抵抗Ｒ２の一端と容量素子Ｃ１の一端との間にスイッチＳＷ２を設け、このスイッチＳＷ２を断続的にオンオフするスイッチ制御回路２２を備えた構成としている。

スイッチ制御回路１２の動作は第１実施形態と同様であり、図５に示すように、時定数τで表わされる期間はイネーブル信号ＥＮ１としてパルス間隔調整信号を出力し、時定数τで表わされる期間経過後、ノード１のバイアス電位が予め定めたバイアス電位になり、その後ノード１のバイアス電位が安定したと判断できるｔ１以降に、イネーブル信号ＥＮ１としてスイッチＳＷ１を常時オンさせる信号を出力する。これによりＰＯＰノイズを抑制することができる。

スイッチ制御回路２２は、図５に示すように、スイッチ制御回路１２とは逆の制御を行う。具体的には、スイッチ制御回路２２は、起動時、すなわちノード１のバイアス電位が予め定めたバイアス電位になった後、バイアス電位が安定するｔ１の時点までは、スイッチＳＷ２を常時オンするための信号をイネーブル信号ＥＮ２としてスイッチＳＷ２に出力する。これにより、起動時はスイッチＳＷ２は常時オンしているため、ノード１のバイアス電位の立ち上がりの動作は第１実施形態と同様である。

そして、起動後は、パルス間隔調整信号をイネーブル信号ＥＮ２としてスイッチＳＷ２に出力する。なお、パルスの出力間隔は、前述した電源ＶＤＤの揺れによるノイズを抑制することができる間隔に設定される。これにより、図３と図５を比較して明らかなように、起動後の電源ＶＤＤの揺れによるノイズ２４を大幅に抑制することができる。

このように、本実施形態では、起動後にスイッチＳＷ２を断続的にオンオフするので、抵抗や容量素子自体の定数やサイズを変更することなしに、等価的に抵抗や容量素子のサイズを制御することが可能となる。すなわち、電源ＶＤＤから抵抗Ｒ１、Ｒ２を通って容量素子Ｃ１へ流れる電流を、スイッチＳＷ２を断続的にオンオフすることで制限し、電源ＶＤＤから見た抵抗や容量素子のサイズを等価的に大きくすることができる。従って、抵抗や容量素子のサイズを大きくすることなくＰＳＲＲを改善することができる。

（第３実施形態）
次に、本発明の第３実施形態について説明する。なお、第２実施形態で説明したバイアス電位発生回路２０と同一部分については同一符号を付し、その詳細な説明は省略する。

第２実施形態で説明したバイアス電位発生回路２０では、ＰＯＰノイズを抑制すると共にＰＳＲＲを改善することはできるものの、電源ＶＤＤとＧＮＤ間に直列接続されたスイッチＳＷ１、抵抗Ｒ１、Ｒ２の構成は従来構成のバイアス電位発生回路１００と変わらず、起動中はスイッチＳＷ１が常時オンされているため、直列接続されたスイッチＳＷ１、抵抗Ｒ１、Ｒ２を流れる消費電流ＩＤＤを効果的に抑制することはできない。部品サイズを小さくしたりコストを削減したりするために抵抗Ｒ１、Ｒ２の抵抗値を小さくしてしまうと、これらの抵抗を流れる電流は増加してしまう。

そこで、本実施形態に係る図６に示すバイアス電位発生回路３０では、図４に示したバイアス電位発生回路２０のように抵抗Ｒ２の一端と容量素子Ｃ１の一端との間にスイッチＳＷ２を設けるのではなく、抵抗Ｒ２の他端とＧＮＤとの間にスイッチＳＷ２を設けており、このスイッチＳＷ２が、スイッチＳＷ１と共にスイッチ制御回路１２により断続的にオンオフされる構成となっている。

スイッチ制御回路１２の起動時の動作は、第１実施形態と同様であり、図７に示すように、時定数τで表わされる期間はイネーブル信号ＥＮ１としてパルス間隔調整信号をスイッチＳＷ１、ＳＷ２に出力し、ノード１のバイアス電位が予め定めたバイアス電位になり、その後ノード１のバイアス電位が安定したと判断できるｔ１の時点までは、イネーブル信号ＥＮ１としてスイッチＳＷ１、ＳＷ２を常時オンさせる信号を出力する。これによりＰＯＰノイズを抑制することができる。

そして、図７に示すように、ノード１のバイアス電位が安定するｔ１以降にも、イネーブル信号ＥＮ１としてパルス間隔調整信号をスイッチＳＷ１、ＳＷ２に出力する。これにより、第２実施形態と同様に、電源ＶＤＤから見た抵抗や容量素子のサイズを等価的に大きくすることができる。従って、抵抗や容量素子のサイズを大きくすることなくＰＳＲＲを改善することができる。

また、抵抗Ｒ２とＧＮＤとの間に接続されたスイッチＳＷ２を起動後も断続的にオンオフすることにより、等価的に電源ＶＤＤとＧＮＤとの間の抵抗値を制御することが可能となる。すなわち、スイッチＳＷ２に出力するパルス間隔調整信号のパルスの出力間隔を長くすることにより、等価的に抵抗値を大きくすることができ、パルスの出力間隔を短くすれば、等価的に抵抗値を小さくすることができる。

従って、スイッチＳＷ２に出力するパルス間隔調整信号のパルスの出力間隔を適宜設定することにより、直列接続されたスイッチＳＷ１、抵抗Ｒ１、Ｒ２、スイッチＳＷ２を流れる消費電流を効果的に抑制することができる。

なお、本実施形態では、図７に示すように、イネーブル信号ＥＮ１としてパルス間隔調整信号をスイッチＳＷ１、ＳＷ２に出力してノード１のバイアス電位が予め定めたバイアス電位になった後、ノード１のバイアス電位が安定したと判断できるｔ１の時点までは、イネーブル信号ＥＮ１としてスイッチＳＷ１、ＳＷ２を常時オンさせる信号を出力しているが、起動開始から起動後までパルス間隔調整信号を出力し続けるようにしてもよい。

また、本実施形態では、スイッチＳＷ１、ＳＷ２を同じスイッチ制御回路１２により制御する場合について説明したが、これに限らず、別々のスイッチ制御回路により制御するようにしてもよい。この場合、スイッチＳＷ１、ＳＷ２のパルス間隔調整信号のパルスの出力間隔を別々に設定することができ、ＰＯＰノイズ、ＰＳＲＲ、及び消費電流の３つの特性をより効果的に良好な特性とすることができる。

また、上記第２、第３実施形態では、パルス間隔調整信号によりスイッチＳＷ１、ＳＷ２を断続的にオンオフする場合について説明したが、パルス幅のデューティ比を調整する所謂パルス幅変調信号によりスイッチＳＷ１、ＳＷ２を制御するようにしてもよい。この場合、デューティ比を適宜調整することにより時定数τを調整したり、等価的に抵抗や容量素子のサイズを制御したり、等価的に電源ＶＤＤとＧＮＤ間の抵抗値を制御したりすることができる。

また、上記各実施形態で説明したバイアス電位発生回路１０、２０、３０は、ＬＳＩ化、すなわち集積回路化することが好ましい。これにより、従来外付けされていた抵抗や容量素子等の部品をデバイス内部に内在させることができ、回路を小型化することができる。

１ ノード（接続点）
１０、２０、３０ バイアス電位発生回路
１２ スイッチ制御回路（スイッチ制御手段、第１のスイッチ制御手段）
１４ ノイズ
２２ スイッチ制御回路（第２のスイッチ制御手段）
２４ ノイズ
１００ バイアス電位発生回路
Ｃ１ 容量素子
ＥＮ、ＥＮ１、ＥＮ２ イネーブル信号
ＩＤＤ 消費電流
Ｒ１ 抵抗（第１の抵抗）
Ｒ２ 抵抗（第２の抵抗）
ＳＷ１ スイッチ（第１のスイッチ）
ＳＷ２ スイッチ（第２のスイッチ）
ＶＤＤ 電源

Claims (6)

1. 一端が電源に接続されたスイッチと、
   一端が前記スイッチの他端に接続された第１の抵抗と、
   一端が前記第１の抵抗の他端に接続され、他端が接地された第２の抵抗と、
   一端が前記第１の抵抗の他端と前記第２の抵抗の一端との接続点に接続され、他端が接地された容量素子と、
   前記スイッチがオフされた状態から前記接続点の電位が予め定めたバイアス電位になるまでの少なくとも一部の期間は、一定のパルス幅のパルス信号の出力間隔を調整することにより前記スイッチを断続的にオンするための制御信号を前記スイッチに出力し、前記接続点の電位が前記バイアス電位になった後の少なくとも一部の期間は、前記スイッチを常時オンさせるための制御信号を前記スイッチに出力するスイッチ制御手段と、
   を備えたバイアス電位発生回路。
2. 一端が電源に接続された第１のスイッチと、
   一端が前記第１のスイッチの他端に接続された第１の抵抗と、
   一端が前記第１の抵抗の他端に接続され、他端が接地された第２の抵抗と、
   一端が前記第１の抵抗の他端と前記第２の抵抗の一端との接続点に接続され、他端が接地された容量素子と、
   前記接続点と前記容量素子の一端との間に設けられた第２のスイッチと、
   前記第１のスイッチがオフされた状態から前記接続点の電位が予め定めたバイアス電位になるまでの少なくとも一部の期間は、前記第１のスイッチを断続的にオンするための制御信号を前記第１のスイッチに出力し、前記接続点の電位が前記バイアス電位になった後の少なくとも一部の期間は、前記第１のスイッチを常時オンさせるための制御信号を前記第１のスイッチに出力する第１のスイッチ制御手段と、
   前記第１のスイッチがオフされた状態から前記接続点の電位が予め定めたバイアス電位になるまでの少なくとも一部の期間は、前記第２のスイッチを常時オンさせるための制御信号を前記第２のスイッチに出力し、前記接続点の電位が前記バイアス電位になった後の少なくとも一部の期間は、前記第２のスイッチを断続的にオンするための制御信号を前記第２のスイッチに出力する第２のスイッチ制御手段と、
   を備えたバイアス電位発生回路。
3. 一端が電源に接続された第１のスイッチと、
   一端が前記第１のスイッチの他端に接続された第１の抵抗と、
   一端が前記第１の抵抗の他端に接続された第２の抵抗と、
   一端が前記第１の抵抗の他端と前記第２の抵抗の一端との接続点に接続され、他端が接地された容量素子と、
   一端が前記第２の抵抗の他端と接続され、他端が接地された第２のスイッチと、
   前記第１のスイッチがオフされた状態から前記接続点の電位が予め定めたバイアス電位になるまでの少なくとも一部の期間、及び、前記接続点の電位が前記バイアス電位になった後の少なくとも一部の期間は、前記第１のスイッチ及び前記第２のスイッチを断続的にオンするための制御信号を前記第１のスイッチ及び前記第２のスイッチに出力するスイッチ制御手段と、
   を備えたバイアス電位発生回路。
4. 前記第１のスイッチを断続的にオンするための制御信号及び前記第２のスイッチを断続的にオンするための制御信号の少なくとも一方が、一定のパルス幅のパルス信号の出力間隔を調整するパルス間隔調整信号である
   請求項２又は請求項３記載のバイアス電位発生回路。
5. 前記第１のスイッチを断続的にオンするための制御信号及び前記第２のスイッチを断続的にオンするための制御信号の少なくとも一方が、パルス信号のパルス幅を調整するためのパルス幅変調信号である
   請求項２又は請求項３記載のバイアス電位発生回路。
6. 前記請求項１〜前記請求項５の何れか１項に記載のバイアス電位発生回路の各手段が集積回路化されている
   バイアス電位発生回路。

Images