JP2008283794A - チャージポンプ回路、固体撮像装置および液晶表示装置 - Google Patents

Abstract

【課題】昇圧用コンデンサーのチャージ量を制御してリップル電圧を抑制すると共に回路を構成しているトランジスターの耐圧を超えることを防ぎ、所望の電圧を出力させる。
【解決手段】チャージ量制御回路８Ａによって昇圧用コンデンサＣ１の両端の電位差を監視し、その電位差に応じて昇圧用コンデンサＣ１のチャージ量を制御する。例えば、昇圧用コンデンサＣ１の両端の電位差をスイッチトキャパシタ手段により分圧し、分圧された電位と基準電圧とを第１比較回路により比較する。または、昇圧用コンデンサＣ１の両端の電位を減算回路により減算処理し、減算回路からの出力と基準電圧とを第２比較回路により比較する。この第１比較回路または第２比較回路からの出力信号ＣＰＯＵＴにより、昇圧用コンデンサＣ１への充電を制御するＰｃｈＭＯＳトランジスタ１が制御される。
【選択図】図１

Description

本発明は、電源電圧などの電圧を昇電圧可能とするチャージポンプ方式昇圧回路であるチャージポンプ回路、このチャージポンプ回路を用いて複数種類の駆動電圧を生成して用いる固体撮像装置および液晶表示装置に関する。

電源電圧などの電圧を昇電圧するための従来の一般的なチャージポンプ式昇圧回路について図１０を用いて詳細に説明する。

図１０は、従来の一般的なチャージポンプ式昇圧回路の要部構成例を示す回路図である。

図１０において、従来のチャージポンプ式昇圧回路１００は、入力電圧が充放電される昇圧用コンデンサＣ１１と、この昇圧用コンデンサＣ１１を充放電させるための４つのＰｃｈＭＯＳトランジスタ１０１〜１０３およびＮｃｈＭＯＳトランジスタ１０４と、各ＰｃｈＭＯＳトランジスタ１０１〜１０３およびＮｃｈＭＯＳトランジスタ１０４を制御するクロック信号ＣＫ１Ｂ（ＢはバーであってＣＫ１の反転信号を示している）、ＣＫ２およびＣＫ２Ｂを生成出力するクロック生成回路１０５と、ＰｃｈＭＯＳトランジスタ１０１〜１０３およびＮｃｈＭＯＳトランジスタ１０４の各ゲートとクロック生成回路１０５との間に挿入されたクロックドライバ１０６ａ〜１０６ｄと、出力電圧を平滑化するための平滑化コンデンサＣ１２および負荷１０７とを有している。

ＰｃｈＭＯＳトランジスタ１０１とＰｃｈＭＯＳトランジスタ１０２は、電圧入力部ＶＩＮと電圧出力部ＶＯＵＴとの間に直列接続され、接続部に昇圧用コンデンサＣ１１の一方端（Ｃ１１Ｐ側）が接続されている。ＰｃｈＭＯＳトランジスタ１０１のゲートには、クロックドライバ１０６ａを介してクロック生成回路１０５からのクロック信号ＣＫ２Ｂが入力され、ＰｃｈＭＯＳトランジスタ１０２のゲートには、クロックドライバ１０６ｂを介してクロック生成回路１０５からのクロック信号ＣＫ１Ｂが入力されている。また、ＰｃｈＭＯＳトランジスタ１０３とＮｃｈＭＯＳトランジスタ１０４は、電圧入力部ＶＩＮと接地電位出力端との間に直列接続され、これらの接続部に昇圧用コンデンサＣ１１の他方端（Ｃ１１Ｎ側）が接続されている。ＰｃｈＭＯＳトランジスタ１０３のゲートには、クロックドライバ１０６ｃを介してクロック生成回路１０５からのクロック信号ＣＫ１Ｂが入力され、ＮｃｈＭＯＳトランジスタ１０４のゲートには、クロックドライバ１０６ｄを介してクロック生成回路１０５からのクロック信号ＣＫ２が入力されている。さらに、コンデンサＣ１２と負荷１０７は、電圧出力部ＶＯＵＴと接地電位出力端との間に並列に接続されている。

上記構成により、従来のチャージポンプ式昇圧回路１００の動作を説明する。

まず、クロック生成回路１０５からのクロック信号ＣＫ２Ｂがクロックドライバ１０６ａを介してＰｃｈＭＯＳトランジスタ１０１に供給されてＰｃｈＭＯＳトランジスタ１０１がオン状態とされる。これにより、電圧入力部ＶＩＮからの入力電圧によって昇圧用コンデンサＣ１１が充電されて、昇圧用コンデンサＣ１１の一方端の電位Ｃ１１ＰがＶＩＮレベル（電圧レベル）になる。

次に、ＰｃｈＭＯＳトランジスタ１０１がオフ状態とされ、クロック生成回路１０５からのクロック信号ＣＫ１Ｂがクロックドライバ１０６ｂおよびクロックドライバ１０６ｃを介してＰｃｈＭＯＳトランジスタ１０２およびＰｃｈＭＯＳトランジスタ１０３に供給されてＰｃｈＭＯＳトランジスタ１０２およびＰｃｈＭＯＳトランジスタ１０３が共にオン状態とされる。これにより、昇圧用コンデンサＣ１１の他方端の電位Ｃ１１ＮがＧＮＤレベルからＶＩＮレベルとなり、昇圧用コンデンサＣ１１からコンデンサＣ１２に電荷電圧が転送される。このとき、昇圧用コンデンサＣ１１の他方側の電位Ｃ１１ＮがＶＩＮレベルになるため、昇圧用コンデンサＣ１１の一方側の電位Ｃ１１Ｐおよび電圧出力部ＶＯＵＴからの出力電圧がＶＩＮレベル分だけ持ち上げられて（昇圧されて）、電圧入力部ＶＩＮの入力電圧の２倍の電圧（２×ＶＩＮレベル）が電圧出力部ＶＯＵＴから出力可能とされる。

このとき、図１０に示す従来のチャージポンプ方式昇圧回路１００では、入力された電圧入力部ＶＩＮの入力電圧の整数倍（ｎ×ＶＩＮレベル；ｎは２以上の整数）、図１０の場合には２倍の電圧（２×ＶＩＮレベル）しか出力させることができないため、例えば特許文献１には、出力電圧を制御する出力電圧制御方法が開示されている。これを図１１に示している。

図１１は、特許文献１に開示されている従来のチャージポンプ方式昇圧回路の要部構成例を示す回路図である。

図１１において、従来のチャージポンプ方式昇圧回路２００は、図１０に示す従来のチャージポンプ方式昇圧回路１００の構成に加えて、電圧出力部ＶＯＵＴと接地電圧出力端との間に直列接続された二つの抵抗器Ｒ１１およびＲ１２と、これらの二つの抵抗器Ｒ１１とＲ１２の接続部の電圧（抵抗分割電圧）と基準電圧ＶＲＥＦとを比較する比較回路２０１と、この基準電圧ＶＲＥＦを生成出力する基準電圧生成回路２０２と、クロック生成回路１０５とクロックドライバ１０６ａ〜１０６ｄとの間にそれぞれ接続され、クロック生成回路１０５からのクロック信号と比較回路２０１からの出力信号とをＯＲ演算するＯＲ回路２０３ａ〜２０３ｄとを有している。

上記構成により、従来のチャージポンプ式昇圧回路２００の動作を説明する。

この従来のチャージポンプ方式昇圧回路２００では、まず、電圧出力部ＶＯＵＴの出力電圧が抵抗器Ｒ１２と抵抗器Ｒ１１により抵抗分圧されており、この抵抗分圧で得られた電圧Ｖ１と、基準電圧生成回路２０２からの基準電圧ＶＲＥＦとが比較回路２０１により電圧比較される。

次に、比較回路２０１は、Ｖ１＞ＶＲＥＦの場合に、その出力端ＣＰＯＵＴからＨｉｇｈレベルが出力され、また、Ｖ１＜ＶＲＥＦまたはＶ１＝ＶＲＥＦの場合に、その出力端ＣＰＯＵＴからＬｏｗレベルが出力される。このようにして、比較回路２０１からの出力信号がＨｉｇｈレベルとＬｏｗレベルとを繰り返して、ＯＲ回路２０３ａ〜２０３ｄによりクロック生成回路１０５からのクロック信号が停止されたり、そのクロック信号が出力開始されたりすることによって、昇圧用コンデンサＣ１１への充電が停止されたり、充電が開始されたりする。この繰り返し動作が繰り返されることによって、チャージポンプ方式昇圧回路２００の電圧出力部ＶＯＵＴからの出力電圧を所定の一定電圧に制御することができる。

例えば、耐圧が５ＶであるＭＯＳトランジスタ（５Ｖ系ＭＯＳトランジスタ）によって構成されたチャージポンプ方式昇圧回路２００において、出力電圧が５Ｖ以下と設定されている場合に、電圧入力部ＶＩＮへの入力電圧が３Ｖである場合には、図１０のチャージポンプ方式昇圧回路１００では、出力電圧が入力電圧３Ｖの２倍の６Ｖになってしまう。通常、５ＶであるＭＯＳトランジスタの最大動作電圧は、通常＋１０％に設定されて５．５Ｖ程度とされており、５．５Ｖを超えることがないように設計されている。

ところが、電圧出力部ＶＯＵＴの出力電圧が５．５Ｖ以上の６Ｖになると、絶対最大定格電圧に触れてしまうことになるため、図１１のチャージポンプ方式昇圧回路２００では、比較回路２０１によって電圧出力部ＶＯＵＴからの出力電圧を監視して、クロックを有効に動作させたり、クロックを無効にしてその動作を停止させたりするという動作を繰り返すことによって、耐圧が５Ｖ耐圧であるＭＯＳトランジスタの最大動作電圧以下で所望の一定電圧が電圧出力部ＶＯＵＴから得られるようになっている。

耐圧が５Ｖ耐圧であるＭＯＳトランジスタの最大動作電圧を超えると、それ以上の耐圧を有するＭＯＳトランジスタを用いてチャージポンプ方式昇圧回路を構成する必要があるため、用いるＭＯＳトランジスタサイズがより増大し、これによって、コストの増大と共に、チップの回路占有面積も増大してしまう。

さらに、特許文献１の図１にも、特許文献１の図２の場合と同様に、電圧出力部ＶＯＵＴとグランド（接地電位０Ｖ）間の抵抗分割された電位と基準電圧とを大小比較することにより、昇圧用コンデンサＣ１１の充電量を制御する回路が開示されている。
特開平６−３５１２２９号公報（図１および図２）

しかしながら、上記従来技術には、以下のような問題がある。

図１２は、図１１に示す従来の一般的なチャージポンプ方式昇圧回路の動作をシミュレーションした結果を示す信号波形図であって、（ａ）は、図１１の従来のチャージポンプ方式昇圧回路の出力波形図、（ｂ）は、その出力波形Ａに対する図１１の昇圧用コンデンサＣ１の充放電波形Ｂを示す波形図である。

図１２（ｂ）に示すように、従来のチャージポンプ方式昇圧回路２００では、昇圧用コンデンサＣ１の充放電波形Ｂが、ＰｃｈＭＯＳトランジスタ１０１、１０２である５Ｖ耐圧ＭＯＳトランジスタの最大動作電圧である５．５Ｖの電圧レベル（出力電圧Ａ）を超えて、６Ｖ近くまで上昇している。

このように、上記従来のチャージポンプ方式昇圧回路２００では、電圧出力部ＶＯＵＴからの出力電圧を監視してこれを所定電圧以下に制限する方式であって、電圧出力部ＶＯＵＴからの出力電圧を制限できるものの、昇圧用コンデンサＣ１１のＣ１１Ｐ側の電位を制限することはできない。この昇圧用コンデンサＣ１１のＣ１１Ｐ側の電位は、出力電圧に制限がかかる半クロック前に上昇するため、比較回路２０１によってクロック信号を停止させても間に合わないという問題がある。この問題は、特許文献１の図１および図２の事例とも、同様に生じる問題である。

また、この昇圧用コンデンサＣ１１のＣ１１Ｐ側の電位が高くなると、ＰｃｈＭＯＳトランジスタ１０１、１０２がオフ状態とされにくくなり、昇圧用コンデンサＣ１１のＣ１１Ｐの電位が上昇してＰｃｈＭＯＳトランジスタ１０２を通して出力側に漏れて、図６（ｂ）およびこれを拡大した図７（ｂ）に示すようにリップル電圧が大きくなるという問題も生じる。

さらに、昇圧用コンデンサＣ１１の電圧を制御できないことにより、昇圧用コンデンサＣ１１から充放電される電圧波形が、回路を構成しているＰｃｈＭＯＳトランジスタ１０１、１０２の最大動作電圧を超えてしまう可能性があり、ＰｃｈＭＯＳトランジスタ１０１、１０２の破壊にも繋がる虞がある。

これを防ぐために、ＰｃｈＭＯＳトランジスタ１０１、１０２のゲート酸化膜厚を通常よりも厚くするか、または、ゲート長を通常よりも長くして、ＰｃｈＭＯＳトランジスタ１０１、１０２の耐圧を持たせる方法も考えられるが、これらの手段は、ＰｃｈＭＯＳトランジスタ１０１、１０２の性能を低下させてしまうことになるため、有効な手段とは言い難い。

本発明は、上記従来の問題を解決するもので、昇圧用コンデンサのチャージ量を制御してリップル電圧を抑制すると共に、回路を構成しているＭＯＳトランジスタの耐圧を超えることを防いで、所望の出力電圧を出力できるチャージポンプ回路、このチャージポンプ回路を用いて複数種類の駆動電圧を生成して用いる固体撮像装置および液晶表示装置を提供することを目的とする。

本発明のチャージポンプ回路は、入力電圧を所定の周期で昇圧用コンデンサに充放電させて、該入力電圧よりも高電圧の所定の出力電圧を得るチャージポンプ回路において、 該昇圧用コンデンサの両端の電位差を監視し、当該電位差に応じて、該所定の出力電圧を得るように該昇圧用コンデンサのチャージ量を制御するチャージ量制御回路を有するものであり、そのことにより上記目的が達成される。

また、好ましくは、本発明のチャージポンプ回路における所定の出力電圧は、前記昇圧用コンデンサの両端の電位差に前記入力電圧を加えた電圧である。

さらに、好ましくは、本発明のチャージポンプ回路において、前記昇圧用コンデンサを充放電させるために、電圧入力部と電圧出力部との間に直列接続され、その接続部が該昇圧用コンデンサの一方端に接続された第１トランジスタ手段および第２トランジスタ手段と、該電圧入力部と接地電位出力端との間に直列接続され、その接続部が該該昇圧用コンデンサの他方端に接続された第３トランジスタ手段および第４トランジスタ手段とを有する。

さらに、好ましくは、本発明のチャージポンプ回路において、所定の周期で前記昇圧用コンデンサを充放電させるために、前記第１トランジスタ手段〜第４トランジスタ手段を制御するクロック信号を生成出力するクロック信号生成回路をさらに有する。

さらに、好ましくは、本発明のチャージポンプ回路において、前記チャージ量制御手段からの制御信号と前記クロック信号生成回路からのクロック信号とが入力されてＯＲ演算されるＯＲ演算回路をさらに有し、該ＯＲ演算回路からの出力信号により前記第１トランジスタ手段がオンオフ制御される。

さらに、好ましくは、本発明のチャージポンプ回路におけるチャージ量制御手段は、前記第１トランジスタ手段をオンオフ制御することにより、前記昇圧用コンデンサの両端の電位差を所望の電圧差に制御する。

さらに、好ましくは、本発明のチャージポンプ回路におけるチャージ量制御手段は、前記昇圧用コンデンサの両端の電位差を分圧させるスイッチトキャパシタ手段と、該スイッチトキャパシタ手段で分圧された電位差である比較電圧と基準電圧とを比較して、該昇圧用コンデンサのチャージ量制御用の制御信号を生成出力する第１比較回路とを有する。

さらに、好ましくは、本発明のチャージポンプ回路におけるスイッチトキャパシタ手段は、二つのコンデンサが直列接続され、直接接続された二つのコンデンサの一方側にスイッチ手段を介して前記昇圧用コンデンサの一方端が接続され、該直接接続された二つのコンデンサの他方側に別のスイッチ手段を介して該昇圧用コンデンサの他方端が接続されている。

さらに、好ましくは、本発明のチャージポンプ回路における第１比較回路は、一方の入力部に前記スイッチトキャパシタ手段により前記昇圧用コンデンサの両端の電位差を分圧させた比較電圧が入力され、他方の入力部に基準電圧が入力されるオペレーショナルアンプを有し、該オペレーショナルアンプを通して前記制御信号が生成出力される。

さらに、好ましくは、本発明のチャージポンプ回路におけるスイッチトキャパシタ手段は、前記直列接続された二つのコンデンサの容量比を調整して、前記比較電圧を変化させて前記昇圧用コンデンサの両端の電位差を調整可能とする。

さらに、好ましくは、本発明のチャージポンプ回路における二つのコンデンサのうちの一方の容量値を一定にして、他方のコンデンサの容量を切り替え手段により切り替えて、前記比較電圧を変化させる。

さらに、好ましくは、本発明のチャージポンプ回路におけるチャージ量制御手段は、前記昇圧用コンデンサの両端の電位差を減算処理する減算回路と、該減算回路からの出力電圧またはこれに対応した電圧である比較電圧と基準電圧とを比較して、該昇圧用コンデンサのチャージ量制御用の制御信号を生成出力する第２比較回路とを有する。

さらに、好ましくは、本発明のチャージポンプ回路における減算回路は、前記昇圧用コンデンサの一方端および他方端にそれぞれ、各抵抗器をそれぞれ介して、オペレーショナルアンプの二つの入力部がそれぞれ接続され、該オペレーショナルアンプの一方の入力部と出力部が別の抵抗器を介して帰還接続され、該オペレーショナルアンプの他方の入力部と接地電位出力端とがさらに別の抵抗器を介して接続されている。

さらに、好ましくは、本発明のチャージポンプ回路における第２比較回路は、一方の入力部に前記減算回路を構成するオペレーショナルアンプからの出力電圧が抵抗分圧されて比較電圧として入力され、他方の入力部に基準電圧が入力される別のオペレーショナルアンプを有し、該別のオペレーショナルアンプにより前記制御信号が生成出力される。

さらに、好ましくは、本発明のチャージポンプ回路において、前記減算回路の出力端に分割抵抗部が設けられ、該分割抵抗部によって分割された分割電圧を前記比較電圧として前記第２比較回路に供給する。

さらに、好ましくは、本発明のチャージポンプ回路において、前記分割抵抗部の抵抗比率を変化させることにより比較電圧としての分割電圧を調整して前記昇圧用コンデンサの両端の電位差を調整可能とする。

さらに、好ましくは、本発明のチャージポンプ回路において、前記基準電圧を生成する基準電圧生成回路をさらに有する。

本発明の固体撮像装置は、本発明の上記チャージポンプ回路を用いて複数種類の駆動電圧を生成して撮像を行うものであり、そのことにより上記目的が達成される。

本発明の液晶表示装置は、本発明の上記チャージポンプ回路を用いて複数種類の駆動電圧を生成して液晶表示を行うものであり、そのことにより上記目的が達成される。

また、好ましくは、本発明の液晶表示装置における複数種類の駆動電圧は、表示駆動電圧のうちのソース基準電圧および／またはバックライト用ＬＥＤドライバの電源電圧である。

上記構成により、以下に、本発明の作用について説明する。

本発明にあっては、チャージ量制御手段によって昇圧用コンデンサＣ１の両端の電位差が監視され、その両端の電位差に応じて昇圧用コンデンサＣ１のチャージ量が制御される。これにより、昇圧用コンデンサＣ１の一方端Ｃ１Ｐの電位が上昇して出力側に漏れることにより出力電圧に生じるリップル電圧が抑制される。さらに、昇圧用コンデンサＣ１から充放電される電圧波形が、回路を構成しているトランジスタ手段としてのＰｃｈＭＯＳトランジスタの最大動作電圧を超えないように制御されて、トランジスタ手段の破壊をも防ぐことが可能となる。

例えば、昇圧用コンデンサＣ１の両端の電位差が、スイッチトキャパシタ手段により分圧され、分圧された電位と基準電圧とが比較回路により比較される。または、昇圧用コンデンサＣ１の両端の電位が、減算回路により減算され、減算回路からの出力と基準電圧とが比較回路により比較される。これによって、この比較回路からの出力制御信号により、昇圧用コンデンサＣ１への充電を制御するＰｃｈＭＯＳトランジスタなどのトランジスタ手段が制御されて、昇圧用コンデンサＣ１のチャージ量が制御される。

以上により、本発明によれば、チャージポンプ回路において、昇圧用コンデンサＣ１の両端の電位差に応じてチャージ量が制御されることによって、リップル電圧が小さく、所望の安定した出力電圧を得ることができる。

また、回路を構成するトランジスタ手段の最大動作電圧を超えることなくチャージポンプ回路を構成することが可能であるため、耐圧が１ランク高い大容量のトランジスタ手段を使用する必要がなく、チップの回路占有面積増大およびコスト増大を抑制することができる。

以下に、本発明のチャージポンプ方式昇圧回路の実施形態１、２について、図面を参照しながら説明する。
（実施形態１）
図１は、本発明の実施形態１に係るチャージポンプ方式昇圧回路１０の要部構成例を示す回路図である。

図１において、本実施形態１のチャージポンプ式昇圧回路１０は、電圧入力部ＶＩＮからの入力電圧により充放電される昇圧用コンデンサＣ１と、この昇圧用コンデンサＣ１を充放電させるための第１〜第４トランジスタ手段としてのＰｃｈＭＯＳトランジスタ１〜３およびＮｃｈＭＯＳトランジスタ４と、これらのＰｃｈＭＯＳトランジスタ１〜３およびＮｃｈＭＯＳトランジスタ４をオンオフ制御するクロック信号ＣＫ１Ｂ、ＣＫ２およびＣＫ２Ｂを生成出力するクロック生成回路５と、ＰｃｈＭＯＳトランジスタ１〜３およびＮｃｈＭＯＳトランジスタ４のゲートとクロック生成回路５との間に挿入されたクロックドライバ６ａ〜６ｄと、電圧出力部ＶＯＵＴと接地電位出力端との間に並列に設けられ、電圧出力部ＶＯＵＴからの出力電圧を平滑化するための平滑化コンデンサＣ２および負荷７と、昇圧用コンデンサＣ１の両端の電位差を監視して、その両端の電位差に応じて昇圧用コンデンサＣ１のチャージ量を制御する制御手段としてのチャージ量制御回路８Ａと、基準電圧ＶＲＥＦを生成してチャージ量制御回路８Ａに出力するための基準電圧生成回路８Ｂと、クロックドライバ６ａの前段に設けられて、クロック生成回路５からのクロック信号が一方入力端に入力され、チャージ量制御回路８Ａからの出力信号が他方入力端に入力されるＯＲ演算回路９とを有している。

これらのＰｃｈＭＯＳトランジスタ１〜３およびＮｃｈＭＯＳトランジスタ４は、昇圧用コンデンサＣ１を充放電させて昇圧させるために設けられている。ＰｃｈＭＯＳトランジスタ１とＰｃｈＭＯＳトランジスタ２は、電圧入力部ＶＩＮと電圧出力部ＶＯＵＴとの間に直列接続されて、接続部に昇圧用コンデンサＣ１の一方端（Ｃ１Ｐ側）が接続されている。また、ＰｃｈＭＯＳトランジスタ３とＮｃｈＭＯＳトランジスタ４は、電圧入力部ＶＩＮと接地電位出力端との間に直列接続され、その接続部に昇圧用コンデンサＣ１の他方端（ＣＮ１側）が接続されている。

ＰｃｈＭＯＳトランジスタ１のゲートには、ＯＲ演算回路９およびクロックドライバ６ａの直列回路を介してクロック生成回路５からのクロック信号ＣＫ２Ｂとチャージ量制御回路８Ａからの出力信号ＣＰＯＵＴがＯＲ演算された制御信号が入力されて、ＰｃｈＭＯＳトランジスタ１がオン・オフ制御される。ＰｃｈＭＯＳトランジスタ２のゲートには、クロックドライバ６ｂを介してクロック生成回路５からのクロック信号ＣＫ１Ｂが入力されてて、ＰｃｈＭＯＳトランジスタ２がオン・オフ制御される。ＰｃｈＭＯＳトランジスタ３のゲートには、クロックドライバ６ｃを介してクロック生成回路５からのクロック信号ＣＫ１Ｂが入力されて、ＰｃｈＭＯＳトランジスタ３がオン・オフ制御され、ＮｃｈＭＯＳトランジスタ４のゲートには、クロックドライバ６ｄを介してクロック生成回路５からのクロック信号ＣＫ２が入力されて、ＮｃｈＭＯＳトランジスタ４がオン・オフ制御される。

昇圧用コンデンサＣ１による昇圧動作について説明する。昇圧用コンデンサＣ１の他方端の電位Ｃ１ＮがＧＮＤレベルから所定電圧レベルになると、昇圧用コンデンサＣ１の両端電圧は一定であるから、昇圧用コンデンサＣ１の一方側の電位はその所定電圧レベル分だけ、入力電圧レベル（ＶＩＮレベル）から昇圧される。

チャージ量制御回路８Ａには、昇圧用コンデンサＣ１の両端Ｃ１ＰおよびＣ１Ｎの各電位がそれぞれ入力されて監視されており、その両端Ｃ１ＰおよびＣ１Ｎの電位差に応じて昇圧用コンデンサＣ１のチャージ量を制御するための制御信号が出力端ＣＰＯＵＴからＯＲ演算回路９に出力される。

ＯＲ演算回路９は、一方入力端がクロック生成回路５に接続され、他方入力端がチャージ量制御回路８Ａの出力端に接続されて、その出力端がクロックドライバ６ａに接続されて、クロック生成回路５からのクロック信号ＣＫ２Ｂとチャージ量制御回路８Ａからの出力信号ＯＰＯＵＴとがＯＲ演算される。

なお、クロック信号生成回路５および基準電圧生成回路８Ｂについては、従来からチャージポンプ方式昇圧回路に使用されているものを用いるため、ここではその詳細な説明は省略する。

図２は、図１のチャージポンプ昇圧回路１０におけるチャージ量制御回路８Ａの要部構成例を示す回路図である。

図２において、このチャージ量制御回路８Ａは、所望の比較電圧を得るために、昇圧用コンデンサＣ１の両端の電位差を分圧させるスイッチトキャパシタ手段８１と、分圧された電位（比較電圧）と基準電圧とを比較して制御信号を生成する第１比較回路としてのオペレーショナルアンプ８２と、この比較出力を反転させるインバータ８３と、インバータ８３からの出力とクロックＣＫ２とが入力されてＮＡＮＤ演算されるＮＡＮＤ回路８４と、コンデンサＣＳ３およびスイッチＳ６〜Ｓ８とを有している。

スイッチトキャパシタ手段８１は、二つのコンデンサＣＳ１およびＣＳ２が直列接続され、この直接接続された二つのコンデンサＣＳ１およびＣＳ２のうちの一方のコンデンサＣＳ１側にスイッチＳ１を介して昇圧用コンデンサＣ１の一方端であるＣ１Ｐ側が接続され、また、直接接続された二つのコンデンサＣＳ１およびＣＳ２のうちの他方のコンデンサＣＳ２側に他のスイッチＳ２を介して昇圧用コンデンサＣ１の他方端であるＣ１Ｎ側が接続されている。また、二つのコンデンサＣＳ１およびＣＳ２のうちの他方のコンデンサＣＳ２側にはスイッチＳ３を介して電圧入力部ＶＩＮが接続され、二つのコンデンサＣＳ１およびＣＳ２のうちの一方のコンデンサＣＳ１側にはスイッチＳ４を介して電圧入力部ＶＩＮが接続されている。さらに、二つのコンデンサＣＳ１およびＣＳ２の接続部にはスイッチＳ５を介して電圧入力部ＶＩＮが接続されている。スイッチＳ１およびＳ２はクロック信号ＣＫ２によりオン・オフ制御され、スイッチＳ３〜Ｓ５はクロック信号ＣＫ１によりオンオフ制御が為されている。

このスイッチトキャパシタ手段８１では、クロック信号ＣＫ２によりスイッチＳ１およびＳ２がオン状態とされると、昇圧用コンデンサＣ１の両端Ｃ１Ｐ−Ｃ１Ｎ間の電位差が、直列に接続されたコンデンサＣＳ１およびＣＳ２によって分圧される。なお、クロック信号ＣＫ２がローレベル時にハイレベルのクロック信号ＣＫ１によりスイッチＳ３〜Ｓ５がオン状態とされて、コンデンサＣＳ１およびＣＳ２の両端およびその接続部にＶＩＮ電圧（入力電圧）が入力されてＣＳ１とＣＳ２それぞれのコンデンサの両端が同電位となり、リセットされるようになっている。

オペレーショナルアンプ８２の一方の＋入力部には、スイッチトキャパシタ手段８１により分圧された電位ＣＭＰＩＮ＿Ｐが入力される。また、オペレーショナルアンプ８２の他方の−入力部には、基準電圧生成回路８Ｂから供給される基準電圧値ＶＲＥＦがスイッチＳ６を介して接続されると共に昇圧用コンデンサＣ１のＣ１Ｎ側電位ＶＩＮ＿ＮがスイッチＳ７を介して接続されたコンデンサＣＳ３からの電位が入力されている。このコンデンサＣＳ３のスイッチＳ７側端には、スイッチＳ８を介して接地電位出力端が接続されている。このスイッチＳ６およびＳ８はクロック信号ＣＫ１によりオンオフ制御され、スイッチＳ７はクロック信号ＣＫ２によりオンオフ制御が為される。要するに、クロック信号ＣＫ１がハイレベル時にはスイッチＳ６およびＳ８がオン（スイッチＳ７がオフ）して、基準電圧値ＶＲＥＦが、接地電位出力端が接続されたコンデンサＣＳ３に充電され、次のクロック信号ＣＫ２のハイレベル時にスイッチＳ７がオン（スイッチＳ６およびＳ８がオフ）して、コンデンサＣＳ３の他方端側に昇圧用コンデンサＣ１のＣ１Ｎ側電位ＶＩＮ＿Ｎが印加され、コンデンサＣＳ３の一方端からオペレーショナルアンプ８２の−入力部に、基準電圧ＶＲＥＦ＋昇圧用コンデンサＣ１のＣ１Ｎ側電位ＶＩＮ＿Ｎの加算電圧が、基準電位ＣＭＰＩＮ＿Ｎとして入力される。この基準電位ＣＭＰＩＮ＿Ｎと、分圧された電位ＣＭＰＩＮ＿Ｐとがオペレーショナルアンプ８２で比較されて出力信号ＯＰＯＵＴを出力するようになっている。

このオペレーショナルアンプ８２では、基準電圧値ＶＲＥＦと昇圧用コンデンサＣ１のＣ１Ｎ側電位ＶＩＮ＿Ｎとから生成されるコンデンサＣＳ３の電位と、スイッチトキャパシタ８１により昇圧用コンデンサＣ１の両端Ｃ１Ｐ−Ｃ１Ｎ間の電位差を分圧させた電位ＣＭＰＩＮ＿Ｐとが比較される。オペレーショナルアンプ８２からの出力信号ＯＰＯＵＴは、インバータ８３で反転された後に、クロック信号ＣＫ２に同期して制御されるＮＡＮＤ回路８４から、ＰｃｈＭＯＳトランジスタ１のゲートを制御するための制御信号ＣＰＯＵＴとしてＯＲ演算回路９に出力される。

上記構成により、以下に、本実施形態１のチャージポンプ方式昇圧回路１０の動作について説明する。

図３は、図２に示すチャージ量制御回路８Ａの動作をシミュレーションした結果を示す図であり、（ａ）は昇圧用コンデンサＣ１の両端の電位ＶＩＮ＿ＰおよびＶＩＮ＿Ｎとそれらの電位差（ＶＩＮ＿Ｐ−ＶＩＮ＿Ｎ）の電圧波形を示し、（ｂ）は昇圧用コンデンサＣ１の充放電波形およびオペレーショナルアンプ８２からの出力信号ＯＰＯＵＴの波形を示している。なお、図３では、横軸は時間μｓ、縦軸は電位Ｖを示している。また、図３では、電圧入力部ＶＩＮの入力電圧＝３Ｖ、コンデンサＣＳ１＝５ｐＦ、コンデンサＣＳ２＝６ｐＦ、コンデンサＣＳ３＝５ｐＦに設定し、クロックＣＫ１およびクロックＣＫ２のクロック周波数を３３ＫＨｚと設定してシミュレーションを行った場合を示している。

図３に示すように、オペレーショナルアンプ８２の＋入力部に供給される分圧電位ＣＭＰＩＮ＿Ｐ、オペレーショナルアンプ８２の−入力部に供給される電位ＣＭＰＩＮ＿Ｎ（基準電圧ＶＲＥＦ＋昇圧用コンデンサＣ１のＣ１Ｎ側電位ＶＩＮ＿Ｎの加算電圧）、オペレーショナルアンプ８２の出力信号ＯＰＯＵＴが示されている。

停止電圧、即ち、チャージポンプ昇圧回路１０からの電圧出力部ＶＯＵＴの出力電圧および電圧入力部ＶＩＮの電源入力電圧と、昇圧用コンデンサＣ１に必要なチャージ電圧との関係は、
チャージ電圧＝ＶＩＮ＿Ｐ(Ｃ１Ｐ)−ＶＩＮ＿Ｎ(Ｃ１Ｎ) ・・・ 式（１）
必要チャージ電圧＝停止電圧（ＶＯＵＴ）−電源電圧（ＶＩＮ） ・・・式（２）
から、下記表１に示すような関係になる。

上記式（１）、式（２）および表１から、例えば、電源電圧（入力電圧；電圧入力部ＶＩＮの入力電圧）を３．０Ｖとして、チャージポンプ昇圧回路１０からの出力電圧（停止電圧；電圧出力部ＶＯＵＴの出力電圧）を、５．５Ｖ以下の５．２Ｖに制限したい場合には、必要チャージ電圧は２．２Ｖとなり、チャージ量制御回路８Ａによって、昇圧用コンデンサＣ１の一方端Ｃ１Ｐと他方端Ｃ１Ｎ間の電位差が２．２Ｖになったときを検出すればよいことがわかる。

ここで、比較電圧（検出すべき昇圧用コンデンサＣ１の両端の電位差に対応した分圧電圧）と、スイッチトキャパシタ８１のコンデンサＣＳ１とコンデンサＣＳ２の容量比、および図２のＣＭＰＩＮ＿ＰとＣＭＰＩＮ＿Ｎの電圧は、
ＣＭＰＩＮ＿Ｐの電圧＝ＶＩＮ＿Ｎ(Ｃ１Ｎ)＋（ＶＩＮ＿Ｐ(Ｃ１Ｐ)−ＶＩＮ＿Ｎ(Ｃ１Ｎ)） ・・・式（３）
ＣＭＰＩＮ＿Ｎの電圧＝ＶＲＥＦ＋ＶＩＮ＿Ｎ(Ｃ１Ｎ) ・・・式（４）
から、下記表２に示すような関係となる。

上記表２から、例えば、基準電圧ＶＲＥＦを１．０Ｖとして、比較電圧を２．２Ｖとした場合には、コンデンサＣＳ１とコンデンサＣＳ２の容量は、それぞれ５ｐＦと６ｐＦとすればよいことが分かる。

このようなシミュレーションを行ったところ、図３（ａ）に示すように、コンデンサＣ１の一方端Ｃ１Ｐと他方端Ｃ１Ｎ間の電位差（ＶＩＮ＿Ｐ(Ｃ１Ｐ)−ＶＩＮ＿Ｎ(Ｃ１Ｎ)）が大きくなって、比較電圧である２．２Ｖに達するまでの時間は７２５μｓとなった。

図３（ｂ）に示す充放電波形において、コンデンサＣ１の充電モードからポンプモードに変化して、ＣＭＰＩＮ＿Ｐ＞ＣＭＰＩＮ＿Ｎとなる時点が７２５ｕｓである。以降、オペレーショナルアンプ８２からの出力ＯＰＯＵＴがＨｉｇｈレベルとなり、ＰｃｈＭＯＳトランジスタ１がオフ状態とされて、昇圧用コンデンサＣ１のチャージ量が制限される。

昇圧コンデンサＣ１のチャージ量が制限され、昇圧コンデンサＣ１の両端の電位差が小さくなっていくと、いずれＣＭＰＩＮ＿Ｐ＜ＣＭＰＩＮ＿Ｎとなり、昇圧コンデンサＣ１へのチャージ量制限が無くなり、昇圧コンデンサＣ１へのチャージが開始され、昇圧コンデンサＣ１の両端の電位差が大きくなる。
前記の昇圧コンデンサＣ１へのチャージが行われたり、チャージが制限されたりして、昇圧コンデンサＣ１の両端の電位差が大きくなったり、小さくなったりを繰り返すことにより、電位差が一定に保たれようとする。

図４は、図１のクロック生成回路５によって生成出力されるクロック信号ＣＫ１、ＣＫ１Ｂ、ＣＫ２およびＣＫ２Ｂのタイミングを示す信号波形図である。

図４において、クロック信号ＣＫ１ＢはＣＫ１を反転させた信号であり、クロック信号ＣＫ２ＢはＣＫ２を反転させた信号である。また、クロック信号ＣＫ１Ｂはクロック信号ＣＫ２よりも立ち上がりタイミングが速く、立ち下りタイミングが遅くなるように生成出力される。

図４に示すクロック信号ＣＫ２がＨｉｇｈレベルでクロック信号ＣＫ２ＢがＬｏｗレベルである期間に、電圧入力部ＶＩＮに入力電圧が印加されて昇圧用コンデンサＣ１に電荷がチャージされ、図１および図２に示すチャージ量制御回路８Ａによって、昇圧用コンデンサＣ１の両端の電位差が比較される。

図１および図２に示すチャージ量制御回路８Ａにおいて、スイッチＳ１〜スイッチＳ８は、供給されるクロック信号がＨｉｇｈレベルでオン状態、Ｌｏｗレベルでアクティブ状態とされている。

チャージ量制御回路８ＡのスイッチＳ１〜Ｓ８は、供給されるクロック信号がＨｉｇｈレベルでオフ状態とされ、Ｌｏｗレベルでアクティブ状態（オン状態）とされる。昇圧用コンデンサＣ１のチャージ期間にはクロック信号ＣＫ２がＨｉｇｈレベルとなるため、チャージ量制御回路８Ａによって昇圧用コンデンサＣ１のチャージ量が検出される。

ＣＭＰＩＮ＿Ｐ ＞ ＣＭＰＩＮ＿Ｎとなった時点で、図１に示すＰｃｈＭＯＳトランジスタ１のゲートにはＨｉｇｈレベルの制御信号ＣＰＯＵＴがＯＲ演算回路９に供給され、この時点で昇圧用コンデンサＣ１への充電が停止される。

その停止期間中に、やがてＣＭＰＩＮ＿Ｐ ＜ ＣＭＰＩＮ＿Ｎとなると、チャージ量制御回路８Ａからの出力制御信号ＣＰＯＵＴがＬｏｗレベルとなり、昇圧用コンデンサＣ１への充電が開始される。

この動作を繰り返すことにより、チャージポンプ方式昇圧回路１０からの電圧出力部ＶＯＵＴからの出力電圧として、リップル電圧が少ない安定した所望の出力信号を得ることができる。

上記表２に示すように、コンデンサＣＳ１とコンデンサＣＳ２の容量比を変えることによって、比較電圧を調整することが可能である。本実施形態では、コンデンサＣＳ１の容量値を一定にして、コンデンサＣＳ２の容量をスイッチ手段などの切り替え手段により切り替えることによって、比較電圧を変化させることが可能となる。また逆に、コンデンサＣＳ２の容量値を一定にして、コンデンサＣＳ１の容量をスイッチ手段などの切り替え手段により切り替えることによっても、比較電圧を変化させることが可能となる。

要するに、直列接続された二つのコンデンサＣＳ１およびＣＳ２の容量比を調整して、比較電圧を変化させて昇圧用コンデンサＣ１の両端の電位差を調整可能とする。この場合に、二つのコンデンサＣＳ１およびＣＳ２のうちの一方の容量値を一定にして、他方のコンデンサの容量を切り替え手段により切り替えて、比較電圧を変化させる。

図５（ａ）は、図１のチャージポンプ方式昇圧回路１０の出力波形、図５（ｂ）は、図１の昇圧用コンデンサＣ１の充放電波形をシミュレーションした結果を示す波形図である。

図５（ａ）および図５（ｂ）に示すように、本実施形態１のチャージポンプ方式昇圧回路１０では、昇圧用コンデンサＣ１の充放電波形Ｂは、図１２（ｂ）のように出力電圧Ａを遥かに超えて６Ｖにはならず、チャージ量が制限されることによって５．５Ｖ以下となっていることが分かる。

図６（ａ）は、図１のチャージポンプ方式昇圧回路１０の出力波形、図６（ｂ）は、従来のチャージポンプ式昇圧回路２００の出力波形を並べて示した図であり、図７（ａ）および図７（ｂ）は、図６（ａ）および図６（ｂ）のリップル電圧発生部分を拡大した図である。なお、図５、図６および図７において、横軸は時間、縦軸は電位Ｖを示している。

図６（ａ）および図７（ａ）に示すように、本実施形態１のチャージポンプ方式昇圧回路１０では、図６（ｂ）および図７（ｂ）に示す従来のチャージポンプ方式昇圧回路２００に比べて、電圧出力部ＶＯＵＴの出力信号のリップル電圧がより小さく抑制されていることが分かる。

以上により、本実施形態１のチャージポンプ方式昇圧回路１０によれば、昇圧用コンデンサＣ１の両端の電位差を監視して、この両端の電位差が所望の電位差になるように、この電位差応じてチャージ量が制御されることによって、リップル電圧が小さく、安定した出力電圧を得ることができる。また、回路を構成するＭＯＳトランジスタの最大動作電圧を超えることなくチャージポンプ方式昇圧回路１０を容易に構成することが可能であるため、耐圧が高いランクのＭＯＳトランジスタを使用する必要がなく、これによって、チップの回路占有面積が増大されることを抑制すると共にコストの増大をも抑制することができる。
（実施形態２）
上記実施形態１では、昇圧用コンデンサＣ１の両端の電位差がスイッチトキャパシタ手段により分圧され、この分圧された電位である比較電圧と基準電圧とがオペレーショナルアンプで比較されて制御信号が生成出力される場合について説明したが、本実施形態２では、昇圧用コンデンサＣ１の両端の電位が減算回路により減算処理され、減算回路からの出力電圧に対応した比較電圧と基準電圧とが別のオペレーショナルアンプで比較されて制御信号が生成出力される場合について説明する。

図８は、本実施形態２のチャージポンプ方式昇圧回路の要部構成例を示す回路図であり、図９は、図８のチャージポンプ方式昇圧回路におけるチャージ量制御回路の要部構成例を示す回路図である。なお、図８のチャージポンプ方式昇圧回路では、図１のチャージポンプ方式昇圧回路１０におけるチャージ量制御回路８Ａの代わりにチャージ量制御回路２１を有している点が異なっている。

図９において、本実施形態２のチャージポンプ方式昇圧回路２０におけるチャージ量制御回路２１は、昇圧用コンデンサＣ１の両端の電位ＶＩＮ＿ＰおよびＶＩＮ＿Ｎを減算する減算回路２１１と、この減算回路２１１からの出力電圧またはこの出力電圧に対応した電圧である比較電圧と基準電圧とを比較して制御信号を生成出力する第２比較回路としてのオペレーショナルアンプ２１２とを有している。

減算回路２１１は、抵抗器Ｒ１およびＲ２とオペレーショナルアンプ２１１ａとから構成される代表的な減算回路である。この減算回路２１１は、昇圧用コンデンサＣ１の一方端Ｃ１Ｐおよび他方端Ｃ１Ｎにそれぞれ，各抵抗器Ｒ１、Ｒ１をそれぞれ介して、オペレーショナルアンプ２１１ａの一方の−入力部および他方の＋入力部にそれぞれ接続されている。このオペレーショナルアンプ２１１ａの一方の−入力部とその出力部とは他の抵抗器Ｒ２を介して帰還接続され、また、オペレーショナルアンプ２１１ａの他方の入力部＋と接地電位出力端とがさらに他の抵抗器Ｒ２を介して接続されている。

オペレーショナルアンプ２１２は、一方の＋入力部に減算回路２１１を構成するオペレーショナルアンプ２１１ａからの出力ＯＰＯＵＴを、直列接続された二つの抵抗器Ｒ３および抵抗器Ｒ４によって抵抗分圧された比較電圧ＶＣＭＰが入力され、他方の−入力部に基準電圧ＶＲＥＦが入力されている。このオペレーショナルアンプ２１２では、減算回路２１１の出力電圧ＯＰＯＵＴを抵抗器Ｒ３およびＲ４により分圧された比較電圧ＶＣＭＰと基準電圧生成回路９からの出力電圧である基準電圧ＶＲＥＦとの大小関係が比較され、その比較結果がＰｃｈＭＯＳトランジスタ１のゲート（制御端）をオンオフ制御してチャージ量を制御する制御信号ＣＰＯＵＴとして出力される。

上記構成により、以下に、本実施形態２のチャージポンプ方式昇圧回路２０の動作について説明する。

図８に示すチャージ量制御回路２１において、二つの入力電圧ＶＩＮ_ＰとＶＩＮ_Ｎの電位差ＯＰＯＵＴは、次の［数１］のように、一般に、

と表される。ここで、抵抗器の値がＲ１＝Ｒ２と等しいときには、オペレーショナルアンプ２１１ａからの出力電圧ＯＰＯＵＴは、
ＯＰＯＵＴ＝（ＶＩＮ＿Ｐ - ＶＩＮ＿Ｎ） ・・・式（６）
となり、昇圧用コンデンサＣ１の両端の電位差を求めることが可能となる。

ＯＰＯＵＴとグランド（接地電位０Ｖ）間に直列接続された抵抗器Ｒ３と抵抗器Ｒ４によってＯＰＯＵＴを抵抗分圧させた比較電圧ＶＣＭＰの大小関係を比較する際に、ＶＣＭＰ＞ＶＲＥＦである場合には、オペレーショナルアンプ２１２の出力電圧はＨｉｇｈレベルとなり、昇圧用コンデンサＣ１への充電が停止されることになる。

その停止期間中に、やがてＶＣＭＰ＜ＶＲＥＦとなると、オペレーショナルアンプ２１２の出力電圧がＬｏｗレベルとなり、ＰｃｈＭＯＳトランジスタ１のゲートがＯＮ状態とされて、昇圧用コンデンサＣ１への充電が開始される。

この動作を繰り返すことにより、チャージポンプ方式昇圧回路２０からの電圧出力部ＶＯＵＴからの出力電圧として、リップル電圧が少ない安定した出力信号を得ることができる。さらに、抵抗器Ｒ３およびＲ４のうちの少なくともいずれかを可変とすることにより、チャージポンプ方式昇圧回路２０から出力される電圧レベルを調整することができる。

要するに、減算回路２１１の出力端に分割抵抗部としての抵抗器Ｒ３およびＲ４が直列に設けられ、この分割抵抗部によって分割された分割電圧を比較電圧として第２比較回路であるオペレーショナルアンプ２１２の一方入力部に供給する。この分割抵抗部は、その抵抗比率を可変することによりオペレーショナルアンプ２１２の比較電圧としての分割電圧を所定の電圧値に調整して所望の出力電圧に調整することができる。

以上により、上記実施形態１，２によれば、チャージ量制御回路８Ａまたは２１によって昇圧用コンデンサＣ１の両端の電位差を監視し、その電位差に応じて所望の出力電圧値になるように昇圧用コンデンサＣ１のチャージ量を制御する。例えば、昇圧用コンデンサＣ１の両端の電位差をスイッチトキャパシタ手段により分圧し、分圧された電位と基準電圧とを第１比較回路により比較する。または、昇圧用コンデンサＣ１の両端の電位を減算回路により減算処理し、減算回路からの出力と基準電圧とを第２比較回路により比較する。この第１比較回路または第２比較回路からの出力信号ＣＰＯＵＴにより、昇圧用コンデンサＣ１への充電を制御するＰｃｈＭＯＳトランジスタ１（第１トランジスタ手段）が制御される。これによって、チャージポンプ方式昇圧回路１０または２０において、昇圧用コンデンサＣ１のチャージ量を制御してリップル電圧を抑制すると共に、回路を構成しているトランジスタ手段の耐圧を超えることを防いで、所望の出力電圧を出力させることができる。

なお、上記実施形態１，２では、特に説明しなかったが、昇圧用コンデンサＣ１の両端の電位差を監視し、この両端の電位差に応じて、昇圧用コンデンサＣ１のチャージ量を制御するチャージ量制御回路８Ａまたは２１を有すれば、昇圧用コンデンサＣ１のチャージ量を制御してリップル電圧を抑制すると共に、回路を構成しているＭＯＳトランジスタの耐圧を超えることを防ぎ、所望の出力電圧を出力することができる本発明の目的を達成することができる。

また、上記実施形態１，２では、特に説明しなかったが、本発明の上記チャージポンプ回路１０または２０を用いて複数種類の駆動電圧を生成出力可能として撮像処理を行う固体撮像装置を構成することもできる。また、本発明の上記チャージポンプ回路１０または２０を用いて複数種類の表示駆動電圧のソース基準電圧や、通常の５Ｖ電源電圧の他に、バックライト用ＬＥＤドライバの例えば１５Ｖ電源電圧などとして生成して液晶表示を行う液晶表示装置を構成することもできる。

以上のように、本発明の好ましい実施形態１，２を用いて本発明を例示してきたが、本発明は、この実施形態１，２に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態１，２の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。

本発明は、電源電圧などの電圧を昇電圧可能とするチャージポンプ方式昇圧回路であるチャージポンプ回路、このチャージポンプ回路を用いて複数種類の駆動電圧を生成出力する固体撮像装置および液晶表示装置の分野において、チャージポンプ回路において、昇圧用コンデンサＣ１の両端の電位差に応じてチャージ量が制御されることによって、リップル電圧が小さく、安定した出力電圧を得ることができる。

また、回路を構成するトランジスタ手段の最大動作電圧を超えることなくチャージポンプ回路を構成することが可能であるため、耐圧が高いトランジスタ手段を使用する必要がなく、チップの回路占有面積が増大するのを抑制することができる。

本発明の実施形態１に係るチャージポンプ方式昇圧回路の要部構成例を示す回路図である。 図１のチャージポンプ昇圧回路におけるチャージ量制御回路の要部構成例を示す回路図である。 図２に示す比較回路の動作をシミュレーションした結果を示す信号波形図であり、（ａ）は、その昇圧用コンデンサＣ１の両端の電位ＶＩＮ＿ＰおよびＶＩＮ＿Ｎとそれらの電位差（ＶＩＮ＿Ｐ−ＶＩＮ＿Ｎ）の波形を示す図、（ｂ）は、その昇圧用コンデンサＣ１の充放電波形、およびオペレーショナルアンプからの出力信号ＯＰＯＵＴの波形を示す図である。 図１のクロック生成回路によって生成されるクロック信号ＣＫ１、ＣＫ１Ｂ、ＣＫ２およびＣＫ２Ｂのタイミングを示す信号波形図である。 （ａ）は、図１のチャージポンプ方式昇圧回路の出力波形、（ｂ）は、図１の昇圧用コンデンサＣ１の充放電波形をシミュレーションした結果を示す波形図である。 （ａ）は、図１のチャージポンプ方式昇圧回路の出力波形図、（ｂ）は、従来のチャージポンプ式昇圧回路の出力波形図である。 （ａ）およ（ｂ）は、図６（ａ）および図６（ｂ）のリップル電圧発生部分を拡大した図である。 本実施形態２のチャージポンプ方式昇圧回路の要部構成例を示す回路図である。 図８のチャージポンプ方式昇圧回路におけるチャージ量制御回路の要部構成例を示す回路図である。 従来の一般的なチャージポンプ式昇圧回路の要部構成例を示す回路図である。 特許文献１に開示されている従来のチャージポンプ方式昇圧回路の要部構成例を示す回路図である。 図１１に示す一般的なチャージポンプ方式昇圧回路の動作をシミュレーションした結果を示す信号波形図であって、（ａ）は図１１の従来のチャージポンプ方式昇圧回路の出力波形図、（ｂ）は、昇圧用コンデンサＣ１の充放電波形図である。

符号の説明

１、２、３ ＰｃｈＭＯＳトランジスタ
４ ＮｃｈＭＯＳトランジスタ
５ クロック生成回路
６ａ、６ｂ、６ｃ、６ｄ クロックドライバ
７ 負荷
８Ａ、２１ チャージ量制御回路
８Ｂ 基準電圧生成回路
８１ スイッチトキャパシタ手段
８２、２１１ａ、２１２ オペレーショナルアンプ（オペレーショナルアンプ手段）
８３ インバータ
８４ ＮＡＮＤ回路
２１１ 減算回路
９ ＯＲ演算回路
１０、２０ チャージポンプ方式昇圧回路（チャージポンプ回路）
Ｃ１ 昇圧用コンデンサ
Ｃ２、ＣＳ１、ＣＳ２、ＣＳ３ コンデンサ
Ｒ１、Ｒ２、Ｒ３、Ｒ４ 抵抗器
ＣＫ１、ＣＫ１Ｂ、ＣＫ２、ＣＫ２Ｂ クロック信号
Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７ スイッチ（スイッチ手段）

Claims (20)

1. 入力電圧を所定の周期で昇圧用コンデンサに充放電させて、該入力電圧よりも高電圧の所定の出力電圧を得るチャージポンプ回路において、
   該昇圧用コンデンサの両端の電位差を監視し、当該電位差に応じて、該所定の出力電圧を得るように該昇圧用コンデンサのチャージ量を制御するチャージ量制御回路を有するチャージポンプ回路。
2. 前記所定の出力電圧は、前記昇圧用コンデンサの両端の電位差に前記入力電圧を加えた電圧である請求項１に記載のチャージポンプ回路。
3. 前記昇圧用コンデンサを充放電させるために、電圧入力部と電圧出力部との間に直列接続され、その接続部が該昇圧用コンデンサの一方端に接続された第１トランジスタ手段および第２トランジスタ手段と、該電圧入力部と接地電位出力端との間に直列接続され、その接続部が該該昇圧用コンデンサの他方端に接続された第３トランジスタ手段および第４トランジスタ手段とを有する請求項１または２に記載のチャージポンプ回路。
4. 所定の周期で前記昇圧用コンデンサを充放電させるために、前記第１トランジスタ手段〜第４トランジスタ手段を制御するクロック信号を生成出力するクロック信号生成回路をさらに有する請求項３に記載のチャージポンプ式昇圧回路。
5. 前記チャージ量制御手段からの制御信号と前記クロック信号生成回路からのクロック信号とが入力されてＯＲ演算されるＯＲ演算回路をさらに有し、該ＯＲ演算回路からの出力信号により前記第１トランジスタ手段がオンオフ制御される請求項４に記載のチャージポンプ回路。
6. 前記チャージ量制御手段は、前記第１トランジスタ手段をオンオフ制御することにより、前記昇圧用コンデンサの両端の電位差を所望の電圧差に制御する請求項３または５に記載のチャージポンプ回路。
7. 前記チャージ量制御手段は、前記昇圧用コンデンサの両端の電位差を分圧させるスイッチトキャパシタ手段と、該スイッチトキャパシタ手段で分圧された電位差である比較電圧と基準電圧とを比較して、該昇圧用コンデンサのチャージ量制御用の制御信号を生成出力する第１比較回路とを有する請求項１または６に記載のチャージポンプ回路。
8. 前記スイッチトキャパシタ手段は、二つのコンデンサが直列接続され、直接接続された二つのコンデンサの一方側にスイッチ手段を介して前記昇圧用コンデンサの一方端が接続され、該直接接続された二つのコンデンサの他方側に別のスイッチ手段を介して該昇圧用コンデンサの他方端が接続されている請求項７に記載のチャージポンプ回路。
9. 前記第１比較回路は、一方の入力部に前記スイッチトキャパシタ手段により前記昇圧用コンデンサの両端の電位差を分圧させた比較電圧が入力され、他方の入力部に基準電圧が入力されるオペレーショナルアンプを有し、該オペレーショナルアンプを通して前記制御信号が生成出力される請求項７または８に記載のチャージポンプ式昇圧回路。
10. 前記スイッチトキャパシタ手段は、前記直列接続された二つのコンデンサの容量比を調整して、前記比較電圧を変化させて前記昇圧用コンデンサの両端の電位差を調整可能とする請求項７または９に記載のチャージポンプ式昇圧回路。
11. 前記二つのコンデンサのうちの一方の容量値を一定にして、他方のコンデンサの容量を切り替え手段により切り替えて、前記比較電圧を変化させる請求項１０に記載のチャージポンプ式昇圧回路。
12. 前記チャージ量制御手段は、前記昇圧用コンデンサの両端の電位差を減算処理する減算回路と、該減算回路からの出力電圧またはこれに対応した電圧である比較電圧と基準電圧とを比較して、該昇圧用コンデンサのチャージ量制御用の制御信号を生成出力する第２比較回路とを有する請求項１に記載のチャージポンプ回路。
13. 前記減算回路は、前記昇圧用コンデンサの一方端および他方端にそれぞれ、各抵抗器をそれぞれ介して、オペレーショナルアンプの二つの入力部がそれぞれ接続され、該オペレーショナルアンプの一方の入力部と出力部が別の抵抗器を介して帰還接続され、該オペレーショナルアンプの他方の入力部と接地電位出力端とがさらに別の抵抗器を介して接続されている請求項１２に記載のチャージポンプ回路。
14. 前記第２比較回路は、一方の入力部に前記減算回路を構成するオペレーショナルアンプからの出力電圧が抵抗分圧されて比較電圧として入力され、他方の入力部に基準電圧が入力される別のオペレーショナルアンプを有し、該別のオペレーショナルアンプにより前記制御信号が生成出力される請求項１２または１３に記載のチャージポンプ回路。
15. 前記減算回路の出力端に分割抵抗部が設けられ、該分割抵抗部によって分割された分割電圧を前記比較電圧として前記第２比較回路に供給する請求項１２または１４に記載のチャージポンプ式昇圧回路。
16. 前記分割抵抗部の抵抗比率を変化させることにより比較電圧としての分割電圧を調整して前記昇圧用コンデンサの両端の電位差を調整可能とする請求項１５に記載のチャージポンプ式昇圧回路。
17. 前記基準電圧を生成する基準電圧生成回路をさらに有する請求項７，９，１２および１４のいずれかに記載のチャージポンプ回路。
18. 請求項１〜１７のいずれかに記載のチャージポンプ回路を用いて複数種類の駆動電圧を生成して撮像を行う固体撮像装置。
19. 請求項１〜１７のいずれかに記載のチャージポンプ回路を用いて複数種類の駆動電圧を生成して液晶表示を行う液晶表示装置。
20. 前記複数種類の駆動電圧は、表示駆動電圧のうちのソース基準電圧および／またはバックライト用ＬＥＤドライバの電源電圧である請求項１９に記載の液晶表示装置。

Images