JP2007243992A - 音声デバイスをパワーアップおよびパワーダウンする間の過渡応答を制御するための回路およびシステム - Google Patents

音声デバイスをパワーアップおよびパワーダウンする間の過渡応答を制御するための回路およびシステム Download PDF

Info

Publication number
JP2007243992A
JP2007243992A JP2007154057A JP2007154057A JP2007243992A JP 2007243992 A JP2007243992 A JP 2007243992A JP 2007154057 A JP2007154057 A JP 2007154057A JP 2007154057 A JP2007154057 A JP 2007154057A JP 2007243992 A JP2007243992 A JP 2007243992A
Authority
JP
Japan
Prior art keywords
ramp
circuit
driver
audio
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2007154057A
Other languages
English (en)
Inventor
Xiaomin Wu
ウー,シャオミン
Joseph Jason Welser
ジェイソン ウェルサー,ジョセフ
Krishnan Subramaniam
スブラマニアム,クリシュナン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cirrus Logic Inc
Original Assignee
Cirrus Logic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cirrus Logic Inc filed Critical Cirrus Logic Inc
Publication of JP2007243992A publication Critical patent/JP2007243992A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181Low frequency amplifiers, e.g. audio preamplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/34Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
    • H03G3/348Muting in response to a mechanical action or to power supply variations, e.g. during tuning; Click removal circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7236Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers by (a ) switch(es)

Abstract

【課題】負荷(506)にかかる電圧をランピングするための回路及びシステムを提供する。
【解決手段】ランプ上昇波形を発生するためにコンデンサ(501)に充電する充電回路(500)を含む。回路(511)は、選択的に、ランプ上昇モードの間に、負荷(506)から第一ドライバ(510)を切り離し、そして通常動作モードの間に、負荷(506)と第一ドライバ(510)を結合する。ランプ上昇ドライバ(507a)は、充電回路(500)により発生したランプ上昇波形に応答して、負荷(506)にかかる電圧をランプ上昇するためにランプ上昇モードの間に、負荷(506)と選択的に結合する。放電回路(503d,514a,b)は、パワーダウン波形を発生するためにコンデンサ(501)を放電する。回路(511)は、出力負荷(506)に介する電圧のランプ下降の間に、出力負荷(506)から第一ドライバ(501)を選択的に切り離す。
【選択図】図5C

Description

(本発明の背景)
(本発明の分野)
本発明は、一般的に電子回路に関し、特に音声デバイスがパワーアップおよびパワーダウンする間の過渡応答を制御するための回路および方法、および、それらを使用するシステムに関する。
(関連技術の説明)
最新式家庭用音声システムおよび携帯用音声システムの購入者は、与えられた記録メディアからの再生を制御するための、より多くのオプションのような改良された音声性能を期待する。最も重要な性能の基準の一つは、ユーザに可聴のクリック(clicks)、ポップ(pops)、雑音および他の人為的な音の除去である。これら可聴の人為的な音は、聞き手の気を散らすだけでなく、スピーカシステムまたはヘッドセットシステムに損害を与え得る。これは、クリックおよびポップなどの、過渡応答のアーチファクトに関して、特に正しい。クリックおよびポップは、スピーカおよびヘッドセットを駆動する出力信号を相対的に高いレベルにスパイクし得る。
一般的な音声システムにおいて、負荷(例えば、スピーカまたはヘッドセット)は、カップリングコンデンサを介して、電気的アナログ音声信号を供給する音声集積回路にAC結合されている。普通の定常出力ノード電圧は、電源電圧のおおよそ1/2である。しかしながら、電力が回路に印加される以前は、カップリングコンデンサでの出力ノード電圧は零ボルトである。引き続いて、回路がパワーアップする際、出力ノード電圧は、零ボルトから定常電圧まで遷移し、その結果、カップリングコンデンサを充電する。この電圧遷移は、スピーカまたはヘッドセットに対し、一般的に「ポップ」と呼ばれる可聴音を発生し得る。「ポップ」は、システムのパワーをダウンした場合、および、出力ノードが定常電圧から零ボルトに遷移した場合にもまた起こり得る。
現在、ポップを制御するための技術に複数の異なった技術があり、これらの技術は、システム性能の他の局面に悪い影響を与える。従って、システム性能のほかの局面に、重大な影響を与えることなしにポップを制御する新しい回路および方法が必要とされる。
(発明の要旨)
本発明における概念の一つの実施形態によると、負荷にかかる電圧をランプ状にする(ramping)回路を、開示する。充電回路は、ランプ上昇波形を発生するためにコンデンサを充電する。回路はまた、ランプ上昇モードの間に負荷から第一ドライバを選択的に切り離し、そして通常動作モードの間に負荷と第一ドライバを結合することを含む。充電回路によって発生されるランプ上昇波形に応答して、負荷にかかる電圧をランプ上昇させるランプ上昇モードの間に、ランプ上昇ドライバは、選択的に負荷と結合される。
本発明の原理はまた、出力負荷にかかる電圧のランプ下降に対しても提供される。コンデンサは、選択された電圧にプリ充電され、そして放電回路は、ランプ下降波形を発生するためにこのコンデンサを放電する。回路はまた、出力負荷にかかる電圧をランプ下降する間に、出力負荷から第一ドライバを選択的に切り離すことも提供される。ランプ下降ドライバは、放電回路により発生されるランプ下降波形に応答して、出力負荷にかかる電圧を選択的にランプ下降させる。
本発明の概念は、デバイスがパワーアップおよびパワーダウンする間に、出力負荷に対して現われる過渡応答制御を可能にする。これらの概念は、音声システムにおける可聴の「ポップ」を除去または最小にするための音声アプリケーション(それに必ずしも限定されないが)に特に役に立つ。
本発明およびその利点のさらなる完全な理解のために、添付の図面と関連して以下の説明を参照すべきである。
(好ましい実施形態の説明)
本発明の原理およびその利点は、図1〜5に示された実施形態を参照することにより最も理解され、これらの図において同様の番号は、同様の部分を指している。
図1は、本発明の原理に従って、携帯コンパクトディスクプレイヤーなどの、一般的な音声システム100のダイアグラムである。デジタルメディアドライブ102は、1ビットまたはマルチビットに符号化された音声などの、デジタルデータを格納メディアから再生し、そしてそれらのデータを、クロック信号および制御信号に沿って、DACサブシステム101に伝達する。格納メディアは、コンパクトディスク(CD)または、MPEG3にフォーマットされた音声を格納する、RAMまたはフラッシュメモリなどの読み込み/書き込み可能なメモリなどの固定された(fixed)メディアであり得る。結果のアナログ(音声)データは、増幅器ブロック104の増幅の前に回路ブロック103において、さらなる処理を受ける。次いで、増幅器ブロック104は、従来のスピーカ105、ヘッドセットまたは同様なもののセットを駆動する。ブロック103の音声処理回路およびDACは、単一の集積回路に集積され得、または、複数の集積回路を含み得る。さらに、外部スピーカの場合、この集積回路は一般的に、音声増幅器に対する接続を駆動するためのラインドライバを含み、この音声増幅器はまた、直接的にヘッドセットを駆動するための増幅器として働く。
図2Aは、出力におけるポップを除去するために第一に可能な技術を示す。ここで、ノード204aを介して、チップ上の増幅器(ドライバ)203により駆動されるカップリングコンデンサ201によって増幅器203と接続されている抵抗器202によって、外部負荷が表わされる。外部短絡スイッチ205は、パッドまたはピン204bを介して、関連する駆動チップから制御電圧Vcによって制御される。
図2Aの回路の動作は、図2Bおよび図2Cのダイアグラムに示されている。パワーアップの間、出力電圧Voutがランプ上昇する間に、制御信号Vcは、短絡スイッチ205を閉じ、出力ノードをグランドに短絡する。Voutが、ほぼ最終的な値にランプ上昇した後、制御信号Vcは、スイッチ205を開放した状態に変える。そのシステムは、ここで、通常動作になる。過渡応答電圧または過渡応答電流は、負荷202を通らない。
図2Aのアプローチにおける短所は、余分の制御ノードおよびこれに関するコントロール回路のみならず外部短絡スイッチの追加費用がかかることを含む。
第二のアプローチは、図3A〜図3Cに示される。この場合、カップリングコンデンサ301により増幅器300に結合する抵抗器302によってモデル化された出力負荷は、単一ノード303を介して、集積回路によって駆動される。チップ上の増幅器300は、チップ上の抵抗器304および内部短絡スイッチ305を介して出力ピンと結合される。
一般に、図3Bおよび図3Cに示されているように、スタートアップ期間で、内部短絡305は開放している(内部短絡305を制御する電圧Vcは、およそ零ボルトである)。従って、出力電圧Voutは、抵抗器304を介して、カップリングコンデンサ301に対し、ゆっくりと充電をしつつ、ゆっくりとランプ上昇する。出力負荷にかかる電圧は、コンデンサ301が充電するに従って、初期においてランプ上昇し、次いでランプ下降する。音声帯域における出力過渡応答信号パワーは、この区間においてdv/dtが大きいので、充電サイクルの始まりにおいて制限される。
図3Aに示されたアプローチの主要な短所は、ゆっくりとしたRC充電により起こるスタートアップ時間の著しい増加である。
デジタルポップガードは図4Aに示され、負荷は、抵抗素子402およびカップリングコンデンサ素子401によって表わされる。駆動増幅器402に対する入力は、デジタルアナログコンバータ(DAC)403によって供給され、ノード404を介して出力負荷を駆動する。DAC403は、ポップを除去するために十分にゆっくりとした増幅器400のスループットをランプアップする。図4Bに一般的に示されるように、この技術は、DACをセットアップするためのシステム初期化期間および、その結果続く出力電圧ランプ上昇期間を含む著しい時間の量を必要とする。この技術はまた、一つ以上の使用可能なDACを有するシステムに対してのみ適用可能である。
本発明の原理によれば、独立制御回路は、速いスタートアップシーケンスを実行するために用いられる。この独立回路は、実質的に直線的なランプで出力ノードを充電し、その後、ラインドライバまたはヘッドホン増幅器は、通常システム動作に引き継がれる。
図5Aにおいて、充電回路500は、ノード505を介して一対の電流源502a,bから外部コンデンサ501に充電する。コンデンサCextの容量は、ランピング(ramping)(上昇または下降)の所望される速度の関数により選択される。コンデンサCextの充電および放電は、説明の目的でS1〜S5と名付けられたスイッチ503a,eのセットによって制御される。公称の抵抗値を有する抵抗器504は、通常動作の間に、所定のレベルに電圧Vrefを維持するために使用される。
図5Cは、スピーカ、ヘッドセット、またはそのいくつかの組み合わせであり得るn個の負荷506を駆動する出力回路を示す。パワーのランプ上昇プロセスの間、アップドライバ507aは、スイッチ508a(Sup)およびスイッチ509(それぞれSb1からSbnと名付けられている)を介して出力負荷506を駆動する。通常動作の間、ラインドライバ/ヘッドセット増幅器510は、スイッチ511を介して負荷を駆動する。最後に、パワーのランプ下降の間、ダウンドライバ507bは、スイッチ508b(Sdown)およびスイッチ509を介して用いられる。
充電回路500の動作およびこれに関する出力回路500は、ここで、ランプ上昇プロセスを始めに記述され得る。全ての三つの段階(ランプ上昇、通常モード、ランプ下降)は、図6A〜図6Gに示される。図6C〜図6Dに示されたハイレベルは、アクティブハイ制御信号またはスイッチによって制御されることとして、所定のスイッチの閉じている状態を表わし、そしてローレベルは、ノンアクティブロウ制御信号によって制御されることとして対応する開放状態を示す。
ランプ上昇段階の間、パワー電源は、電源電圧Vddが安定することを可能にするための時間の間にスイッチをオンされる。一度これが起こると、スイッチSupおよびSb1〜Sbnは、閉じられ、スイッチS01〜S0nは開放される。この構成において、出力負荷506は、充電回路500で発生された入力電圧Vrefから、アップドライバ507aによって駆動される。さらに、出力ノード512は、有効にされ、スイッチSdownは開放される。
充電回路500に関して、スイッチS1,S2,S4およびS5は初めに開放され、スイッチS3は閉じられ、この結果、コンデンサ501が電流源502aから直線的に充電し始める。同時に、Vrefはランプし始め、アップドライバ507aは、出力負荷506対する駆動を直線的にランプ上昇させる。ランピングプロセスは、Vrefが、閾値Vcompとほぼ同等になるまで続き、信号ChargeEndは、図5Bに示したコンパレータ回路513によって発生される。(ここで、Vcompは、抵抗値Rrefを有する抵抗器516およびI1およびI2の和、または電源レール(supply rail)から動作する電流源502aおよび502bの和と同等の電流値を有する電流源515を選択することにより選ばれる。)
ChargeEndは、新しい段階に出力ランプ上昇プロセスを遷移させる。スイッチS1およびS5は、およそ(I1+I2)/Rrefの電圧Vrefを維持するために閉じられる。さらに、スイッチSb1〜Sbnは、開放され、スイッチS01〜S0nは閉じられる。そのデバイスは、ここで出力負荷506がラインドライバ/ヘッドセット増幅器510によって駆動され、通常動作モード構成になる。
好ましいランプ下降シーケンスは、以下の通りである。ラインドライバ/ヘッドセット増幅器510は、開放しているスイッチSo1〜Sonによって、出力負荷から結合を切断される。スイッチSb1〜Sbnは、アップおよびダウンドライバ502a,bに対する出力負荷をスイッチ制御するために閉じられる。スイッチSupは、開放され、スイッチSdownは、出力負荷を駆動するためにダウンドライバ502bを選択するために閉じられる。
充電回路500において、スイッチS2およびS4は閉じられ、スイッチS1、S3およびS5は開放される。負荷トランジスタ514aおよび514bは、オンとなる。次いで、外部コンデンサ501は、Vrefがランプ下降を始めるように、トランジスタ502bを介して放電し始める。次には、ダウンドライバ507bは出力負荷に対する電圧をランプ下降させる。
一度、過渡応答電流が終わると、電源、および、その供給電圧Vddは、パワーダウンされ得る。
つまり、本発明の原理は、負荷を駆動する電圧の速いランプ上昇およびランプ下降のための手段を提供する。示された実施形態において、コンデンサは、直線的波形を発生するために充電および放電される。この波形に応答する、個々のバッファの一つのセットは、ポップなしに、出力負荷に対する電圧をランプ上昇またはランプ下降させる。ランプ上昇が完成すると、従来のラインドライバ/ヘッドホン増幅器は、出力の制御と受ける。ランプ下降では、電源供給電圧は、過渡電流が停止後、切られ得、それによりパワーダウンプロセスの間に、ポップを廃止する。
本発明は、特定の実施形態の参照とともに示されたが、これらの記載は、限定な意味で構成されることを意図しない。本発明の開示された実施形態の様々な変形は、本発明の代替の実施形態と同じように、本発明の説明を参照した当業者にとって明らかである。開示された概念および特定の実施形態が、本発明の同様の目的を実行するために他の構造を変更または設計するための基礎として、容易に用いられ得ることが当業者によって理解されるべきである。さらに同等の構成は、上掲のクレームに示された本発明の意図および範囲から逸脱しないことは、当業者によって理解されるべきである。
従って、請求項は、本発明の実際の範囲内に該当するような任意の改変または実施形態を網羅することが企図される。
図1は、本発明の原理に従って、携帯コンパクトディスクプレイヤーなどの一般的な音声システムのダイアグラムである。 図2Aは、出力におけるポップを除去するために第一に可能な技術を示す。 図2Bは、図2Aの回路の動作を示す。 図2Cもまた、図2Aの回路の動作を示す。 図3Aは、コンデンサおよび抵抗器によってモデル化された出力負荷が単一ノードを介して、集積回路から駆動される第二のアプローチを示す。 図3Bは、コンデンサおよび抵抗器によってモデル化された出力負荷が単一ノードを介して集積回路から駆動される第二のアプローチを示す。 図3Cは、コンデンサおよび抵抗器によってモデル化された出力負荷が単一ノードを介して集積回路から駆動される第二のアプローチを示す。 図4Aは、デジタルポップガードを示す。 図4Bは、DACをセットアップする初期化期間および続く出力電圧のランプ上昇期間を含む著しい時間の量を必要とする技術を示す。 図5Aは、ノードを介する一対の電流源から外部コンデンサに充電する充電回路を示す。 図5Bは、外部コンデンサへの充電の終わりの信号を発生するための例示的なコンパレータ回路を示す。 図5Cは、スピーカ、ヘッドセット、またはそのいくつかの組み合わせであり得るn個の負荷を駆動する出力回路を示す。 図6Aは、ランプ上昇モード、通常動作モード、およびランプ下降モードの間に、図5A〜図5Cの回路の動作を図示するダイアグラムである。 図6Aは、ランプ上昇モード、通常動作モード、およびランプ下降モードの間に、図5A〜図5Cの回路の動作を図示するダイアグラムである。 図6Aは、ランプ上昇モード、通常動作モード、およびランプ下降モードの間に、図5A〜図5Cの回路の動作を図示するダイアグラムである。 図6Aは、ランプ上昇モード、通常動作モード、およびランプ下降モードの間に、図5A〜図5Cの回路の動作を図示するダイアグラムである。 図6Aは、ランプ上昇モード、通常動作モード、およびランプ下降モードの間に、図5A〜図5Cの回路の動作を図示するダイアグラムである。 図6Aは、ランプ上昇モード、通常動作モード、およびランプ下降モードの間に、図5A〜図5Cの回路の動作を図示するダイアグラムである。 図6Aは、ランプ上昇モード、通常動作モード、およびランプ下降モードの間に、図5A〜図5Cの回路の動作を図示するダイアグラムである。

Claims (5)

  1. 音声回路であって、
    外部音声サブシステムを駆動するための複数の音声ドライバと、
    音声集積回路と該外部音声サブシステムとを結合するためのパッドのセットから該音声ドライバを選択的に結合および切り離すためのスイッチのセットであって、該スイッチは、ランプ上昇およびランプ下降の間に、ノードから該音声ドライバを切り離し、通常動作モードの間に、該ドライバを該ノードに結合する該スイッチと、
    コンデンサを充電することによってランプ上昇波形を発生するための回路と、
    該ランプ上昇波形に応答して、該パッドでランプ上昇電圧を示すために、ランプ上昇の間に、選択的に該ノードに結合するランプ上昇ドライバと、
    該コンデンサを放電することによりランプ下降波形を発生するための回路と、
    該ランプ下降波形に応答して、該パッドでランプ下降電圧を示すために、ランプ下降の間に、該パッドに選択的に結合するランプ下降ドライバと
    を備える、音声回路。
  2. 前記コンデンサは、ノード結合された外部コンデンサを含み、該コンデンサは、ランプ上昇時間およびランプ下降時間を調整するために選択された容量を有する、請求項1に記載の回路。
  3. 前記音声ドライバは、前記パッドに結合された音声ラインを駆動するためのラインドライバを含む、請求項1に記載の回路。
  4. 前記音声ドライバは、音声ヘッドセットを駆動するための増幅器を含む、請求項1に記載の回路。
  5. 音声システムであって、
    電気信号を可聴の音に変換するためのサウンドサブシステムと、
    格納媒体からデジタル音声データを読み戻すための回路と、
    格納媒体から読み戻されたデータを受け取り、応答して、該サウンドサブシステムを駆動する音声処理回路と
    を備え、
    該音声処理回路は、
    ランプ上昇波形を発生するためのコンデンサを充電するための充電回路と、
    ランプ上昇モードの間、該サウンドサブシステムから第一ドライバを選択的に切り離すための回路と、
    該充電回路によって発生した該ランプ上昇波形に応答して、該サウンドシステムに駆動電圧をランプ上昇するためにサウンドシステムを選択的に結合するランプ上昇ドライバと、
    通常動作モードの間に、選択した電圧に充電された該コンデンサを維持するための回路と
    通常モードの間に、該第一ドライバと該サウンドシステムとを結合するための回路と、
    パワーダウン波形を発生するために、該コンデンサを放電するための放電回路と、
    ランプ下降モードの間に、該サウンドサブシステムから第一ドライバを選択的に切り離すための回路と、
    該放電回路によって発生された該パワーダウン波形に応答して、該サウンドサブシステムに対する該駆動電圧を選択的にランプ下降するためのランプ下降ドライバと
    を含む、音声システム。
JP2007154057A 2001-01-17 2007-06-11 音声デバイスをパワーアップおよびパワーダウンする間の過渡応答を制御するための回路およびシステム Abandoned JP2007243992A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/764,200 US6774684B2 (en) 2001-01-17 2001-01-17 Circuits and methods for controlling transients during audio device power-up and power-down, and systems using the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002558606A Division JP2004518348A (ja) 2001-01-17 2002-01-03 音声デバイスをパワーアップおよびパワーダウンする間の過渡応答を制御するための回路および方法、および、それらを用いたシステム

Publications (1)

Publication Number Publication Date
JP2007243992A true JP2007243992A (ja) 2007-09-20

Family

ID=25069980

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2002558606A Pending JP2004518348A (ja) 2001-01-17 2002-01-03 音声デバイスをパワーアップおよびパワーダウンする間の過渡応答を制御するための回路および方法、および、それらを用いたシステム
JP2007154057A Abandoned JP2007243992A (ja) 2001-01-17 2007-06-11 音声デバイスをパワーアップおよびパワーダウンする間の過渡応答を制御するための回路およびシステム

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2002558606A Pending JP2004518348A (ja) 2001-01-17 2002-01-03 音声デバイスをパワーアップおよびパワーダウンする間の過渡応答を制御するための回路および方法、および、それらを用いたシステム

Country Status (6)

Country Link
US (1) US6774684B2 (ja)
EP (1) EP1354401B1 (ja)
JP (2) JP2004518348A (ja)
AT (1) ATE361583T1 (ja)
DE (1) DE60219885T2 (ja)
WO (1) WO2002058232A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016525827A (ja) * 2013-06-12 2016-08-25 マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated デルタシグマ変換を使用した容量近接検出

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI235543B (en) * 2004-05-17 2005-07-01 Analog And Power Electronics C Amplifier circuit that prohibits instantaneous turn-on pop and method thereof
EP1689075B1 (en) * 2005-02-03 2018-07-11 Texas Instruments Inc. Multi-stage amplifier to reduce pop noise
US7991169B2 (en) * 2005-06-29 2011-08-02 Analog Devices, Inc. Charge/discharge control circuit for audio device
EP1883066A1 (en) * 2006-07-27 2008-01-30 Avaya ECS Ltd. Signal processing for speech signal
KR100810853B1 (ko) * 2006-08-25 2008-03-06 삼성전자주식회사 오디오 출력장치에서 팝 노이즈를 방지하기 위한 장치 및방법
US20080084342A1 (en) * 2006-10-06 2008-04-10 National Yunlin University Of Science And Technology Method for enhancing the driving capability of a digital to analog converter
US9014396B2 (en) * 2008-01-31 2015-04-21 Qualcomm Incorporated System and method of reducing click and pop noise in audio playback devices
US8139790B2 (en) * 2008-05-15 2012-03-20 Fortemedia, Inc. Integrated circuit biasing a microphone
US8787597B2 (en) * 2009-02-27 2014-07-22 ST-Ericsson India Pvt. Ltd. Pop-up noise suppression in audio
US8447046B2 (en) * 2011-01-13 2013-05-21 Issc Technologies Corp. Circuit with three-stage of power-on sequence used for suppressing the pop noise in audio system
US8350623B2 (en) 2011-03-14 2013-01-08 Texas Instruments Incorporated Variable gain amplifier
CN102227130B (zh) * 2011-06-15 2013-01-09 广州视源电子科技股份有限公司 液晶电视机的音频功放的驱动系统
US9306504B2 (en) * 2011-12-14 2016-04-05 Qualcomm Incorporated Waveform shaping for audio amplifiers
US8803593B2 (en) 2012-03-01 2014-08-12 Apple Inc. Voltage discharge optimization
US8913976B2 (en) * 2012-10-23 2014-12-16 Qualcomm Incorporated Amplifiers with shunt switches
CN105635916A (zh) * 2015-12-28 2016-06-01 小米科技有限责任公司 音频处理方法及装置
US10910714B2 (en) 2017-09-11 2021-02-02 Qualcomm Incorporated Configurable power combiner and splitter

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213849A (ja) * 1995-02-08 1996-08-20 Fujitsu General Ltd 音声ミュート回路
US5818299A (en) 1995-08-04 1998-10-06 Compaq Computer Corporation Power management in a computer
US6281821B1 (en) * 1997-09-30 2001-08-28 Jason P. Rhode Digital-to-analog converter with power up/down transient suppression and automatic rate switching
US6522278B1 (en) * 1997-09-30 2003-02-18 Cirrus Logic, Inc. Digital-to-analog converter with power up/down transient suppression and automatic rate switching
US6542024B1 (en) * 2002-01-14 2003-04-01 Cirrus Logic, Inc. Circuits and methods for controlling transients during audio device power-down, and systems using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016525827A (ja) * 2013-06-12 2016-08-25 マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated デルタシグマ変換を使用した容量近接検出

Also Published As

Publication number Publication date
US6774684B2 (en) 2004-08-10
EP1354401B1 (en) 2007-05-02
DE60219885D1 (de) 2007-06-14
WO2002058232A1 (en) 2002-07-25
DE60219885T2 (de) 2008-01-17
ATE361583T1 (de) 2007-05-15
US20020094091A1 (en) 2002-07-18
EP1354401A1 (en) 2003-10-22
JP2004518348A (ja) 2004-06-17

Similar Documents

Publication Publication Date Title
JP2007243992A (ja) 音声デバイスをパワーアップおよびパワーダウンする間の過渡応答を制御するための回路およびシステム
EP1899974B1 (en) Improved charge/discharge control circuit for audio device
US7671679B2 (en) Semiconductor integrated circuit and amplifier for suppressing pop sound while minimizing voltage transition settling time
US20050140432A1 (en) Supplying a ramp voltage to an amplifier
US9485568B2 (en) Power management controller for drivers
EP0785501A2 (en) Apparatus for eliminating audio noise when power is cycled to a computer
US8315408B2 (en) Prevention of audio pop in a digital audio device
US20100315097A1 (en) Amplifier circuit
TWI444054B (zh) 可去爆音之聲頻控制器及去爆音方法
US9225294B2 (en) Amplifier with improved noise reduction
JP5156321B2 (ja) 音声出力装置
JP2004015154A (ja) 音声出力装置を有する電子装置
JP5514036B2 (ja) オーディオ用増幅器およびそれを用いた電子機器
US7734265B2 (en) Audio muting circuit and audio muting method
US6542024B1 (en) Circuits and methods for controlling transients during audio device power-down, and systems using the same
JP3889545B2 (ja) 集積回路
JP2003332848A (ja) ポップ音防止回路
JP3764046B2 (ja) パワーアンプ立ち上げ回路装置及びその制御方法
JP3530326B2 (ja) 増幅装置
JPH08275392A (ja) 電子機器
JPS60123111A (ja) 増幅回路
JP2002367270A (ja) カーオーディオ機器におけるリセット回路
JPH11149300A (ja) 単一メッセージ・マルチレベル・アナログ信号記録・再生システム
JP2000278049A (ja) オーディオアンプ回路
JPH09247855A (ja) 電源投入回路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070710

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20100331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100413