JP3583470B2 - 三角波発生回路および正弦波発生回路 - Google Patents
三角波発生回路および正弦波発生回路 Download PDFInfo
- Publication number
- JP3583470B2 JP3583470B2 JP11964194A JP11964194A JP3583470B2 JP 3583470 B2 JP3583470 B2 JP 3583470B2 JP 11964194 A JP11964194 A JP 11964194A JP 11964194 A JP11964194 A JP 11964194A JP 3583470 B2 JP3583470 B2 JP 3583470B2
- Authority
- JP
- Japan
- Prior art keywords
- triangular wave
- signal
- frequency
- circuit
- wave signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【産業上の利用分野】
本発明は、各種の信号波形生成等に用いられる三角波信号および各種通信等に使用される正弦波信号を発生する三角波発生回路および正弦波発生回路に関する。
【０００２】
【従来の技術】
従来から、可変のデューティー比を有する矩形波出力を得る方法の一つとして、三角波信号と可変のしきい値を比較する手法が知られている。ここで使用される三角波信号を発生する回路としては、トランジスタを組み合わせた専用の回路や作動増幅器（オペアンプ）を用いた回路が知られている。
【０００３】
図１２は、作動増幅器を用いた三角波発生回路の一例を示す図である。同図に示す三角波発生回路は、２つの作動増幅器８０，８２を含んで構成されている。一方の作動増幅器８０は比較器として機能しており、他方の作動増幅器８２はコンデンサ８４とともに積分器として機能している。
【０００４】
正負の電源をＶ１ ，−Ｖ２ とし、比較器として動作する作動増幅器８０の出力がある時点において正側のＶ１ に飽和しているものとする。この出力電圧は積分器として機能する作動増幅器８２の反転入力端子に印加されているため、作動増幅器８２の出力はほぼ直線状に負の方向に変化する。そして、その出力があるレベルまで低下したときに、作動増幅器８０の非反転入力端子の電圧がマイナスとなるため、それ以後は作動増幅器８０の出力が負側の−Ｖ２ に飽和し、今度は作動増幅器８２の出力がほぼ直線状に正の方向に変化する。このようにして、作動増幅器８２からは三角波信号が出力される。
【０００５】
【発明が解決しようとする課題】
ところで、上述した作動増幅器を用いた従来の三角波発生回路は、２つの作動増幅器８０，８２を含んでいるため、回路規模が大きくなるという問題がある。例えば、それぞれの作動増幅器は１０個程度のトランジスタによって構成されるため、三角波発生回路の全体は２０個程度のトランジスタと同等の規模となる。また、作動増幅器を用いずにトランジスタによる専用の回路を組んだ場合であっても、定電流源と比較器を含んでいる場合が多く、作動増幅器を用いた場合の回路規模とそれほど変わるものではなかった。
【０００６】
また、従来から三角波発生回路に波形整形回路を接続して正弦波信号を得る手法が知られているが、この場合も三角波発生回路の規模が大きくなれば全体の回路規模が大きくなることに変わりはない。
【０００７】
本発明は、上述した課題に鑑みて創作されたものであり、その目的は回路規模の小型化が可能な三角波発生回路および正弦波発生回路を提供することにある。
【０００８】
【課題を解決するための手段】
上述した課題を解決するために、請求項１の三角波発生回路は、
半導体基板表面に絶縁層を挟んで形成された長尺のゲート電極と、前記半導体基板表面近傍であって前記ゲート電極の長手方向の両端近傍に設けられてソースおよびドレインとして機能する２つの拡散領域とを有し、前記ゲート電極に対応して前記半導体基板表面に形成されるチャネルを信号入出力路として使用するＲＣ素子と、
出力側が前記拡散領域の一方に接続されるとともに、入力側が前記拡散領域の他方に接続されたインバータ論理回路と、
を備え、前記ＲＣ素子を飽和領域で使用することにより、前記インバータ論理回路に接続された前記拡散領域から所定周波数の三角波信号を取り出すことを特徴とする。
【０００９】
請求項２の三角波発生回路は、請求項１の三角波発生回路において、
前記ゲート電極に印加する所定の制御電圧を変えることにより前記チャネルの抵抗を変更して前記三角波信号の発振周波数を変えることを特徴とする。
【００１０】
請求項３の三角波発生回路は、請求項１または２の三角波発生回路において、
前記チャネルの抵抗Ｒと前記チャネルと前記ゲート電極間のキャパシタンスＣとの積ＲＣが、前記ゲート電極のゲート長Ｌの二乗に比例して変化することを利用し、前記ゲート電極のゲート長Ｌを変えることにより発生する三角波の周波数を大幅に変更することを特徴とする。
【００１１】
請求項４の三角波発生回路は、請求項２または３の三角波発生回路において、
基準周波数信号と帰還信号とが入力されており、これら２つの信号の周波数および位相を比較して、その差分に応じた電圧信号を出力する位相比較器と、
前記位相比較器の出力側に接続されており、出力電圧を前記ＲＣ素子のゲート電極に印加するローパスフィルタと、
をさらに含み、前記インバータ論理回路を前記帰還信号として前記位相比較器に入力することにより、前記基準周波数信号に同期した三角波信号を取り出すことを特徴とする。
【００１２】
請求項５の正弦波発生回路は、
請求項１〜４のいずれかの三角波発生回路と、
この三角波発生回路から出力される三角波信号が入力されており、この入力された三角波信号を正弦波信号に変換する波形成形部と、
を備えることを特徴とする。
【００１３】
請求項６の正弦波発生回路は、請求項５の正弦波発生回路において、
前記波形整形部は、前記ＲＣ素子と同じ構造を有するローパスフィルタであり、前記三角波発生回路から出力される固定周波数あるいは可変周波数の三角波信号に対し、その基本周波数のみを通過させ、高調波成分を除去することにより基本周波数の正弦波信号を取り出すことを特徴とする。
【００１４】
【作用】
請求項１の三角波発生回路に含まれるＲＣ素子は、一般的なＭＯＳトランジスタに比べると、ゲート長を長尺に形成するとともに、このゲート電極とこのゲート電極に対応して形成されるチャネルとの間のキャパシタを利用した点に特徴がある。すなわち、長尺形状を有するチャネルそのものが抵抗体として機能するとともに、この抵抗体と上述したキャパシタとが分布定数的に結合した複合素子となる。したがって、分布定数的に結合した抵抗とキャパシタの微小部分をみると、抵抗とキャパシタとがπ型あるいは逆Ｌ字型に接続されたローパスフィルタになっており、このローパスフィルタのキャパシタ部分による充放電動作が行われるようになっている。しかも、このＲＣ素子はＭＯＳトランジスタと類似した構成を有しており、飽和領域で使用した場合には、ゲート電圧に応じてほぼ一定の電流がソース・ドレイン間のチャネルに流れるようになっており、充放電動作時の電圧レベルがほぼ直線状に変化する。
【００１５】
したがって、インバータ論理回路と上述したＲＣ素子とをリング状に接続することによりＲＣ素子における周期的な充放電が行われると、ＲＣ素子からはほぼ直線状に電圧レベルが変化する三角波信号が取り出されることになる。
【００１６】
請求項１の発明によれば、ＭＯＳトランジスタと類似する構造を有するＲＣ素子とインバータ論理回路とにより三角波発生回路が構成されており、従来回路に比べると回路規模の大幅な縮小が可能となる。
【００１７】
また、請求項２の三角波発生回路は、上述したＲＣ素子のゲート電極に印加する制御電圧を変えることによりチャネル抵抗およびチャネルに流れる電流値を可変に制御し、これにより分布定数的に形成された抵抗体とキャパシタとにより決定されるＲＣ素子の時定数を変更しようとするものである。このため、ＲＣ素子における充放電時間が変更され、取り出される三角波信号の発振周波数を一定範囲で任意に変化させることができる。
【００１８】
また、請求項３の三角波発生回路は、上述したＲＣ素子のゲート電極の長さ（ゲート長Ｌ）を変えることにより、容易に三角波信号の大幅な周波数変更が可能となる。すなわち、ゲート電極あるいはチャネルの長さ（ゲート長）をＬ、その幅をＷとすると、チャネルの抵抗ＲはＬに比例し、Ｗに反比例することになる。また、チャネルとゲート電極との間に形成されるコンデンサの容量ＣはＬおよびＷのそれぞれに比例することになる。したがって、ローパスフィルタとして動作するＲＣ素子の時定数を決定するために用いられるＲとＣとの積ＲＣは、（Ｌ／Ｗ）×ＬＷ＝Ｌ２ に比例することになる。したがって、上述したゲート電極の長さのみを変更することにより、ＲＣ素子の時定数を任意に、しかも大幅に変更することができ、設計あるいは特性の調整が容易となる。
【００１９】
また、請求項４の三角波発生回路は、上述した三角波発生回路にさらに位相比較器とローパスフィルタとを追加することによりフェーズ・ロック・ループ（ＰＬＬ）を構成したものである。
【００２０】
すなわち、周波数および位相が安定した基準周波数信号と上述した三角波発生回路内のインバータ論理回路から出力される矩形波信号とが位相比較器に入力されており、この位相比較器によって入力信号の差分に応じた電圧信号が作られる。この電圧信号は、ローパスフィルタに入力されており、その出力が上述したＲＣ素子のゲート電極に入力され、三角波信号の周波数変更が行われる。したがって、三角波発生回路の出力と基準周波数信号との周波数および位相の誤差がなくなるように発振周波数が決定されることになる。このようにして、三角波発生回路からは基準周波数信号によって周波数および位相がロックされた三角波信号が得られることになる。
【００２１】
また、請求項５の正弦波発生回路は、上述した各請求項の三角波発生回路に波形整形部を追加したものであり、この波形整形部によって三角波信号を正弦波信号に変換している。このように、請求項５の発明によれば、簡単な構成を有する三角波発生回路に波形整形部を追加しただけであり、三角波発生回路と同様に正弦波発生回路全体として回路規模の縮小が可能となる。
【００２２】
また、請求項６の正弦波発生回路は、上述した波形整形部を請求項１に示したＲＣ素子により構成したものである。すなわち、上述したＲＣ素子は抵抗成分とキャパシタ成分とからなるローパスフィルタとして機能するため、このＲＣ素子によって三角波信号の基本周波数のみを通過させ、高調波成分を除去することができれば基本周波数の正弦波信号を得ることができる。したがって、固定周波数あるいは可変周波数の三角波信号がＲＣ素子からなる波形整形部に入力されたときに、基本周波数のみを通過させる減衰特性を有するようにゲート電圧を設定することにより、請求項１〜４のいずれかの三角波発生回路から出力される三角波信号に基づいて、この基本周波数と同じ周波数を有する正弦波信号を取り出している。
【００２３】
請求項６の発明によれば、三角波発生回路のみならずそれに追加する波形整形部を非常に簡単な構造とすることができるため、回路全体の大幅な簡略化が可能となる。
【００２４】
【実施例】
以下、本発明を適用した一実施例の三角波発生回路および正弦波発生回路について、図面を参照しながら具体的に説明する。
【００２５】
〔第１実施例〕
図１は、本発明を適用した第１実施例の三角波発生回路１００の詳細な構成を示す図である。
【００２６】
同図に示す第１実施例の三角波発生回路１００は、ローパスフィルタとして機能するＲＣ素子１と、このＲＣ素子１とリング状に接続されたシュミットトリガタイプのインバータ論理回路２と、ＲＣ素子１から出力される微弱な三角波信号を増幅して外部に取り出すために用いられる増幅器３とを含んで構成されている。
【００２７】
ＲＣ素子１は、一般のＭＯＳトランジスタと類似した構造を有しているが、長尺形状のゲートを有する点が一般のＭＯＳトランジスタと異なっている。したがって、ゲートに対応して成形されるチャネルが長尺の抵抗体として機能するとともに、このチャネルとゲートとによってキャパシタが形成されており、これらの抵抗とキャパシタとが分布定数的に形成，接続されたローパスフィルタとして機能している。この詳細構造および作用については後述する。
【００２８】
また、インバータ論理回路２は、ＴＴＬロジック等の任意のロジックを用いて構成することができるが、最も好ましくは構造が簡易なＣＭＯＳ構成とすることが望ましい。この場合には、低周波領域における消費電流の低減が可能であり、しかも、上述したＲＣ素子１と類似した構造となるため三角波発生回路全体の製造工程の簡略化も可能となる。
【００２９】
また、増幅器３は、ＲＣ素子１から出力される微弱な電圧波形を増幅するものであるが、もっとも簡単な場合にはソースホロワ回路やエミッタホロワ回路により構成することができ、作動増幅器（オペアンプ）を用いて構成するようにしてもよい。これらの一例については後述する。
【００３０】
次に、上述した構成を有する本実施例の三角波発生回路１００について概略動作を説明する。
【００３１】
図２は、三角波発振回路１００を構成するインバータ論理回路２とＲＣ素子１の各出力波形を示す図であり、同図（Ａ）にはインバータ論理回路２の出力波形が、同図（Ｂ）にはＲＣ素子１の出力波形がそれぞれ示されている。
【００３２】
例えば、ある時点ｔ０ においてインバータ論理回路２の出力がローレベルからハイレベルに変化すると、ＲＣ素子１のチャネルとゲートにより形成されたキャパシタに対する充電動作が開始される。しかも、このＲＣ素子１はＭＯＳトランジスタと類似した構成を有しており、飽和領域すなわち定電流領域において動作させると、ソース・ドレイン間のチャネルに定電流が流れるため、同図（Ｂ）に示すようにＲＣ素子１の出力端子の電圧がほぼ直線状に上昇する。
【００３３】
そして、このＲＣ素子１の出力端子の電圧がインバータ論理回路２の第１のしきい値Ｅ１ を越えたときに、インバータ論理回路２の出力がハイレベルからローレベルに変化する。それ以後、ほぼ定電流で動作するＲＣ素子１による放電動作が開始され、ＲＣ素子１の出力端子の電圧がほぼ直線状に低下する。
【００３４】
そして、このＲＣ素子１の出力端子の電圧がインバータ論理回路２の第２のしきい値Ｅ２ （Ｅ２ ＜Ｅ１ ）より低下したときに、再びインバータ論理回路２の出力がローレベルからハイレベルに変化し、上述した充電動作が繰り返される。
【００３５】
このようにして、インバータ論理回路２の出力電圧がほぼ直線状に上昇と下降を繰り返し、ＲＣ素子１から所定周波数の三角波信号が出力される。この三角波信号は増幅器３によって振幅増幅されて外部に取り出される。
【００３６】
図３は、上述したＲＣ素子１の詳細な構造を示す図であり、同図（Ａ）には半導体基板上に形成されたＲＣ素子１の平面図が、同図（Ｂ）にはそのＡ−Ａ線断面図がそれぞれ示されている。
【００３７】
図３に示すように、本実施例のＲＣ素子１は、所定のゲート長を有するゲート電極１２と、半導体基板１０内であってこのゲート電極１２の長手方向の両端近傍に設けられた２つの拡散領域であるソース１４およびドレイン１６と、これらソース１４，ドレイン１６に電気的に接続された２つの入出力電極１８，２０と、半導体基板１０とゲート電極１２との間に形成されたゲート酸化膜２２とにより構成されている。また、ゲート電極１２には外部から電圧を印加するために制御電極２４が接続されている。
【００３８】
上述した半導体基板１０を例えばｎ型シリコン基板（ｎ−Ｓｉ基板）とした場合には、拡散領域であるソース１４とドレイン１６のそれぞれは反転領域であるｐ領域となる。反対に、半導体基板１０をｐ型シリコン基板（ｐ−Ｓｉ基板）とした場合には、拡散領域であるソース１４とドレイン１６のそれぞれは反転領域であるｎ領域となる。
【００３９】
このような構造を有するＲＣ素子１は、図３（Ｂ）に示すように一般のＭＯＳトランジスタと類似した構成を有しており、ゲート電極１２のゲート長Ｌを長く設定することにより、このゲート電極１２に対応して形成されるチャネル２６の抵抗と、このチャネル２６とゲート電極１２との間に形成されるキャパシタとが分布定数的に形成される点に特徴がある。
【００４０】
このように抵抗成分とキャパシタ成分とが分布定数的に形成されたＲＣ素子１は充放電機能を有しており、このＲＣ素子１の時定数は、抵抗Ｒと容量Ｃとの積ＲＣに基づいて決定されるが、本実施例のＲＣ素子１におけるチャネル抵抗Ｒはゲート長Ｌに比例し、ゲート幅Ｗに反比例する。また、ゲート電極１２とチャネル２６との間の容量Ｃは、ゲート長Ｌおよびゲート幅Ｗのそれぞれに比例する。これらを掛け合わせた積ＲＣは、（Ｌ／Ｗ）×ＬＷ＝Ｌ２ に比例することになり、ゲート幅Ｗとは無関係にゲート長Ｌのみを変えることによりＲＣの値、すなわちＲＣ素子１の時定数を大幅に変更することができる。すなわち、ゲート長Ｌのみを変更しただけでＲＣ素子１における充放電時間の変更が容易となる。
【００４１】
また、制御電極２４を介してゲート電極１２に印加するゲート電圧を変えることにより、チャネル２６の深さを変更することができるため、外部からの制御によりチャネル抵抗Ｒを任意に変更することができる。
【００４２】
例えば、ｐ型シリコンを用いた半導体基板１０上にｎ型のチャネル２６が形成される場合であってエンハンスメント型を例にとると、正のゲート電圧を印加したときにはじめてチャネル２６が現れ、さらにこの正のゲート電圧の値を大きくすることによりチャネル抵抗Ｒが少なくなる。また、ｎ型シリコンを用いた半導体基板１０上にｐ型のチャネル２６が形成される場合であってエンハンスメント型を例にとると、負のゲート電圧を印加したときにはじめてチャネル２６が現れ、さらにこの負のゲート電圧の値を小さく、すなわち負のゲート電圧の絶対値を大きくすることによりチャネル抵抗Ｒが少なくなる。
【００４３】
また、ゲート電極１２に対応する半導体基板１０表面の位置に予めキャリアを注入しておくデプレション型の場合も、基本的にはエンハンスメント型の場合と同じであり、ゲート電圧とチャネル深さとの関係のみが異なっている例えば、予め多量のキャリアを注入しておくことにより、ゲート電圧を印加しない状態においてもチャネル２６を形成することができ、この場合であっても印加するゲート電圧を変化させることによりチャネル２６の深さを変えてチャネル抵抗Ｒを変更することができる。
【００４４】
図４は、図３に詳細構造を示したＲＣ素子１の等価回路を示す図である。
【００４５】
本実施例のＲＣ素子１は、基本的には一般的なＭＯＳトランジスタと同じ構造を有しているため、図１に示すように、ＭＯＳ−ＦＥＴのソース・ドレイン間を長くしたような回路図を適用することができる。そして、等価回路としては、図４に示すように、チャネル２６による抵抗とこのチャネル２６とゲート電極１２間に形成されるキャパシタとが分布定数的に形成されたものとなる。したがって、ゲート電極１２に接続された制御電極２４を接地あるいは固定電位等に接続するとともに、チャネル２６を信号の入出力路として使用することにより、この素子が充放電機能を備えたローパスフィルタとして機能することになる。
【００４６】
また、上述したようにゲート電極１２に印加する電圧を可変に制御することによりチャネル２６の深さが変わってチャネル抵抗Ｒが変化するため、このチャネル抵抗Ｒとチャネル・ゲート電極間のキャパシタンスＣとにより決定されるローパスフィルタの時定数も変化し、ＲＣ素子１全体としての充放電時間を外部からの電圧制御により所定範囲で任意に変化させることができる。
【００４７】
特に、一般的なＭＯＳトランジスタの飽和領域においては、その出力特性からもわかるように、各ゲート電圧（ゲート・ソース間電圧）毎に異なる一定のドレイン電流が流れることが知られており、同様のＭＯＳ構造を有する本実施例のＲＣ素子１においても異なるゲート電圧毎に異なる定電流が流れるため、ゲート電圧毎に充放電速度が変化し、ＲＣ素子１の出力電圧の立ち上がり速度あるいは立ち下がり速度も変わることになる。
【００４８】
ところで、シュミットトリガタイプのインバータ論理回路２の動作電源電圧を可変に制御することにより、図２に示した第１および第２のしきい値Ｅ１，Ｅ２ 間の幅を変化させることができる。したがって、ＲＣ素子１の出力電圧の立ち上がり傾斜が一定であっても、これら２つのしきい値Ｅ１，Ｅ２ 間を上下することによりつくられる三角波信号の周波数が変化するようになる。すなわち、インバータ論理回路２の動作電源電圧を変化させることによっても、三角波信号の周波数を変えることができる。
【００４９】
このように三角波信号の周波数を可変に制御する方法として、ＲＣ素子１のゲート電圧を変化させる方法と、インバータ論理回路２の動作電源電圧を変化させる方法との２種類があり、必要に応じて使い分けを行うことができる。例えば、一方を粗い周波数調整用に用い、他方を微調整用に用いる。
【００５０】
あるいは、三角波信号の振幅はインバータ論理回路２の第１および第２のしきい値Ｅ１，Ｅ２ の間隔で決まることから、三角波信号の振幅を変えずに周波数のみを変えたい場合には、インバータ論理回路２の動作電源電圧を固定しておいてＲＣ素子１のゲート電圧のみを変化させればよい。このように振幅一定で周波数可変の三角波信号をつくることができれば、例えばこの三角波信号と所定の電圧とを単に比較するだけで任意のデューティー比を有する矩形波信号を得ることができるといった利点がある。
【００５１】
図５は、増幅器３の具体的構成の一例を示す図である。同図（Ａ）は、増幅器３としてＭＯＳ−ＦＥＴ５０と抵抗５２からなるソースホロワ回路５４を用いた場合を示している。このソースホロワ回路５４を構成するＭＯＳ−ＦＥＴ５０は、本実施例のＲＣ素子１と同じＭＯＳ構造を有しているため、インバータ論理回路２を含む三角波発生回路１００の全体を一体成形する際に好都合である。
【００５２】
また、同図（Ｂ）は増幅器３として２つのバイポーラトランジスタ５６，５８と抵抗６０からなるエミッタホロワ回路６２を用いた場合を示している。ＲＣ素子１（ＭＯＳ構造）とバイポーラトランジスタでは構造が若干異なるがどちらも半導体基板上に形成するものであるため、同図（Ａ）の場合と同様に、三角波発生回路１００の全体を一体成形する際に好都合である。
【００５３】
このように増幅器３をソースホロワ回路５４やエミッタホロワ回路６２によって構成した場合には、三角波発生回路１００の全体を非常に数少ない素子で構成することができ、回路規模の大幅な縮小が可能となる。
【００５４】
また、同図（Ｃ）は増幅器３として作動増幅器（オペアンプ）６４を用いた場合を示している。作動増幅器６４の構造は、上述したソースホロワ回路５４やエミッタホロワ回路６２に比べると複雑であるが、一般に汎用されるものであるため設計が容易である利点を有する。
【００５５】
〔第２実施例〕
図６は、第２実施例の三角波発生回路２００の構成を示す図である。同図に示す三角波発生回路２００は、図１に示した三角波発生回路１００に２，３の回路を追加することによりフェーズ・ロック・ループ（ＰＬＬ）構成とし、これにより三角波信号の発振周波数の安定を図ったものである。すなわち、図１に示した三角波発生回路１００によれば、発振周波数が若干不安定であり、周波数および位相が変動するおそれがあるため、安定した周波数および位相の発振出力を得るためには、水晶発振子等に基づいて作成した周波数安定度の高い基準周波数信号に周波数および位相をロックする手法が周知であり、図６に示す構成ではその一例が示されている。
【００５６】
本実施例の三角波発生回路２００は、図１に示す三角波発生回路１００により構成される電圧制御発振器（ＶＣＯ）１００ａと、基準周波数発振器３０，位相比較器３２，ローパスフィルタ（ＬＰＦ）３４とを含んで構成されている。
【００５７】
基準周波数発振器３０は、水晶発振子により得られた微弱な発振信号を増幅した後分周して基準周波数信号ｆｒ を出力する。この基準周波数信号ｆｒ は位相比較器３２の一方の入力端に入力される。
【００５８】
位相比較器３２は、他方の入力端にＶＣＯ１００ａ内のインバータ論理回路２から出力される信号ｆ１ が入力されており、２つの入力端に入力された基準周波数信号ｆｒ と帰還信号ｆ１ の位相および周波数を比較し、その誤差に応じた信号を出力する。例えば、位相比較器３２は２つの出力端子Ａ，Ｂを有しており、基準周波数信号ｆｒ よりも帰還信号ｆ１ の位相の方が進んでいる場合には、一方の出力端子Ａからその進んだ位相分に相当する論理Ｈのパルス幅を有する信号が出力され、反対の場合には他方の出力端子Ｂから遅れた位相に相当する論理Ｈのパルス幅を有する信号が出力される。これらの信号は、次段のＬＰＦ３４に入力される。
【００５９】
ＬＰＦ３４は、位相比較器３２の出力信号に応じた電圧レベルを設定して後段のＶＣＯ１００ａに印加する。具体的には、位相比較器３２からパルス状の信号が出力されると、そのデューティー比に応じた電圧レベルが設定される。
【００６０】
ＶＣＯ１００ａは、印加される電圧に応じて発振周波数が制御される発振回路であり、図１に示す三角波発生回路１００をそのまま適用することができる。ＲＣ素子１のゲート電極１２（あるいは制御電極２４）にＬＰＦ３４の出力電圧を印加することにより、インバータ論理回路２から出力される矩形波信号の周波数が制御される。
【００６１】
また、ＶＣＯ１００ａ内のインバータ論理回路２から出力される矩形波信号が帰還信号ｆ１ として位相比較器３２の一方の入力端に入力されており、この帰還信号ｆ１ （矩形波信号）が基準周波数信号ｆｒ に位相および周波数が一致するようにＶＣＯ１００ａによる発振が行われるようになっている。
【００６２】
図７は、図６に示す構成をさらに詳細に示す図である。図７（Ａ）には、位相比較器３２とＬＰＦ３４の詳細な接続の一例が示されている。例えば、位相比較器３２からは、帰還信号ｆ１ （ＶＣＯ１００ａ内のインバータ論理回路２の出力信号）の方が基準周波数信号ｆｒ よりも位相が進んでいる場合にその進んだ位相分に相当するパルス幅の信号を出力端子Ａから出力する。また、帰還信号ｆ１ の方が基準周波数信号ｆｒ よりも位相が遅れている場合には、その遅れ分に相当するパルス幅の信号を出力端子Ｂから出力する。
【００６３】
また、位相比較器３２とＬＰＦ３４との間には２つの抵抗３６，３８とインバータ論理回路４０とにより構成される分圧回路が接続されている。具体的には、位相比較器３２の出力端子Ｂ側には抵抗３６が接続されており、出力端子Ａ側にはインバータ論理回路４０を介して抵抗３８が接続されており、これら２つの抵抗３６，３８の接続点が例えばコンデンサと抵抗とにより構成されるＬＰＦ３４の入力側に接続されている。
【００６４】
次に、このような構成を有するＰＬＬ構成においてＶＣＯ１００ａの出力である三角波信号を基準周波数信号ｆｒ にロックさせる場合の動作を説明する。ＶＣＯ１００ａの出力である三角波信号とＶＣＯ１００ａ内のインバータ論理回路２から出力される矩形波出力とは位相および周波数が等しく、この矩形波出力の位相および周波数を基準周波数信号ｆｒ のそれらにロックさせればよい。
【００６５】
例えば、ＶＣＯ１００ａから出力される三角波信号の位相および周波数が基準周波数信号ｆｒ の位相および周波数に等しい場合には、位相比較器３２に入力される２つの信号の位相および周波数が等しくなるため、位相比較器３２の２つの出力端子Ａ，Ｂのそれぞれからは論理Ｌの信号が出力される。このとき、一方の出力端子Ａから出力される論理Ｌの信号はインバータ論理回路４０により反転されて論理Ｈの信号となるため、論理Ｌの信号の電圧レベルと論理Ｈの信号の電圧レベルとを２つの抵抗３６，３８により分圧した電圧がＬＰＦ３４に印加されることになる。この場合には、ＬＰＦ３４に印加される電圧に変動がないため、印加された電圧がそのままＶＣＯ１００ａに、すなわち、図２に示すＲＣ素子１のゲート電圧として印加され、ＶＣＯ１００ａからは一定の周波数で発振する三角波信号が出力されることになる。
【００６６】
また、ＶＣＯ１００ａから出力される三角波信号の位相が基準周波数信号ｆｒ の位相よりも遅れた場合には、この遅れ分に相当するパルス幅の信号が位相比較器３２の一方の出力端子Ｂから出力されることになる。したがって、このパルス幅に相当する分だけ２つの抵抗３６，３８による分圧電圧が上昇してＬＰＦ３４に印加されることになるため、ＶＣＯ１００ａを構成するＲＣ素子１に印加されるゲート電圧は上昇することになる。これに伴い、ＲＣ素子１内のチャネル２６の抵抗値が低くなり（およびチャネルに流れる電流が増加し）、その分だけＲＣ素子１による充放電時間が短くなり、インバータ論理回路２から出力される矩形波信号（すなわちＲＣ素子１から出力される三角波信号）の位相が進むことになる。このようにして、三角波信号の位相が基準周波数信号ｆｒ よりも遅れた場合には、三角波信号の位相を進ませるように制御が行われる。
【００６７】
反対に、ＶＣＯ１００ａから出力される三角波信号の位相が基準周波数信号ｆｒ よりも進んだ場合には、位相比較器３２の出力端子Ａからはその進み分に相当するパルス幅の信号が出力される。したがって、このパルス幅に相当する分だけ２つの抵抗３６，３８による分圧電圧が低下することになり、この平均レベルが低下した電圧がＬＰＦ３４からＶＣＯ１００ａ内のＲＣ素子１のゲート電圧として印加される。したがって、上述した場合とは反対に、ＲＣ素子１のチャネル２６の抵抗値が増加して（およびチャネルに流れる電流が減少し）充放電時間が長くなり、三角波信号の位相を遅らすように制御される。
【００６８】
このようにして、図１に示した三角波発生回路１００をＶＣＯ１００ａとして用いることにより、基準周波数信号ｆｒ に位相および周波数がロックした三角波信号を得ることができる。
【００６９】
特に、上述したように三角波発生回路１００は全ての構成部品を半導体基板上に一体成形することが可能であり、同様に位相比較器３２およびＬＰＦ３４を半導体基板上に形成した場合には、水晶発振子を除くＰＬＬ構成の全体を半導体基板上に一体成形することが可能となり、ＩＣ等の一部に組み込むことも可能となる。また、単体でＰＬＬ構成を形成する場合であっても、複数個分を半導体基板上に形成した後にそれぞれ分離することにより製造することができることから、容易に大量生産することができる。
【００７０】
図７（Ｂ）は、上述したＬＰＦ３４を図３に構造を示したＲＣ素子によって構成した場合の一例が示されている。上述したようにＲＣ素子１は、抵抗とキャパシタとが分布定数的に形成されたローパスフィルタとして機能するため、これをそのままＰＬＬを構成するＬＰＦ３４として用いることもできる。この場合には、ＬＰＦ３４としての特性を変化させる必要はないため、ＲＣ素子のゲート電圧Ｖｇ を固定することができる。また、ゲート電圧Ｖｇ を発振周波数に応じて変えるようにしてもよい。
【００７１】
このように、図１に示す三角波発生回路１００をＶＣＯ１００ａとして用いてＰＬＬを構成した場合には、出力する三角波信号の位相および周波数を安定させることができる。また、このようにＰＬＬ構成とした場合であっても、水晶発振子を除く全ての部品を半導体基板上に一体成形することができ利点がある。さらに、図１に構成を示したように、ＶＣＯ１００ａは簡単な構成により実現することができるため、ＰＬＬ構成とした場合の回路規模全体を簡略化することもできる。
【００７２】
〔第３実施例〕
次に、上述した各実施例の三角波発生回路から出力される三角波信号を利用して正弦波信号を作る正弦波発生回路について説明する。本実施例の正弦波発生回路３００は、上述した三角波発生回路１００あるいは２００に波形整形回路を追加した点に特徴がある。
【００７３】
図８は、本実施例の正弦波発生回路３００の構成を示す図であり、一例として第１実施例の三角波発生回路１００を用いた場合が示されている。同図に示す正弦波発生回路３００は、上述したＲＣ素子１，インバータ論理回路２，増幅器３から構成される三角波発生回路１００と、この三角波発生回路１００内の増幅器３から出力される三角波信号から疑似正弦波信号を整形する波形整形回路４２とを含んで構成されている。
【００７４】
三角波発生回路１００内の増幅器３は、出力される三角波信号の振幅を所定レベルに増幅するために用いられるものである。微弱な電圧レベルの三角波信号から疑似正弦波信号を整形できるように波形整形回路４２内部の素子定数を調整した場合には、この増幅器３を省略するようにしてもよい。
【００７５】
図９は、波形整形回路４２の具体的構成の一例を示す図である。同図に示す波形整形回路４２ａは、一般に折れ線近似回路と称されるものである。具体的には、この波形整形回路４２ａは、入力電圧に応じて複数の抵抗による分圧比を変えるように動作しており、入力される三角波信号を正弦波に近い波形形状を有する折れ線波形に変換する。
【００７６】
また、図１０は波形整形回路４２の他の例を示す図である。同図に示す波形整形回路４２ｂは、図９に示した波形整形回路４２ａの折れ線波形をさらに滑らかに形成するものであり、同等の波形整形をＦＥＴを用いて行うものである。具体的には、ＦＥＴの非線形性を利用し、入力される三角波信号の電圧レベルに応じたバイアス電圧をＦＥＴのゲートに印加し、ソースから疑似正弦波を取り出すようになっている。
【００７７】
また、図１１は波形整形回路４２の他の例を示す図である。同図に示す波形整形回路４２ｃは、図３に詳細構造を示したＲＣ素子１をそのままローパスフィルタとして用いたものである。一般に、振幅値が２ａであって、電圧レベルの上昇と下降とが同速度で行われる三角波信号ｆ（θ）をフーリエ級数に展開すると、
ｆ（θ）＝（８ａ／π２ ）×（ｓｉｎθ−（１／９）ｓｉｎ３θ＋ （１／２５）ｓｉｎ５θ−……）
となる。このように、三角波は基本周波数の奇数倍の周波数で１／（奇数）２ の振幅をもつ正弦波を減算あるいは加算した合成波であり、第２項（−（１／９）ｓｉｎ３θ）以降の高調波成分を除去することにより基本周波数の正弦波の抽出が可能となる。
【００７８】
上述した波形整形回路４２ｃは、ローパスフィルタとして機能するＲＣ素子１を用いて構成されているため、ゲート電極１２に印加する逆バイアス電圧を可変することによりその減衰特性、すなわち周波数特性を変化させることができる。したがって、入力される三角波の基本周波数のみをほぼ通過させ、この基本周波数の奇数倍の高調波成分を除去するように波形整形回路４２ｃのゲート電圧を調整することにより、ほぼ基本波のみからなる正弦波信号を取り出すことができる。
【００７９】
また、図１に示す三角波発生回路１００のＲＣ素子１のゲート電圧を変えることにより、あるいはインバータ論理回路２の動作電源電圧を変えることにより三角波信号の周波数を変えた場合には、この周波数変更に併せて波形整形回路４２のゲート電圧も可変する。具体的には、発生する三角波信号の周波数が高周波側に変化した場合には、波形整形回路４２ｃにおける周波数特性も全体的に高周波側にずれるようにゲート電圧を変更し、反対に、発生する三角波信号の周波数が低周波側に変化した場合には、波形整形回路４２ｃにおける周波数特性も全体的に低周波側にずれるようにゲート電圧を変更する。このように、発生する三角波信号の周波数に連動させて波形整形回路４２ｃの周波数特性を変えることにより、常に高調波成分のみを除去して基本周波数の正弦波信号のみを取り出すことができる波形整形回路４２を構成することができる。
【００８０】
ところで、図８に示した本実施例においては、図９〜図１１に示した各波形整形回路４２ａ，４２ｂ，４２ｃを図１に示した三角波発生回路１００に追加する場合を例にとり説明したが、図９〜図１１に示した各波形整形回路４２ａ，４２ｂ，４２ｃを図６に示した三角波発生回路２００に追加するようにしてもよい。この場合には、周波数安定度の高い正弦波を得ることができる。
【００８１】
このように、本実施例の正弦波発生回路３００は、上述した第１あるいは第２実施例の三角波発生回路１００，２００に波形整形回路４２を追加することにより正弦波発生回路３００を構成している。そして、ここで使用される三角波発生回路１００あるいは２００は、上述したように簡単な構成となっているため、正弦波発生回路３００全体の回路規模も縮小することが可能となる。特に、図１１に示した波形整形回路４２ｃを用いた場合には回路規模の大幅な縮小が可能となる。
【００８２】
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【００８３】
例えば、上述した各実施例では、シリコン等の半導体材料を例にとり説明したが、ゲルマニウムやガリウム砒素（ＧａＡｓ）等の他の半導体材料あるいはアモルファスシリコン等の非晶質材料を用いるようにしてもよい。
【００８４】
また、上述した第２実施例の三角波発生回路２００では、三角波発生回路１００内のＲＣ素子１のゲート電圧を可変に制御して三角波信号の位相および周波数を安定させるＰＬＬ構成について説明したが、上述したようにインバータ論理回路２の動作電源電圧を変えることによっても三角波信号の周波数が変わるため、ＬＰＦ３４の出力電圧に応じてインバータ論理回路２の動作電源電圧を変化させて三角波信号の位相および周波数を安定させるようにしてもよい。
【００８５】
また、第２実施例の三角波発生回路２００では、インバータ論理回路２から出力される矩形波信号を帰還信号ｆ１ として用いる場合を例にとり説明したが、ＲＣ素子１あるいは増幅器３から出力される三角波信号を帰還信号ｆ１ として用いるようにしてもよい。但し、三角波信号の振幅が変化するような場合には、三角波信号の位相を規定する基準点の変動を防止するため、振幅を一定に調整する回路を通す必要がある。
【００８６】
【発明の効果】
上述したように請求項１の発明によれば、シュミットトリガタイプのインバータ論理回路と、長尺形状のゲートを備えることによりチャネル抵抗とゲート・チャネル間のキャパシタとが分布定数的に形成されたＲＣ素子とをリング状に接続するという簡単な構成により三角波信号を発生することができ、回路規模の小型化を容易に実現することができる。
【００８７】
また、請求項２の発明によれば、上述したＲＣ素子のゲート電極に印加する制御電圧を変えることによりチャネル抵抗およびチャネルに流れる電流値が変わるため、このＲＣ素子における充放電時間が変更され、取り出される三角波信号の発振周波数を一定範囲で任意に変化させることができる。
【００８８】
また、請求項３の発明によれば、上述したＲＣ素子のゲート電極の長さのみを変えることにより、ＲＣ素子の時定数、すなわち三角波発生回路が発生する三角波信号の周波数を任意に、しかも大幅に変更することができ、設計あるいは特性の調整が容易となる。
【００８９】
また、請求項４の発明によれば、上述した三角波発生回路にさらに位相比較器とローパスフィルタとを追加することによりフェーズ・ロック・ループ（ＰＬＬ）を構成しており、安定した周波数および位相を有する三角波信号が得られる。また、このＰＬＬ構成を有する三角波発生回路は、簡単な構成を有する三角波発生回路に位相比較器とローパスフィルタを追加しただけであるため、全体の回路規模の小型化も可能となる。
【００９０】
また、請求項５の発明によれば、上述した構成の簡略化が可能な各請求項の三角波発生回路にさらに波形整形部を追加することにより正弦波発生回路を構成しており、正弦波発生回路全体の小型化が可能となる。
【００９１】
また、請求項６の発明によれば、上述した波形整形部を請求項１に示したＲＣ素子により構成し、このローパスフィルタとして機能するＲＣ素子によって三角波信号に含まれる高調波成分のみを除去して基本周波数の正弦波信号を取り出しており、三角波発生回路のみならずそれに追加する波形整形部を非常に簡単な構造とすることができるため、正弦波発生回路全体の大幅な簡略化が可能となる。
【図面の簡単な説明】
【図１】第１実施例の三角波発生回路の詳細な構成を示す図である。
【図２】図１の三角波発生回路の動作タイミングを示す図である。
【図３】図１のＲＣ素子の詳細な構造を示す図である。
【図４】ＲＣ素子の等価回路を示す図である。
【図５】増幅器の具体的構成の一例を示す図である。
【図６】第２実施例の三角波発生回路の構成を示す図である。
【図７】図４に示すＰＬＬをさらに詳細に示す図である。
【図８】第３実施例における正弦波発生回路の構成を示す図である。
【図９】波形整形回路の具体的構成の一例を示す図である。
【図１０】波形整形回路の他の例を示す図である。
【図１１】波形整形回路の他の例を示す図である。
【図１２】作動増幅器を用いた従来の三角波発生回路の一例を示す図である。
【符号の説明】
１ ＲＣ素子
２ インバータ論理回路
３ 増幅器
１０ 半導体基板
１２ ゲート電極
１４ ソース
１６ ドレイン
１８，２０ 入出力電極
２２ ゲート酸化膜
２４ 制御電極
２６ チャネル
３０ 基準周波数発振器
３２ 位相比較器
３４ ローパスフィルタ（ＬＰＦ）
４２ 波形整形回路
【産業上の利用分野】
本発明は、各種の信号波形生成等に用いられる三角波信号および各種通信等に使用される正弦波信号を発生する三角波発生回路および正弦波発生回路に関する。
【０００２】
【従来の技術】
従来から、可変のデューティー比を有する矩形波出力を得る方法の一つとして、三角波信号と可変のしきい値を比較する手法が知られている。ここで使用される三角波信号を発生する回路としては、トランジスタを組み合わせた専用の回路や作動増幅器（オペアンプ）を用いた回路が知られている。
【０００３】
図１２は、作動増幅器を用いた三角波発生回路の一例を示す図である。同図に示す三角波発生回路は、２つの作動増幅器８０，８２を含んで構成されている。一方の作動増幅器８０は比較器として機能しており、他方の作動増幅器８２はコンデンサ８４とともに積分器として機能している。
【０００４】
正負の電源をＶ１ ，−Ｖ２ とし、比較器として動作する作動増幅器８０の出力がある時点において正側のＶ１ に飽和しているものとする。この出力電圧は積分器として機能する作動増幅器８２の反転入力端子に印加されているため、作動増幅器８２の出力はほぼ直線状に負の方向に変化する。そして、その出力があるレベルまで低下したときに、作動増幅器８０の非反転入力端子の電圧がマイナスとなるため、それ以後は作動増幅器８０の出力が負側の−Ｖ２ に飽和し、今度は作動増幅器８２の出力がほぼ直線状に正の方向に変化する。このようにして、作動増幅器８２からは三角波信号が出力される。
【０００５】
【発明が解決しようとする課題】
ところで、上述した作動増幅器を用いた従来の三角波発生回路は、２つの作動増幅器８０，８２を含んでいるため、回路規模が大きくなるという問題がある。例えば、それぞれの作動増幅器は１０個程度のトランジスタによって構成されるため、三角波発生回路の全体は２０個程度のトランジスタと同等の規模となる。また、作動増幅器を用いずにトランジスタによる専用の回路を組んだ場合であっても、定電流源と比較器を含んでいる場合が多く、作動増幅器を用いた場合の回路規模とそれほど変わるものではなかった。
【０００６】
また、従来から三角波発生回路に波形整形回路を接続して正弦波信号を得る手法が知られているが、この場合も三角波発生回路の規模が大きくなれば全体の回路規模が大きくなることに変わりはない。
【０００７】
本発明は、上述した課題に鑑みて創作されたものであり、その目的は回路規模の小型化が可能な三角波発生回路および正弦波発生回路を提供することにある。
【０００８】
【課題を解決するための手段】
上述した課題を解決するために、請求項１の三角波発生回路は、
半導体基板表面に絶縁層を挟んで形成された長尺のゲート電極と、前記半導体基板表面近傍であって前記ゲート電極の長手方向の両端近傍に設けられてソースおよびドレインとして機能する２つの拡散領域とを有し、前記ゲート電極に対応して前記半導体基板表面に形成されるチャネルを信号入出力路として使用するＲＣ素子と、
出力側が前記拡散領域の一方に接続されるとともに、入力側が前記拡散領域の他方に接続されたインバータ論理回路と、
を備え、前記ＲＣ素子を飽和領域で使用することにより、前記インバータ論理回路に接続された前記拡散領域から所定周波数の三角波信号を取り出すことを特徴とする。
【０００９】
請求項２の三角波発生回路は、請求項１の三角波発生回路において、
前記ゲート電極に印加する所定の制御電圧を変えることにより前記チャネルの抵抗を変更して前記三角波信号の発振周波数を変えることを特徴とする。
【００１０】
請求項３の三角波発生回路は、請求項１または２の三角波発生回路において、
前記チャネルの抵抗Ｒと前記チャネルと前記ゲート電極間のキャパシタンスＣとの積ＲＣが、前記ゲート電極のゲート長Ｌの二乗に比例して変化することを利用し、前記ゲート電極のゲート長Ｌを変えることにより発生する三角波の周波数を大幅に変更することを特徴とする。
【００１１】
請求項４の三角波発生回路は、請求項２または３の三角波発生回路において、
基準周波数信号と帰還信号とが入力されており、これら２つの信号の周波数および位相を比較して、その差分に応じた電圧信号を出力する位相比較器と、
前記位相比較器の出力側に接続されており、出力電圧を前記ＲＣ素子のゲート電極に印加するローパスフィルタと、
をさらに含み、前記インバータ論理回路を前記帰還信号として前記位相比較器に入力することにより、前記基準周波数信号に同期した三角波信号を取り出すことを特徴とする。
【００１２】
請求項５の正弦波発生回路は、
請求項１〜４のいずれかの三角波発生回路と、
この三角波発生回路から出力される三角波信号が入力されており、この入力された三角波信号を正弦波信号に変換する波形成形部と、
を備えることを特徴とする。
【００１３】
請求項６の正弦波発生回路は、請求項５の正弦波発生回路において、
前記波形整形部は、前記ＲＣ素子と同じ構造を有するローパスフィルタであり、前記三角波発生回路から出力される固定周波数あるいは可変周波数の三角波信号に対し、その基本周波数のみを通過させ、高調波成分を除去することにより基本周波数の正弦波信号を取り出すことを特徴とする。
【００１４】
【作用】
請求項１の三角波発生回路に含まれるＲＣ素子は、一般的なＭＯＳトランジスタに比べると、ゲート長を長尺に形成するとともに、このゲート電極とこのゲート電極に対応して形成されるチャネルとの間のキャパシタを利用した点に特徴がある。すなわち、長尺形状を有するチャネルそのものが抵抗体として機能するとともに、この抵抗体と上述したキャパシタとが分布定数的に結合した複合素子となる。したがって、分布定数的に結合した抵抗とキャパシタの微小部分をみると、抵抗とキャパシタとがπ型あるいは逆Ｌ字型に接続されたローパスフィルタになっており、このローパスフィルタのキャパシタ部分による充放電動作が行われるようになっている。しかも、このＲＣ素子はＭＯＳトランジスタと類似した構成を有しており、飽和領域で使用した場合には、ゲート電圧に応じてほぼ一定の電流がソース・ドレイン間のチャネルに流れるようになっており、充放電動作時の電圧レベルがほぼ直線状に変化する。
【００１５】
したがって、インバータ論理回路と上述したＲＣ素子とをリング状に接続することによりＲＣ素子における周期的な充放電が行われると、ＲＣ素子からはほぼ直線状に電圧レベルが変化する三角波信号が取り出されることになる。
【００１６】
請求項１の発明によれば、ＭＯＳトランジスタと類似する構造を有するＲＣ素子とインバータ論理回路とにより三角波発生回路が構成されており、従来回路に比べると回路規模の大幅な縮小が可能となる。
【００１７】
また、請求項２の三角波発生回路は、上述したＲＣ素子のゲート電極に印加する制御電圧を変えることによりチャネル抵抗およびチャネルに流れる電流値を可変に制御し、これにより分布定数的に形成された抵抗体とキャパシタとにより決定されるＲＣ素子の時定数を変更しようとするものである。このため、ＲＣ素子における充放電時間が変更され、取り出される三角波信号の発振周波数を一定範囲で任意に変化させることができる。
【００１８】
また、請求項３の三角波発生回路は、上述したＲＣ素子のゲート電極の長さ（ゲート長Ｌ）を変えることにより、容易に三角波信号の大幅な周波数変更が可能となる。すなわち、ゲート電極あるいはチャネルの長さ（ゲート長）をＬ、その幅をＷとすると、チャネルの抵抗ＲはＬに比例し、Ｗに反比例することになる。また、チャネルとゲート電極との間に形成されるコンデンサの容量ＣはＬおよびＷのそれぞれに比例することになる。したがって、ローパスフィルタとして動作するＲＣ素子の時定数を決定するために用いられるＲとＣとの積ＲＣは、（Ｌ／Ｗ）×ＬＷ＝Ｌ２ に比例することになる。したがって、上述したゲート電極の長さのみを変更することにより、ＲＣ素子の時定数を任意に、しかも大幅に変更することができ、設計あるいは特性の調整が容易となる。
【００１９】
また、請求項４の三角波発生回路は、上述した三角波発生回路にさらに位相比較器とローパスフィルタとを追加することによりフェーズ・ロック・ループ（ＰＬＬ）を構成したものである。
【００２０】
すなわち、周波数および位相が安定した基準周波数信号と上述した三角波発生回路内のインバータ論理回路から出力される矩形波信号とが位相比較器に入力されており、この位相比較器によって入力信号の差分に応じた電圧信号が作られる。この電圧信号は、ローパスフィルタに入力されており、その出力が上述したＲＣ素子のゲート電極に入力され、三角波信号の周波数変更が行われる。したがって、三角波発生回路の出力と基準周波数信号との周波数および位相の誤差がなくなるように発振周波数が決定されることになる。このようにして、三角波発生回路からは基準周波数信号によって周波数および位相がロックされた三角波信号が得られることになる。
【００２１】
また、請求項５の正弦波発生回路は、上述した各請求項の三角波発生回路に波形整形部を追加したものであり、この波形整形部によって三角波信号を正弦波信号に変換している。このように、請求項５の発明によれば、簡単な構成を有する三角波発生回路に波形整形部を追加しただけであり、三角波発生回路と同様に正弦波発生回路全体として回路規模の縮小が可能となる。
【００２２】
また、請求項６の正弦波発生回路は、上述した波形整形部を請求項１に示したＲＣ素子により構成したものである。すなわち、上述したＲＣ素子は抵抗成分とキャパシタ成分とからなるローパスフィルタとして機能するため、このＲＣ素子によって三角波信号の基本周波数のみを通過させ、高調波成分を除去することができれば基本周波数の正弦波信号を得ることができる。したがって、固定周波数あるいは可変周波数の三角波信号がＲＣ素子からなる波形整形部に入力されたときに、基本周波数のみを通過させる減衰特性を有するようにゲート電圧を設定することにより、請求項１〜４のいずれかの三角波発生回路から出力される三角波信号に基づいて、この基本周波数と同じ周波数を有する正弦波信号を取り出している。
【００２３】
請求項６の発明によれば、三角波発生回路のみならずそれに追加する波形整形部を非常に簡単な構造とすることができるため、回路全体の大幅な簡略化が可能となる。
【００２４】
【実施例】
以下、本発明を適用した一実施例の三角波発生回路および正弦波発生回路について、図面を参照しながら具体的に説明する。
【００２５】
〔第１実施例〕
図１は、本発明を適用した第１実施例の三角波発生回路１００の詳細な構成を示す図である。
【００２６】
同図に示す第１実施例の三角波発生回路１００は、ローパスフィルタとして機能するＲＣ素子１と、このＲＣ素子１とリング状に接続されたシュミットトリガタイプのインバータ論理回路２と、ＲＣ素子１から出力される微弱な三角波信号を増幅して外部に取り出すために用いられる増幅器３とを含んで構成されている。
【００２７】
ＲＣ素子１は、一般のＭＯＳトランジスタと類似した構造を有しているが、長尺形状のゲートを有する点が一般のＭＯＳトランジスタと異なっている。したがって、ゲートに対応して成形されるチャネルが長尺の抵抗体として機能するとともに、このチャネルとゲートとによってキャパシタが形成されており、これらの抵抗とキャパシタとが分布定数的に形成，接続されたローパスフィルタとして機能している。この詳細構造および作用については後述する。
【００２８】
また、インバータ論理回路２は、ＴＴＬロジック等の任意のロジックを用いて構成することができるが、最も好ましくは構造が簡易なＣＭＯＳ構成とすることが望ましい。この場合には、低周波領域における消費電流の低減が可能であり、しかも、上述したＲＣ素子１と類似した構造となるため三角波発生回路全体の製造工程の簡略化も可能となる。
【００２９】
また、増幅器３は、ＲＣ素子１から出力される微弱な電圧波形を増幅するものであるが、もっとも簡単な場合にはソースホロワ回路やエミッタホロワ回路により構成することができ、作動増幅器（オペアンプ）を用いて構成するようにしてもよい。これらの一例については後述する。
【００３０】
次に、上述した構成を有する本実施例の三角波発生回路１００について概略動作を説明する。
【００３１】
図２は、三角波発振回路１００を構成するインバータ論理回路２とＲＣ素子１の各出力波形を示す図であり、同図（Ａ）にはインバータ論理回路２の出力波形が、同図（Ｂ）にはＲＣ素子１の出力波形がそれぞれ示されている。
【００３２】
例えば、ある時点ｔ０ においてインバータ論理回路２の出力がローレベルからハイレベルに変化すると、ＲＣ素子１のチャネルとゲートにより形成されたキャパシタに対する充電動作が開始される。しかも、このＲＣ素子１はＭＯＳトランジスタと類似した構成を有しており、飽和領域すなわち定電流領域において動作させると、ソース・ドレイン間のチャネルに定電流が流れるため、同図（Ｂ）に示すようにＲＣ素子１の出力端子の電圧がほぼ直線状に上昇する。
【００３３】
そして、このＲＣ素子１の出力端子の電圧がインバータ論理回路２の第１のしきい値Ｅ１ を越えたときに、インバータ論理回路２の出力がハイレベルからローレベルに変化する。それ以後、ほぼ定電流で動作するＲＣ素子１による放電動作が開始され、ＲＣ素子１の出力端子の電圧がほぼ直線状に低下する。
【００３４】
そして、このＲＣ素子１の出力端子の電圧がインバータ論理回路２の第２のしきい値Ｅ２ （Ｅ２ ＜Ｅ１ ）より低下したときに、再びインバータ論理回路２の出力がローレベルからハイレベルに変化し、上述した充電動作が繰り返される。
【００３５】
このようにして、インバータ論理回路２の出力電圧がほぼ直線状に上昇と下降を繰り返し、ＲＣ素子１から所定周波数の三角波信号が出力される。この三角波信号は増幅器３によって振幅増幅されて外部に取り出される。
【００３６】
図３は、上述したＲＣ素子１の詳細な構造を示す図であり、同図（Ａ）には半導体基板上に形成されたＲＣ素子１の平面図が、同図（Ｂ）にはそのＡ−Ａ線断面図がそれぞれ示されている。
【００３７】
図３に示すように、本実施例のＲＣ素子１は、所定のゲート長を有するゲート電極１２と、半導体基板１０内であってこのゲート電極１２の長手方向の両端近傍に設けられた２つの拡散領域であるソース１４およびドレイン１６と、これらソース１４，ドレイン１６に電気的に接続された２つの入出力電極１８，２０と、半導体基板１０とゲート電極１２との間に形成されたゲート酸化膜２２とにより構成されている。また、ゲート電極１２には外部から電圧を印加するために制御電極２４が接続されている。
【００３８】
上述した半導体基板１０を例えばｎ型シリコン基板（ｎ−Ｓｉ基板）とした場合には、拡散領域であるソース１４とドレイン１６のそれぞれは反転領域であるｐ領域となる。反対に、半導体基板１０をｐ型シリコン基板（ｐ−Ｓｉ基板）とした場合には、拡散領域であるソース１４とドレイン１６のそれぞれは反転領域であるｎ領域となる。
【００３９】
このような構造を有するＲＣ素子１は、図３（Ｂ）に示すように一般のＭＯＳトランジスタと類似した構成を有しており、ゲート電極１２のゲート長Ｌを長く設定することにより、このゲート電極１２に対応して形成されるチャネル２６の抵抗と、このチャネル２６とゲート電極１２との間に形成されるキャパシタとが分布定数的に形成される点に特徴がある。
【００４０】
このように抵抗成分とキャパシタ成分とが分布定数的に形成されたＲＣ素子１は充放電機能を有しており、このＲＣ素子１の時定数は、抵抗Ｒと容量Ｃとの積ＲＣに基づいて決定されるが、本実施例のＲＣ素子１におけるチャネル抵抗Ｒはゲート長Ｌに比例し、ゲート幅Ｗに反比例する。また、ゲート電極１２とチャネル２６との間の容量Ｃは、ゲート長Ｌおよびゲート幅Ｗのそれぞれに比例する。これらを掛け合わせた積ＲＣは、（Ｌ／Ｗ）×ＬＷ＝Ｌ２ に比例することになり、ゲート幅Ｗとは無関係にゲート長Ｌのみを変えることによりＲＣの値、すなわちＲＣ素子１の時定数を大幅に変更することができる。すなわち、ゲート長Ｌのみを変更しただけでＲＣ素子１における充放電時間の変更が容易となる。
【００４１】
また、制御電極２４を介してゲート電極１２に印加するゲート電圧を変えることにより、チャネル２６の深さを変更することができるため、外部からの制御によりチャネル抵抗Ｒを任意に変更することができる。
【００４２】
例えば、ｐ型シリコンを用いた半導体基板１０上にｎ型のチャネル２６が形成される場合であってエンハンスメント型を例にとると、正のゲート電圧を印加したときにはじめてチャネル２６が現れ、さらにこの正のゲート電圧の値を大きくすることによりチャネル抵抗Ｒが少なくなる。また、ｎ型シリコンを用いた半導体基板１０上にｐ型のチャネル２６が形成される場合であってエンハンスメント型を例にとると、負のゲート電圧を印加したときにはじめてチャネル２６が現れ、さらにこの負のゲート電圧の値を小さく、すなわち負のゲート電圧の絶対値を大きくすることによりチャネル抵抗Ｒが少なくなる。
【００４３】
また、ゲート電極１２に対応する半導体基板１０表面の位置に予めキャリアを注入しておくデプレション型の場合も、基本的にはエンハンスメント型の場合と同じであり、ゲート電圧とチャネル深さとの関係のみが異なっている例えば、予め多量のキャリアを注入しておくことにより、ゲート電圧を印加しない状態においてもチャネル２６を形成することができ、この場合であっても印加するゲート電圧を変化させることによりチャネル２６の深さを変えてチャネル抵抗Ｒを変更することができる。
【００４４】
図４は、図３に詳細構造を示したＲＣ素子１の等価回路を示す図である。
【００４５】
本実施例のＲＣ素子１は、基本的には一般的なＭＯＳトランジスタと同じ構造を有しているため、図１に示すように、ＭＯＳ−ＦＥＴのソース・ドレイン間を長くしたような回路図を適用することができる。そして、等価回路としては、図４に示すように、チャネル２６による抵抗とこのチャネル２６とゲート電極１２間に形成されるキャパシタとが分布定数的に形成されたものとなる。したがって、ゲート電極１２に接続された制御電極２４を接地あるいは固定電位等に接続するとともに、チャネル２６を信号の入出力路として使用することにより、この素子が充放電機能を備えたローパスフィルタとして機能することになる。
【００４６】
また、上述したようにゲート電極１２に印加する電圧を可変に制御することによりチャネル２６の深さが変わってチャネル抵抗Ｒが変化するため、このチャネル抵抗Ｒとチャネル・ゲート電極間のキャパシタンスＣとにより決定されるローパスフィルタの時定数も変化し、ＲＣ素子１全体としての充放電時間を外部からの電圧制御により所定範囲で任意に変化させることができる。
【００４７】
特に、一般的なＭＯＳトランジスタの飽和領域においては、その出力特性からもわかるように、各ゲート電圧（ゲート・ソース間電圧）毎に異なる一定のドレイン電流が流れることが知られており、同様のＭＯＳ構造を有する本実施例のＲＣ素子１においても異なるゲート電圧毎に異なる定電流が流れるため、ゲート電圧毎に充放電速度が変化し、ＲＣ素子１の出力電圧の立ち上がり速度あるいは立ち下がり速度も変わることになる。
【００４８】
ところで、シュミットトリガタイプのインバータ論理回路２の動作電源電圧を可変に制御することにより、図２に示した第１および第２のしきい値Ｅ１，Ｅ２ 間の幅を変化させることができる。したがって、ＲＣ素子１の出力電圧の立ち上がり傾斜が一定であっても、これら２つのしきい値Ｅ１，Ｅ２ 間を上下することによりつくられる三角波信号の周波数が変化するようになる。すなわち、インバータ論理回路２の動作電源電圧を変化させることによっても、三角波信号の周波数を変えることができる。
【００４９】
このように三角波信号の周波数を可変に制御する方法として、ＲＣ素子１のゲート電圧を変化させる方法と、インバータ論理回路２の動作電源電圧を変化させる方法との２種類があり、必要に応じて使い分けを行うことができる。例えば、一方を粗い周波数調整用に用い、他方を微調整用に用いる。
【００５０】
あるいは、三角波信号の振幅はインバータ論理回路２の第１および第２のしきい値Ｅ１，Ｅ２ の間隔で決まることから、三角波信号の振幅を変えずに周波数のみを変えたい場合には、インバータ論理回路２の動作電源電圧を固定しておいてＲＣ素子１のゲート電圧のみを変化させればよい。このように振幅一定で周波数可変の三角波信号をつくることができれば、例えばこの三角波信号と所定の電圧とを単に比較するだけで任意のデューティー比を有する矩形波信号を得ることができるといった利点がある。
【００５１】
図５は、増幅器３の具体的構成の一例を示す図である。同図（Ａ）は、増幅器３としてＭＯＳ−ＦＥＴ５０と抵抗５２からなるソースホロワ回路５４を用いた場合を示している。このソースホロワ回路５４を構成するＭＯＳ−ＦＥＴ５０は、本実施例のＲＣ素子１と同じＭＯＳ構造を有しているため、インバータ論理回路２を含む三角波発生回路１００の全体を一体成形する際に好都合である。
【００５２】
また、同図（Ｂ）は増幅器３として２つのバイポーラトランジスタ５６，５８と抵抗６０からなるエミッタホロワ回路６２を用いた場合を示している。ＲＣ素子１（ＭＯＳ構造）とバイポーラトランジスタでは構造が若干異なるがどちらも半導体基板上に形成するものであるため、同図（Ａ）の場合と同様に、三角波発生回路１００の全体を一体成形する際に好都合である。
【００５３】
このように増幅器３をソースホロワ回路５４やエミッタホロワ回路６２によって構成した場合には、三角波発生回路１００の全体を非常に数少ない素子で構成することができ、回路規模の大幅な縮小が可能となる。
【００５４】
また、同図（Ｃ）は増幅器３として作動増幅器（オペアンプ）６４を用いた場合を示している。作動増幅器６４の構造は、上述したソースホロワ回路５４やエミッタホロワ回路６２に比べると複雑であるが、一般に汎用されるものであるため設計が容易である利点を有する。
【００５５】
〔第２実施例〕
図６は、第２実施例の三角波発生回路２００の構成を示す図である。同図に示す三角波発生回路２００は、図１に示した三角波発生回路１００に２，３の回路を追加することによりフェーズ・ロック・ループ（ＰＬＬ）構成とし、これにより三角波信号の発振周波数の安定を図ったものである。すなわち、図１に示した三角波発生回路１００によれば、発振周波数が若干不安定であり、周波数および位相が変動するおそれがあるため、安定した周波数および位相の発振出力を得るためには、水晶発振子等に基づいて作成した周波数安定度の高い基準周波数信号に周波数および位相をロックする手法が周知であり、図６に示す構成ではその一例が示されている。
【００５６】
本実施例の三角波発生回路２００は、図１に示す三角波発生回路１００により構成される電圧制御発振器（ＶＣＯ）１００ａと、基準周波数発振器３０，位相比較器３２，ローパスフィルタ（ＬＰＦ）３４とを含んで構成されている。
【００５７】
基準周波数発振器３０は、水晶発振子により得られた微弱な発振信号を増幅した後分周して基準周波数信号ｆｒ を出力する。この基準周波数信号ｆｒ は位相比較器３２の一方の入力端に入力される。
【００５８】
位相比較器３２は、他方の入力端にＶＣＯ１００ａ内のインバータ論理回路２から出力される信号ｆ１ が入力されており、２つの入力端に入力された基準周波数信号ｆｒ と帰還信号ｆ１ の位相および周波数を比較し、その誤差に応じた信号を出力する。例えば、位相比較器３２は２つの出力端子Ａ，Ｂを有しており、基準周波数信号ｆｒ よりも帰還信号ｆ１ の位相の方が進んでいる場合には、一方の出力端子Ａからその進んだ位相分に相当する論理Ｈのパルス幅を有する信号が出力され、反対の場合には他方の出力端子Ｂから遅れた位相に相当する論理Ｈのパルス幅を有する信号が出力される。これらの信号は、次段のＬＰＦ３４に入力される。
【００５９】
ＬＰＦ３４は、位相比較器３２の出力信号に応じた電圧レベルを設定して後段のＶＣＯ１００ａに印加する。具体的には、位相比較器３２からパルス状の信号が出力されると、そのデューティー比に応じた電圧レベルが設定される。
【００６０】
ＶＣＯ１００ａは、印加される電圧に応じて発振周波数が制御される発振回路であり、図１に示す三角波発生回路１００をそのまま適用することができる。ＲＣ素子１のゲート電極１２（あるいは制御電極２４）にＬＰＦ３４の出力電圧を印加することにより、インバータ論理回路２から出力される矩形波信号の周波数が制御される。
【００６１】
また、ＶＣＯ１００ａ内のインバータ論理回路２から出力される矩形波信号が帰還信号ｆ１ として位相比較器３２の一方の入力端に入力されており、この帰還信号ｆ１ （矩形波信号）が基準周波数信号ｆｒ に位相および周波数が一致するようにＶＣＯ１００ａによる発振が行われるようになっている。
【００６２】
図７は、図６に示す構成をさらに詳細に示す図である。図７（Ａ）には、位相比較器３２とＬＰＦ３４の詳細な接続の一例が示されている。例えば、位相比較器３２からは、帰還信号ｆ１ （ＶＣＯ１００ａ内のインバータ論理回路２の出力信号）の方が基準周波数信号ｆｒ よりも位相が進んでいる場合にその進んだ位相分に相当するパルス幅の信号を出力端子Ａから出力する。また、帰還信号ｆ１ の方が基準周波数信号ｆｒ よりも位相が遅れている場合には、その遅れ分に相当するパルス幅の信号を出力端子Ｂから出力する。
【００６３】
また、位相比較器３２とＬＰＦ３４との間には２つの抵抗３６，３８とインバータ論理回路４０とにより構成される分圧回路が接続されている。具体的には、位相比較器３２の出力端子Ｂ側には抵抗３６が接続されており、出力端子Ａ側にはインバータ論理回路４０を介して抵抗３８が接続されており、これら２つの抵抗３６，３８の接続点が例えばコンデンサと抵抗とにより構成されるＬＰＦ３４の入力側に接続されている。
【００６４】
次に、このような構成を有するＰＬＬ構成においてＶＣＯ１００ａの出力である三角波信号を基準周波数信号ｆｒ にロックさせる場合の動作を説明する。ＶＣＯ１００ａの出力である三角波信号とＶＣＯ１００ａ内のインバータ論理回路２から出力される矩形波出力とは位相および周波数が等しく、この矩形波出力の位相および周波数を基準周波数信号ｆｒ のそれらにロックさせればよい。
【００６５】
例えば、ＶＣＯ１００ａから出力される三角波信号の位相および周波数が基準周波数信号ｆｒ の位相および周波数に等しい場合には、位相比較器３２に入力される２つの信号の位相および周波数が等しくなるため、位相比較器３２の２つの出力端子Ａ，Ｂのそれぞれからは論理Ｌの信号が出力される。このとき、一方の出力端子Ａから出力される論理Ｌの信号はインバータ論理回路４０により反転されて論理Ｈの信号となるため、論理Ｌの信号の電圧レベルと論理Ｈの信号の電圧レベルとを２つの抵抗３６，３８により分圧した電圧がＬＰＦ３４に印加されることになる。この場合には、ＬＰＦ３４に印加される電圧に変動がないため、印加された電圧がそのままＶＣＯ１００ａに、すなわち、図２に示すＲＣ素子１のゲート電圧として印加され、ＶＣＯ１００ａからは一定の周波数で発振する三角波信号が出力されることになる。
【００６６】
また、ＶＣＯ１００ａから出力される三角波信号の位相が基準周波数信号ｆｒ の位相よりも遅れた場合には、この遅れ分に相当するパルス幅の信号が位相比較器３２の一方の出力端子Ｂから出力されることになる。したがって、このパルス幅に相当する分だけ２つの抵抗３６，３８による分圧電圧が上昇してＬＰＦ３４に印加されることになるため、ＶＣＯ１００ａを構成するＲＣ素子１に印加されるゲート電圧は上昇することになる。これに伴い、ＲＣ素子１内のチャネル２６の抵抗値が低くなり（およびチャネルに流れる電流が増加し）、その分だけＲＣ素子１による充放電時間が短くなり、インバータ論理回路２から出力される矩形波信号（すなわちＲＣ素子１から出力される三角波信号）の位相が進むことになる。このようにして、三角波信号の位相が基準周波数信号ｆｒ よりも遅れた場合には、三角波信号の位相を進ませるように制御が行われる。
【００６７】
反対に、ＶＣＯ１００ａから出力される三角波信号の位相が基準周波数信号ｆｒ よりも進んだ場合には、位相比較器３２の出力端子Ａからはその進み分に相当するパルス幅の信号が出力される。したがって、このパルス幅に相当する分だけ２つの抵抗３６，３８による分圧電圧が低下することになり、この平均レベルが低下した電圧がＬＰＦ３４からＶＣＯ１００ａ内のＲＣ素子１のゲート電圧として印加される。したがって、上述した場合とは反対に、ＲＣ素子１のチャネル２６の抵抗値が増加して（およびチャネルに流れる電流が減少し）充放電時間が長くなり、三角波信号の位相を遅らすように制御される。
【００６８】
このようにして、図１に示した三角波発生回路１００をＶＣＯ１００ａとして用いることにより、基準周波数信号ｆｒ に位相および周波数がロックした三角波信号を得ることができる。
【００６９】
特に、上述したように三角波発生回路１００は全ての構成部品を半導体基板上に一体成形することが可能であり、同様に位相比較器３２およびＬＰＦ３４を半導体基板上に形成した場合には、水晶発振子を除くＰＬＬ構成の全体を半導体基板上に一体成形することが可能となり、ＩＣ等の一部に組み込むことも可能となる。また、単体でＰＬＬ構成を形成する場合であっても、複数個分を半導体基板上に形成した後にそれぞれ分離することにより製造することができることから、容易に大量生産することができる。
【００７０】
図７（Ｂ）は、上述したＬＰＦ３４を図３に構造を示したＲＣ素子によって構成した場合の一例が示されている。上述したようにＲＣ素子１は、抵抗とキャパシタとが分布定数的に形成されたローパスフィルタとして機能するため、これをそのままＰＬＬを構成するＬＰＦ３４として用いることもできる。この場合には、ＬＰＦ３４としての特性を変化させる必要はないため、ＲＣ素子のゲート電圧Ｖｇ を固定することができる。また、ゲート電圧Ｖｇ を発振周波数に応じて変えるようにしてもよい。
【００７１】
このように、図１に示す三角波発生回路１００をＶＣＯ１００ａとして用いてＰＬＬを構成した場合には、出力する三角波信号の位相および周波数を安定させることができる。また、このようにＰＬＬ構成とした場合であっても、水晶発振子を除く全ての部品を半導体基板上に一体成形することができ利点がある。さらに、図１に構成を示したように、ＶＣＯ１００ａは簡単な構成により実現することができるため、ＰＬＬ構成とした場合の回路規模全体を簡略化することもできる。
【００７２】
〔第３実施例〕
次に、上述した各実施例の三角波発生回路から出力される三角波信号を利用して正弦波信号を作る正弦波発生回路について説明する。本実施例の正弦波発生回路３００は、上述した三角波発生回路１００あるいは２００に波形整形回路を追加した点に特徴がある。
【００７３】
図８は、本実施例の正弦波発生回路３００の構成を示す図であり、一例として第１実施例の三角波発生回路１００を用いた場合が示されている。同図に示す正弦波発生回路３００は、上述したＲＣ素子１，インバータ論理回路２，増幅器３から構成される三角波発生回路１００と、この三角波発生回路１００内の増幅器３から出力される三角波信号から疑似正弦波信号を整形する波形整形回路４２とを含んで構成されている。
【００７４】
三角波発生回路１００内の増幅器３は、出力される三角波信号の振幅を所定レベルに増幅するために用いられるものである。微弱な電圧レベルの三角波信号から疑似正弦波信号を整形できるように波形整形回路４２内部の素子定数を調整した場合には、この増幅器３を省略するようにしてもよい。
【００７５】
図９は、波形整形回路４２の具体的構成の一例を示す図である。同図に示す波形整形回路４２ａは、一般に折れ線近似回路と称されるものである。具体的には、この波形整形回路４２ａは、入力電圧に応じて複数の抵抗による分圧比を変えるように動作しており、入力される三角波信号を正弦波に近い波形形状を有する折れ線波形に変換する。
【００７６】
また、図１０は波形整形回路４２の他の例を示す図である。同図に示す波形整形回路４２ｂは、図９に示した波形整形回路４２ａの折れ線波形をさらに滑らかに形成するものであり、同等の波形整形をＦＥＴを用いて行うものである。具体的には、ＦＥＴの非線形性を利用し、入力される三角波信号の電圧レベルに応じたバイアス電圧をＦＥＴのゲートに印加し、ソースから疑似正弦波を取り出すようになっている。
【００７７】
また、図１１は波形整形回路４２の他の例を示す図である。同図に示す波形整形回路４２ｃは、図３に詳細構造を示したＲＣ素子１をそのままローパスフィルタとして用いたものである。一般に、振幅値が２ａであって、電圧レベルの上昇と下降とが同速度で行われる三角波信号ｆ（θ）をフーリエ級数に展開すると、
ｆ（θ）＝（８ａ／π２ ）×（ｓｉｎθ−（１／９）ｓｉｎ３θ＋ （１／２５）ｓｉｎ５θ−……）
となる。このように、三角波は基本周波数の奇数倍の周波数で１／（奇数）２ の振幅をもつ正弦波を減算あるいは加算した合成波であり、第２項（−（１／９）ｓｉｎ３θ）以降の高調波成分を除去することにより基本周波数の正弦波の抽出が可能となる。
【００７８】
上述した波形整形回路４２ｃは、ローパスフィルタとして機能するＲＣ素子１を用いて構成されているため、ゲート電極１２に印加する逆バイアス電圧を可変することによりその減衰特性、すなわち周波数特性を変化させることができる。したがって、入力される三角波の基本周波数のみをほぼ通過させ、この基本周波数の奇数倍の高調波成分を除去するように波形整形回路４２ｃのゲート電圧を調整することにより、ほぼ基本波のみからなる正弦波信号を取り出すことができる。
【００７９】
また、図１に示す三角波発生回路１００のＲＣ素子１のゲート電圧を変えることにより、あるいはインバータ論理回路２の動作電源電圧を変えることにより三角波信号の周波数を変えた場合には、この周波数変更に併せて波形整形回路４２のゲート電圧も可変する。具体的には、発生する三角波信号の周波数が高周波側に変化した場合には、波形整形回路４２ｃにおける周波数特性も全体的に高周波側にずれるようにゲート電圧を変更し、反対に、発生する三角波信号の周波数が低周波側に変化した場合には、波形整形回路４２ｃにおける周波数特性も全体的に低周波側にずれるようにゲート電圧を変更する。このように、発生する三角波信号の周波数に連動させて波形整形回路４２ｃの周波数特性を変えることにより、常に高調波成分のみを除去して基本周波数の正弦波信号のみを取り出すことができる波形整形回路４２を構成することができる。
【００８０】
ところで、図８に示した本実施例においては、図９〜図１１に示した各波形整形回路４２ａ，４２ｂ，４２ｃを図１に示した三角波発生回路１００に追加する場合を例にとり説明したが、図９〜図１１に示した各波形整形回路４２ａ，４２ｂ，４２ｃを図６に示した三角波発生回路２００に追加するようにしてもよい。この場合には、周波数安定度の高い正弦波を得ることができる。
【００８１】
このように、本実施例の正弦波発生回路３００は、上述した第１あるいは第２実施例の三角波発生回路１００，２００に波形整形回路４２を追加することにより正弦波発生回路３００を構成している。そして、ここで使用される三角波発生回路１００あるいは２００は、上述したように簡単な構成となっているため、正弦波発生回路３００全体の回路規模も縮小することが可能となる。特に、図１１に示した波形整形回路４２ｃを用いた場合には回路規模の大幅な縮小が可能となる。
【００８２】
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【００８３】
例えば、上述した各実施例では、シリコン等の半導体材料を例にとり説明したが、ゲルマニウムやガリウム砒素（ＧａＡｓ）等の他の半導体材料あるいはアモルファスシリコン等の非晶質材料を用いるようにしてもよい。
【００８４】
また、上述した第２実施例の三角波発生回路２００では、三角波発生回路１００内のＲＣ素子１のゲート電圧を可変に制御して三角波信号の位相および周波数を安定させるＰＬＬ構成について説明したが、上述したようにインバータ論理回路２の動作電源電圧を変えることによっても三角波信号の周波数が変わるため、ＬＰＦ３４の出力電圧に応じてインバータ論理回路２の動作電源電圧を変化させて三角波信号の位相および周波数を安定させるようにしてもよい。
【００８５】
また、第２実施例の三角波発生回路２００では、インバータ論理回路２から出力される矩形波信号を帰還信号ｆ１ として用いる場合を例にとり説明したが、ＲＣ素子１あるいは増幅器３から出力される三角波信号を帰還信号ｆ１ として用いるようにしてもよい。但し、三角波信号の振幅が変化するような場合には、三角波信号の位相を規定する基準点の変動を防止するため、振幅を一定に調整する回路を通す必要がある。
【００８６】
【発明の効果】
上述したように請求項１の発明によれば、シュミットトリガタイプのインバータ論理回路と、長尺形状のゲートを備えることによりチャネル抵抗とゲート・チャネル間のキャパシタとが分布定数的に形成されたＲＣ素子とをリング状に接続するという簡単な構成により三角波信号を発生することができ、回路規模の小型化を容易に実現することができる。
【００８７】
また、請求項２の発明によれば、上述したＲＣ素子のゲート電極に印加する制御電圧を変えることによりチャネル抵抗およびチャネルに流れる電流値が変わるため、このＲＣ素子における充放電時間が変更され、取り出される三角波信号の発振周波数を一定範囲で任意に変化させることができる。
【００８８】
また、請求項３の発明によれば、上述したＲＣ素子のゲート電極の長さのみを変えることにより、ＲＣ素子の時定数、すなわち三角波発生回路が発生する三角波信号の周波数を任意に、しかも大幅に変更することができ、設計あるいは特性の調整が容易となる。
【００８９】
また、請求項４の発明によれば、上述した三角波発生回路にさらに位相比較器とローパスフィルタとを追加することによりフェーズ・ロック・ループ（ＰＬＬ）を構成しており、安定した周波数および位相を有する三角波信号が得られる。また、このＰＬＬ構成を有する三角波発生回路は、簡単な構成を有する三角波発生回路に位相比較器とローパスフィルタを追加しただけであるため、全体の回路規模の小型化も可能となる。
【００９０】
また、請求項５の発明によれば、上述した構成の簡略化が可能な各請求項の三角波発生回路にさらに波形整形部を追加することにより正弦波発生回路を構成しており、正弦波発生回路全体の小型化が可能となる。
【００９１】
また、請求項６の発明によれば、上述した波形整形部を請求項１に示したＲＣ素子により構成し、このローパスフィルタとして機能するＲＣ素子によって三角波信号に含まれる高調波成分のみを除去して基本周波数の正弦波信号を取り出しており、三角波発生回路のみならずそれに追加する波形整形部を非常に簡単な構造とすることができるため、正弦波発生回路全体の大幅な簡略化が可能となる。
【図面の簡単な説明】
【図１】第１実施例の三角波発生回路の詳細な構成を示す図である。
【図２】図１の三角波発生回路の動作タイミングを示す図である。
【図３】図１のＲＣ素子の詳細な構造を示す図である。
【図４】ＲＣ素子の等価回路を示す図である。
【図５】増幅器の具体的構成の一例を示す図である。
【図６】第２実施例の三角波発生回路の構成を示す図である。
【図７】図４に示すＰＬＬをさらに詳細に示す図である。
【図８】第３実施例における正弦波発生回路の構成を示す図である。
【図９】波形整形回路の具体的構成の一例を示す図である。
【図１０】波形整形回路の他の例を示す図である。
【図１１】波形整形回路の他の例を示す図である。
【図１２】作動増幅器を用いた従来の三角波発生回路の一例を示す図である。
【符号の説明】
１ ＲＣ素子
２ インバータ論理回路
３ 増幅器
１０ 半導体基板
１２ ゲート電極
１４ ソース
１６ ドレイン
１８，２０ 入出力電極
２２ ゲート酸化膜
２４ 制御電極
２６ チャネル
３０ 基準周波数発振器
３２ 位相比較器
３４ ローパスフィルタ（ＬＰＦ）
４２ 波形整形回路
Claims (6)
- 半導体基板表面に絶縁層を挟んで形成された長尺のゲート電極と、前記半導体基板表面近傍であって前記ゲート電極の長手方向の両端近傍に設けられてソースおよびドレインとして機能する２つの拡散領域とを有し、前記ゲート電極に対応して前記半導体基板表面に形成されるチャネルを信号入出力路として使用するＲＣ素子と、
出力側が前記拡散領域の一方に接続されるとともに、入力側が前記拡散領域の他方に接続されたインバータ論理回路と、
を備え、前記ＲＣ素子を飽和領域で使用することにより、前記インバータ論理回路に接続された前記拡散領域から所定周波数の三角波信号を取り出すことを特徴とする三角波発生回路。 - 請求項１において、
前記ゲート電極に印加する所定の制御電圧を変えることにより前記チャネルの抵抗を変更して前記三角波信号の発振周波数を変えることを特徴とする電圧制御型の三角波発生回路。 - 請求項１または２において、
前記チャネルの抵抗Ｒと前記チャネルと前記ゲート電極間のキャパシタンスＣとの積ＲＣが、前記ゲート電極のゲート長Ｌの二乗に比例して変化することを利用し、前記ゲート電極のゲート長Ｌを変えることにより発生する三角波の周波数を大幅に変更することを特徴とする三角波発生回路。 - 請求項２または３において、
基準周波数信号と帰還信号とが入力されており、これら２つの信号の周波数および位相を比較して、その差分に応じた電圧信号を出力する位相比較器と、
前記位相比較器の出力側に接続されており、出力電圧を前記ＲＣ素子のゲート電極に印加するローパスフィルタと、
をさらに含み、前記インバータ論理回路を前記帰還信号として前記位相比較器に入力することにより、前記基準周波数信号に同期した三角波信号を取り出すことを特徴とする三角波発生回路。 - 請求項１〜４のいずれかの三角波発生回路と、
この三角波発生回路から出力される三角波信号が入力されており、この入力された三角波信号を正弦波信号に変換する波形成形部と、
を備えることを特徴とする正弦波発生回路。 - 請求項５において、
前記波形整形部は、前記ＲＣ素子と同じ構造を有するローパスフィルタであり、前記三角波発生回路から出力される固定周波数あるいは可変周波数の三角波信号に対し、その基本周波数のみを通過させ、高調波成分を除去することにより基本周波数の正弦波信号を取り出すことを特徴とする正弦波発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11964194A JP3583470B2 (ja) | 1994-05-09 | 1994-05-09 | 三角波発生回路および正弦波発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11964194A JP3583470B2 (ja) | 1994-05-09 | 1994-05-09 | 三角波発生回路および正弦波発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07303032A JPH07303032A (ja) | 1995-11-14 |
| JP3583470B2 true JP3583470B2 (ja) | 2004-11-04 |
Family
ID=14766483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11964194A Expired - Fee Related JP3583470B2 (ja) | 1994-05-09 | 1994-05-09 | 三角波発生回路および正弦波発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3583470B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009072268A1 (ja) * | 2007-12-04 | 2009-06-11 | Advantest Corporation | 遅延回路、多段遅延回路ならびにそれらを利用した時間デジタル変換器、半導体試験装置、リング発振器および遅延ロックループ回路 |
| CN111641405B (zh) * | 2020-06-02 | 2023-03-10 | 中北大学 | 一种基于扩散忆阻器的随机频率三角波发生器 |
-
1994
- 1994-05-09 JP JP11964194A patent/JP3583470B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07303032A (ja) | 1995-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8049568B2 (en) | Feedback-based linearization of voltage controlled oscillator | |
| US6377129B1 (en) | Programmable relaxation oscillator | |
| US20050116757A1 (en) | Voltage controlled oscillator delay cell | |
| KR100985008B1 (ko) | 용량성 전하 펌프 | |
| US7355486B2 (en) | Current controlled oscillation device and method having wide frequency range | |
| JP2004208142A (ja) | チャージポンプ及びそれを用いたｐｌｌ回路 | |
| KR100253667B1 (ko) | 선형화 및 지연 보상된 전 씨모오스 전압제어발진기 | |
| US7589569B2 (en) | Comparator with self-biased reference voltage for an oscillator | |
| Siripruchyanun et al. | A fully independently adjustable, integrable simple current controlled oscillator and derivative PWM signal generator | |
| US8786334B2 (en) | Lock detection circuit and phase-locked loop circuit including the same | |
| Moazedi et al. | A highly-linear modified pseudo-differential current starved delay element with wide tuning range | |
| US20060232346A1 (en) | Integrated circuit including a ring oscillator circuit | |
| US6650194B1 (en) | Phase shift control for voltage controlled oscillator | |
| US7437137B2 (en) | Mixer system | |
| JP3583470B2 (ja) | 三角波発生回路および正弦波発生回路 | |
| US4383224A (en) | NMOS Crystal oscillator | |
| JP5053413B2 (ja) | 同期回路 | |
| US20070069933A1 (en) | Self-oscillating modulator and method for adjusting a self-oscillating modulator | |
| CN108123715B (zh) | 倍频电路 | |
| US7602234B2 (en) | Substantially zero temperature coefficient bias generator | |
| JP2003163579A (ja) | 周波数可変発振回路 | |
| Zhu et al. | A 45–75MHz 197–452µW oscillator with 164.6 dB FoM and 2.3 ps rms period jitter in 65nm CMOS | |
| US11088696B2 (en) | Charge pump | |
| US7449973B2 (en) | Semiconductor circuit for reducing flicker noise | |
| JPH08162911A (ja) | 電圧制御発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040624 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040727 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040729 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |