JP3583470B2 - 三角波発生回路および正弦波発生回路 - Google Patents
三角波発生回路および正弦波発生回路 Download PDFInfo
- Publication number
- JP3583470B2 JP3583470B2 JP11964194A JP11964194A JP3583470B2 JP 3583470 B2 JP3583470 B2 JP 3583470B2 JP 11964194 A JP11964194 A JP 11964194A JP 11964194 A JP11964194 A JP 11964194A JP 3583470 B2 JP3583470 B2 JP 3583470B2
- Authority
- JP
- Japan
- Prior art keywords
- triangular wave
- signal
- frequency
- circuit
- wave signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【0001】
【産業上の利用分野】
本発明は、各種の信号波形生成等に用いられる三角波信号および各種通信等に使用される正弦波信号を発生する三角波発生回路および正弦波発生回路に関する。
【0002】
【従来の技術】
従来から、可変のデューティー比を有する矩形波出力を得る方法の一つとして、三角波信号と可変のしきい値を比較する手法が知られている。ここで使用される三角波信号を発生する回路としては、トランジスタを組み合わせた専用の回路や作動増幅器(オペアンプ)を用いた回路が知られている。
【0003】
図12は、作動増幅器を用いた三角波発生回路の一例を示す図である。同図に示す三角波発生回路は、2つの作動増幅器80,82を含んで構成されている。一方の作動増幅器80は比較器として機能しており、他方の作動増幅器82はコンデンサ84とともに積分器として機能している。
【0004】
正負の電源をV1 ,−V2 とし、比較器として動作する作動増幅器80の出力がある時点において正側のV1 に飽和しているものとする。この出力電圧は積分器として機能する作動増幅器82の反転入力端子に印加されているため、作動増幅器82の出力はほぼ直線状に負の方向に変化する。そして、その出力があるレベルまで低下したときに、作動増幅器80の非反転入力端子の電圧がマイナスとなるため、それ以後は作動増幅器80の出力が負側の−V2 に飽和し、今度は作動増幅器82の出力がほぼ直線状に正の方向に変化する。このようにして、作動増幅器82からは三角波信号が出力される。
【0005】
【発明が解決しようとする課題】
ところで、上述した作動増幅器を用いた従来の三角波発生回路は、2つの作動増幅器80,82を含んでいるため、回路規模が大きくなるという問題がある。例えば、それぞれの作動増幅器は10個程度のトランジスタによって構成されるため、三角波発生回路の全体は20個程度のトランジスタと同等の規模となる。また、作動増幅器を用いずにトランジスタによる専用の回路を組んだ場合であっても、定電流源と比較器を含んでいる場合が多く、作動増幅器を用いた場合の回路規模とそれほど変わるものではなかった。
【0006】
また、従来から三角波発生回路に波形整形回路を接続して正弦波信号を得る手法が知られているが、この場合も三角波発生回路の規模が大きくなれば全体の回路規模が大きくなることに変わりはない。
【0007】
本発明は、上述した課題に鑑みて創作されたものであり、その目的は回路規模の小型化が可能な三角波発生回路および正弦波発生回路を提供することにある。
【0008】
【課題を解決するための手段】
上述した課題を解決するために、請求項1の三角波発生回路は、
半導体基板表面に絶縁層を挟んで形成された長尺のゲート電極と、前記半導体基板表面近傍であって前記ゲート電極の長手方向の両端近傍に設けられてソースおよびドレインとして機能する2つの拡散領域とを有し、前記ゲート電極に対応して前記半導体基板表面に形成されるチャネルを信号入出力路として使用するRC素子と、
出力側が前記拡散領域の一方に接続されるとともに、入力側が前記拡散領域の他方に接続されたインバータ論理回路と、
を備え、前記RC素子を飽和領域で使用することにより、前記インバータ論理回路に接続された前記拡散領域から所定周波数の三角波信号を取り出すことを特徴とする。
【0009】
請求項2の三角波発生回路は、請求項1の三角波発生回路において、
前記ゲート電極に印加する所定の制御電圧を変えることにより前記チャネルの抵抗を変更して前記三角波信号の発振周波数を変えることを特徴とする。
【0010】
請求項3の三角波発生回路は、請求項1または2の三角波発生回路において、
前記チャネルの抵抗Rと前記チャネルと前記ゲート電極間のキャパシタンスCとの積RCが、前記ゲート電極のゲート長Lの二乗に比例して変化することを利用し、前記ゲート電極のゲート長Lを変えることにより発生する三角波の周波数を大幅に変更することを特徴とする。
【0011】
請求項4の三角波発生回路は、請求項2または3の三角波発生回路において、
基準周波数信号と帰還信号とが入力されており、これら2つの信号の周波数および位相を比較して、その差分に応じた電圧信号を出力する位相比較器と、
前記位相比較器の出力側に接続されており、出力電圧を前記RC素子のゲート電極に印加するローパスフィルタと、
をさらに含み、前記インバータ論理回路を前記帰還信号として前記位相比較器に入力することにより、前記基準周波数信号に同期した三角波信号を取り出すことを特徴とする。
【0012】
請求項5の正弦波発生回路は、
請求項1〜4のいずれかの三角波発生回路と、
この三角波発生回路から出力される三角波信号が入力されており、この入力された三角波信号を正弦波信号に変換する波形成形部と、
を備えることを特徴とする。
【0013】
請求項6の正弦波発生回路は、請求項5の正弦波発生回路において、
前記波形整形部は、前記RC素子と同じ構造を有するローパスフィルタであり、前記三角波発生回路から出力される固定周波数あるいは可変周波数の三角波信号に対し、その基本周波数のみを通過させ、高調波成分を除去することにより基本周波数の正弦波信号を取り出すことを特徴とする。
【0014】
【作用】
請求項1の三角波発生回路に含まれるRC素子は、一般的なMOSトランジスタに比べると、ゲート長を長尺に形成するとともに、このゲート電極とこのゲート電極に対応して形成されるチャネルとの間のキャパシタを利用した点に特徴がある。すなわち、長尺形状を有するチャネルそのものが抵抗体として機能するとともに、この抵抗体と上述したキャパシタとが分布定数的に結合した複合素子となる。したがって、分布定数的に結合した抵抗とキャパシタの微小部分をみると、抵抗とキャパシタとがπ型あるいは逆L字型に接続されたローパスフィルタになっており、このローパスフィルタのキャパシタ部分による充放電動作が行われるようになっている。しかも、このRC素子はMOSトランジスタと類似した構成を有しており、飽和領域で使用した場合には、ゲート電圧に応じてほぼ一定の電流がソース・ドレイン間のチャネルに流れるようになっており、充放電動作時の電圧レベルがほぼ直線状に変化する。
【0015】
したがって、インバータ論理回路と上述したRC素子とをリング状に接続することによりRC素子における周期的な充放電が行われると、RC素子からはほぼ直線状に電圧レベルが変化する三角波信号が取り出されることになる。
【0016】
請求項1の発明によれば、MOSトランジスタと類似する構造を有するRC素子とインバータ論理回路とにより三角波発生回路が構成されており、従来回路に比べると回路規模の大幅な縮小が可能となる。
【0017】
また、請求項2の三角波発生回路は、上述したRC素子のゲート電極に印加する制御電圧を変えることによりチャネル抵抗およびチャネルに流れる電流値を可変に制御し、これにより分布定数的に形成された抵抗体とキャパシタとにより決定されるRC素子の時定数を変更しようとするものである。このため、RC素子における充放電時間が変更され、取り出される三角波信号の発振周波数を一定範囲で任意に変化させることができる。
【0018】
また、請求項3の三角波発生回路は、上述したRC素子のゲート電極の長さ(ゲート長L)を変えることにより、容易に三角波信号の大幅な周波数変更が可能となる。すなわち、ゲート電極あるいはチャネルの長さ(ゲート長)をL、その幅をWとすると、チャネルの抵抗RはLに比例し、Wに反比例することになる。また、チャネルとゲート電極との間に形成されるコンデンサの容量CはLおよびWのそれぞれに比例することになる。したがって、ローパスフィルタとして動作するRC素子の時定数を決定するために用いられるRとCとの積RCは、(L/W)×LW=L2 に比例することになる。したがって、上述したゲート電極の長さのみを変更することにより、RC素子の時定数を任意に、しかも大幅に変更することができ、設計あるいは特性の調整が容易となる。
【0019】
また、請求項4の三角波発生回路は、上述した三角波発生回路にさらに位相比較器とローパスフィルタとを追加することによりフェーズ・ロック・ループ(PLL)を構成したものである。
【0020】
すなわち、周波数および位相が安定した基準周波数信号と上述した三角波発生回路内のインバータ論理回路から出力される矩形波信号とが位相比較器に入力されており、この位相比較器によって入力信号の差分に応じた電圧信号が作られる。この電圧信号は、ローパスフィルタに入力されており、その出力が上述したRC素子のゲート電極に入力され、三角波信号の周波数変更が行われる。したがって、三角波発生回路の出力と基準周波数信号との周波数および位相の誤差がなくなるように発振周波数が決定されることになる。このようにして、三角波発生回路からは基準周波数信号によって周波数および位相がロックされた三角波信号が得られることになる。
【0021】
また、請求項5の正弦波発生回路は、上述した各請求項の三角波発生回路に波形整形部を追加したものであり、この波形整形部によって三角波信号を正弦波信号に変換している。このように、請求項5の発明によれば、簡単な構成を有する三角波発生回路に波形整形部を追加しただけであり、三角波発生回路と同様に正弦波発生回路全体として回路規模の縮小が可能となる。
【0022】
また、請求項6の正弦波発生回路は、上述した波形整形部を請求項1に示したRC素子により構成したものである。すなわち、上述したRC素子は抵抗成分とキャパシタ成分とからなるローパスフィルタとして機能するため、このRC素子によって三角波信号の基本周波数のみを通過させ、高調波成分を除去することができれば基本周波数の正弦波信号を得ることができる。したがって、固定周波数あるいは可変周波数の三角波信号がRC素子からなる波形整形部に入力されたときに、基本周波数のみを通過させる減衰特性を有するようにゲート電圧を設定することにより、請求項1〜4のいずれかの三角波発生回路から出力される三角波信号に基づいて、この基本周波数と同じ周波数を有する正弦波信号を取り出している。
【0023】
請求項6の発明によれば、三角波発生回路のみならずそれに追加する波形整形部を非常に簡単な構造とすることができるため、回路全体の大幅な簡略化が可能となる。
【0024】
【実施例】
以下、本発明を適用した一実施例の三角波発生回路および正弦波発生回路について、図面を参照しながら具体的に説明する。
【0025】
〔第1実施例〕
図1は、本発明を適用した第1実施例の三角波発生回路100の詳細な構成を示す図である。
【0026】
同図に示す第1実施例の三角波発生回路100は、ローパスフィルタとして機能するRC素子1と、このRC素子1とリング状に接続されたシュミットトリガタイプのインバータ論理回路2と、RC素子1から出力される微弱な三角波信号を増幅して外部に取り出すために用いられる増幅器3とを含んで構成されている。
【0027】
RC素子1は、一般のMOSトランジスタと類似した構造を有しているが、長尺形状のゲートを有する点が一般のMOSトランジスタと異なっている。したがって、ゲートに対応して成形されるチャネルが長尺の抵抗体として機能するとともに、このチャネルとゲートとによってキャパシタが形成されており、これらの抵抗とキャパシタとが分布定数的に形成,接続されたローパスフィルタとして機能している。この詳細構造および作用については後述する。
【0028】
また、インバータ論理回路2は、TTLロジック等の任意のロジックを用いて構成することができるが、最も好ましくは構造が簡易なCMOS構成とすることが望ましい。この場合には、低周波領域における消費電流の低減が可能であり、しかも、上述したRC素子1と類似した構造となるため三角波発生回路全体の製造工程の簡略化も可能となる。
【0029】
また、増幅器3は、RC素子1から出力される微弱な電圧波形を増幅するものであるが、もっとも簡単な場合にはソースホロワ回路やエミッタホロワ回路により構成することができ、作動増幅器(オペアンプ)を用いて構成するようにしてもよい。これらの一例については後述する。
【0030】
次に、上述した構成を有する本実施例の三角波発生回路100について概略動作を説明する。
【0031】
図2は、三角波発振回路100を構成するインバータ論理回路2とRC素子1の各出力波形を示す図であり、同図(A)にはインバータ論理回路2の出力波形が、同図(B)にはRC素子1の出力波形がそれぞれ示されている。
【0032】
例えば、ある時点t0 においてインバータ論理回路2の出力がローレベルからハイレベルに変化すると、RC素子1のチャネルとゲートにより形成されたキャパシタに対する充電動作が開始される。しかも、このRC素子1はMOSトランジスタと類似した構成を有しており、飽和領域すなわち定電流領域において動作させると、ソース・ドレイン間のチャネルに定電流が流れるため、同図(B)に示すようにRC素子1の出力端子の電圧がほぼ直線状に上昇する。
【0033】
そして、このRC素子1の出力端子の電圧がインバータ論理回路2の第1のしきい値E1 を越えたときに、インバータ論理回路2の出力がハイレベルからローレベルに変化する。それ以後、ほぼ定電流で動作するRC素子1による放電動作が開始され、RC素子1の出力端子の電圧がほぼ直線状に低下する。
【0034】
そして、このRC素子1の出力端子の電圧がインバータ論理回路2の第2のしきい値E2 (E2 <E1 )より低下したときに、再びインバータ論理回路2の出力がローレベルからハイレベルに変化し、上述した充電動作が繰り返される。
【0035】
このようにして、インバータ論理回路2の出力電圧がほぼ直線状に上昇と下降を繰り返し、RC素子1から所定周波数の三角波信号が出力される。この三角波信号は増幅器3によって振幅増幅されて外部に取り出される。
【0036】
図3は、上述したRC素子1の詳細な構造を示す図であり、同図(A)には半導体基板上に形成されたRC素子1の平面図が、同図(B)にはそのA−A線断面図がそれぞれ示されている。
【0037】
図3に示すように、本実施例のRC素子1は、所定のゲート長を有するゲート電極12と、半導体基板10内であってこのゲート電極12の長手方向の両端近傍に設けられた2つの拡散領域であるソース14およびドレイン16と、これらソース14,ドレイン16に電気的に接続された2つの入出力電極18,20と、半導体基板10とゲート電極12との間に形成されたゲート酸化膜22とにより構成されている。また、ゲート電極12には外部から電圧を印加するために制御電極24が接続されている。
【0038】
上述した半導体基板10を例えばn型シリコン基板(n−Si基板)とした場合には、拡散領域であるソース14とドレイン16のそれぞれは反転領域であるp領域となる。反対に、半導体基板10をp型シリコン基板(p−Si基板)とした場合には、拡散領域であるソース14とドレイン16のそれぞれは反転領域であるn領域となる。
【0039】
このような構造を有するRC素子1は、図3(B)に示すように一般のMOSトランジスタと類似した構成を有しており、ゲート電極12のゲート長Lを長く設定することにより、このゲート電極12に対応して形成されるチャネル26の抵抗と、このチャネル26とゲート電極12との間に形成されるキャパシタとが分布定数的に形成される点に特徴がある。
【0040】
このように抵抗成分とキャパシタ成分とが分布定数的に形成されたRC素子1は充放電機能を有しており、このRC素子1の時定数は、抵抗Rと容量Cとの積RCに基づいて決定されるが、本実施例のRC素子1におけるチャネル抵抗Rはゲート長Lに比例し、ゲート幅Wに反比例する。また、ゲート電極12とチャネル26との間の容量Cは、ゲート長Lおよびゲート幅Wのそれぞれに比例する。これらを掛け合わせた積RCは、(L/W)×LW=L2 に比例することになり、ゲート幅Wとは無関係にゲート長Lのみを変えることによりRCの値、すなわちRC素子1の時定数を大幅に変更することができる。すなわち、ゲート長Lのみを変更しただけでRC素子1における充放電時間の変更が容易となる。
【0041】
また、制御電極24を介してゲート電極12に印加するゲート電圧を変えることにより、チャネル26の深さを変更することができるため、外部からの制御によりチャネル抵抗Rを任意に変更することができる。
【0042】
例えば、p型シリコンを用いた半導体基板10上にn型のチャネル26が形成される場合であってエンハンスメント型を例にとると、正のゲート電圧を印加したときにはじめてチャネル26が現れ、さらにこの正のゲート電圧の値を大きくすることによりチャネル抵抗Rが少なくなる。また、n型シリコンを用いた半導体基板10上にp型のチャネル26が形成される場合であってエンハンスメント型を例にとると、負のゲート電圧を印加したときにはじめてチャネル26が現れ、さらにこの負のゲート電圧の値を小さく、すなわち負のゲート電圧の絶対値を大きくすることによりチャネル抵抗Rが少なくなる。
【0043】
また、ゲート電極12に対応する半導体基板10表面の位置に予めキャリアを注入しておくデプレション型の場合も、基本的にはエンハンスメント型の場合と同じであり、ゲート電圧とチャネル深さとの関係のみが異なっている例えば、予め多量のキャリアを注入しておくことにより、ゲート電圧を印加しない状態においてもチャネル26を形成することができ、この場合であっても印加するゲート電圧を変化させることによりチャネル26の深さを変えてチャネル抵抗Rを変更することができる。
【0044】
図4は、図3に詳細構造を示したRC素子1の等価回路を示す図である。
【0045】
本実施例のRC素子1は、基本的には一般的なMOSトランジスタと同じ構造を有しているため、図1に示すように、MOS−FETのソース・ドレイン間を長くしたような回路図を適用することができる。そして、等価回路としては、図4に示すように、チャネル26による抵抗とこのチャネル26とゲート電極12間に形成されるキャパシタとが分布定数的に形成されたものとなる。したがって、ゲート電極12に接続された制御電極24を接地あるいは固定電位等に接続するとともに、チャネル26を信号の入出力路として使用することにより、この素子が充放電機能を備えたローパスフィルタとして機能することになる。
【0046】
また、上述したようにゲート電極12に印加する電圧を可変に制御することによりチャネル26の深さが変わってチャネル抵抗Rが変化するため、このチャネル抵抗Rとチャネル・ゲート電極間のキャパシタンスCとにより決定されるローパスフィルタの時定数も変化し、RC素子1全体としての充放電時間を外部からの電圧制御により所定範囲で任意に変化させることができる。
【0047】
特に、一般的なMOSトランジスタの飽和領域においては、その出力特性からもわかるように、各ゲート電圧(ゲート・ソース間電圧)毎に異なる一定のドレイン電流が流れることが知られており、同様のMOS構造を有する本実施例のRC素子1においても異なるゲート電圧毎に異なる定電流が流れるため、ゲート電圧毎に充放電速度が変化し、RC素子1の出力電圧の立ち上がり速度あるいは立ち下がり速度も変わることになる。
【0048】
ところで、シュミットトリガタイプのインバータ論理回路2の動作電源電圧を可変に制御することにより、図2に示した第1および第2のしきい値E1,E2 間の幅を変化させることができる。したがって、RC素子1の出力電圧の立ち上がり傾斜が一定であっても、これら2つのしきい値E1,E2 間を上下することによりつくられる三角波信号の周波数が変化するようになる。すなわち、インバータ論理回路2の動作電源電圧を変化させることによっても、三角波信号の周波数を変えることができる。
【0049】
このように三角波信号の周波数を可変に制御する方法として、RC素子1のゲート電圧を変化させる方法と、インバータ論理回路2の動作電源電圧を変化させる方法との2種類があり、必要に応じて使い分けを行うことができる。例えば、一方を粗い周波数調整用に用い、他方を微調整用に用いる。
【0050】
あるいは、三角波信号の振幅はインバータ論理回路2の第1および第2のしきい値E1,E2 の間隔で決まることから、三角波信号の振幅を変えずに周波数のみを変えたい場合には、インバータ論理回路2の動作電源電圧を固定しておいてRC素子1のゲート電圧のみを変化させればよい。このように振幅一定で周波数可変の三角波信号をつくることができれば、例えばこの三角波信号と所定の電圧とを単に比較するだけで任意のデューティー比を有する矩形波信号を得ることができるといった利点がある。
【0051】
図5は、増幅器3の具体的構成の一例を示す図である。同図(A)は、増幅器3としてMOS−FET50と抵抗52からなるソースホロワ回路54を用いた場合を示している。このソースホロワ回路54を構成するMOS−FET50は、本実施例のRC素子1と同じMOS構造を有しているため、インバータ論理回路2を含む三角波発生回路100の全体を一体成形する際に好都合である。
【0052】
また、同図(B)は増幅器3として2つのバイポーラトランジスタ56,58と抵抗60からなるエミッタホロワ回路62を用いた場合を示している。RC素子1(MOS構造)とバイポーラトランジスタでは構造が若干異なるがどちらも半導体基板上に形成するものであるため、同図(A)の場合と同様に、三角波発生回路100の全体を一体成形する際に好都合である。
【0053】
このように増幅器3をソースホロワ回路54やエミッタホロワ回路62によって構成した場合には、三角波発生回路100の全体を非常に数少ない素子で構成することができ、回路規模の大幅な縮小が可能となる。
【0054】
また、同図(C)は増幅器3として作動増幅器(オペアンプ)64を用いた場合を示している。作動増幅器64の構造は、上述したソースホロワ回路54やエミッタホロワ回路62に比べると複雑であるが、一般に汎用されるものであるため設計が容易である利点を有する。
【0055】
〔第2実施例〕
図6は、第2実施例の三角波発生回路200の構成を示す図である。同図に示す三角波発生回路200は、図1に示した三角波発生回路100に2,3の回路を追加することによりフェーズ・ロック・ループ(PLL)構成とし、これにより三角波信号の発振周波数の安定を図ったものである。すなわち、図1に示した三角波発生回路100によれば、発振周波数が若干不安定であり、周波数および位相が変動するおそれがあるため、安定した周波数および位相の発振出力を得るためには、水晶発振子等に基づいて作成した周波数安定度の高い基準周波数信号に周波数および位相をロックする手法が周知であり、図6に示す構成ではその一例が示されている。
【0056】
本実施例の三角波発生回路200は、図1に示す三角波発生回路100により構成される電圧制御発振器(VCO)100aと、基準周波数発振器30,位相比較器32,ローパスフィルタ(LPF)34とを含んで構成されている。
【0057】
基準周波数発振器30は、水晶発振子により得られた微弱な発振信号を増幅した後分周して基準周波数信号fr を出力する。この基準周波数信号fr は位相比較器32の一方の入力端に入力される。
【0058】
位相比較器32は、他方の入力端にVCO100a内のインバータ論理回路2から出力される信号f1 が入力されており、2つの入力端に入力された基準周波数信号fr と帰還信号f1 の位相および周波数を比較し、その誤差に応じた信号を出力する。例えば、位相比較器32は2つの出力端子A,Bを有しており、基準周波数信号fr よりも帰還信号f1 の位相の方が進んでいる場合には、一方の出力端子Aからその進んだ位相分に相当する論理Hのパルス幅を有する信号が出力され、反対の場合には他方の出力端子Bから遅れた位相に相当する論理Hのパルス幅を有する信号が出力される。これらの信号は、次段のLPF34に入力される。
【0059】
LPF34は、位相比較器32の出力信号に応じた電圧レベルを設定して後段のVCO100aに印加する。具体的には、位相比較器32からパルス状の信号が出力されると、そのデューティー比に応じた電圧レベルが設定される。
【0060】
VCO100aは、印加される電圧に応じて発振周波数が制御される発振回路であり、図1に示す三角波発生回路100をそのまま適用することができる。RC素子1のゲート電極12(あるいは制御電極24)にLPF34の出力電圧を印加することにより、インバータ論理回路2から出力される矩形波信号の周波数が制御される。
【0061】
また、VCO100a内のインバータ論理回路2から出力される矩形波信号が帰還信号f1 として位相比較器32の一方の入力端に入力されており、この帰還信号f1 (矩形波信号)が基準周波数信号fr に位相および周波数が一致するようにVCO100aによる発振が行われるようになっている。
【0062】
図7は、図6に示す構成をさらに詳細に示す図である。図7(A)には、位相比較器32とLPF34の詳細な接続の一例が示されている。例えば、位相比較器32からは、帰還信号f1 (VCO100a内のインバータ論理回路2の出力信号)の方が基準周波数信号fr よりも位相が進んでいる場合にその進んだ位相分に相当するパルス幅の信号を出力端子Aから出力する。また、帰還信号f1 の方が基準周波数信号fr よりも位相が遅れている場合には、その遅れ分に相当するパルス幅の信号を出力端子Bから出力する。
【0063】
また、位相比較器32とLPF34との間には2つの抵抗36,38とインバータ論理回路40とにより構成される分圧回路が接続されている。具体的には、位相比較器32の出力端子B側には抵抗36が接続されており、出力端子A側にはインバータ論理回路40を介して抵抗38が接続されており、これら2つの抵抗36,38の接続点が例えばコンデンサと抵抗とにより構成されるLPF34の入力側に接続されている。
【0064】
次に、このような構成を有するPLL構成においてVCO100aの出力である三角波信号を基準周波数信号fr にロックさせる場合の動作を説明する。VCO100aの出力である三角波信号とVCO100a内のインバータ論理回路2から出力される矩形波出力とは位相および周波数が等しく、この矩形波出力の位相および周波数を基準周波数信号fr のそれらにロックさせればよい。
【0065】
例えば、VCO100aから出力される三角波信号の位相および周波数が基準周波数信号fr の位相および周波数に等しい場合には、位相比較器32に入力される2つの信号の位相および周波数が等しくなるため、位相比較器32の2つの出力端子A,Bのそれぞれからは論理Lの信号が出力される。このとき、一方の出力端子Aから出力される論理Lの信号はインバータ論理回路40により反転されて論理Hの信号となるため、論理Lの信号の電圧レベルと論理Hの信号の電圧レベルとを2つの抵抗36,38により分圧した電圧がLPF34に印加されることになる。この場合には、LPF34に印加される電圧に変動がないため、印加された電圧がそのままVCO100aに、すなわち、図2に示すRC素子1のゲート電圧として印加され、VCO100aからは一定の周波数で発振する三角波信号が出力されることになる。
【0066】
また、VCO100aから出力される三角波信号の位相が基準周波数信号fr の位相よりも遅れた場合には、この遅れ分に相当するパルス幅の信号が位相比較器32の一方の出力端子Bから出力されることになる。したがって、このパルス幅に相当する分だけ2つの抵抗36,38による分圧電圧が上昇してLPF34に印加されることになるため、VCO100aを構成するRC素子1に印加されるゲート電圧は上昇することになる。これに伴い、RC素子1内のチャネル26の抵抗値が低くなり(およびチャネルに流れる電流が増加し)、その分だけRC素子1による充放電時間が短くなり、インバータ論理回路2から出力される矩形波信号(すなわちRC素子1から出力される三角波信号)の位相が進むことになる。このようにして、三角波信号の位相が基準周波数信号fr よりも遅れた場合には、三角波信号の位相を進ませるように制御が行われる。
【0067】
反対に、VCO100aから出力される三角波信号の位相が基準周波数信号fr よりも進んだ場合には、位相比較器32の出力端子Aからはその進み分に相当するパルス幅の信号が出力される。したがって、このパルス幅に相当する分だけ2つの抵抗36,38による分圧電圧が低下することになり、この平均レベルが低下した電圧がLPF34からVCO100a内のRC素子1のゲート電圧として印加される。したがって、上述した場合とは反対に、RC素子1のチャネル26の抵抗値が増加して(およびチャネルに流れる電流が減少し)充放電時間が長くなり、三角波信号の位相を遅らすように制御される。
【0068】
このようにして、図1に示した三角波発生回路100をVCO100aとして用いることにより、基準周波数信号fr に位相および周波数がロックした三角波信号を得ることができる。
【0069】
特に、上述したように三角波発生回路100は全ての構成部品を半導体基板上に一体成形することが可能であり、同様に位相比較器32およびLPF34を半導体基板上に形成した場合には、水晶発振子を除くPLL構成の全体を半導体基板上に一体成形することが可能となり、IC等の一部に組み込むことも可能となる。また、単体でPLL構成を形成する場合であっても、複数個分を半導体基板上に形成した後にそれぞれ分離することにより製造することができることから、容易に大量生産することができる。
【0070】
図7(B)は、上述したLPF34を図3に構造を示したRC素子によって構成した場合の一例が示されている。上述したようにRC素子1は、抵抗とキャパシタとが分布定数的に形成されたローパスフィルタとして機能するため、これをそのままPLLを構成するLPF34として用いることもできる。この場合には、LPF34としての特性を変化させる必要はないため、RC素子のゲート電圧Vg を固定することができる。また、ゲート電圧Vg を発振周波数に応じて変えるようにしてもよい。
【0071】
このように、図1に示す三角波発生回路100をVCO100aとして用いてPLLを構成した場合には、出力する三角波信号の位相および周波数を安定させることができる。また、このようにPLL構成とした場合であっても、水晶発振子を除く全ての部品を半導体基板上に一体成形することができ利点がある。さらに、図1に構成を示したように、VCO100aは簡単な構成により実現することができるため、PLL構成とした場合の回路規模全体を簡略化することもできる。
【0072】
〔第3実施例〕
次に、上述した各実施例の三角波発生回路から出力される三角波信号を利用して正弦波信号を作る正弦波発生回路について説明する。本実施例の正弦波発生回路300は、上述した三角波発生回路100あるいは200に波形整形回路を追加した点に特徴がある。
【0073】
図8は、本実施例の正弦波発生回路300の構成を示す図であり、一例として第1実施例の三角波発生回路100を用いた場合が示されている。同図に示す正弦波発生回路300は、上述したRC素子1,インバータ論理回路2,増幅器3から構成される三角波発生回路100と、この三角波発生回路100内の増幅器3から出力される三角波信号から疑似正弦波信号を整形する波形整形回路42とを含んで構成されている。
【0074】
三角波発生回路100内の増幅器3は、出力される三角波信号の振幅を所定レベルに増幅するために用いられるものである。微弱な電圧レベルの三角波信号から疑似正弦波信号を整形できるように波形整形回路42内部の素子定数を調整した場合には、この増幅器3を省略するようにしてもよい。
【0075】
図9は、波形整形回路42の具体的構成の一例を示す図である。同図に示す波形整形回路42aは、一般に折れ線近似回路と称されるものである。具体的には、この波形整形回路42aは、入力電圧に応じて複数の抵抗による分圧比を変えるように動作しており、入力される三角波信号を正弦波に近い波形形状を有する折れ線波形に変換する。
【0076】
また、図10は波形整形回路42の他の例を示す図である。同図に示す波形整形回路42bは、図9に示した波形整形回路42aの折れ線波形をさらに滑らかに形成するものであり、同等の波形整形をFETを用いて行うものである。具体的には、FETの非線形性を利用し、入力される三角波信号の電圧レベルに応じたバイアス電圧をFETのゲートに印加し、ソースから疑似正弦波を取り出すようになっている。
【0077】
また、図11は波形整形回路42の他の例を示す図である。同図に示す波形整形回路42cは、図3に詳細構造を示したRC素子1をそのままローパスフィルタとして用いたものである。一般に、振幅値が2aであって、電圧レベルの上昇と下降とが同速度で行われる三角波信号f(θ)をフーリエ級数に展開すると、
f(θ)=(8a/π2 )×(sinθ−(1/9)sin3θ+ (1/25)sin5θ−……)
となる。このように、三角波は基本周波数の奇数倍の周波数で1/(奇数)2 の振幅をもつ正弦波を減算あるいは加算した合成波であり、第2項(−(1/9)sin3θ)以降の高調波成分を除去することにより基本周波数の正弦波の抽出が可能となる。
【0078】
上述した波形整形回路42cは、ローパスフィルタとして機能するRC素子1を用いて構成されているため、ゲート電極12に印加する逆バイアス電圧を可変することによりその減衰特性、すなわち周波数特性を変化させることができる。したがって、入力される三角波の基本周波数のみをほぼ通過させ、この基本周波数の奇数倍の高調波成分を除去するように波形整形回路42cのゲート電圧を調整することにより、ほぼ基本波のみからなる正弦波信号を取り出すことができる。
【0079】
また、図1に示す三角波発生回路100のRC素子1のゲート電圧を変えることにより、あるいはインバータ論理回路2の動作電源電圧を変えることにより三角波信号の周波数を変えた場合には、この周波数変更に併せて波形整形回路42のゲート電圧も可変する。具体的には、発生する三角波信号の周波数が高周波側に変化した場合には、波形整形回路42cにおける周波数特性も全体的に高周波側にずれるようにゲート電圧を変更し、反対に、発生する三角波信号の周波数が低周波側に変化した場合には、波形整形回路42cにおける周波数特性も全体的に低周波側にずれるようにゲート電圧を変更する。このように、発生する三角波信号の周波数に連動させて波形整形回路42cの周波数特性を変えることにより、常に高調波成分のみを除去して基本周波数の正弦波信号のみを取り出すことができる波形整形回路42を構成することができる。
【0080】
ところで、図8に示した本実施例においては、図9〜図11に示した各波形整形回路42a,42b,42cを図1に示した三角波発生回路100に追加する場合を例にとり説明したが、図9〜図11に示した各波形整形回路42a,42b,42cを図6に示した三角波発生回路200に追加するようにしてもよい。この場合には、周波数安定度の高い正弦波を得ることができる。
【0081】
このように、本実施例の正弦波発生回路300は、上述した第1あるいは第2実施例の三角波発生回路100,200に波形整形回路42を追加することにより正弦波発生回路300を構成している。そして、ここで使用される三角波発生回路100あるいは200は、上述したように簡単な構成となっているため、正弦波発生回路300全体の回路規模も縮小することが可能となる。特に、図11に示した波形整形回路42cを用いた場合には回路規模の大幅な縮小が可能となる。
【0082】
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【0083】
例えば、上述した各実施例では、シリコン等の半導体材料を例にとり説明したが、ゲルマニウムやガリウム砒素(GaAs)等の他の半導体材料あるいはアモルファスシリコン等の非晶質材料を用いるようにしてもよい。
【0084】
また、上述した第2実施例の三角波発生回路200では、三角波発生回路100内のRC素子1のゲート電圧を可変に制御して三角波信号の位相および周波数を安定させるPLL構成について説明したが、上述したようにインバータ論理回路2の動作電源電圧を変えることによっても三角波信号の周波数が変わるため、LPF34の出力電圧に応じてインバータ論理回路2の動作電源電圧を変化させて三角波信号の位相および周波数を安定させるようにしてもよい。
【0085】
また、第2実施例の三角波発生回路200では、インバータ論理回路2から出力される矩形波信号を帰還信号f1 として用いる場合を例にとり説明したが、RC素子1あるいは増幅器3から出力される三角波信号を帰還信号f1 として用いるようにしてもよい。但し、三角波信号の振幅が変化するような場合には、三角波信号の位相を規定する基準点の変動を防止するため、振幅を一定に調整する回路を通す必要がある。
【0086】
【発明の効果】
上述したように請求項1の発明によれば、シュミットトリガタイプのインバータ論理回路と、長尺形状のゲートを備えることによりチャネル抵抗とゲート・チャネル間のキャパシタとが分布定数的に形成されたRC素子とをリング状に接続するという簡単な構成により三角波信号を発生することができ、回路規模の小型化を容易に実現することができる。
【0087】
また、請求項2の発明によれば、上述したRC素子のゲート電極に印加する制御電圧を変えることによりチャネル抵抗およびチャネルに流れる電流値が変わるため、このRC素子における充放電時間が変更され、取り出される三角波信号の発振周波数を一定範囲で任意に変化させることができる。
【0088】
また、請求項3の発明によれば、上述したRC素子のゲート電極の長さのみを変えることにより、RC素子の時定数、すなわち三角波発生回路が発生する三角波信号の周波数を任意に、しかも大幅に変更することができ、設計あるいは特性の調整が容易となる。
【0089】
また、請求項4の発明によれば、上述した三角波発生回路にさらに位相比較器とローパスフィルタとを追加することによりフェーズ・ロック・ループ(PLL)を構成しており、安定した周波数および位相を有する三角波信号が得られる。また、このPLL構成を有する三角波発生回路は、簡単な構成を有する三角波発生回路に位相比較器とローパスフィルタを追加しただけであるため、全体の回路規模の小型化も可能となる。
【0090】
また、請求項5の発明によれば、上述した構成の簡略化が可能な各請求項の三角波発生回路にさらに波形整形部を追加することにより正弦波発生回路を構成しており、正弦波発生回路全体の小型化が可能となる。
【0091】
また、請求項6の発明によれば、上述した波形整形部を請求項1に示したRC素子により構成し、このローパスフィルタとして機能するRC素子によって三角波信号に含まれる高調波成分のみを除去して基本周波数の正弦波信号を取り出しており、三角波発生回路のみならずそれに追加する波形整形部を非常に簡単な構造とすることができるため、正弦波発生回路全体の大幅な簡略化が可能となる。
【図面の簡単な説明】
【図1】第1実施例の三角波発生回路の詳細な構成を示す図である。
【図2】図1の三角波発生回路の動作タイミングを示す図である。
【図3】図1のRC素子の詳細な構造を示す図である。
【図4】RC素子の等価回路を示す図である。
【図5】増幅器の具体的構成の一例を示す図である。
【図6】第2実施例の三角波発生回路の構成を示す図である。
【図7】図4に示すPLLをさらに詳細に示す図である。
【図8】第3実施例における正弦波発生回路の構成を示す図である。
【図9】波形整形回路の具体的構成の一例を示す図である。
【図10】波形整形回路の他の例を示す図である。
【図11】波形整形回路の他の例を示す図である。
【図12】作動増幅器を用いた従来の三角波発生回路の一例を示す図である。
【符号の説明】
1 RC素子
2 インバータ論理回路
3 増幅器
10 半導体基板
12 ゲート電極
14 ソース
16 ドレイン
18,20 入出力電極
22 ゲート酸化膜
24 制御電極
26 チャネル
30 基準周波数発振器
32 位相比較器
34 ローパスフィルタ(LPF)
42 波形整形回路
【産業上の利用分野】
本発明は、各種の信号波形生成等に用いられる三角波信号および各種通信等に使用される正弦波信号を発生する三角波発生回路および正弦波発生回路に関する。
【0002】
【従来の技術】
従来から、可変のデューティー比を有する矩形波出力を得る方法の一つとして、三角波信号と可変のしきい値を比較する手法が知られている。ここで使用される三角波信号を発生する回路としては、トランジスタを組み合わせた専用の回路や作動増幅器(オペアンプ)を用いた回路が知られている。
【0003】
図12は、作動増幅器を用いた三角波発生回路の一例を示す図である。同図に示す三角波発生回路は、2つの作動増幅器80,82を含んで構成されている。一方の作動増幅器80は比較器として機能しており、他方の作動増幅器82はコンデンサ84とともに積分器として機能している。
【0004】
正負の電源をV1 ,−V2 とし、比較器として動作する作動増幅器80の出力がある時点において正側のV1 に飽和しているものとする。この出力電圧は積分器として機能する作動増幅器82の反転入力端子に印加されているため、作動増幅器82の出力はほぼ直線状に負の方向に変化する。そして、その出力があるレベルまで低下したときに、作動増幅器80の非反転入力端子の電圧がマイナスとなるため、それ以後は作動増幅器80の出力が負側の−V2 に飽和し、今度は作動増幅器82の出力がほぼ直線状に正の方向に変化する。このようにして、作動増幅器82からは三角波信号が出力される。
【0005】
【発明が解決しようとする課題】
ところで、上述した作動増幅器を用いた従来の三角波発生回路は、2つの作動増幅器80,82を含んでいるため、回路規模が大きくなるという問題がある。例えば、それぞれの作動増幅器は10個程度のトランジスタによって構成されるため、三角波発生回路の全体は20個程度のトランジスタと同等の規模となる。また、作動増幅器を用いずにトランジスタによる専用の回路を組んだ場合であっても、定電流源と比較器を含んでいる場合が多く、作動増幅器を用いた場合の回路規模とそれほど変わるものではなかった。
【0006】
また、従来から三角波発生回路に波形整形回路を接続して正弦波信号を得る手法が知られているが、この場合も三角波発生回路の規模が大きくなれば全体の回路規模が大きくなることに変わりはない。
【0007】
本発明は、上述した課題に鑑みて創作されたものであり、その目的は回路規模の小型化が可能な三角波発生回路および正弦波発生回路を提供することにある。
【0008】
【課題を解決するための手段】
上述した課題を解決するために、請求項1の三角波発生回路は、
半導体基板表面に絶縁層を挟んで形成された長尺のゲート電極と、前記半導体基板表面近傍であって前記ゲート電極の長手方向の両端近傍に設けられてソースおよびドレインとして機能する2つの拡散領域とを有し、前記ゲート電極に対応して前記半導体基板表面に形成されるチャネルを信号入出力路として使用するRC素子と、
出力側が前記拡散領域の一方に接続されるとともに、入力側が前記拡散領域の他方に接続されたインバータ論理回路と、
を備え、前記RC素子を飽和領域で使用することにより、前記インバータ論理回路に接続された前記拡散領域から所定周波数の三角波信号を取り出すことを特徴とする。
【0009】
請求項2の三角波発生回路は、請求項1の三角波発生回路において、
前記ゲート電極に印加する所定の制御電圧を変えることにより前記チャネルの抵抗を変更して前記三角波信号の発振周波数を変えることを特徴とする。
【0010】
請求項3の三角波発生回路は、請求項1または2の三角波発生回路において、
前記チャネルの抵抗Rと前記チャネルと前記ゲート電極間のキャパシタンスCとの積RCが、前記ゲート電極のゲート長Lの二乗に比例して変化することを利用し、前記ゲート電極のゲート長Lを変えることにより発生する三角波の周波数を大幅に変更することを特徴とする。
【0011】
請求項4の三角波発生回路は、請求項2または3の三角波発生回路において、
基準周波数信号と帰還信号とが入力されており、これら2つの信号の周波数および位相を比較して、その差分に応じた電圧信号を出力する位相比較器と、
前記位相比較器の出力側に接続されており、出力電圧を前記RC素子のゲート電極に印加するローパスフィルタと、
をさらに含み、前記インバータ論理回路を前記帰還信号として前記位相比較器に入力することにより、前記基準周波数信号に同期した三角波信号を取り出すことを特徴とする。
【0012】
請求項5の正弦波発生回路は、
請求項1〜4のいずれかの三角波発生回路と、
この三角波発生回路から出力される三角波信号が入力されており、この入力された三角波信号を正弦波信号に変換する波形成形部と、
を備えることを特徴とする。
【0013】
請求項6の正弦波発生回路は、請求項5の正弦波発生回路において、
前記波形整形部は、前記RC素子と同じ構造を有するローパスフィルタであり、前記三角波発生回路から出力される固定周波数あるいは可変周波数の三角波信号に対し、その基本周波数のみを通過させ、高調波成分を除去することにより基本周波数の正弦波信号を取り出すことを特徴とする。
【0014】
【作用】
請求項1の三角波発生回路に含まれるRC素子は、一般的なMOSトランジスタに比べると、ゲート長を長尺に形成するとともに、このゲート電極とこのゲート電極に対応して形成されるチャネルとの間のキャパシタを利用した点に特徴がある。すなわち、長尺形状を有するチャネルそのものが抵抗体として機能するとともに、この抵抗体と上述したキャパシタとが分布定数的に結合した複合素子となる。したがって、分布定数的に結合した抵抗とキャパシタの微小部分をみると、抵抗とキャパシタとがπ型あるいは逆L字型に接続されたローパスフィルタになっており、このローパスフィルタのキャパシタ部分による充放電動作が行われるようになっている。しかも、このRC素子はMOSトランジスタと類似した構成を有しており、飽和領域で使用した場合には、ゲート電圧に応じてほぼ一定の電流がソース・ドレイン間のチャネルに流れるようになっており、充放電動作時の電圧レベルがほぼ直線状に変化する。
【0015】
したがって、インバータ論理回路と上述したRC素子とをリング状に接続することによりRC素子における周期的な充放電が行われると、RC素子からはほぼ直線状に電圧レベルが変化する三角波信号が取り出されることになる。
【0016】
請求項1の発明によれば、MOSトランジスタと類似する構造を有するRC素子とインバータ論理回路とにより三角波発生回路が構成されており、従来回路に比べると回路規模の大幅な縮小が可能となる。
【0017】
また、請求項2の三角波発生回路は、上述したRC素子のゲート電極に印加する制御電圧を変えることによりチャネル抵抗およびチャネルに流れる電流値を可変に制御し、これにより分布定数的に形成された抵抗体とキャパシタとにより決定されるRC素子の時定数を変更しようとするものである。このため、RC素子における充放電時間が変更され、取り出される三角波信号の発振周波数を一定範囲で任意に変化させることができる。
【0018】
また、請求項3の三角波発生回路は、上述したRC素子のゲート電極の長さ(ゲート長L)を変えることにより、容易に三角波信号の大幅な周波数変更が可能となる。すなわち、ゲート電極あるいはチャネルの長さ(ゲート長)をL、その幅をWとすると、チャネルの抵抗RはLに比例し、Wに反比例することになる。また、チャネルとゲート電極との間に形成されるコンデンサの容量CはLおよびWのそれぞれに比例することになる。したがって、ローパスフィルタとして動作するRC素子の時定数を決定するために用いられるRとCとの積RCは、(L/W)×LW=L2 に比例することになる。したがって、上述したゲート電極の長さのみを変更することにより、RC素子の時定数を任意に、しかも大幅に変更することができ、設計あるいは特性の調整が容易となる。
【0019】
また、請求項4の三角波発生回路は、上述した三角波発生回路にさらに位相比較器とローパスフィルタとを追加することによりフェーズ・ロック・ループ(PLL)を構成したものである。
【0020】
すなわち、周波数および位相が安定した基準周波数信号と上述した三角波発生回路内のインバータ論理回路から出力される矩形波信号とが位相比較器に入力されており、この位相比較器によって入力信号の差分に応じた電圧信号が作られる。この電圧信号は、ローパスフィルタに入力されており、その出力が上述したRC素子のゲート電極に入力され、三角波信号の周波数変更が行われる。したがって、三角波発生回路の出力と基準周波数信号との周波数および位相の誤差がなくなるように発振周波数が決定されることになる。このようにして、三角波発生回路からは基準周波数信号によって周波数および位相がロックされた三角波信号が得られることになる。
【0021】
また、請求項5の正弦波発生回路は、上述した各請求項の三角波発生回路に波形整形部を追加したものであり、この波形整形部によって三角波信号を正弦波信号に変換している。このように、請求項5の発明によれば、簡単な構成を有する三角波発生回路に波形整形部を追加しただけであり、三角波発生回路と同様に正弦波発生回路全体として回路規模の縮小が可能となる。
【0022】
また、請求項6の正弦波発生回路は、上述した波形整形部を請求項1に示したRC素子により構成したものである。すなわち、上述したRC素子は抵抗成分とキャパシタ成分とからなるローパスフィルタとして機能するため、このRC素子によって三角波信号の基本周波数のみを通過させ、高調波成分を除去することができれば基本周波数の正弦波信号を得ることができる。したがって、固定周波数あるいは可変周波数の三角波信号がRC素子からなる波形整形部に入力されたときに、基本周波数のみを通過させる減衰特性を有するようにゲート電圧を設定することにより、請求項1〜4のいずれかの三角波発生回路から出力される三角波信号に基づいて、この基本周波数と同じ周波数を有する正弦波信号を取り出している。
【0023】
請求項6の発明によれば、三角波発生回路のみならずそれに追加する波形整形部を非常に簡単な構造とすることができるため、回路全体の大幅な簡略化が可能となる。
【0024】
【実施例】
以下、本発明を適用した一実施例の三角波発生回路および正弦波発生回路について、図面を参照しながら具体的に説明する。
【0025】
〔第1実施例〕
図1は、本発明を適用した第1実施例の三角波発生回路100の詳細な構成を示す図である。
【0026】
同図に示す第1実施例の三角波発生回路100は、ローパスフィルタとして機能するRC素子1と、このRC素子1とリング状に接続されたシュミットトリガタイプのインバータ論理回路2と、RC素子1から出力される微弱な三角波信号を増幅して外部に取り出すために用いられる増幅器3とを含んで構成されている。
【0027】
RC素子1は、一般のMOSトランジスタと類似した構造を有しているが、長尺形状のゲートを有する点が一般のMOSトランジスタと異なっている。したがって、ゲートに対応して成形されるチャネルが長尺の抵抗体として機能するとともに、このチャネルとゲートとによってキャパシタが形成されており、これらの抵抗とキャパシタとが分布定数的に形成,接続されたローパスフィルタとして機能している。この詳細構造および作用については後述する。
【0028】
また、インバータ論理回路2は、TTLロジック等の任意のロジックを用いて構成することができるが、最も好ましくは構造が簡易なCMOS構成とすることが望ましい。この場合には、低周波領域における消費電流の低減が可能であり、しかも、上述したRC素子1と類似した構造となるため三角波発生回路全体の製造工程の簡略化も可能となる。
【0029】
また、増幅器3は、RC素子1から出力される微弱な電圧波形を増幅するものであるが、もっとも簡単な場合にはソースホロワ回路やエミッタホロワ回路により構成することができ、作動増幅器(オペアンプ)を用いて構成するようにしてもよい。これらの一例については後述する。
【0030】
次に、上述した構成を有する本実施例の三角波発生回路100について概略動作を説明する。
【0031】
図2は、三角波発振回路100を構成するインバータ論理回路2とRC素子1の各出力波形を示す図であり、同図(A)にはインバータ論理回路2の出力波形が、同図(B)にはRC素子1の出力波形がそれぞれ示されている。
【0032】
例えば、ある時点t0 においてインバータ論理回路2の出力がローレベルからハイレベルに変化すると、RC素子1のチャネルとゲートにより形成されたキャパシタに対する充電動作が開始される。しかも、このRC素子1はMOSトランジスタと類似した構成を有しており、飽和領域すなわち定電流領域において動作させると、ソース・ドレイン間のチャネルに定電流が流れるため、同図(B)に示すようにRC素子1の出力端子の電圧がほぼ直線状に上昇する。
【0033】
そして、このRC素子1の出力端子の電圧がインバータ論理回路2の第1のしきい値E1 を越えたときに、インバータ論理回路2の出力がハイレベルからローレベルに変化する。それ以後、ほぼ定電流で動作するRC素子1による放電動作が開始され、RC素子1の出力端子の電圧がほぼ直線状に低下する。
【0034】
そして、このRC素子1の出力端子の電圧がインバータ論理回路2の第2のしきい値E2 (E2 <E1 )より低下したときに、再びインバータ論理回路2の出力がローレベルからハイレベルに変化し、上述した充電動作が繰り返される。
【0035】
このようにして、インバータ論理回路2の出力電圧がほぼ直線状に上昇と下降を繰り返し、RC素子1から所定周波数の三角波信号が出力される。この三角波信号は増幅器3によって振幅増幅されて外部に取り出される。
【0036】
図3は、上述したRC素子1の詳細な構造を示す図であり、同図(A)には半導体基板上に形成されたRC素子1の平面図が、同図(B)にはそのA−A線断面図がそれぞれ示されている。
【0037】
図3に示すように、本実施例のRC素子1は、所定のゲート長を有するゲート電極12と、半導体基板10内であってこのゲート電極12の長手方向の両端近傍に設けられた2つの拡散領域であるソース14およびドレイン16と、これらソース14,ドレイン16に電気的に接続された2つの入出力電極18,20と、半導体基板10とゲート電極12との間に形成されたゲート酸化膜22とにより構成されている。また、ゲート電極12には外部から電圧を印加するために制御電極24が接続されている。
【0038】
上述した半導体基板10を例えばn型シリコン基板(n−Si基板)とした場合には、拡散領域であるソース14とドレイン16のそれぞれは反転領域であるp領域となる。反対に、半導体基板10をp型シリコン基板(p−Si基板)とした場合には、拡散領域であるソース14とドレイン16のそれぞれは反転領域であるn領域となる。
【0039】
このような構造を有するRC素子1は、図3(B)に示すように一般のMOSトランジスタと類似した構成を有しており、ゲート電極12のゲート長Lを長く設定することにより、このゲート電極12に対応して形成されるチャネル26の抵抗と、このチャネル26とゲート電極12との間に形成されるキャパシタとが分布定数的に形成される点に特徴がある。
【0040】
このように抵抗成分とキャパシタ成分とが分布定数的に形成されたRC素子1は充放電機能を有しており、このRC素子1の時定数は、抵抗Rと容量Cとの積RCに基づいて決定されるが、本実施例のRC素子1におけるチャネル抵抗Rはゲート長Lに比例し、ゲート幅Wに反比例する。また、ゲート電極12とチャネル26との間の容量Cは、ゲート長Lおよびゲート幅Wのそれぞれに比例する。これらを掛け合わせた積RCは、(L/W)×LW=L2 に比例することになり、ゲート幅Wとは無関係にゲート長Lのみを変えることによりRCの値、すなわちRC素子1の時定数を大幅に変更することができる。すなわち、ゲート長Lのみを変更しただけでRC素子1における充放電時間の変更が容易となる。
【0041】
また、制御電極24を介してゲート電極12に印加するゲート電圧を変えることにより、チャネル26の深さを変更することができるため、外部からの制御によりチャネル抵抗Rを任意に変更することができる。
【0042】
例えば、p型シリコンを用いた半導体基板10上にn型のチャネル26が形成される場合であってエンハンスメント型を例にとると、正のゲート電圧を印加したときにはじめてチャネル26が現れ、さらにこの正のゲート電圧の値を大きくすることによりチャネル抵抗Rが少なくなる。また、n型シリコンを用いた半導体基板10上にp型のチャネル26が形成される場合であってエンハンスメント型を例にとると、負のゲート電圧を印加したときにはじめてチャネル26が現れ、さらにこの負のゲート電圧の値を小さく、すなわち負のゲート電圧の絶対値を大きくすることによりチャネル抵抗Rが少なくなる。
【0043】
また、ゲート電極12に対応する半導体基板10表面の位置に予めキャリアを注入しておくデプレション型の場合も、基本的にはエンハンスメント型の場合と同じであり、ゲート電圧とチャネル深さとの関係のみが異なっている例えば、予め多量のキャリアを注入しておくことにより、ゲート電圧を印加しない状態においてもチャネル26を形成することができ、この場合であっても印加するゲート電圧を変化させることによりチャネル26の深さを変えてチャネル抵抗Rを変更することができる。
【0044】
図4は、図3に詳細構造を示したRC素子1の等価回路を示す図である。
【0045】
本実施例のRC素子1は、基本的には一般的なMOSトランジスタと同じ構造を有しているため、図1に示すように、MOS−FETのソース・ドレイン間を長くしたような回路図を適用することができる。そして、等価回路としては、図4に示すように、チャネル26による抵抗とこのチャネル26とゲート電極12間に形成されるキャパシタとが分布定数的に形成されたものとなる。したがって、ゲート電極12に接続された制御電極24を接地あるいは固定電位等に接続するとともに、チャネル26を信号の入出力路として使用することにより、この素子が充放電機能を備えたローパスフィルタとして機能することになる。
【0046】
また、上述したようにゲート電極12に印加する電圧を可変に制御することによりチャネル26の深さが変わってチャネル抵抗Rが変化するため、このチャネル抵抗Rとチャネル・ゲート電極間のキャパシタンスCとにより決定されるローパスフィルタの時定数も変化し、RC素子1全体としての充放電時間を外部からの電圧制御により所定範囲で任意に変化させることができる。
【0047】
特に、一般的なMOSトランジスタの飽和領域においては、その出力特性からもわかるように、各ゲート電圧(ゲート・ソース間電圧)毎に異なる一定のドレイン電流が流れることが知られており、同様のMOS構造を有する本実施例のRC素子1においても異なるゲート電圧毎に異なる定電流が流れるため、ゲート電圧毎に充放電速度が変化し、RC素子1の出力電圧の立ち上がり速度あるいは立ち下がり速度も変わることになる。
【0048】
ところで、シュミットトリガタイプのインバータ論理回路2の動作電源電圧を可変に制御することにより、図2に示した第1および第2のしきい値E1,E2 間の幅を変化させることができる。したがって、RC素子1の出力電圧の立ち上がり傾斜が一定であっても、これら2つのしきい値E1,E2 間を上下することによりつくられる三角波信号の周波数が変化するようになる。すなわち、インバータ論理回路2の動作電源電圧を変化させることによっても、三角波信号の周波数を変えることができる。
【0049】
このように三角波信号の周波数を可変に制御する方法として、RC素子1のゲート電圧を変化させる方法と、インバータ論理回路2の動作電源電圧を変化させる方法との2種類があり、必要に応じて使い分けを行うことができる。例えば、一方を粗い周波数調整用に用い、他方を微調整用に用いる。
【0050】
あるいは、三角波信号の振幅はインバータ論理回路2の第1および第2のしきい値E1,E2 の間隔で決まることから、三角波信号の振幅を変えずに周波数のみを変えたい場合には、インバータ論理回路2の動作電源電圧を固定しておいてRC素子1のゲート電圧のみを変化させればよい。このように振幅一定で周波数可変の三角波信号をつくることができれば、例えばこの三角波信号と所定の電圧とを単に比較するだけで任意のデューティー比を有する矩形波信号を得ることができるといった利点がある。
【0051】
図5は、増幅器3の具体的構成の一例を示す図である。同図(A)は、増幅器3としてMOS−FET50と抵抗52からなるソースホロワ回路54を用いた場合を示している。このソースホロワ回路54を構成するMOS−FET50は、本実施例のRC素子1と同じMOS構造を有しているため、インバータ論理回路2を含む三角波発生回路100の全体を一体成形する際に好都合である。
【0052】
また、同図(B)は増幅器3として2つのバイポーラトランジスタ56,58と抵抗60からなるエミッタホロワ回路62を用いた場合を示している。RC素子1(MOS構造)とバイポーラトランジスタでは構造が若干異なるがどちらも半導体基板上に形成するものであるため、同図(A)の場合と同様に、三角波発生回路100の全体を一体成形する際に好都合である。
【0053】
このように増幅器3をソースホロワ回路54やエミッタホロワ回路62によって構成した場合には、三角波発生回路100の全体を非常に数少ない素子で構成することができ、回路規模の大幅な縮小が可能となる。
【0054】
また、同図(C)は増幅器3として作動増幅器(オペアンプ)64を用いた場合を示している。作動増幅器64の構造は、上述したソースホロワ回路54やエミッタホロワ回路62に比べると複雑であるが、一般に汎用されるものであるため設計が容易である利点を有する。
【0055】
〔第2実施例〕
図6は、第2実施例の三角波発生回路200の構成を示す図である。同図に示す三角波発生回路200は、図1に示した三角波発生回路100に2,3の回路を追加することによりフェーズ・ロック・ループ(PLL)構成とし、これにより三角波信号の発振周波数の安定を図ったものである。すなわち、図1に示した三角波発生回路100によれば、発振周波数が若干不安定であり、周波数および位相が変動するおそれがあるため、安定した周波数および位相の発振出力を得るためには、水晶発振子等に基づいて作成した周波数安定度の高い基準周波数信号に周波数および位相をロックする手法が周知であり、図6に示す構成ではその一例が示されている。
【0056】
本実施例の三角波発生回路200は、図1に示す三角波発生回路100により構成される電圧制御発振器(VCO)100aと、基準周波数発振器30,位相比較器32,ローパスフィルタ(LPF)34とを含んで構成されている。
【0057】
基準周波数発振器30は、水晶発振子により得られた微弱な発振信号を増幅した後分周して基準周波数信号fr を出力する。この基準周波数信号fr は位相比較器32の一方の入力端に入力される。
【0058】
位相比較器32は、他方の入力端にVCO100a内のインバータ論理回路2から出力される信号f1 が入力されており、2つの入力端に入力された基準周波数信号fr と帰還信号f1 の位相および周波数を比較し、その誤差に応じた信号を出力する。例えば、位相比較器32は2つの出力端子A,Bを有しており、基準周波数信号fr よりも帰還信号f1 の位相の方が進んでいる場合には、一方の出力端子Aからその進んだ位相分に相当する論理Hのパルス幅を有する信号が出力され、反対の場合には他方の出力端子Bから遅れた位相に相当する論理Hのパルス幅を有する信号が出力される。これらの信号は、次段のLPF34に入力される。
【0059】
LPF34は、位相比較器32の出力信号に応じた電圧レベルを設定して後段のVCO100aに印加する。具体的には、位相比較器32からパルス状の信号が出力されると、そのデューティー比に応じた電圧レベルが設定される。
【0060】
VCO100aは、印加される電圧に応じて発振周波数が制御される発振回路であり、図1に示す三角波発生回路100をそのまま適用することができる。RC素子1のゲート電極12(あるいは制御電極24)にLPF34の出力電圧を印加することにより、インバータ論理回路2から出力される矩形波信号の周波数が制御される。
【0061】
また、VCO100a内のインバータ論理回路2から出力される矩形波信号が帰還信号f1 として位相比較器32の一方の入力端に入力されており、この帰還信号f1 (矩形波信号)が基準周波数信号fr に位相および周波数が一致するようにVCO100aによる発振が行われるようになっている。
【0062】
図7は、図6に示す構成をさらに詳細に示す図である。図7(A)には、位相比較器32とLPF34の詳細な接続の一例が示されている。例えば、位相比較器32からは、帰還信号f1 (VCO100a内のインバータ論理回路2の出力信号)の方が基準周波数信号fr よりも位相が進んでいる場合にその進んだ位相分に相当するパルス幅の信号を出力端子Aから出力する。また、帰還信号f1 の方が基準周波数信号fr よりも位相が遅れている場合には、その遅れ分に相当するパルス幅の信号を出力端子Bから出力する。
【0063】
また、位相比較器32とLPF34との間には2つの抵抗36,38とインバータ論理回路40とにより構成される分圧回路が接続されている。具体的には、位相比較器32の出力端子B側には抵抗36が接続されており、出力端子A側にはインバータ論理回路40を介して抵抗38が接続されており、これら2つの抵抗36,38の接続点が例えばコンデンサと抵抗とにより構成されるLPF34の入力側に接続されている。
【0064】
次に、このような構成を有するPLL構成においてVCO100aの出力である三角波信号を基準周波数信号fr にロックさせる場合の動作を説明する。VCO100aの出力である三角波信号とVCO100a内のインバータ論理回路2から出力される矩形波出力とは位相および周波数が等しく、この矩形波出力の位相および周波数を基準周波数信号fr のそれらにロックさせればよい。
【0065】
例えば、VCO100aから出力される三角波信号の位相および周波数が基準周波数信号fr の位相および周波数に等しい場合には、位相比較器32に入力される2つの信号の位相および周波数が等しくなるため、位相比較器32の2つの出力端子A,Bのそれぞれからは論理Lの信号が出力される。このとき、一方の出力端子Aから出力される論理Lの信号はインバータ論理回路40により反転されて論理Hの信号となるため、論理Lの信号の電圧レベルと論理Hの信号の電圧レベルとを2つの抵抗36,38により分圧した電圧がLPF34に印加されることになる。この場合には、LPF34に印加される電圧に変動がないため、印加された電圧がそのままVCO100aに、すなわち、図2に示すRC素子1のゲート電圧として印加され、VCO100aからは一定の周波数で発振する三角波信号が出力されることになる。
【0066】
また、VCO100aから出力される三角波信号の位相が基準周波数信号fr の位相よりも遅れた場合には、この遅れ分に相当するパルス幅の信号が位相比較器32の一方の出力端子Bから出力されることになる。したがって、このパルス幅に相当する分だけ2つの抵抗36,38による分圧電圧が上昇してLPF34に印加されることになるため、VCO100aを構成するRC素子1に印加されるゲート電圧は上昇することになる。これに伴い、RC素子1内のチャネル26の抵抗値が低くなり(およびチャネルに流れる電流が増加し)、その分だけRC素子1による充放電時間が短くなり、インバータ論理回路2から出力される矩形波信号(すなわちRC素子1から出力される三角波信号)の位相が進むことになる。このようにして、三角波信号の位相が基準周波数信号fr よりも遅れた場合には、三角波信号の位相を進ませるように制御が行われる。
【0067】
反対に、VCO100aから出力される三角波信号の位相が基準周波数信号fr よりも進んだ場合には、位相比較器32の出力端子Aからはその進み分に相当するパルス幅の信号が出力される。したがって、このパルス幅に相当する分だけ2つの抵抗36,38による分圧電圧が低下することになり、この平均レベルが低下した電圧がLPF34からVCO100a内のRC素子1のゲート電圧として印加される。したがって、上述した場合とは反対に、RC素子1のチャネル26の抵抗値が増加して(およびチャネルに流れる電流が減少し)充放電時間が長くなり、三角波信号の位相を遅らすように制御される。
【0068】
このようにして、図1に示した三角波発生回路100をVCO100aとして用いることにより、基準周波数信号fr に位相および周波数がロックした三角波信号を得ることができる。
【0069】
特に、上述したように三角波発生回路100は全ての構成部品を半導体基板上に一体成形することが可能であり、同様に位相比較器32およびLPF34を半導体基板上に形成した場合には、水晶発振子を除くPLL構成の全体を半導体基板上に一体成形することが可能となり、IC等の一部に組み込むことも可能となる。また、単体でPLL構成を形成する場合であっても、複数個分を半導体基板上に形成した後にそれぞれ分離することにより製造することができることから、容易に大量生産することができる。
【0070】
図7(B)は、上述したLPF34を図3に構造を示したRC素子によって構成した場合の一例が示されている。上述したようにRC素子1は、抵抗とキャパシタとが分布定数的に形成されたローパスフィルタとして機能するため、これをそのままPLLを構成するLPF34として用いることもできる。この場合には、LPF34としての特性を変化させる必要はないため、RC素子のゲート電圧Vg を固定することができる。また、ゲート電圧Vg を発振周波数に応じて変えるようにしてもよい。
【0071】
このように、図1に示す三角波発生回路100をVCO100aとして用いてPLLを構成した場合には、出力する三角波信号の位相および周波数を安定させることができる。また、このようにPLL構成とした場合であっても、水晶発振子を除く全ての部品を半導体基板上に一体成形することができ利点がある。さらに、図1に構成を示したように、VCO100aは簡単な構成により実現することができるため、PLL構成とした場合の回路規模全体を簡略化することもできる。
【0072】
〔第3実施例〕
次に、上述した各実施例の三角波発生回路から出力される三角波信号を利用して正弦波信号を作る正弦波発生回路について説明する。本実施例の正弦波発生回路300は、上述した三角波発生回路100あるいは200に波形整形回路を追加した点に特徴がある。
【0073】
図8は、本実施例の正弦波発生回路300の構成を示す図であり、一例として第1実施例の三角波発生回路100を用いた場合が示されている。同図に示す正弦波発生回路300は、上述したRC素子1,インバータ論理回路2,増幅器3から構成される三角波発生回路100と、この三角波発生回路100内の増幅器3から出力される三角波信号から疑似正弦波信号を整形する波形整形回路42とを含んで構成されている。
【0074】
三角波発生回路100内の増幅器3は、出力される三角波信号の振幅を所定レベルに増幅するために用いられるものである。微弱な電圧レベルの三角波信号から疑似正弦波信号を整形できるように波形整形回路42内部の素子定数を調整した場合には、この増幅器3を省略するようにしてもよい。
【0075】
図9は、波形整形回路42の具体的構成の一例を示す図である。同図に示す波形整形回路42aは、一般に折れ線近似回路と称されるものである。具体的には、この波形整形回路42aは、入力電圧に応じて複数の抵抗による分圧比を変えるように動作しており、入力される三角波信号を正弦波に近い波形形状を有する折れ線波形に変換する。
【0076】
また、図10は波形整形回路42の他の例を示す図である。同図に示す波形整形回路42bは、図9に示した波形整形回路42aの折れ線波形をさらに滑らかに形成するものであり、同等の波形整形をFETを用いて行うものである。具体的には、FETの非線形性を利用し、入力される三角波信号の電圧レベルに応じたバイアス電圧をFETのゲートに印加し、ソースから疑似正弦波を取り出すようになっている。
【0077】
また、図11は波形整形回路42の他の例を示す図である。同図に示す波形整形回路42cは、図3に詳細構造を示したRC素子1をそのままローパスフィルタとして用いたものである。一般に、振幅値が2aであって、電圧レベルの上昇と下降とが同速度で行われる三角波信号f(θ)をフーリエ級数に展開すると、
f(θ)=(8a/π2 )×(sinθ−(1/9)sin3θ+ (1/25)sin5θ−……)
となる。このように、三角波は基本周波数の奇数倍の周波数で1/(奇数)2 の振幅をもつ正弦波を減算あるいは加算した合成波であり、第2項(−(1/9)sin3θ)以降の高調波成分を除去することにより基本周波数の正弦波の抽出が可能となる。
【0078】
上述した波形整形回路42cは、ローパスフィルタとして機能するRC素子1を用いて構成されているため、ゲート電極12に印加する逆バイアス電圧を可変することによりその減衰特性、すなわち周波数特性を変化させることができる。したがって、入力される三角波の基本周波数のみをほぼ通過させ、この基本周波数の奇数倍の高調波成分を除去するように波形整形回路42cのゲート電圧を調整することにより、ほぼ基本波のみからなる正弦波信号を取り出すことができる。
【0079】
また、図1に示す三角波発生回路100のRC素子1のゲート電圧を変えることにより、あるいはインバータ論理回路2の動作電源電圧を変えることにより三角波信号の周波数を変えた場合には、この周波数変更に併せて波形整形回路42のゲート電圧も可変する。具体的には、発生する三角波信号の周波数が高周波側に変化した場合には、波形整形回路42cにおける周波数特性も全体的に高周波側にずれるようにゲート電圧を変更し、反対に、発生する三角波信号の周波数が低周波側に変化した場合には、波形整形回路42cにおける周波数特性も全体的に低周波側にずれるようにゲート電圧を変更する。このように、発生する三角波信号の周波数に連動させて波形整形回路42cの周波数特性を変えることにより、常に高調波成分のみを除去して基本周波数の正弦波信号のみを取り出すことができる波形整形回路42を構成することができる。
【0080】
ところで、図8に示した本実施例においては、図9〜図11に示した各波形整形回路42a,42b,42cを図1に示した三角波発生回路100に追加する場合を例にとり説明したが、図9〜図11に示した各波形整形回路42a,42b,42cを図6に示した三角波発生回路200に追加するようにしてもよい。この場合には、周波数安定度の高い正弦波を得ることができる。
【0081】
このように、本実施例の正弦波発生回路300は、上述した第1あるいは第2実施例の三角波発生回路100,200に波形整形回路42を追加することにより正弦波発生回路300を構成している。そして、ここで使用される三角波発生回路100あるいは200は、上述したように簡単な構成となっているため、正弦波発生回路300全体の回路規模も縮小することが可能となる。特に、図11に示した波形整形回路42cを用いた場合には回路規模の大幅な縮小が可能となる。
【0082】
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【0083】
例えば、上述した各実施例では、シリコン等の半導体材料を例にとり説明したが、ゲルマニウムやガリウム砒素(GaAs)等の他の半導体材料あるいはアモルファスシリコン等の非晶質材料を用いるようにしてもよい。
【0084】
また、上述した第2実施例の三角波発生回路200では、三角波発生回路100内のRC素子1のゲート電圧を可変に制御して三角波信号の位相および周波数を安定させるPLL構成について説明したが、上述したようにインバータ論理回路2の動作電源電圧を変えることによっても三角波信号の周波数が変わるため、LPF34の出力電圧に応じてインバータ論理回路2の動作電源電圧を変化させて三角波信号の位相および周波数を安定させるようにしてもよい。
【0085】
また、第2実施例の三角波発生回路200では、インバータ論理回路2から出力される矩形波信号を帰還信号f1 として用いる場合を例にとり説明したが、RC素子1あるいは増幅器3から出力される三角波信号を帰還信号f1 として用いるようにしてもよい。但し、三角波信号の振幅が変化するような場合には、三角波信号の位相を規定する基準点の変動を防止するため、振幅を一定に調整する回路を通す必要がある。
【0086】
【発明の効果】
上述したように請求項1の発明によれば、シュミットトリガタイプのインバータ論理回路と、長尺形状のゲートを備えることによりチャネル抵抗とゲート・チャネル間のキャパシタとが分布定数的に形成されたRC素子とをリング状に接続するという簡単な構成により三角波信号を発生することができ、回路規模の小型化を容易に実現することができる。
【0087】
また、請求項2の発明によれば、上述したRC素子のゲート電極に印加する制御電圧を変えることによりチャネル抵抗およびチャネルに流れる電流値が変わるため、このRC素子における充放電時間が変更され、取り出される三角波信号の発振周波数を一定範囲で任意に変化させることができる。
【0088】
また、請求項3の発明によれば、上述したRC素子のゲート電極の長さのみを変えることにより、RC素子の時定数、すなわち三角波発生回路が発生する三角波信号の周波数を任意に、しかも大幅に変更することができ、設計あるいは特性の調整が容易となる。
【0089】
また、請求項4の発明によれば、上述した三角波発生回路にさらに位相比較器とローパスフィルタとを追加することによりフェーズ・ロック・ループ(PLL)を構成しており、安定した周波数および位相を有する三角波信号が得られる。また、このPLL構成を有する三角波発生回路は、簡単な構成を有する三角波発生回路に位相比較器とローパスフィルタを追加しただけであるため、全体の回路規模の小型化も可能となる。
【0090】
また、請求項5の発明によれば、上述した構成の簡略化が可能な各請求項の三角波発生回路にさらに波形整形部を追加することにより正弦波発生回路を構成しており、正弦波発生回路全体の小型化が可能となる。
【0091】
また、請求項6の発明によれば、上述した波形整形部を請求項1に示したRC素子により構成し、このローパスフィルタとして機能するRC素子によって三角波信号に含まれる高調波成分のみを除去して基本周波数の正弦波信号を取り出しており、三角波発生回路のみならずそれに追加する波形整形部を非常に簡単な構造とすることができるため、正弦波発生回路全体の大幅な簡略化が可能となる。
【図面の簡単な説明】
【図1】第1実施例の三角波発生回路の詳細な構成を示す図である。
【図2】図1の三角波発生回路の動作タイミングを示す図である。
【図3】図1のRC素子の詳細な構造を示す図である。
【図4】RC素子の等価回路を示す図である。
【図5】増幅器の具体的構成の一例を示す図である。
【図6】第2実施例の三角波発生回路の構成を示す図である。
【図7】図4に示すPLLをさらに詳細に示す図である。
【図8】第3実施例における正弦波発生回路の構成を示す図である。
【図9】波形整形回路の具体的構成の一例を示す図である。
【図10】波形整形回路の他の例を示す図である。
【図11】波形整形回路の他の例を示す図である。
【図12】作動増幅器を用いた従来の三角波発生回路の一例を示す図である。
【符号の説明】
1 RC素子
2 インバータ論理回路
3 増幅器
10 半導体基板
12 ゲート電極
14 ソース
16 ドレイン
18,20 入出力電極
22 ゲート酸化膜
24 制御電極
26 チャネル
30 基準周波数発振器
32 位相比較器
34 ローパスフィルタ(LPF)
42 波形整形回路
Claims (6)
- 半導体基板表面に絶縁層を挟んで形成された長尺のゲート電極と、前記半導体基板表面近傍であって前記ゲート電極の長手方向の両端近傍に設けられてソースおよびドレインとして機能する2つの拡散領域とを有し、前記ゲート電極に対応して前記半導体基板表面に形成されるチャネルを信号入出力路として使用するRC素子と、
出力側が前記拡散領域の一方に接続されるとともに、入力側が前記拡散領域の他方に接続されたインバータ論理回路と、
を備え、前記RC素子を飽和領域で使用することにより、前記インバータ論理回路に接続された前記拡散領域から所定周波数の三角波信号を取り出すことを特徴とする三角波発生回路。 - 請求項1において、
前記ゲート電極に印加する所定の制御電圧を変えることにより前記チャネルの抵抗を変更して前記三角波信号の発振周波数を変えることを特徴とする電圧制御型の三角波発生回路。 - 請求項1または2において、
前記チャネルの抵抗Rと前記チャネルと前記ゲート電極間のキャパシタンスCとの積RCが、前記ゲート電極のゲート長Lの二乗に比例して変化することを利用し、前記ゲート電極のゲート長Lを変えることにより発生する三角波の周波数を大幅に変更することを特徴とする三角波発生回路。 - 請求項2または3において、
基準周波数信号と帰還信号とが入力されており、これら2つの信号の周波数および位相を比較して、その差分に応じた電圧信号を出力する位相比較器と、
前記位相比較器の出力側に接続されており、出力電圧を前記RC素子のゲート電極に印加するローパスフィルタと、
をさらに含み、前記インバータ論理回路を前記帰還信号として前記位相比較器に入力することにより、前記基準周波数信号に同期した三角波信号を取り出すことを特徴とする三角波発生回路。 - 請求項1〜4のいずれかの三角波発生回路と、
この三角波発生回路から出力される三角波信号が入力されており、この入力された三角波信号を正弦波信号に変換する波形成形部と、
を備えることを特徴とする正弦波発生回路。 - 請求項5において、
前記波形整形部は、前記RC素子と同じ構造を有するローパスフィルタであり、前記三角波発生回路から出力される固定周波数あるいは可変周波数の三角波信号に対し、その基本周波数のみを通過させ、高調波成分を除去することにより基本周波数の正弦波信号を取り出すことを特徴とする正弦波発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11964194A JP3583470B2 (ja) | 1994-05-09 | 1994-05-09 | 三角波発生回路および正弦波発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11964194A JP3583470B2 (ja) | 1994-05-09 | 1994-05-09 | 三角波発生回路および正弦波発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07303032A JPH07303032A (ja) | 1995-11-14 |
JP3583470B2 true JP3583470B2 (ja) | 2004-11-04 |
Family
ID=14766483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11964194A Expired - Fee Related JP3583470B2 (ja) | 1994-05-09 | 1994-05-09 | 三角波発生回路および正弦波発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3583470B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8269553B2 (en) | 2007-12-04 | 2012-09-18 | Advantest Corporation | Delay circuit |
CN111641405B (zh) * | 2020-06-02 | 2023-03-10 | 中北大学 | 一种基于扩散忆阻器的随机频率三角波发生器 |
-
1994
- 1994-05-09 JP JP11964194A patent/JP3583470B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07303032A (ja) | 1995-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8049568B2 (en) | Feedback-based linearization of voltage controlled oscillator | |
US7202726B2 (en) | Voltage controlled oscillator delay cell | |
US6377129B1 (en) | Programmable relaxation oscillator | |
KR100985008B1 (ko) | 용량성 전하 펌프 | |
US7355486B2 (en) | Current controlled oscillation device and method having wide frequency range | |
JP2004208142A (ja) | チャージポンプ及びそれを用いたpll回路 | |
KR100253667B1 (ko) | 선형화 및 지연 보상된 전 씨모오스 전압제어발진기 | |
US7589569B2 (en) | Comparator with self-biased reference voltage for an oscillator | |
US8786334B2 (en) | Lock detection circuit and phase-locked loop circuit including the same | |
Siripruchyanun et al. | A fully independently adjustable, integrable simple current controlled oscillator and derivative PWM signal generator | |
Moazedi et al. | A highly-linear modified pseudo-differential current starved delay element with wide tuning range | |
US20060232346A1 (en) | Integrated circuit including a ring oscillator circuit | |
US6650194B1 (en) | Phase shift control for voltage controlled oscillator | |
JP3583470B2 (ja) | 三角波発生回路および正弦波発生回路 | |
US20040160265A1 (en) | Mixer system | |
US7642877B2 (en) | Self-oscillating modulator and method for adjusting a self-oscillating modulator | |
US4383224A (en) | NMOS Crystal oscillator | |
JP5053413B2 (ja) | 同期回路 | |
CN108123715B (zh) | 倍频电路 | |
US7602234B2 (en) | Substantially zero temperature coefficient bias generator | |
JP2003163579A (ja) | 周波数可変発振回路 | |
US11088696B2 (en) | Charge pump | |
Zhu et al. | A 45–75MHz 197–452µW oscillator with 164.6 dB FoM and 2.3 ps rms period jitter in 65nm CMOS | |
US7449973B2 (en) | Semiconductor circuit for reducing flicker noise | |
JPH08162911A (ja) | 電圧制御発振器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040727 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040729 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |