CN101158877A

CN101158877A - 恒流电路以及调节恒流电路的输出电流量的方法

Info

Publication number: CN101158877A
Application number: CNA2007101696509A
Authority: CN
Inventors: 竹内启佐敏
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2002-12-27
Filing date: 2003-12-25
Publication date: 2008-04-09
Anticipated expiration: 2023-12-25
Also published as: JP3991863B2; WO2004062104A3; CN100359804C; CN101158877B; US7471125B2; EP1576732A2; JP2004214979A; CN1711685A; US20080054997A1; US7339406B2; WO2004062104B1; US20060091874A1; WO2004062104A2

Abstract

本发明公开了恒流电路以及调节恒流电路的输出电流量的方法。该恒流电路输出恒定电流，位于该恒流电路之外的电流控制装置能够控制所述恒流电路的输出电流量，该电路包括：恒压源，能够输出恒定电压；第二FET，该第二FET的栅极与所述恒压源的输出端相连接，并且所述第二FET的漏极构成所述恒流电路的输出端子；和第一FET，该第一FET能够根据所述电流控制装置输出的控制信号控制所述第二FET的漏极的输出电流量，所述第一FET的漏极与所述恒压源和所述第二FET的栅极相连接，并且第一FET的栅极与所述电流控制装置相连接。

Description

恒流电路以及调节恒流电路的输出电流量的方法

本申请基于专利法实施细则第42条提出，是国际申请日为2003年12月25日、国际申请号为PCT/JP03/16823、国家申请号为200380102982.5、发明名称为“锯齿波发生设备、锯齿波发生方法、恒流电路以及调整其电流量的方法”的发明专利的分案申请。

技术领域

本发明涉及一种恒流电路以及调节其电流量的方法，更加具体地讲，涉及在PWM驱动装置、PWM显示装置或类似装置中使用的这样的设备和方法。

背景技术

在传统的锯齿波发生设备中，使用晶体振荡器之类的振荡器的固定振荡频率产生具有所需基准频率的信号，然后使用具有所需基准频率的信号产生锯齿波。下面将参照图9和10说明传统锯齿波发生设备的结构。

图9是传统锯齿波发生设备2的示意性框图。如图9所示，传统的锯齿波发生设备2包括：固定频率发生部分3，用于使用晶体振荡器之类的振荡器产生固定在预定值上的基准频率；和锯齿波发生部分4，用于根据基准频率产生锯齿波。采用这种方式，由于采用了具有压电效应的压电元件之类的元件作为负载，即，没有考虑驱动谐振点可变的负载，这样固定频率发生部分3得到了利用。

图10是示出了图9中所示的锯齿波发生部分4的电路结构的一个示例的电路图。如图10所示，锯齿波发生部分4包括电阻值可手动改变的可变电阻器4R和各自具有预定电容值的多个电容器4C，可以对这些电容器中的每一个进行设定(选择)。在这种情况下，在图10所示的锯齿波发生部分4中，包括锯齿波斜率在内的锯齿波形状可通过改变可变电阻器4R的阻值而改变，并且锯齿波的周期(锯齿波前缘和后沿之间的时间周期)可通过在多个电容器4C中选取一个电容器来改变。

所产生的锯齿波可用在诸如PWM驱动装置或PWM显示装置(例如，日本特开专利申请第HEI.11-180529号中所公开的)之类的进行PWM控制的设备中。PWM控制是这样一种控制：通过借助电压比较器对预定电压值与锯齿波的电压值(电压波形)进行比较，使用用于控制各种不同装置中的每一个的驱动的具有预定占空比的信号来控制装置的开/关。

此外，在日本特开专利申请第HEI.11-180529号中，公开了一种使用谐振频率控制椭圆振荡部件进给机(feeder)的驱动的方法，其中使用可变频电源对谐振点进行跟踪控制。

不过，在传统的锯齿波发生设备2中，在使用谐振装置的谐振点在驱动装置中进行PWM控制的情况下，因为谐振频率是可变的，所以不能形成整齐的(或稳定的)锯齿波。

也就是说，在PWM控制中利用了由谐振驱动装置的谐振频率生成的锯齿波。不过，由于谐振频率是可变的，因此无法将PWM控制稳定在预定的占空比上。这样，就会有在这样的情况下占空比不断改变的问题。

此外，还有另外一个问题，即因为PWM控制的谐振频率不断改变，所以无法形成成为PWM控制的基准信号的具有确定形状的稳定锯齿波。

发明内容

本发明鉴于现有技术的上述问题作出，根据本发明的一个方面，本发明致力于一种输出恒定电流的恒流电路。在这点上，位于该恒流电路之外的电流控制装置能够控制恒流电路的输出电流量。该恒流电路包括：

恒压源，能够输出恒定电压；

第二FET，该第二FET的栅极与所述恒压源的输出端相连接，并且第二FET的漏极构成了所述恒流电路的输出端子；和

第一FET，该第一FET能够根据从所述电流控制装置输入的控制信号控制第二FET的漏极的输出电流量，第一FET的漏极与所述恒压源和所述第二FET的栅极相连接，并且第一FET的栅极与所述电流控制装置相连接。

在这种情况下，优选地，所述电流控制装置包括低通滤波器，并且所述控制信号是可变电压信号，以使所述恒流电路输出期望的电流量作为第二FET的漏电流。

此外，根据本发明的另一个方面，本发明致力于一种调节恒流电路的输出电流量的方法。在这点上，该恒流电路包括能够输出恒定电压的恒压源、第一FET和第二FET。该方法包括：

通过改变施加给第一FET的栅极的电压来调节第二FET的漏电流量，从而改变与漏电流量相对应的所述恒流电路的输出电流量。

附图说明

通过后面参照附图对本发明的优选实施方式的详细说明，本发明的前述的和其它的目的、特征和优点将会变得更加显而易见。

图1是示出了根据本发明的锯齿波发生设备的主要部分(电路图)的示意性框图。

图2是示意性地示出了图1中所示的锯齿波发生设备中的基频发生部分的框图。

图3是示意性地示出了图1中所示的锯齿波发生设备中的频率发生部分的框图。

图4是示意性示出了图1中所示的锯齿波发生设备中的锯齿波形成部分的框图。

图5是示意性示出了图1中所示的锯齿波发生设备中的锯齿波放电脉冲电路的框图。

图6的时序图示意性地示出了图1中所示的锯齿波发生设备中的基频发生部分、频率发生部分和锯齿波放电脉冲电路的输出信号以及图1中所示的锯齿波发生设备的输出信号。

图7的时序图示意性地示出了电压比较器和相位比较器的输出信号，它相当于图6中所示的时序图的放大图。

图8是示出了压电元件的谐振频率特性的曲线图。

图9是传统锯齿波发生设备的示意性框图。

图10是示出了图9所示的锯齿波发生部分的电路结构的一个示例的电路图。

具体实施方式

现在将参照图1-8进行根据本发明的锯齿波发生设备和锯齿波发生方法的优选实施方式的详细介绍。现在，应当注意到，这些实施例(公开内容)应被看作范例，因此其特征不应被用来将本发明限定为所介绍的具体实施例。

首先，对本发明的锯齿波发生设备1的结构进行说明。图1是示出了根据本发明的锯齿波发生设备1的主要部分(电路图)的示意性框图。如图1所示，本发明的锯齿波发生设备1包括基频发生部分10、频率发生部分20、锯齿波形成部分30、锯齿波放电脉冲电路40、放大器50、电压比较器60、相位比较器70和低通滤波器(LPF)80。此外，锯齿波发生设备1包括数模转换器(DAC)91以及与DAC91、基频发生部分10和频率发生部分20相连接的、用于对它们进行控制的中央处理单元(CPU)90。下面将参照图2-5给出各个组成部分的详细说明。

在本实施例中，将基频发生部分10表示为包括晶体振荡器的锁相环(PLL)电路。不过，本发明并不局限于这种结构，而是可以采用使用其它振荡器的PLL电路，只要其振荡频率稳定就行。此外，在由于扰动等情况造成基准频率发生变化的情况下，因为锯齿波发生设备1可以输出稳定的锯齿波，所以利用锯齿波发生设备1是有效的。

图2是示意性示出了图1中所示的锯齿波发生设备1中的基频发生部分10的框图。如图2所示，基频发生部分10包括晶体振荡器101、基准频率发生部分102、1/M分频器103、相位比较器104、LPF 105、压控振荡器(VCO)106和1/N分频器107。分别为1/M分频器103和1/N分频器107的分频比的M、N的值是由CPU90控制的。采用这种方式，基频发生部分10通过适当地改变两个分频器103、107的分频比M、N来产生具有所需的基频的信号，并且将该信号输出给频率发生部分20。

就是说，由基准频率发生部分102根据晶体振荡器101的振荡频率输出的信号的预定频率被1/M分频器103分频为1/M，并将分频后的信号输入到相位比较器104的一个输入端。基频发生部分10的输出信号，(即，VCO106的输出信号)通过反馈回路输入给1/N分频器107，并且由1/N分频器107进行了1/N分频操作的VOC106的输出信号被输入给相位比较器104的另一个输入端。

相位比较器104对上述两个输入信号的相位(即，频率)进行比较，向LPF105输出比较信号(比较结果)。VCO106根据高频分量已被LPF105去除后的比较信号调整输出信号，并且最终将频率为基准频率发生部分102生成的信号的频率的N/M倍的信号输出给频率生成部分20。

图3是示意性地示出了图1所示的锯齿波发生设备1中的频率发生部分20的框图。如图3所示，频率发生部分20包括H周期形成部分201和L周期形成部分202。H和L周期形成部分201、202每一个都由CPU90控制。这样，频率生成部分20向相位比较器70的一个输入端输出具有预定频率的基准信号。从图6和7中可以看出，基准信号是交替表现为两个固定值(即，高电平和低电平)的方波。

这里，对使用具有压电效应的压电元件作为负载的情况下的谐振频率特性进行说明。图8是示出了压电元件的谐振频率特性的曲线图。如图8所示，用作负载的压电元件具有处于谐振频率区域内的谐振点(即，谐振频率fc)。谐振点取决于带有谐振频率不断变化的压电元件的驱动装置中的物理条件，比如转子的形状、转子的磨损状态、湿度、负载特性等等。

在这点上，在本发明的锯齿波发生设备1驱动作为负载的压电元件的情况下，锯齿波发生设备1必须根据谐振频率的变化而改变从上述基频发生部分10输出的基准信号的频率。因为如果用于控制压电元件的驱动信号的频率(即图8中所示的谐振频率)与锯齿波输出信号(锯齿波发生设备1的输出信号)的频率不一致，则锯齿波发生设备1无法进行精确的PWM控制。在这种情况下，当CPU90接收到了表明压电元件的谐振频率发生了变化的信号时，CPU90通过适当改变基频发生部分10中的1/M分频器103和/或1/N分频器107的分频率(dividing rate)对基频发生部分10的输出信号的频率进行调整。

采用这种方式，通过根据负载(即，压电负载)的谐振频率的变化而改变基频发生部分10的输出信号的频率，并且通过CPU90的控制改变频率发生部分20的H周期和L周期，本发明的锯齿波发生设备1能够任意设定驱动信号的频率。

图4是示意性地示出了图1中所示的锯齿波发生设备1中的锯齿波形成部分30的框图。如图4所示，锯齿波形成部分30包括第一场效应晶体管(FET)301、第二场效应晶体管(FET)302、电阻器303、电容器304、隔离栅FET(IGFET)305(其为半导体器件)和(理想)电压源306。

第一FET301的栅极与LPF80的输出端相连接，并且第一FET301的源极和漏极分别与第二FET302的源极和电压源306相连接。

第二FET302的栅极与第一FET301的漏极和电压源306相连接。第二FET302的漏极与电阻器303的一端和电容器304的一个传导面相连接。第二FET302的漏极还与放大器50相连接。此外，电阻器303的另一端与IGFET305的一端相连接，并且电容器304的另一个传导面和IGFET305的另一端都与地相连。

第一和第二FET301、302以及恒定电压源306构成恒流电路，该恒流电路根据LPF80的输出信号输出具有预定恒定电流值的电流I_D。恒流电路310能够根据LPF80的输出信号(电压值)通过在小于第二FET302的漏电流的最大值(由从电压源36施加的电压决定)的范围内改变第二FET302的漏电流量来控制输出电流I_D的量。在本实施例中，可以将LPF80的输出信号看作用于控制恒流电路310的输出电流量的电流控制装置(未示出)的控制信号。在这种情况下，能够使用这一控制信号来控制从恒流电路310输出的电流I_D。在LPF80的输出信号是高电平的情况下，施加给第一FET301的栅极的电压与输出信号保持高电平的期间相对应地增大，并且在第二FET302的源极和漏极之间流动的漏电流因此而增大。另一方面，在LPF80的输出信号为低电平的情况下，施加给第一FET301的栅极的电压与输出信号保持为低电平的期间相对应地减小，并且在第二FET302的源极和漏极之间流动的漏电流因此而减小。

根据来自锯齿波放电脉冲电路40的输出信号对IGFET305进行导通/截止控制，该锯齿波放电脉冲电路40与IGFET305的栅极连接。当IGFET305截止时(即，当IGFET305的漏电流不流动时)，恒定电流从恒流电路310流到电容器304，从而对电容器304线性充电。存储在电容器304中的电荷Q由电流I_D乘以时间t来表示。电容器304的传导面之间的电位差(由Q/C表示，其中C是电容器304的电容值)变为锯齿波形成部分30的输出信号，于是基于这一输出信号形成了具有由ΔV/t定义的斜率的直线(为锯齿波的一部分)。

在经过了预定时间之后，IGFET305导通时，存储在电容器304中的电荷通过电阻器303和IGFET305瞬间放电(此处放电电流为I放电)，于是输出信号(电压信号)变为零。通过周期性地重复这一过程，在锯齿波形成部分30中形成了锯齿波输出信号。所形成的锯齿波输出给放大器50，并且由该放大器50放大。经过放大的锯齿波成为锯齿波发生设备1的输出信号，即，锯齿波输出信号。

电压比较器60对放大器50的输出信号(电压信号)的电压(即，锯齿波输出电压信号的电压)与DAC91的输出信号的电压(即，给定电压信号的电压)进行比较。当锯齿波输出电压信号大于给定电压信号时，电压比较器60向锯齿波放电脉冲电路40和相位比较器70输出高电平信号。

图5是示意性地示出了图1中所示的锯齿波发生设备1中的锯齿波放电脉冲电路40的框图。如图5所示，锯齿波放电脉冲电路40包括边沿存储部分401、延迟电路402以及与电路403，该与电路403进行边沿存储部分401的输出信号与延迟电路402的输出信号的反相的逻辑乘。锯齿波放电脉冲电路40根据电压比较器60的输出信号向锯齿波形成部分30输出用于形成将在锯齿波形成部分30中形成的锯齿波的边沿的信号。

更确切地说，当电压比较器60的输出信号是高电平时，即，当锯齿波输出信号(电压信号)达到预定电压值以上时，被输入了高电平信号的边沿存储部分401使用基频发生部分10的输出信号作为时钟信号来保持该高电平信号(见图1)，将该信号输出给延迟电路402以及与电路403。延迟电路402将所输入的信号延迟预定时间，将经过延迟的信号输出给与电路403。然后，与电路403进行边沿存储部分401的输出信号与延迟电路402的输出信号的反相的逻辑乘，向锯齿波形成部分30输出各个脉冲具有与预定时间相当的宽度的脉冲信号。即，该脉冲信号是锯齿波放电脉冲电路40的输出信号。

相位比较器70对从频率发生部分20输出的基准信号的上升沿的相位与从电压比较器60输出的电压比较信号的相位进行比较。在电压比较信号的频率高于基准信号的频率的情况下，相位比较器70向LPF80输出低电平信号，并持续与这两个信号之间的相位延迟相当的时间。另一方面，在电压比较信号的频率低于基准信号的频率的情况下，相位比较器70向LPF80输出高电平信号，并持续与这两个信号之间的相位超前(phase lead)相当的时间。

LPF80去除相位比较器70的输出信号中的高频分量，并且如上面所提到的那样，向锯齿波形成部分30中的第一FET301的栅极输出(反馈)所得的输出信号。

在这点上，基频发生部分10和频率发生部分20构成了基准信号发生部分，而电压比较器60、相位比较器70和LPF80构成了校正部分。

下面，参照图6和7的时序图对本发明的锯齿波发生设备1的操作过程进行说明。图6的时序图示意性地示出了图1中所示的锯齿波发生设备1中的基频发生部分10、频率发生部分20和锯齿波放电脉冲电路40的输出信号以及图1中所示的锯齿波发生设备1的输出信号。

在图6所示的时序图中，从该图的顶部开始，依次示出了基频发生部分10的输出信号(见图6(A))、频率发生部分20的输出信号(即，基准信号)(见图6(B))、锯齿波放电脉冲电路40的输出信号(见图6(C))和锯齿波形成部分30的输出信号的三种模式(即，锯齿波输出信号)(见图6(D)-6(F))。

在这种情况下，图6(D)-6(F)中所示的三种模式分别对应于从恒流电路310输入到电容器304的电流值大于预定值的情况、所述电流值小于预定值的情况和所述电流值基本等于预定值的情况。在所述电流值等于预定值的情况下，所形成的锯齿波最佳。

如这些时序图所示，锯齿波放电脉冲电路40的输出信号包括与方波(频率发生部分20的输出信号)的上升沿同步的脉冲。此外，与该脉冲信号同步地，存储在锯齿波形成部分30的电容器304中的电荷被放电，从而使锯齿波输出信号(锯齿波形成部分30的输出信号)急剧下降到其原始状态(即，输出信号的电压变为零)。

此外，如图6(D)所示，在恒流电路310的输出电流值大于预定值的情况下，流到电容器304中的电流量变大，从而使得锯齿波的斜率变大，即，使得值ΔV/t变大(大于当前值)。这样，通过快速对锯齿波形成部分30中的电容器304充电，所形成的锯齿波在早于预定定时(即，频率发生部分20的输出信号上升的定时)的定时增大，并且保持在基本恒定的值上(即，电压源306的输出电压值)，直到锯齿波与从锯齿波放电脉冲电路40输出的脉冲信号同步地下落到原始状态。此时，锯齿波的斜率基本上变成了零。

相反，如图6(E)所示，在恒流电路310的输出电流值小于预定值的情况下，锯齿波的斜率变得小于上述的情况。这样，因为电容器304在预定定时没有得到充分充电，所以所形成的锯齿波变成了具有平缓斜边(小斜率)的锯齿波。在这种情况下，由于锯齿波顶部的高度较低，因此这个锯齿波不适于对锯齿波与预定电压值进行比较以驱动负载的PWM控制。

如图6(F)所示，在锯齿波的斜率和锯齿波放电脉冲的产生定时较佳的情况下，锯齿波形成部分30能够向放大器50输出整齐且适用的锯齿波。

下面，将参照图7中所示的时序图对锯齿波发生设备1中的组成部分的输出信号之间的关系进行说明。图7的时序图示意性地示出了电压比较器60和相位比较器70的输出信号，它相当于图6中所示的时序图的放大图。

在图7中所示的时序图中，从该图的顶部开始，依次示出了基频发生部分10的输出信号(见图7(A))、频率发生部分20的输出信号(即，基准信号)(见图7(B))、锯齿波形成部分30的输出信号(即，锯齿波输出信号)(见图7(C))、电压比较器60的输出信号(见图7(D))、锯齿波放电脉冲电路40的输出信号(见图7(E))和相位比较器70的输出信号(见图7(F))。

图7(C)中所示的基准线DAC代表从DAC91输入到电压比较器60的基准电压值。当锯齿波输出信号的输出值等于基准电压值时，电压比较器60向相位比较器70输出脉冲(见图7(D))。与电压比较器60输出的脉冲相同步地，锯齿波放电脉冲电路40输出高电平信号，并且将该高电平输出保持经延迟电路402延迟的预定时间(见图7(E))。

在锯齿波放电脉冲电路40输出高电平信号的同时，锯齿波形成部分30中的IGFET305导通，从而存储在电容器304中的电荷得以迅速放电(见图7(C))。

在这点上，考虑电容器304的电容值、电阻器303的电阻值等而适当地设定经延迟电路402延迟的时间(即，锯齿波放电脉冲电路40的输出电平为高时的时间)。

在下文中，依照图7中所示的时序图的时间序列对根据本实施方式产生锯齿波的操作过程进行说明。

基频发生部分10的输出信号以上述的方式进行分频，从而获得频率发生部分20的输出信号。频率发生部分20的输出信号是具有预定周期(频率)的方波(见图7(B))。当锯齿波输出信号的输出值等于DAC91的基准电压值时(见图7(C))，电压比较器60在这一时间的定时输出脉冲(见图7(D))。

当电压比较器60的脉冲信号被输出到锯齿波放电脉冲电路40时，锯齿波放电脉冲电路40输出高电平信号，并从脉冲信号的定时开始持续到延迟电路402的设定值为止的预定时间。

与此同时，相位比较器70对脉冲信号从电压比较器60输出的定时与方波(即，频率发生部分20的输出信号(基准信号))的上升沿的定时进行比较。在第一锯齿波输出信号中，由于电压比较器60的输出定时早于基准信号的上升定时，因此相位比较器70经LPF80向锯齿波形成部分30输出低电平信号，并持续与该时间差相当的时间，以使锯齿波的斜率(ΔV/t)变小，即，减小流向电容器304的电流量(见图7(F))。

根据LPF80的输出信号，施加给第一FET301的栅极的电压被降低预定值，从而降低了恒流电路310的输出电流。这样，如图7(C)中所示的第二锯齿波，锯齿波的斜率(即，ΔV/t)变小，从而延迟了DAC91的基准电压信号等于锯齿波输出信号的定时。

类似地，如图7(C)所示，由于在第二锯齿波中，电压比较器60的输出定时也早于频率发生部分20的基准信号的上升定时，因此相位比较器70经LPF80向锯齿波形成部分30输出低电平信号，并持续与该时间差相当的时间。这样，使得锯齿波的斜率进一步变小，从而进一步延迟DAC91的基准电压信号等于锯齿波输出信号的定时。

在第三锯齿波中，如前所述，通过延迟DAC91的基准电压信号等于锯齿波输出信号的定时，使此时频率发生部分20的基准信号的上升定时早于电压比较器60的输出定时。因此，与此相反，相位比较器70输出高电平信号，并持续与该时间差相当的时间(见图7(F))。这样，使得锯齿波的斜率变大，并且使DAC91的基准电压信号等于锯齿波输出信号的定时提前。

此外，在第四锯齿波中，相反地，由于电压比较器60的输出定时早于频率发生部分20的基准信号的上升定时，因此相位比较器70经LPF80向锯齿波形成部分30输出低电平信号，并持续与该时间差相当的时间。这样，使锯齿波的斜率变小，并延迟了DAC91的基准电压信号等于锯齿波输出信号的定时。

最后，在第五锯齿波中，频率发生部分20的基准信号的上升定时与电压比较器60的输出定时相对应。此时之后，本发明的锯齿波发生设备1(即，锯齿波形成部分30)能够稳定地输出(形成)良好的(整齐的)锯齿波输出信号，即使在发生扰动等的情况下也是如此。

这样，根据本发明，由能够产生具有基频的信号的基频发生部分10和能够将基频发生部分10的输出信号的基频改变成给定频率的频率发生部分20产生具有给定频率的基准信号，基于所产生的基准信号在锯齿波形成部分30中形成锯齿波，在相位比较器70中对所形成的锯齿波的顶部(顶点)的相位与基准信号的上升沿的相位进行比较，并且根据相位比较的结果对锯齿波的斜率(即，ΔV/t)自动进行校正。

此外，在自动校正斜率ΔV/t的步骤中，当所形成的锯齿波的电压值达到预定电压值的时候，在电压比较器60中产生脉冲信号，并且在相位比较器70中对脉冲信号的相位与基准信号的上升沿的相位进行比较。然后，在脉冲信号的相位早于基准信号的上升沿的相位的情况下，通过减小第一FET301的栅极电压，来减小流向电容器304的电流量，从而使锯齿波的斜率变小。另一方面，在脉冲信号的相位迟于基准信号的上升沿的相位的情况下，通过增大第一FET301的栅极电压，使流向电容器304的电流量增大，从而使锯齿波的斜率变大。

如上所述，在根据本发明的上述实施例的锯齿波发生设备1和产生锯齿波的方法中，通过由相位比较器70对从锯齿波形成部分30输出的锯齿波的后沿的定时(即，电压比较器60输出脉冲信号的定时)与频率发生部分20输出的基准信号的上升沿的定时进行比较、根据相位比较的结果向锯齿波形成部分30反馈预定的信号并且调节恒流电路310的输出电流，能够自动调节所形成的锯齿波的斜率。

因此，根据本发明的锯齿波发生设备1和锯齿波发生方法，在对具有谐振频率不断变化的压电元件的驱动装置进行PWM控制或者通过任意改变谐振频率进行PWM控制的情况下，能够根据谐振装置(压电元件)的谐振频率的变化，稳定地供应(输出)锯齿波。

应当注意的是，在上述的实施例中，介绍了基准频率发生部分102输出的信号的基准频率根据压电元件的谐振频率而发生变化的情况，但是本发明并不限于这种情况。也可以将所述锯齿波发生设备和锯齿波发生方法应用于由于某种扰动造成锯齿波形成部分30输出的锯齿波输出信号中出现失真等的情况。

此外，在本实施例中，频率发生部分20使用H周期形成部分201和L周期形成部分202对基频发生部分10输出的信号的频率进行分频，但是本发明并不局限于这种结构。可以将频率发生部分20构成为使用分频器或类似装置。

如上面所述，应当注意到，虽然根据本发明的锯齿波发生设备和恒流电路是参照附图中所示的优选实施例进行介绍的，但是本发明并不限于这些实施例，可以对锯齿波发生设备和恒流电路的各个元件进行各种各样的改变和变型，并且前面介绍的各种各样的元件可以由能够实现相同或相似功能的任何其它元件来替换。

Claims

1.一种恒流电路，该恒流电路输出恒定电流，位于该恒流电路之外的电流控制装置能够控制所述恒流电路的输出电流量，该电路包括：

恒压源，能够输出恒定电压；

第二FET，该第二FET的栅极与所述恒压源的输出端相连接，并且所述第二FET的漏极构成所述恒流电路的输出端子；和

第一FET，该第一FET能够根据所述电流控制装置输出的控制信号控制所述第二FET的漏极的输出电流量，所述第一FET的漏极与所述恒压源和所述第二FET的栅极相连接，并且第一FET的栅极与所述电流控制装置相连接。

2.根据权利要求1所述的恒流电路，其中所述电流控制装置包括低通滤波器，并且所述控制信号是可变电压信号，以使所述恒流电路输出所需的电流量作为第二FET的漏电流。

3.一种调节恒流电路的输出电流量的方法，该恒流电路包括能够输出恒定电压的恒压源、第一FET和第二FET，该方法包括：

通过改变施加给所述第一FET的栅极的电压来调节所述第二FET的漏电流量，从而改变与漏电流量相应的恒流电路的输出电流量。