CN102918771A - 用于在pll中进行漂移补偿的方法和装置 - Google Patents
用于在pll中进行漂移补偿的方法和装置 Download PDFInfo
- Publication number
- CN102918771A CN102918771A CN2011800263868A CN201180026386A CN102918771A CN 102918771 A CN102918771 A CN 102918771A CN 2011800263868 A CN2011800263868 A CN 2011800263868A CN 201180026386 A CN201180026386 A CN 201180026386A CN 102918771 A CN102918771 A CN 102918771A
- Authority
- CN
- China
- Prior art keywords
- signal
- voltage
- capacitor unit
- electric capacity
- ramp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 29
- 239000003990 capacitor Substances 0.000 claims abstract description 95
- 230000004044 response Effects 0.000 claims description 26
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000001276 controlling effect Effects 0.000 claims description 5
- 238000001514 detection method Methods 0.000 claims description 4
- 230000010354 integration Effects 0.000 claims description 3
- 230000001105 regulatory effect Effects 0.000 claims description 3
- 230000010355 oscillation Effects 0.000 description 27
- 230000008878 coupling Effects 0.000 description 15
- 238000010168 coupling process Methods 0.000 description 15
- 238000005859 coupling reaction Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 235000021251 pulses Nutrition 0.000 description 9
- 230000008859 change Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000007613 environmental effect Effects 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 4
- UKGJZDSUJSPAJL-YPUOHESYSA-N (e)-n-[(1r)-1-[3,5-difluoro-4-(methanesulfonamido)phenyl]ethyl]-3-[2-propyl-6-(trifluoromethyl)pyridin-3-yl]prop-2-enamide Chemical compound CCCC1=NC(C(F)(F)F)=CC=C1\C=C\C(=O)N[C@H](C)C1=CC(F)=C(NS(C)(=O)=O)C(F)=C1 UKGJZDSUJSPAJL-YPUOHESYSA-N 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000001143 conditioned effect Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
- H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator
- H03L7/103—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator the additional signal being a digital signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/12—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a scanning signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
- H03J2200/10—Tuning of a resonator by means of digitally controlled capacitor bank
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
本公开的多个方面提供了锁相环(PLL)。该PLL包括压控振荡器(VCO)、检测器模块和斜坡模块。该VCO具有第一电容器单元和第二电容器单元。该VCO被配置为基于第一电容器单元的第一电容和第二电容器单元的第二电容来生成具有频率的振荡信号。检测器模块被配置为生成电压信号作为该振荡信号与参考信号的函数。该电压信号用于控制第一电容器单元来稳定该振荡信号的频率。斜坡模块被配置为基于该电压信号生成斜坡信号。该斜坡信号用于控制该第二电容器单元来将该第二电容从第一值倾斜到第二值。
Description
相关申请的引用
本申请要求2010年5月28日递交的美国临时申请No.61/349,625“PLL Ramp-Based Temperature Drift Compensation”的权益，通过引用的方式将其全部内容合并于此。
背景技术
在此提供的背景技术描述是为了总体上呈现本公开的上下文的目的。当前署名的发明人的工作(就在该背景技术部分中描述的工作的程度而言)以及可能也不确认为提交申请时的现有技术的说明书的许多方面既不会明示也不会暗含地被承认为相对于本公开的现有技术。
通常，锁相环(PLL)包括压控振荡器(VCO)用于基于电压信号来生成振荡信号。PLL被适当地配置为调节电压信号来实现期望的振荡频率。在低噪声应用中，VCO被配置为具有相对小的增益(Kvco)(其是频率变化与电压变化的比率)用于减少对噪声的敏感度。在操作期间，环境的变化(诸如温度漂移等)影响振荡信号的振荡频率。为了维持期望的振荡频率，PLL调节电压信号来补偿针对环境改变的影响。然而，由于相对小的增益，例如当温度漂移太大时电压信号可能超过电压限制，从而PLL可能无法保持期望的频率。
发明内容
本公开的多个方面提供了锁相环(PLL)。该PLL包括压控振荡器(VCO)、检测器模块和斜坡模块。该VCO具有第一电容器单元和第二电容器单元。该VCO被配置为基于第一电容器单元的第一电容和第二电容器单元的第二电容来生成具有频率的振荡信号。检测器模块被配置为生成电压信号作为该振荡信号与参考信号的函数。该电压信号用于控制第一电容器单元来稳定该振荡信号的频率。斜坡模块被配置为基于该电压信号生成斜坡信号。该斜坡信号用于控制该第二电容器单元来将该第二电容从第一值倾斜到第二值以保持电压信号在预定范围内。
在一个实施方式中，该斜坡模块被配置为当电压信号在预定范围之外时生成斜坡信号。在一个示例中，该斜坡模块被配置为生成斜坡信号当电压信号大于预定范围的上限时将第二电容向下倾斜，以及当电压信号小于预定范围的下限时将第二电容向上倾斜。
此外，该斜坡模块包括监控器，被配置为监控电压信号，并且当电压信号在预定范围之外时生成触发信号。另外，该斜坡模型包括斜坡控制器，被配置为响应于该触发信号生成斜坡信号。
在一个实施方式中，斜坡控制器包括计数器，被配置为通过响应于触发信号开始计数来生成数字斜坡信号，并且数模转换器(DAC)被配置为将数字斜坡信号转换成斜坡信号。
在另一实施方式中，斜坡控制器包括计数器，被配置为通过响应于触发信号开始计数来生成数字斜坡信号，并且三角积分调制器被配置为生成基于数字斜坡信号调制的脉冲流。
根据本公开的一个方面，第二电容器单元至少包括电容器，并且斜坡信号用于将该电容器的控制电压从第一电压倾斜到第二电压。在一个示例中，开关在稳定状态与斜坡状态之间切换控制电压。该电容器是结型二极管电容器和金属氧化物半导体(MOS)电容器中的至少一个。
在一个示例中，检测器模块包括分频器，被配置为对振荡信号进行分频，相位检测器用于检测经分频的振荡信号与参考信号之间的相位误差，以及环路滤波器，被配置为基于相位误差生成电压信号。
注意，PLL可以用于电子系统。该电子系统包括使用所生成振荡信号的其他组件。在一个示例中，该电子系统包括使用振荡信号的、用于发射或接收信号的收发器。
本公开的多个方面提供了一种用于漂移补偿的方法。该方法包括基于第一电容器单元的第一电容和第二电容器单元的第二电容来生成振荡信号；生成电压信号作为该振荡信号与参考信号的函数；基于该电压信号调节第一电容器单元的第一电容来稳定该振荡信号的频率；以及当该电压信号在预定范围之外时将第二电容器单元的第二电容从第一值倾斜到第二值。
为了倾斜该第二电容器单元的第二电容，该方法包括当该电压信号大于预定范围的上限时向下倾斜该第二电容，以及当该电压信号小于预定范围的下限时向上倾斜该第二电容。
在一个实施方式中，第二电容器单元至少包括电容器，诸如结型二极管电容器、金属氧化物半导体(MOS)电容器等。该方法包括将电容器的控制电压从第一电压倾斜到第二电压，或者从第二电压倾斜到第一电压。在一个示例中，该方法包括将电容器的控制电压从稳定状态切换到斜坡状态，用于从第一电压倾斜到第二电压或者从第二电压倾斜到第一电压。
根据本公开的一个方面，该方法包括监控电压信号；当电压信号在预定范围之外时生成触发信号；以及响应于触发信号生成斜坡信号。
为了响应于触发信号生成斜坡信号，在一个实施方式中，该方法进一步包括通过响应于该触发信号开始计数来生成数字斜坡信号，以及将数字斜坡信号数模转换成斜坡信号。在另一实施方式中，该方法包括通过响应于该触发信号开始计数来生成数字斜坡信号，以及生成基于该数字斜坡信号调制的脉冲流。
为了生成电压信号作为振荡信号与参考信号的函数，在一个示例中，该方法包括对振荡信号进行分频，检测经分频的振荡信号与参考信号之间的相位误差，以及基于该相位误差生成电压信号。
附图说明
将参照以下附图详细描述作为示例提出的本公开的各种实施方式，其中类似的附图标记指代类似的元件，并且其中：
图1示出了根据本公开实施方式的电子系统示例100的框图；
图2示出了根据本公开实施方式的压控振荡器示例230的框图；
图3示出了根据本公开实施方式的针对压控振荡器230的波形示例的绘图300；
图4示出了根据本公开实施方式的斜坡控制器示例420的框图；
图5示出了根据本公开实施方式的斜坡生成器示例550的框图；
图6示出了根据本公开实施方式的另一斜坡生成器示例650的框图；以及
图7示出了根据本公开实施方式的概括过程示例700的流程图。
具体实施方式
图1示出了根据本公开实施方式的电子系统示例100的框图。该电子系统100包括锁相环(PLL)101来生成振荡信号。该振荡信号供该电子系统100的其他组件(诸如收发器109等)使用。PLL 101包括具有基于斜坡漂移补偿的压控振荡器(VCO)模块102。另外，如图1所示，PLL 101包括与VCO模块102耦合的检测器模块103。
VCO模块102从检测器模块103接收调谐电压VTUNE，并且生成具有基于该调谐电压VTUNE调节的频率的振荡信号。检测器模块103将该振荡信号与参考时钟信号进行比较，通过比较参考时钟信号检测振荡信号的误差(诸如，频率误差、相位误差等)，并且生成基于所检测的误差生成调谐电压VTUNE。
在一个实施方式中，检测器模块103包括相位检测器(PD)104，环路滤波器105和分频器106。如图1所示，这些元件耦合在一起。在一个示例中，参考时钟信号基于晶体振荡器生成，并且具有相对稳定的参考时钟频率。振荡信号需要具有大得多的频率，诸如M倍(M是正整数)的参考时钟频率。分频器106按M将振荡信号进行分频，并且向相位检测器104提供经分频的振荡信号。相位检测器104将该经分频的振荡信号与参考时钟信号进行比较，并且通过比较参考时钟信号生成关于经分频的振荡信号的瞬时相位误差的信息。环路滤波器105被配置为通过低频分量(诸如平均相位误差信息)的低通滤波器，并且生成调谐电压VTUNE作为该平均值的函数。
VCO模块102包括斜坡模块110用于生成斜坡信号(诸如斜坡电压信号等)以及具有斜坡控制属性的VCO 130。在一个示例中，斜坡模块110包括监控器115和斜坡控制器120。监控器115监控调谐电压VTUNE。当调谐电压VTUNE在预定范围之外时，监控器115生成触发信号。例如，当调谐电压VTUNE大于预定范围的上限时，该触发信号是向上倾斜触发信号；以及当调谐电压VTUNE小于预定范围的下限时，该触发信号是向下倾斜触发信号。
斜坡控制器120响应于触发信号生成斜坡信号。该斜坡信号具有斜坡属性，诸如斜坡电压、斜坡电流、斜坡频率等。在一个示例中，当触发信号是向上倾斜触发信号时，斜坡控制器120生成从具有相对较低值的第一电压倾斜到具有相对较高值的第二电压的电压信号；以及当触发信号是向下倾斜触发信号时，斜坡控制器120生成从具有相对较高值的第二电压倾斜到具有相对较低值的第一电压的电压信号。
VCO 130具有受斜坡信号控制的属性，诸如电容、电感、电阻等。在一个示例中，VCO 130包括第一电容器单元(未示出)和第二电容器单元(未示出)。该第一电容器单元具有受调谐电压VTUNE控制的第一电容。该第二电容器单元具有受斜坡信号控制的第二电容，因此该第二电容响应于该斜坡信号进行倾斜。VCO 130生成具有振荡频率的振荡信号。该振荡频率是第一电容和第二电容组合的函数。注意，该振荡频率还可以取决于VCO 130的其他属性，诸如电感、电阻等。
在一个实施方式中，在操作期间，调谐电压VTUNE优选处于预定范围内。当调谐电压VTUNE大于上限时，生成向上倾斜信号，并且该向上倾斜信号用于向上倾斜控制电压，该控制电压控制第二电容器单元以将第二电容从相对较高值向下倾斜到相对较低值。在一个示例中，斜坡信号具有相对缓的倾斜率，使得PLL 101能够响应于第二电容的向下倾斜来调节调谐电压VTUNE，并且调谐电压VTUNE在预定范围内被拉低。该倾斜率可以被适当地确定，使得虽然调谐电压VTUNE在预定范围内被拉低，但是振荡信号的振荡频率保持基本上稳定。继而，在活动操作期间(诸如在发射期间或在接收期间)，振荡信号适于在收发器109中使用。
当调谐电压VTUNE小于下限时，生成向下倾斜信号，并且该向下倾斜信号用于向下倾斜控制电压，该控制电压控制第二电容器单元以将第二电容从相对较低值向上倾斜到相对较高值。在一个示例中，斜坡信号具有相对缓的倾斜率，使得PLL 101能够响应于第二电容的向上倾斜来调节调谐电压VTUNE，并且调谐电压VTUNE在预定范围内被拉高。该倾斜率可以被适当地确定，使得虽然调谐电压VTUNE在预定范围内被拉高，但是振荡信号的振荡频率保持基本上稳定。继而，在活动操作期间(诸如在发射期间或在接收期间)，振荡信号适于在收发器109中使用。
在比较电子系统(未示出)中，当针对VCO的调谐电压在预定范围之外时，VCO的电容被开关控制用于在相对短的时间内从第一值改变到第二值。因此，由于快速变化的电容，VCO的振荡信号具有扰动振荡频率。虽然最终振荡频率将会稳定，然而例如在收发器109发射或接收操作期间该扰动振荡信号不适于用于该收发器109。
图2示出了根据本公开实施方式的压控振荡器(VCO)示例230的框图。VCO 230可以用于电子系统100。该VCO 230是电感器电容器类型(LC)振荡器。该VCO 230包括电感器单元231、第一电容器单元232、第二电容器单元240、两个晶体管233和234以及电流源235。该第一电容器单元232由调谐电压信号VTUNE控制，并且第二电容器单元240由可以在一段时间内从第一值倾斜到第二值的信号控制。如图2所示，这些元件被耦合在一起。
在该实施方式中，VCO 230被配置为具有正输出节点VCO_P和负输出节点VCO_N的不同形式。具体地，晶体管233和234被交叉耦合并且共享处于该晶体管233和234源极的电流源235。该晶体管233和234的漏极分别驱动正输出节点VCO_P和负输出节点VCO_N。电感器单元231对称地耦合到正输出节点VCO_P和负输出节点VCO_N来向该正输出节点VCO_P和负输出节点VCO_N两者提供电感。该第一电容器单元232和第二电容器单元240也对称地耦合到正输出节点VCO_P和负输出节点VCO_N来向该正输出节点VCO_P和负输出节点VCO_N提供组合电容。VCO 230在正输出节点VCO_P生成正振荡信号，并且在负输出节点VCO_N生成负振荡信号。该正振荡信号和负振荡信号具有作为电感和组合电容的函数的相同振荡频率。
第一电容器单元232向正输出节点VCO_P和负输出节点VCO_N提供第一电容。该第一电容由调谐电压信号VTUNE控制。在一个实施方式中，第一电容器单元232包括具有压控电容的匹配变容管对236和237。如图2所示，该匹配变容管对236和237的阳极分别耦合到正输出节点VCO_P和负输出节点VCO_N。该匹配变容管对236和237的阴极由调谐电压信号VTUNE控制，因此变容管236和237的电容随调谐电压信号VTUNE变化。注意，变容管236和237可以由任意适当的器件来实现，诸如结型二极管电容器、金属氧化物半导体(MOS)电容器等。在一个实施方式中，当调谐电压信号VTUNE增加时，第一电容减少，而当调谐电压信号VTUNE减少时，第一电容增加。
第二电容器单元240向正输出节点VCO_P和负输出节点VCO_N提供第二电容。该第二电容可以通过一段时间从第一值倾斜到第二值。在一个实施方式中，第二电容器单元240包括具有由多个电压控制信号VC-1到VC-N分别控制的多个电容器单元CS-1到CS-N的电容器组。每个电容器单元CS-1到CS-N包括匹配变容管对。该匹配变容管对的阳极分别耦合到正输出节点VCO_P和负输出节点VCO_N。该匹配变容管对的阴极由多个电压控制信号VC-1到VC-N中的一个控制。注意，变容管可以由任意适当的器件来实现，诸如结型二极管电容器、金属氧化物半导体(MOS)电容器等。在一个实施方式中，当电压控制信号(诸如VC-1)相对低时，电容器单元CS-1具有相对高的电容，而当VC-1相对高时，电容器单元CS-1具有相对低的电容。
电压控制信号VC-1到VC-N中的每一个均具有稳定状态和斜坡状态。当电压控制信号处于稳定状态时，由电压控制信号控制的匹配变容管对具有相对稳定的电容。当电压控制信号处于斜坡状态时，由电压控制信号控制的匹配变容管对具有倾斜的电容。
在一个示例中，稳定状态包括相对低电压(LO)状态和相对高电压(HI)状态，并且斜坡状态包括向上倾斜状态和向下倾斜状态。在LO状态，电压控制信号保持相对低的电压，并且因此由电压控制信号控制的匹配变容管对具有相对高的电容。在HI状态，电压控制信号保持相对高的电压，并且因此由电压控制信号控制的匹配变容管对具有相对低的电容。在向上倾斜状态，电压控制信号在一段时间内例如从相对低的电压线性增加到相对高的电压。继而，匹配变容管对的电容向下倾斜。在向下倾斜状态，电压控制信号在一段时间内例如从相对高的电压线性减少到相对低的电压。继而，匹配变容管对的电容向上倾斜。
在操作期间，当调谐电压信号VTUNE处于预定范围内时，电压控制信号VC-1到VC-N处于稳定状态，处于LO状态或HI状态。第二电容器单元240的第二电容是稳定的。VCO 230的振荡频率取决于第一电容和第二电容的组合。该第一电容是调谐电压信号VTUNE的函数。该调谐电压信号VTUNE被调节来保持振荡频率稳定。
当调谐电压VTUNE大于预定范围上限时，电压控制信号中处于LO状态的一个电压控制信号(例如，VC-N)被切换到向上倾斜状态。当VC-N向上倾斜时，电容器单元CS-N的电容向下倾斜。因此，第二电容向下倾斜，其趋向增加振荡频率。为了保持振荡频率稳定，调谐电压VTUNE被降低来增加第一电容。因此，调谐电压VTUNE被向下拉到预定范围。当VCO 230用于PLL(诸如PLL 101)时，VC-N的倾斜率可以被适当地确定来允许PLL 101具有足够的时间用于响应。因此，响应于VC-N的向上倾斜，PLL 101将调谐电压VTUNE向下拉到预定范围，并且保持振荡频率相对稳定。
当调谐电压VTUNE小于预定范围上限时，电压控制信号中处于HI状态的一个电压控制信号(例如，VC-1)被切换到向下倾斜状态。当VC-1向下倾斜时，电容器单元CS-1的电容向上倾斜。因此，第二电容向上倾斜，其趋向减少振荡频率。为了保持振荡频率稳定，调谐电压VTUNE被提高来减少第一电容。因此，调谐电压VTUNE被向上拉到预定范围。当VCO 230用于PLL(诸如PLL 101)时，VC-1的倾斜率可以被适当地确定来允许PLL 101具有足够的时间用于响应。因此，响应于VC-1的向下倾斜，PLL 101将调谐电压VTUNE向上拉到预定范围，并且保持振荡频率相对稳定。
图3示出了根据本公开实施方式的用于在PLL 101中使用VCO230的波形示例的绘图300。该绘图300包括针对调谐电压信号VTUNE的第一波形310，以及针对电压控制信号VC-N的第二波形320。
在一个示例中，最初，电压控制信号VC-N处于LO状态。当环境条件变化时(诸如温度漂移等)，VCO 230的振荡频率趋向改变。为了保持振荡频率稳定，调谐电压信号VTUNE被调节来补偿环境条件变化。当调谐电压VTUNE处于上限VTUNE_MAX与下限VTUNE_MIN之间的预定范围时(如312所示)，电压控制信号处于LO状态(如322所示)。
然而，在一个示例中，VCO 230用于低噪声应用。为了减少噪声敏感度，VCO 230的增益相对较小。因此，当环境条件变化相对大时，调谐电压信号VTUNE超出预定范围。例如，当温度上升太高时，调谐电压信号VTUNE变得比上限VTUNE_MAX更大(如311所示)，其将触发电压控制信号中的一个(诸如VC-N)切换到向上倾斜状态(如321所示)。在向上倾斜状态中，电压控制信号VC-N在一段时间从相对低电压增加到相对高电压(如323所示)。电压控制信号VC-N的向上倾斜导致第二电容的减少。第二电容的减少趋向增加VCO230的振荡频率。为了保持振荡频率稳定，PLL 101向下拉调谐电压VTUNE(如313所示)。在一个示例中，PLL 101被适当地设计，使得当电压控制信号VC-N到达相对高电压时，调谐电压VTUNE被拉向预定范围中大约中间位置(如图3中VTUNE_MID所示)的位置。
当电压控制信号VC-N到达相对高电压时，电压控制信号VC-N处于HI状态。注意，当温度继续上升时，调谐电压信号VTUNE继续上升(如314所示)。电压控制信号VC-N保持在HI状态(如324所示)。当调谐电压VTUNE再次上升比上限VTUNE_MAX更高时，处于LO状态的另一电压控制信号(例如VC-N-1)被切换到向上倾斜状态。
图4示出了根据本公开实施方式的斜坡控制器示例420的框图。斜坡控制器420可以用于生成电压控制信号VC-1到VC-N来控制VCO230。斜坡控制器420生成控制信号C-1到C-N、开关信号S-1到S-N和斜坡信号。开关信号S-1到S-N分别用于控制开关SW-1到SW-N。每个开关(诸如SW-1)被控制为将斜坡信号作为电压控制信号VC-1或者将对应的控制信号C-1作为电压控制信号VC-1。斜坡控制器420包括控制逻辑421和斜坡生成器450。如图4所示，这些元件被耦合在一起。
控制逻辑421生成控制信号C-1到C-N来控制电压控制信号VC-1到VC-N的稳定状态。在一个示例中，控制信号C-1到C-N是二进制信号。斜坡控制器420包括适当的驱动电路(诸如反相器INV-1到INV-N)来基于二进制信号C-1到C-N将电压控制信号VC-1到VC-N驱动到LO状态或HI状态。
另外，控制逻辑421响应于所接收的触发信号生成数字斜坡信号，并且向斜坡生成器450提供该斜坡信号。在一个实施方式中，控制逻辑421包括计数器(未示出)，其响应于向上倾斜触发信号从零向上计数到满量程数字数目，并且响应于向下倾斜触发信号从满量程数字数目向下计数到零。
斜坡生成器450接收数字斜坡信号，并且生成模拟斜坡信号，以及向开关SW-1到SW-N提供该模拟斜坡信号。
此外，控制逻辑421生成开关信号S-1到S-N来分别控制开关SW-1到SW-N。基于开关信号S-1到S-N，开关SW-1到SW-N分别控制电压控制信号VC-1到VC-N成为稳定信号或斜坡信号。
在一个示例中，当调谐电压VTUNE处于预定范围时，不生成触发信号。控制逻辑421生成控制信号C-1到C-N。所述控制信号C-1到C-N控制反相器INV-1到INV-10生成稳定状态。另外，控制逻辑421输出开关信号S-1到S-N来控制开关SW-1到SW-N以将稳定状态指向电压控制信号VC-1到VC-N。
当触发信号是向上倾斜触发信号时，例如，控制逻辑421生成数字向上倾斜信号，并且向斜坡生成器450提供该数字向上倾斜信号。该斜坡生成器450生成模拟向上倾斜信号。另外，控制逻辑421调节开关信号(例如S-N)来切换对应的开关SW-N以将模拟向上倾斜信号指向先前处于LO状态的对应电压控制信号。注意，控制逻辑421可以保持剩余的开关信号(例如，S-1到S-N-1)。另外，在一个示例中，控制逻辑421还向对应的开关更新控制信号(例如，C-N从1到0)。当输出VC-N到达HI状态时，控制逻辑421继而调节开关信号S-N来切换回对应的开关SW-N来将稳定控制信号指向输出。
控制逻辑421可以由任意适当的技术实现。在一个实施方式中，控制逻辑421由状态机实现。
图5示出了根据本公开实施方式的斜坡生成器示例550的示图。该斜坡生成器550包括数模转换器(DAC)551、电阻器552和电容器553。如图5所示，这些元件被耦合在一起。
DAC 551接收数字斜坡信号，并且将该数字斜坡信号转换成模拟信号。电阻器552和电容器553形成低通滤波器来移除高频分量，并且输出模拟斜坡信号。
图6示出了根据本公开实施方式的另一斜坡生成器示例650的图。斜坡生成器650包括三角积分(sigma-delta)调制器651和反相器652。三角积分调制器651接收数字斜坡信号，并且基于该数字斜坡信号生成经调制的脉冲流。该反相器652对经调制的脉冲流的HI状态和LO状态进行适当地成形。该经调制的脉冲流具有相对高的脉冲频率。该脉冲流以高频对处于斜坡状态的电容进行调制，从而将FM调制引入VCO。通常，对FM调制的VCO敏感度趋向随着FM调制频率的增加而减少，因此由脉冲流引入的降级(degradation)可以通过增加脉冲的频率来减少。
图7示出了根据本公开实施方式的概括针对斜坡模块(诸如斜坡模块110)生成斜坡信号的过程示例700的流程图。该斜坡模块110包括斜坡控制器120和监控器115。该过程从S701开始，并且前进到S710。
在S710，斜坡模块110从冷启动开始。在一个示例中，斜坡控制器120被实现为图4中的斜坡控制器420。该斜坡控制器420将控制一半电压控制信号VC-1到VC-N到HI状态以及控制另一半电压控制信号VC-1到VC-N到LO状态的控制信号C-1到C-N初始化。
在S720，斜坡模块110空闲并且保持信号在一段时间内稳定。
在S730，监控器115监控调谐电压VTUNE，并且确定调谐电压VTUNE是否处于预定范围。当调谐电压VTUNE处于预定范围时，过程返回到S720；否则，过程前进到S740。
在S740，监控器115确定调谐电压VTUNE是否大于上限。当调谐电压VTUNE大于上限时，过程前进到S750；否则，过程前进到S760。
在S750，斜坡模块110生成正斜坡信号。在一个示例中，该正斜坡信号是向上倾斜电压信号。该向上倾斜电压信号用于控制VCO中的组件，诸如VCO 230的第二电容器单元240中的变容管。该变容管先前由LO状态控制电压所控制。当控制电压向上倾斜时，该变容管的电容变化。注意，电容变化趋向改变VCO 230的振荡频率。当VCO 230用于PLL(诸如PLL 101)时，PLL 101适当地响应该电容变化。当倾斜率相对缓时，PLL 101逐渐地减少调谐电压VTUNE来保持振荡频率基本上稳定。继而，过程返回到S720。
在S760，斜坡模块110生成负斜坡信号。在一个示例中，该负斜坡信号是向下倾斜电压信号。该向下倾斜电压信号用于控制VCO中的组件，诸如VCO 230的第二电容器单元240中的变容管。该变容管先前由HI状态控制电压所控制。当控制电压向下倾斜时，该变容器的电容变化。注意，电容变化趋向改变VCO 230的振荡频率。当VCO 230用于PLL(诸如PLL 101)时，PLL 101适当地响应该电容变化。当倾斜率相对缓时，PLL 101逐渐地增加调谐电压VTUNE来保持振荡频率基本上稳定。继而，过程返回到S720。
尽管已经结合本发明的作为示例提出的具体实施方式描述本发明，但是清楚的是，许多备选、修改和变化对本领域技术人员而言将是明显的。因而，如这里阐述的本发明的实施方式旨在于示例而非限制。存在不脱离本发明的范围的情况下可以做出的改变。
Claims (20)
1.一种装置，包括：
压控振荡器(VCO)，其具有第一电容器单元和第二电容器单元，所述VCO被配置为基于所述第一电容器单元的第一电容和所述第二电容器单元的第二电容来生成具有频率的振荡信号；
检测器模块，被配置为生成电压信号作为所述振荡信号与参考信号的函数，所述电压信号用于控制所述第一电容器单元来稳定所述振荡信号的所述频率；以及
斜坡模块，被配置为基于所述电压信号生成斜坡信号，所述斜坡信号用于控制所述第二电容器单元来将所述第二电容从第一值倾斜到第二值以保持所述电压信号在预定范围内。
2.根据权利要求1所述的装置，其中
所述斜坡模块被配置为当所述电压信号在所述预定范围之外时生成所述斜坡信号。
3.根据权利要求2所述的装置，其中
所述斜坡模块被配置为生成所述斜坡信号用于当所述电压信号大于所述预定范围的上限时将所述第二电容向下倾斜，以及当所述电压信号小于所述预定范围的下限时将所述第二电容向上倾斜。
4.根据权利要求2所述的装置，其中所述斜坡模块进一步包括：
监控器，被配置为监控所述电压信号，并且当所述电压信号在所述预定范围之外时生成触发信号；以及
斜坡控制器，被配置为响应于所述触发信号生成所述斜坡信号。
5.根据权利要求4所述的装置，其中所述斜坡控制器进一步包括：
计数器，被配置为通过响应于所述触发信号而计数来生成数字斜坡信号；以及
数模转换器(DAC)，被配置为将所述数字斜坡信号转换成所述斜坡信号。
6.根据权利要求4所述的装置，其中所述斜坡控制器进一步包括：
计数器，被配置为通过响应于所述触发信号而计数来生成数字斜坡信号；以及
三角积分调制器，被配置为生成基于所述数字斜坡信号调制的脉冲流。
7.根据权利要求1所述的装置，其中所述第二电容器单元至少包括电容器，并且所述斜坡信号用于将所述电容器的控制电压从第一电压倾斜到第二电压。
8.根据权利要求7所述的装置，进一步包括：
开关，被配置为在稳定状态与斜坡状态之间切换所述控制电压。
9.根据权利要求7所述的装置，其中所述电容器是结型二极管电容器和金属氧化物半导体(MOS)电容器中的至少一个。
10.根据权利要求1所述的装置，其中所述检测器模块进一步包括：
分频器，被配置为对所述振荡信号进行分频；
相位检测器，用于检测经分频的振荡信号与所述参考信号之间的相位误差；以及
环路滤波器，被配置为基于所述相位误差生成所述电压信号。
11.一种用于漂移补偿的方法，包括：
基于第一电容器单元的第一电容和第二电容器单元的第二电容来生成振荡信号；
生成电压信号作为所述振荡信号与参考信号的函数；
基于所述电压信号调节所述第一电容器单元的所述第一电容来稳定所述振荡信号的所述频率；以及
当所述电压信号在预定范围之外时将所述第二电容器单元的所述第二电容从第一值倾斜到第二值来保持所述电压信号处于所述预定范围内。
12.根据权利要求11所述的方法，其中当所述电压信号在所示预定范围之外时将所述第二电容器单元的所述第二电容从所述第一值倾斜到所述第二值，进一步包括：
当所述电压信号大于所述预定范围的上限时向下倾斜所述第二电容；以及
当所述电压信号小于所述预定范围的下限时向上倾斜所述第二电容。
13.根据权利要求11所述的方法，其中当所述电压信号在所述范围之外时将所述第二电容器单元的所述第二电容从所述第一值倾斜到所述第二值，进一步包括：
将所述第二电容器单元中的电容器的控制电压从第一电压倾斜到第二电压，或者从所述第二电压倾斜到所述第一电压。
14.根据权利要求13所述的方法，进一步包括：
将所述电容器的所述控制电压从稳定状态切换到斜坡状态，所述斜坡状态用于从所述第一电压倾斜到所述第二电压或者从所述第二电压倾斜到所述第一电压。
15.根据权利要求13所述的方法，进一步包括：
倾斜结型二极管电容器和金属氧化物半导体(MOS)电容器中至少一个的所述控制电压。
16.根据权利要求11所述的方法，进一步包括：
监控所述电压信号；
当所述电压信号在所述预定范围之外时生成触发信号；以及
响应于所述触发信号生成所述斜坡信号。
17.根据权利要求16所述的方法，其中响应于所述触发信号生成所述斜坡信号进一步包括：
通过响应于所述触发信号而计数来生成数字斜坡信号；以及
将所述数字斜坡信号数模转换成所述斜坡信号。
18.根据权利要求16所述的方法，其中响应于所述触发信号生成所述斜坡信号进一步包括：
通过响应于所述触发信号而计数来生成数字斜坡信号；以及
生成基于所述数字斜坡信号调制的脉冲流。
19.根据权利要求11所述的方法，其中生成所述电压信号作为所述振荡信号与所述参考信号的函数进一步包括：
对所述振荡信号进行分频；
检测经分频的振荡信号与所述参考信号之间的相位误差；以及
基于所述相位误差生成所述电压信号。
20.一种电子系统，包括：
用于生成振荡信号的锁相环(PLL)，所述PLL包括：
压控振荡器(VCO)，其具有第一电容器单元和第二电容器单元，所述VCO被配置为基于所述第一电容器单元的第一电容和所述第二电容器单元的第二电容来生成具有频率的所述振荡信号；
检测器模块，被配置为生成电压信号作为所述振荡信号与参考信号的函数，所述电压信号用于控制所述第一电容器单元来稳定所述振荡信号的所述频率；以及
斜坡模块，被配置为基于所述电压信号生成斜坡信号，所述斜坡信号用于控制所述第二电容器单元来将所述第二电容从第一值倾斜到第二值以保持所述电压信号在预定范围内；以及
收发器，被配置为基于所述振荡信号进行操作。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US34962510P | 2010-05-28 | 2010-05-28 | |
| US61/349,625 | 2010-05-28 | ||
| PCT/US2011/035906 WO2011149657A1 (en) | 2010-05-28 | 2011-05-10 | Method and apparatus for drift compensation in pll |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102918771A true CN102918771A (zh) | 2013-02-06 |
| CN102918771B CN102918771B (zh) | 2016-05-18 |
Family
ID=44201189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201180026386.8A Active CN102918771B (zh) | 2010-05-28 | 2011-05-10 | 用于在pll中进行漂移补偿的方法和装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US8421542B2 (zh) |
| JP (2) | JP2013530641A (zh) |
| KR (1) | KR101786764B1 (zh) |
| CN (1) | CN102918771B (zh) |
| WO (1) | WO2011149657A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017177474A1 (en) * | 2016-04-14 | 2017-10-19 | Huawei Technologies Co., Ltd. | Pll system and method of operating same |
| CN110620581A (zh) * | 2019-10-10 | 2019-12-27 | 上海磐启微电子有限公司 | 一种用于射频收发系统的抑制温漂的无晶振压控振荡器 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013008355A1 (ja) * | 2011-07-11 | 2013-01-17 | パナソニック株式会社 | 周波数シンセサイザ |
| US8692594B2 (en) * | 2011-12-19 | 2014-04-08 | Ati Technologies Ulc | Phase-locked loop frequency stepping |
| US20130328638A1 (en) * | 2012-06-11 | 2013-12-12 | Tienya Chang | Voltage-controlled-oscillator (vco) architecture for reducing disturbance |
| CN103066996A (zh) * | 2012-12-20 | 2013-04-24 | 上海宏力半导体制造有限公司 | 振荡器及其自校准方法 |
| EP3069447A1 (en) * | 2013-11-14 | 2016-09-21 | Marvell World Trade Ltd. | Method and apparatus to calibrate frequency synthesizer |
| US9484935B2 (en) * | 2013-12-19 | 2016-11-01 | Analog Devices Global | Apparatus and methods for frequency lock enhancement of phase-locked loops |
| US9413366B2 (en) | 2013-12-19 | 2016-08-09 | Analog Devices Global | Apparatus and methods for phase-locked loops with temperature compensated calibration voltage |
| US9374099B2 (en) * | 2014-03-25 | 2016-06-21 | Mediatek Inc. | Oscillating signal generator, phase-lock loop circuit using the oscillating signal generator and control method of the oscillating signal generator |
| EP3780395A4 (en) * | 2018-04-28 | 2021-04-21 | Huawei Technologies Co., Ltd. | PHASE LOOP |
| US11817869B2 (en) | 2022-03-16 | 2023-11-14 | Nxp B.V. | System and method of controlling frequency of a digitally controlled oscillator with temperature compensation |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1237042A (zh) * | 1998-03-19 | 1999-12-01 | 科内克森特系统公司 | 多频带调制技术 |
| US7133485B1 (en) * | 2001-06-25 | 2006-11-07 | Silicon Laboratories Inc. | Feedback system incorporating slow digital switching for glitch-free state changes |
| US20080002066A1 (en) * | 2006-06-29 | 2008-01-03 | Sanyo Electric Co., Ltd. | Picture signal detecting apparatus |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4213096A (en) * | 1978-04-26 | 1980-07-15 | Rca Corporation | Phaselock receiver with phaselock detector |
| JPS57143935A (en) * | 1981-03-02 | 1982-09-06 | Nec Corp | Automatic phase controlling circuit |
| JPS5843632A (ja) * | 1981-09-01 | 1983-03-14 | テクトロニツクス・インコ−ポレイテツド | 位相固定回路 |
| JPS60201724A (ja) * | 1984-03-27 | 1985-10-12 | Toshiba Corp | デイジタル形電圧制御発振器 |
| US5703538A (en) * | 1996-09-18 | 1997-12-30 | Hughes Electronics | Radar exciter local oscillator phase lock acquisition control circuit |
| US5949281A (en) * | 1996-12-19 | 1999-09-07 | Texas Instruments Incorporated | Self aligning PLL demodulator |
| JP3323824B2 (ja) * | 1999-02-22 | 2002-09-09 | 松下電器産業株式会社 | クロック生成回路 |
| US6807225B1 (en) * | 2000-05-31 | 2004-10-19 | Conexant Systems, Inc. | Circuit and method for self trimming frequency acquisition |
| US6642799B2 (en) * | 2000-11-01 | 2003-11-04 | Primarian, Inc. | Phase lock loop destress circuit |
| US6993107B2 (en) * | 2001-01-16 | 2006-01-31 | International Business Machines Corporation | Analog unidirectional serial link architecture |
| US6657917B2 (en) | 2001-07-02 | 2003-12-02 | Micron Technology, Inc. | Selective adjustment of voltage controlled oscillator gain in a phase-locked loop |
| US6825785B1 (en) * | 2002-02-28 | 2004-11-30 | Silicon Laboratories, Inc. | Digital expander apparatus and method for generating multiple analog control signals particularly useful for controlling a sub-varactor array of a voltage controlled oscillator |
| KR100510487B1 (ko) | 2002-05-28 | 2005-08-26 | 삼성전자주식회사 | 넓은 동기 범위를 갖는 위상동기루프 회로 및 이를 구비한반도체 집적회로 장치 |
| JP2005532016A (ja) * | 2002-06-28 | 2005-10-20 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 自動周波数同調位相ロックループ |
| JP2005101956A (ja) * | 2003-09-25 | 2005-04-14 | Mitsubishi Electric Corp | Ｐｌｌ周波数シンセサイザ |
| KR100549221B1 (ko) * | 2003-12-22 | 2006-02-03 | 한국전자통신연구원 | 전압 제어 디지털 아날로그 발진기 및 이를 이용한 주파수합성기 |
| US7049866B2 (en) * | 2004-03-24 | 2006-05-23 | Agere Systems Inc. | Compensating for leakage currents in loop filter capacitors in PLLs and the like |
| JP4651298B2 (ja) * | 2004-04-08 | 2011-03-16 | 三菱電機株式会社 | 周波数自動補正ｐｌｌ回路 |
| JP4427428B2 (ja) * | 2004-10-21 | 2010-03-10 | 川崎マイクロエレクトロニクス株式会社 | Ｐｌｌ回路 |
| JP2006279392A (ja) * | 2005-03-29 | 2006-10-12 | Renesas Technology Corp | 通信用半導体集積回路 |
| US7323944B2 (en) * | 2005-04-11 | 2008-01-29 | Qualcomm Incorporated | PLL lock management system |
| JP5104851B2 (ja) * | 2007-03-19 | 2012-12-19 | 富士通株式会社 | 電圧制御発振器およびシンセサイザ回路 |
| US7940129B1 (en) | 2008-05-21 | 2011-05-10 | Marvell International Ltd. | Low KVCO phase-locked loop with large frequency drift handling capability |
| JP5147539B2 (ja) * | 2008-05-22 | 2013-02-20 | ルネサスエレクトロニクス株式会社 | 周波数シンセサイザおよびその制御方法 |
| JP2010081513A (ja) * | 2008-09-29 | 2010-04-08 | Sony Corp | 信号処理装置及び信号処理方法 |
| WO2010092438A1 (en) * | 2009-02-13 | 2010-08-19 | Freescale Semiconductor, Inc. | Integrated circuit comprising frequency generation circuitry for controlling a frequency source |
-
2011
- 2011-05-10 CN CN201180026386.8A patent/CN102918771B/zh active Active
- 2011-05-10 KR KR1020127030940A patent/KR101786764B1/ko active IP Right Grant
- 2011-05-10 WO PCT/US2011/035906 patent/WO2011149657A1/en active Application Filing
- 2011-05-10 JP JP2013512640A patent/JP2013530641A/ja active Pending
- 2011-05-10 US US13/104,404 patent/US8421542B2/en active Active
-
2013
- 2013-04-01 US US13/854,498 patent/US8981855B2/en active Active
-
2016
- 2016-03-03 JP JP2016041624A patent/JP2016129415A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1237042A (zh) * | 1998-03-19 | 1999-12-01 | 科内克森特系统公司 | 多频带调制技术 |
| US7133485B1 (en) * | 2001-06-25 | 2006-11-07 | Silicon Laboratories Inc. | Feedback system incorporating slow digital switching for glitch-free state changes |
| US20080002066A1 (en) * | 2006-06-29 | 2008-01-03 | Sanyo Electric Co., Ltd. | Picture signal detecting apparatus |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017177474A1 (en) * | 2016-04-14 | 2017-10-19 | Huawei Technologies Co., Ltd. | Pll system and method of operating same |
| CN110620581A (zh) * | 2019-10-10 | 2019-12-27 | 上海磐启微电子有限公司 | 一种用于射频收发系统的抑制温漂的无晶振压控振荡器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102918771B (zh) | 2016-05-18 |
| JP2016129415A (ja) | 2016-07-14 |
| US8421542B2 (en) | 2013-04-16 |
| JP2013530641A (ja) | 2013-07-25 |
| KR101786764B1 (ko) | 2017-10-18 |
| KR20130081224A (ko) | 2013-07-16 |
| US20130234802A1 (en) | 2013-09-12 |
| US20120019327A1 (en) | 2012-01-26 |
| WO2011149657A1 (en) | 2011-12-01 |
| US8981855B2 (en) | 2015-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102918771A (zh) | 用于在pll中进行漂移补偿的方法和装置 | |
| US8085101B2 (en) | Spread spectrum clock generation device | |
| US7612624B2 (en) | Resistor-capacitor oscillation circuit capable of adjusting oscillation frequency and method of the same | |
| US9112507B2 (en) | Phase-locked loop start up circuit | |
| US7471125B2 (en) | Sawtooth wave generating apparatus, a method of generating sawtooth wave, a constant current circuit, and a method of adjusting amount of current from the same | |
| US20070164829A1 (en) | Sigma-delta fractional-N PLL with reduced frequency error | |
| TWI446722B (zh) | 鎖相迴路電路 | |
| US6940359B2 (en) | PLL frequency synthesizer using charge pump | |
| US6411144B1 (en) | Phase-locked loop circuit | |
| US7605663B2 (en) | Method and apparatus for stabilizing output frequency of PLL (phase lock loop) and phase lock loop thereof | |
| JPH0993125A (ja) | Ｐｌｌシンセサイザ回路 | |
| US6911868B1 (en) | Phase-locked loop frequency synthesizer using automatic loop control and method of operation | |
| KR20220145667A (ko) | 적응적 구동 전압을 생성하는 위상 고정 루프 및 이의 동작 방법 | |
| US10756739B1 (en) | Charge pump and active loop filter with shared unity gain buffer | |
| US6794949B1 (en) | Frequency generating device and method thereof | |
| CN116170012B (zh) | 一种具有频率保持和参考频率平滑切换的锁相环电路 | |
| JPH10256903A (ja) | Ｐｌｌ回路 | |
| JPH09307437A (ja) | フェーズロックドループ回路 | |
| JP2000261314A (ja) | クロックディザリング回路を用いたｐｌｌ回路 | |
| TWI502897B (zh) | 壓控振盪器及鎖相迴路 | |
| WO2018022171A1 (en) | Multiple-output oscillator circuits | |
| KR20050030988A (ko) | 초저전력 주파수 합성기 | |
| JPH06310935A (ja) | 電圧制御発振回路 | |
| JP2002246903A (ja) | Ｐｌｌ回路 | |
| JP2001223581A (ja) | 周波数シンセサイザ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200427 Address after: Singapore City Patentee after: Marvell Asia Pte. Ltd. Address before: Ford street, Grand Cayman, Cayman Islands Patentee before: Kaiwei international Co. Effective date of registration: 20200427 Address after: Ford street, Grand Cayman, Cayman Islands Patentee after: Kaiwei international Co. Address before: Hamilton, Bermuda Patentee before: Marvell International Ltd. Effective date of registration: 20200427 Address after: Hamilton, Bermuda Patentee after: Marvell International Ltd. Address before: Babado J San Mega Le Patentee before: MARVELL WORLD TRADE Ltd. |