KR20050030988A - 초저전력 주파수 합성기 - Google Patents

Abstract

본 발명은 초저전력 주파수 합성기(Ultra low power frequency synthesizer)에 관한 것으로써, 특히, 블루투스 트랜시버(Bluetooth transceiver) 등에서 요구하는 극저전류(1~5㎂ 내외)의 스탠바이 전류를 만족하면서 저주파수(1~10㎑)의 발진회로를 구현하기 위한 기술을 개시한다. 이를 위해 본 발명은, 에러를 보정하기 위한 자동 보정 블럭을 파워 다운 신호에 의해 보정이 필요한 경우에만 선택적으로 구동하여 전체적인 전류의 소모를 줄이고, 적은 전류를 이용하여 안정적인 출력 전압을 발생할 수 있는 초저전력 발진기를 구현하게 된다. 이에 따라, 본 발명은 초저전력 발진기의 발진 출력을 통신의 안정적 재개를 위해 요구되는 안정도(+/-250ppm) 규격에 부합할 수 있도록 한다.

Description

초저전력 주파수 합성기{Ultra low power frequency synthesizer}

본 발명은 초저전력 주파수 합성기(Ultra low power frequency synthesizer)에 관한 것으로써, 특히, 송수신기의 대기모드에서 기준클럭의 제공시 블루투스 트랜시버(Bluetooth transceiver) 등에서 요구하는 극저전류(1~5㎂ 내외)의 스탠바이(Stand-by) 전류를 만족하면서 저주파수(1~10㎑)의 발진회로를 구현하기 위한 기술이다.

일반적으로 비디오, 오디오, 그래픽 및 데이타 프로세서와 같은 장치들의 클럭 레이트(Clock rate)가 증가함에 따라 장치를 구동하기 위한 클럭 합성기(Clock synthesizer)는 보다 높은 성능을 요구하고 있다. 대부분의 클럭 합성기는 PLL(Phase Lock Loop) 회로를 사용한다.

상기와 같은 클럭 합성기의 경우, 기준주파수(reference frequency signal)를 발생하기 위하여 일반적으로 크리스탈 발진기(Crystal oscillator)를 사용한다. 그런데, 일반적인 송수신기의 대기모드에서 입력 기준 주파수를 채배하는 방식의 크리스탈 발진자로부터 기준주파수를 만들고자 하는 경우, 크리스탈 발진기를 구동하기 위한 전류가 막대하게 소모되는 문제점이 있다.

그리고, 일반적인 PLL 회로의 전압 제어 발진기 VCO(Voltage Controlled Oscillator)는 LC(Inductor/Capacitor) 오실레이터, 링(Ring) 오실레이터 또는 완화(Relaxation) 오실레이터 등을 사용한다.

여기서, LC 오실레이터는 인덕터와 캐패시터로 이루어진 공진회로(Resonance circuit)의 공진 주파수를 이용하는 것이다. 특히, LC 오실레이터는 고주파 회로와 높은 Q, 낮은 위상잡음(Phase noise)을 갖는 것을 특징으로 한다. 그러나, 이러한 LC 오실레이터에 사용되는 인덕터 L은 집적회로 내부에서 구현하기 어렵고, 이를 외부에 장착하게 되면 부피가 커질 뿐만 아니라 구동 전류가 매우 큰 단점이 있다.

그리고, 링 오실레이터는 설계가 용이하며 광범위한 주파수 동작 영역을 가지는 특성이 있다. 반면에, 링 오실레이터는 다수의 지연 셀(delay cell)로 구성되어 지연값에 의존하여 동작하기 때문에 저주파 회로를 구성하기 위해서 매우 작은 전류로 제어해야 하는 단점이 있다. 또한, 각각의 셀은 매 사이클마다 위상 잡음을 발생하여 클럭 합성의 성능을 저하시키게 되는 문제점이 있다.

또한, 완화 오실레이터는 흐르는 전류와 필요한 캐패시터에 의해 발진 주파수가 결정되므로 집적회로 구현시 전체 면적이 극도로 커지게 되는 문제점이 있다. 또한, 실제적인 설계시 주어진 전류(1~5㎂) 내외의 전류만으로 필요한 주파수를 얻기 위해서는 설계가 매우 정교해야 하며, 공정 등의 영향을 매우 쉽게 받을 수 있는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 특히, 보정이 필요한 경우에만 자동 보정 블럭을 선택적으로 동작시켜 전류 소모를 최소화하고, 저전류로 구동하는 초저전력 발진기의 구조를 개선하여 전체적인 소모 전류를 최소화하면서 안정적인 발진 주파수를 생성할 수 있도록 하는데 그 목적이 있다.

상기한 목적을 달성하기 위한 본 발명의 초저전력 주파수 합성기는, 기준주파수와 피드백 입력된 출력주파수를 비교하여 위상차에 의한 보정신호를 출력하고, 주파수 보정이 필요없는 대기 상태에서 입력되는 파워 다운 신호의 상태에 따라 그 동작이 제어되는 자동 보정 블럭; 및 보정신호에 따라 제어되는 입력 전압을 충방전하고, 충방전된 전압 레벨의 상태에 따라 출력노드의 전압 레벨을 풀 스윙으로 발진하여 출력 주파수를 생성하는 초저전력 발진기를 구비함을 특징으로 한다.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.

도 1은 본 발명에 따른 초저전력 주파수 합성기의 개념을 설명하기 위한 블럭도이다.

본 발명은 자동 보정 블럭(Auto calibrating block;1)과 초저전력 발진기(2)를 구비한다. 자동 보정 블럭(1)은 기준주파수와 피드백 입력된 출력주파수를 비교하여 보정 신호 CAL_SIG를 출력한다. 또한, 자동 보정 블럭(1)은 주파수 보정이 필요없는 대기 상태에서는 파워 다운신호 PWDN에 의해 그 동작이 중지된다. 초저전력 발진기(2)는 자동 보정 블럭(1)으로부터 인가되는 보정 신호 CAL_SIG에 따라 전압을 발진하여 출력 주파수를 출력한다.

이러한 구성을 갖는 본 발명은 노말 동작시에는 자동 보정 블럭(1)이 보정 신호 CAL_SIG의 값을 유지한 채 꺼져있게 된다. 여기서, 자동 보정 블럭(1)의 제어 알고리즘은 디지털 방식 또는 아날로그 방식을 선택적으로 사용할 수 있다.

그리고, 초저전력 발진기(2)는 보정 신호 CAL_SIG에 따라 발진 동작하여 일정한 주파수를 출력한다. 반면에, 기준주파수와 출력주파수의 위상차에 따른 에러의 보정이 필요한 경우 자동 보정 블럭(1)이 동작한다. 이때, 자동 보정 블럭(1)은 초저전력 발진기(2)의 출력을 궤환받아 새로운 보정값을 생성함으로써 원하는 주파수를 출력할 수 있게 된다.

여기서, 기준주파수는 일반적인 크리스탈 발진기(미도시)를 사용하는데, 본 발명에서는 노말 동작시 크리스탈 발진기와 자동 보정 블럭(1)의 동작을 중지시키고, 초저전력 발진기(2)만 동작하게 된다. 따라서, 본 발명은 에러의 보정이 필요한 경우에만 크리스탈 발진기와 자동 보정 블럭(1)을 선택적으로 구동시키게 되므로 전체 전류 소모를 크게 줄일 수 있게 된다.

도 2는 도 1의 개념을 기본으로 하는 본 발명의 초저전력 주파수 합성기의 블럭도이다. 본 발명에서는 자동 보정 블럭(1)의 제어 방식 중 아날로그 제어 방식을 그 실시예로써 설명한다.

본 발명은 자동 보정 블럭(Auto calibrating block;10), 로우 패스 필터(LPF;Low Pass Filter;20) 및 초저전력 발진기(30)를 구비한다.

여기서, 자동 보정 블럭(10)은 위상/주파수 검출기(PFD;Phase Frequency Detector)와 차지 펌프(CP;Charge Pump)를 구비하여, 기준주파수와 피드백 입력된 출력주파수를 비교한다. 그리고, 자동 보정 블럭(10)은 주파수 보정이 필요없는 대기 상태에서는 파워 다운신호 PWDN에 의해 그 동작이 중지된다. 이때, 자동 보정 블럭(10)의 전단에서 기준 주파수를 출력하기 위한 구동 회로도 자동 보정 블럭(10)과 동시에 그 동작이 제어된다.

그리고, 로우 패스 필터(20)는 자동 보정 블럭(10)의 출력에 따라 직류 전압을 출력한다. 초저전력 발진기(30)는 로우 패스 필터(20)로부터 인가되는 직류 전압에 따라 전압을 발진하여 출력 주파수를 출력한다. 이때, 노말 동작시에는 자동 보정 블럭(10)의 동작이 중지된 상태에서 로우 패스 필터(20)에 충전된 전압에 따라 초저전력 발진기(30)만이 동작하게 되므로 소모 전류를 최대한 줄일 수 있게 된다.

여기서, 초저전력 발진기(30)는 초저전력 특성의 구현을 위해 매우 넓은 발진 주파수 대역을 가져야 하고 온도 등에 의한 영향을 최소화할 수 있어야 한다.

도 3은 이러한 조건을 만족하는 도 2의 초저전력 발진기(30)의 회로도이다.

초저전력 발진기(30)는 충전부(31), 제 1발진부(32), 제 2발진부(33) 및 출력 구동부(34)를 구비한다.

충전부(31)는 노드 NC와 접지전압단 사이에 연결된 가변 캐패시터 VC(Variable Capacitor)로 이루어짐이 바람직하다.

그리고, 제 1발진부(32)는 NMOS트랜지스터 M1,M2와, 게이트 단자와 소스 단자가 공통 연결된 PMOS트랜지스터 M3를 구비한다. 여기서, NMOS트랜지스터 M1의 게이트 단자는 노드 NC와 연결되고, NMOS트랜지스터 M2의 게이트 단자는 출력노드 OUT와 연결된다.

제 2발진부(33)는 NMOS트랜지스터 M5,M6와, 게이트 단자와 소스 단자가 공통 연결된 PMOS트랜지스터 M7를 구비한다. 여기서, NMOS트랜지스터 M5의 게이트 단자는 출력노드 OUT과 연결되고, NMOS트랜지스터 M6의 게이트 단자는 노드 NC와 연결된다.

출력 구동부(34)는 PMOS트랜지스터 M4와 NMOS트랜지스터 M8,M9를 구비한다. 여기서, PMOS트랜지스터 M4는 전원전압단과 출력노드 OUT 사이에 연결되어 게이트 단자가 PMOS트랜지스터 M3의 게이트 단자와 공통 연결된다. NMOS트랜지스터 M8은 출력노드 OUT와 NMOS트랜지스터 M9 사이에 연결되어 게이트 단자가 노드 NC와 연결된다. 또한, NMOS트랜지스터 M9는 NMOS트랜지스터 M8과 접지전압단 사이에 연결되어 게이트 단자와 소스 단자가 공통 연결된다.

이러한 구성을 갖는 초저전력 발진기(30)의 동작 과정을 설명하면 다음과 같다. 여기서, 전류 I1<I2이고, 전류 I3<I4라고 가정한다.

먼저, 노드 NC의 전압이 0V라고 가정하면, NMOS트랜지스터 M1,M6,M8은 턴오프된다. 이때, 전류 I1은 NMOS트랜지스터 M2를 통해서 흐르고, I3은 NMOS트랜지스터 M5를 통해서만 흐른다. 따라서, NMOS트랜지스터 M2를 흐르는 전류 I2는 PMOS트랜지스터 M3,M4를 통해 출력노드 OUT를 급격히 충전시킨다. 그리고, NMOS트랜지스터 M5를 흐르는 전류 I3는 출력노드 OUT를 급격히 충전시킨다.

이때, NMOS트랜지스터 M8는 턴오프 상태에서 흐르는 전류가 없기 때문에 출력노드 OUT의 전압은 급격히 상승하여 전원전압 VDD에 근접한다.

이후에, 가변 캐패시터 VC는 전류 I1에 따라 천천히 충전되고, 이에 따라 노드 NC의 전압은 0V에서부터 천천히 상승한다. 그리고, 노드 NC의 전압이 상승하여 출력노드 OUT의 전압보다 약간 커질 경우 NMOS트랜지스터 M1,M6,M8이 턴온된다. 이에 따라, 출력노드 OUT의 전압은 급격히 강하되어 0V에 근접하게 되고, 노드 NC의 전압도 서서히 강하하게 된다.

이러한 반복적인 충방전 동작에 따라 초저전력 발진기(30)가 발진할 때 가변 캐패시터 VC의 값을 변화시키면 그 동작 주파수를 변화시킬 수 있다. 이때, 본 발명의 초저전력 발진기(30)는 1~2㎂의 전류에서 주파수 수 ㎑에서 수십 ㎑의 주파수까지 동작한다.

도 4는 도 3의 초저전력 발진기(30)의 동작 파형을 나타낸다.

도 4의 파형도에서 (A)는 출력노드 OUT의 전압을 나타내고, (B)는 노드 NC의 전압을 나타낸다. 상술된 도 3의 동작 과정에 따라 노드 NC의 전압은 삼각파 형태로 상승하강을 반복하고, 이에 따라 출력노드 OUT의 전압은 풀 스윙(full swing) 동작을 반복하게 된다.

또한, 본 발명의 초저전력 발진기(30)는 소모 전류가 실효치인 rms(Root Mean Square) 값으로 나타나는데, 본 발명의 실시예에서는 rms(Root Mea Square)의 값으로 1.6㎂의 적은 전류를 소모함을 알 수 있다.

도 5는 도 3의 초저전력 발진기(30)의 제어전압-주파수 그래프를 나타낸다.

도 5의 그래프를 보면, 초저전력 발진기(30)의 발진 주파수는 제어전압이 0에서 2.5V로 변화함에 따라 주파수가 2.7㎑에서 4.2㎑까지 가변됨을 알 수 있다. 이러한 출력 주파수는 전류 I1<I2<I3<I4의 조건을 만족하는 경우 가변 캐패시터 VC의 값 또는 전류의 절대값을 조절함으로써 변화시킬 수 있다.

이상에서와 같이 본 발명은 불루투스 트랜시버(Bluetooth transceiver) 등에서 요구하는 초저전류(1~5㎂ 내외)의 스탠바이 전류를 만족하면서 저주파수(1~10㎑)의 발진회로를 구현할 수 있게 된다.

한편, 본 발명에서는 본 발명의 자동 보정 블럭(10)이 아날로그 알고리즘을 사용하는 것을 그 실시예로써 설명하였지만, 본 발명은 이에 한정되지 않고 디지털 알고리즘으로 구현할 수도 있다. 만약, 디지털 알고리즘을 이용하여 자동 보정 블럭(10)을 구현할 경우 초저전력 발진기(30)의 제어는 디지털 비트에 의해 결정되어야 한다. 또한, 자동 보정 블럭(10)은 기준주파수와 초저전력 발진기(30)의 주파수 출력을 이용하여 제어신호를 생성하는 알고리즘을 구현할 수 있어야 한다.

이상에서 설명한 바와 같이, 본 발명은 불루투스 트랜시버(Bluetooth transceiver) 등에서 요구하는 극저전류(1~5㎂ 내외)의 스탠바이 전류를 만족하면서 저주파수(1㎑~수십㎑)의 발진 기능과 +/-250ppm 내의 안정도를 얻을 수 있게 되어 대기 상태 등에서 소모 전류를 최대한 줄일 수 있도록 하는 효과를 제공한다.

도 1은 본 발명에 따른 초저전력 주파수 합성기의 개념을 설명하기 위한 도면.

도 2는 본 발명에 따른 초저전력 주파수 합성기의 블럭도.

도 3은 도 2의 초저전력 발진기에 관한 상세 회로도.

도 4는 도 3의 초저전력 발진기에 관한 동작 파형도.

도 5는 도 3의 초저전력 발진기에 관한 전압-주파수 그래프.

Claims (4)

1. 기준주파수와 피드백 입력된 출력주파수를 비교하여 위상차에 의한 보정신호를 출력하고, 주파수 보정이 필요없는 대기 상태에서 입력되는 파워 다운 신호의 상태에 따라 그 동작이 제어되는 자동 보정 블럭; 및

   상기 보정신호에 따라 제어되는 입력 전압을 충방전하고, 상기 충방전된 전압 레벨의 상태에 따라 출력노드의 전압 레벨을 풀 스윙으로 발진하여 출력 주파수를 생성하는 초저전력 발진기를 구비함을 특징으로 하는 초저전력 주파수 합성기.
2. 제 1항에 있어서, 상기 보정신호에 따라 직류 전압을 생성하여 상기 초저전력 발진기의 입력 전압으로 출력하는 로우 패스 필터를 더 구비함을 특징으로 하는 초저전력 주파수 합성기.
3. 제 1항 또는 제 2항에 있어서, 상기 초저전력 발진기는

   입력노드를 통해 입력되는 제 1전류에 의해 생성되는 상기 입력전압을 충방전하는 충전부;

   상기 입력노드의 전압이 상기 출력노드 보다 낮을 경우 상기 제 1전류에 의해 생성된 제 1전압을 상기 출력노드에 출력하고, 상기 입력노드의 전압이 상기 출력노드 보다 높을 경우 상기 제 1전압을 강하시키는 제 1발진부;

   상기 입력노드의 전압이 상기 출력노드 보다 낮을 경우 상기 제 1전류보다 큰 제 2전류에 의해 생성된 제 2전압을 상기 출력노드에 출력하고, 상기 입력노드의 전압이 상기 출력노드 보다 높을 경우 상기 제 2전압을 강하시키는 제 2발진부; 및

   상기 제 1전압 및 상기 제 2전압에 의해 상기 출력노드의 전압 레벨을 상승 및 하강시켜 상기 출력노드의 전압 레벨을 풀 스윙 동작시키는 출력 구동부를 구비함을 특징으로 하는 초저전력 주파수 합성기.
4. 제 3항에 있어서, 상기 충전부는 상기 입력노드와 접지전압단 사이에 연결된 가변 캐패시터를 구비함을 특징으로 하는 초저전력 주파수 합성기.