KR20220145667A - 적응적 구동 전압을 생성하는 위상 고정 루프 및 이의 동작 방법 - Google Patents

적응적 구동 전압을 생성하는 위상 고정 루프 및 이의 동작 방법 Download PDF

Info

Publication number
KR20220145667A
KR20220145667A KR1020210052528A KR20210052528A KR20220145667A KR 20220145667 A KR20220145667 A KR 20220145667A KR 1020210052528 A KR1020210052528 A KR 1020210052528A KR 20210052528 A KR20210052528 A KR 20210052528A KR 20220145667 A KR20220145667 A KR 20220145667A
Authority
KR
South Korea
Prior art keywords
signal
frequency
calibration signal
locked loop
driving voltage
Prior art date
Application number
KR1020210052528A
Other languages
English (en)
Inventor
추강엽
김인성
김우석
김태익
이성혁
정찬영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210052528A priority Critical patent/KR20220145667A/ko
Priority to US17/509,540 priority patent/US11700005B2/en
Priority to TW111115148A priority patent/TW202308320A/zh
Priority to EP22169340.1A priority patent/EP4080770A1/en
Publication of KR20220145667A publication Critical patent/KR20220145667A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Abstract

본 개시의 위상 고정 루프는 구동 전압에 기초하여 출력 신호를 생성하도록 구성된 부하 회로, 상기 출력 신호의 출력 주파수 및 목표 주파수에 기초하여 캘리브레이션 신호를 생성하도록 구성된 주파수 캘리브레이션 회로, 및 상기 캘리브레이션 신호에 기초하여 상기 구동 전압을 생성하도록 구성된 레귤레이터를 포함할 수 있다.

Description

적응적 구동 전압을 생성하는 위상 고정 루프 및 이의 동작 방법{Phase locked loop generating adaptive driving voltage and operating method thereof}
본 개시의 기술적 사상은 위상 고정 루프에 관한 것으로, 더욱 상세하게는, 적응적 구동 전압을 생성하는 위상 고정 루프에 관한 것이다.
위상 고정 루프(Phase Locked Loop; PLL) 회로 또는 위상 고정 루프 회로를 구비하는 클록 발생기는 위상 고정된 클록 신호를 생성할 수 있다. 예를 들어, 클록 신호는 송신기에서 데이터를 송신하거나, 수신기에서 데이터를 복원하는데 사용될 수 있다. 이 때, 위상 고정 루프 회로는 링(Ring)-PLL 회로, LC(inductor-capacitor)-PLL 회로 등으로 구분될 수 있다.
높은 속도의 D2D(Die-to-Die) 인터페이스에서 안정적으로 클락 신호를 생성하기 위해 위상 고정 루프에 포함된 적어도 하나의 부하 회로들에 높은 레벨의 전압을 인가해야할 수 있다. 예시적으로, 위상 고정 루프는 느린 PVT(Process, Voltage, Temperature) 코너에서 8G~16GHz의 높은 주파수를 안정적으로 생성하기 위해 높은 레벨의 전압을 인가할 수 있다. 느린 PVT 코너에서 동작을 보상하기 위해 높은 레벨의 전압을 인가하는 경우, 부하 회로에서 소모되는 전력이 급격히 증가할 수 있고, 부하 회로 내부 소자가 열화됨으로써 신뢰성 문제가 발생할 수 있다.
본 개시의 기술적 사상이 해결하려는 과제는, 안정적인 클락 신호를 생성하기 위한 위상 고정 루프를 제공한다.
본 개시의 실시예에 따른 위상 고정 루프는 구동 전압에 기초하여 출력 신호를 생성하도록 구성된 부하 회로, 상기 출력 신호의 출력 주파수 및 목표 주파수에 기초하여 캘리브레이션 신호를 생성하도록 구성된 주파수 캘리브레이션 회로 및 상기 캘리브레이션 신호에 기초하여 상기 구동 전압을 생성하도록 구성된 레귤레이터를 포함할 수 있다.
아울러, 구동 전압에 기초하여 동작하는 위상 고정 루프의 동작 방법에 있어서, 상기 구동 전압에 기초하여 출력 신호를 생성하는 단계, 상기 출력 신호의 출력 주파수 및 목표 주파수에 기초하여 캘리브레이션 신호를 생성하는 단계, 및 상기 캘리브레이션 신호에 기초하여 상기 구동 전압을 생성하는 단계를 포함할 수 있다.
일실시예에 따르면, 위상 고정 루프는 위상 고정 루프의 출력 주파수와 목표 주파수의 비교 결과에 기초하여 생성된 캘리브레이션 신호에 따라 가변되는 구동 전압을 생성하는 적어도 하나의 레귤레이터 및 상기 적어도 하나의 레귤레이터로부터 상기 구동 전압을 수신함으로써 구동되는 적어도 하나의 부하 회로를 포함하고, 상기 적어도 하나의 레귤레이터는 상기 캘리브레이션 신호에 따라 가변되는 저항치를 제공하는 제1 저항, 제2 저항, 및 밴드 갭 기준 전압과 상기 제1 저항 및 제2 저항에 의해 피드백되는 전압을 비교하는 비교기, 및 상기 비교기의 비교 결과에 기초하여 활성화 여부가 결정되는 트랜지스터를 포함할 수 있다.
본 개시의 위상 고정 루프는 기설정된 목표 주파수 및 출력 주파수에 기초하여 가변되는 구동 전압을 생성할 수 있고, 가변되는 구동 전압에 기초하여 적어도 하나의 부하 회로들이 동작함으로써 전력 소모를 최소화하며 효율적으로 안정적인 클락 신호를 생성할 수 있다.
본 개시의 예시적 실시예들에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 아니하며, 언급되지 아니한 다른 효과들은 이하의 기재로부터 본 개시의 예시적 실시예들이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 도출되고 이해될 수 있다. 즉, 본 개시의 예시적 실시예들을 실시함에 따른 의도하지 아니한 효과들 역시 본 개시의 예시적 실시예들로부터 당해 기술분야의 통상의 지식을 가진 자에 의해 도출될 수 있다.
도 1은 본 개시의 실시예에 위상 고정 루프의 부하 회로에 구동 전압을 제공하는 개략적인 구성을 도시한 블록도이다.
도 2는 일실시예에 따른 위상 고정 루프를 도시한 블록도이다.
도 3은 일실시예에 따라 구동 전압을 생성하는 위상 고정 루프의 동작 방법을 도시한 흐름도이다.
도 4는 일실시예에 따라 캘리브레이션 신호를 생성하는 방법을 도시한 흐름도이다.
도 5 및 도 6은 일실시예에 따라 생성된 캘리브레이션 신호에 기초하여 피드백 신호의 주파수가 천이되는 예시를 도시한 타이밍도이다.
도 7a는 일실시예에 따른 오실레이터 구동 회로 및 오실레이터를 도시한 회로도이다.
도 7b는 다른 일실시예에 따른 오실레이터 구동 회로 및 오실레이터를 도시한 회로도이다.
도 8은 일실시예에 따른 링 오실레이터를 도시한 회로도이다.
도 9는 본 개시의 위상 고정 루프에 의해 생성된 클락 신호의 주파수를 도시한 그래프이다.
도 10은 본 개시의 위상 고정 루프에 포함된 레귤레이터 및 부하 회로를 도시한 블록도이다.
도 11은 일실시예에 따른 캘리브레이션 신호로 구동 전압이 결정되는 예시를 도시한 테이블이다.
도 12는 일실시예에 따른 캘리브레이션 신호에 의해 생성된 구동 전압 및 피드백 주파수의 레벨을 도시한 타이밍도이다.
이하, 첨부한 도면을 참조하여 본 개시의 실시 예에 대해 상세히 설명한다.
도 1은 본 개시의 실시예에 위상 고정 루프의 부하 회로에 구동 전압을 제공하는 개략적인 구성을 도시한 블록도이다.
도 1을 참조하면, 본 개시의 위상 고정 루프는 AFC(Automatic Frequency Calibration) 회로(10), 적어도 하나의 레귤레이터(20_1 내지 20n), 및 적어도 하나의 레귤레이터(20_1 내지 20n)에 대응되어 연결된 적어도 하나의 부하 회로(30_1 내지 30n)를 포함할 수 있다. AFC 회로는 목표 주파수 및 출력 주파수에 기초하여 캘리브레이션 신호(CAL)를 생성할 수 있다. 목표 주파수는 위상 고정 루프에 의해 생성하고자 하는 클락 신호의 주파수일 수 있으며, 예시적으로 8GHz 내지 16GHz의 주파수일 수 있다.
출력 주파수는 위상 고정 루프로부터 실제 출력되는 클락 신호의 주파수일 수 있으며, 위상 고정 루프의 분주기에 의해 피드백되는 신호(FB)의 주파수일 수 있다. 출력 주파수는 위상 고정 루프의 PVT 변수에 의해 변동될 수 있으며, PVT 변수는 부하 회로(30_1 내지 30n)에 포함된 소자의 상태, 온도, 및 다이에 공급되는 공급 전압의 레벨등을 포함할 수 있다. 이하에서, PVT 변수로 인해 위상 고정 루프가 빠르게 동작하게 되는 경우를 '빠른 PVT 코너(FFHT)'로 지칭할 수 있고, PVT 변수로 인해 위상 고정 루프가 느리게 동작하게 되는 경우를 '느린 PVT 코너(SSLT)'로 지칭할 수 있다. AFC 회로가 출력 주파수 및 목표 주파수에 따라 캘리브레이션 신호(CAL)를 생성하는 실시예는 도 4를 통해 상세히 후술하도록 한다.
적어도 하나의 레귤레이터(20_1 내지 20n)는 AFC 회로에 의해 생성된 캘리브레이션 신호(CAL)를 수신할 수 있고, 캘리브레이션 신호(CAL)에 기초하여 구동 전압(DRV1 내지 DRVn)을 대응되는 부하 회로(30_1 내지 30n)에 제공할 수 있다. 레귤레이터(20_1 내지 20n)는 복수의 저항들에 기초하여 생성된 구동 전압(DRV1 내지 DRVn)을 부하 회로(30_1 내지 30n)에 제공하는 동시에 피드백 전압을 생성하여 밴드 갭 기준 전압과 비교함으로써 레귤레이터(20_1 내지 20n)에 포함된 트랜지스터의 활성화 여부를 결정할 수 있다. 레귤레이터(20_1 내지 20n)는 캘리브레이션 신호(CAL)에 기초하여 구동 전압(DRV1 내지 DRVn)을 생성함으로써 PVT 코너 상태에 대응되는 구동 전압(DRV1 내지 DRVn)을 부하 회로(30_1 내지 30n)에 제공할 수 있다. 예시적으로, 레귤레이터(20_1 내지 20n)는 캘리브레이션 신호(CAL)가 느린 PVT 코너를 지시하는 경우와 빠른 PVT 코너를 지시하는 경우에 대해 서로 다른 구동 전압(DRV1 내지 DRVn)을 생성함으로써 PVT 코너 상태에 대응되는 구동 전압(DRV1 내지 DRVn)을 부하 회로(30_1 내지 30n)에 제공할 수 있다.
적어도 하나의 부하 회로(30_1 내지 30n)는 적어도 하나의 구동 모듈로 구성될 수 있고, 복수의 구동 모듈로 구성된 경우 복수의 구동 모듈은 하나의 레귤레이터(20_1 내지 20n 중 어느 하나)에 의해 생성된 구동 전압(DRV1 내지 DRVn)을 수신함으로써 동작할 수 있다. 부하 회로(30_1 내지 30n)는 예시적으로, 오실레이터 버퍼, 송신 신호 버퍼, 및 캘리브레이션 블록 회로를 포함할 수 있다.
본 개시의 부하 회로(30_1 내지 30n)가 복수인 경우, 복수의 레귤레이터들(20_1 내지 20n)은 구동 전압(DRV1 내지 DRVn)을 생성할 수 있고, 레귤레이터들(20_1 내지 20n) 각각에 대응되는 부하 회로(30_1 내지 30n)로 구동 전압(DRV1 내지 DRVn)을 제공할 수 있다. 각 부하 회로(30_1 내지 30n)는 수행하는 기능에 따라 서로 다른 전류 레벨이 요구될 수 있고, 전류 레벨 변동에 의한 다른 부하 회로(30_1 내지 30n)로 인가되는 구동 전압(DRV1 내지 DRVn)의 영향을 배제하기 위해 복수의 레귤레이터들(20_1 내지 20n) 각각은 대응되는 부하 회로(30_1 내지 30n)로 구동 전압(DRV1 내지 DRVn)을 제공할 수 있다.
도 2는 일실시예에 따른 위상 고정 루프를 도시한 블록도이다.
도 2를 참조하면, 위상 고정 루프(1)는 AFC 회로(10), 위상 주파수 검출기(Phase Frequency Detector; PFD)(11), 전하 펌프(Charge Pump; CP)(12), 루프 필터(Loop Filter;LF)(13), 오실레이터 회로(14), 오실레이터 버퍼(15), 분주기(16), 및 송신 신호 버퍼(17)를 포함할 수 있다. 위상 고정 루프(1)는 오실레이터로부터 생성된 발진 신호(OSC)에 기초하여 생성된 피드백 신호(FB)와 기준 신호(REF)를 비교하고, 발진 신호(OSC)의 위상을 고정시켜 오실레이터가 목표로 하는 목표 주파수의 발진 신호(OSC)를 생성할 수 있다.
오실레이터(14)는 출력하고자 하는 타겟 고주파 발진 신호를 생성하는 전압 제어 오실레이터(Voltage Control Oscillator; VCO)이나, 발진 신호(OSC)의 주파수는 주변 상황에 많은 영향을 받을 수 있다. 예시적으로, 내부 회로, 주변 장비, 온도 및 날씨등의 영향으로 발진 신호의 주파수는 미세하게 흔들림으로써 목표 주파수로부터 일정 오차가 발생된 주파수가 출력될 수 있다. 특히, 출력 신호(OUT)의 주파수가 높을수록 출력 신호(OUT)는 노이즈 성분에 의해 더 큰 오차가 발생할 수 있다. 이하에서는 이러한 노이즈 성분을 유발하는 오실레이터의 주변 변수를 PVT 변수로 지칭하도록 한다.
본 개시의 실시예에 따르면, 위상 고정 루프(1)는 PVT 변수에 따라 변동되는 출력 주파수와 목표 주파수의 차이를 검출하여 캘리브레이션 신호(CAL)로 생성할 수 있고, 오실레이터 회로(14)는 캘리브레이션 신호(CAL)에 기초하여 발진 신호의 주파수를 조정할 수 있다. 오실레이터 회로(14)가 주파수를 조정하는 실시예는 도 7a 및 도 7b를 통해 후술하도록 한다.
분주기(16)는 출력 신호(OUT) 및 분주비 정보를 수신함으로써 피드백 신호(FB)를 생성할 수 있다. 분주기(16)는 출력 신호(OUT)의 주파수를 수신한 분주비만큼 나눈 주파수를 피드백 신호(FB)의 주파수로 결정할 수 있다. 예시적으로, 분주기(16)는 시그마 델타 모듈레이터에 의해 가변되는 분주비를 수신할 수 있다.
분주기(16)는 예시적으로 카운터를 포함할 수 있고, 카운터는 분주비 정보에 기초하여 로직 상태가 천이되는 피드백 신호(FB)를 생성할 수 있다. 구체적으로 살펴보면, 카운터는 출력 신호의 상승 클락 횟수를 카운트하고, 정수 분주비에 해당하는 상승 클락 신호가 입력되는 경우에 응답하여 피드백 신호(FB)의 로직 상태를 천이시킬 수 있다.
분주기(16)는 생성된 피드백 신호(FB)를 위상 주파수 검출기(11)로 제공할 수 있고, 위상 주파수 검출기(11)는 기준 신호(REF) 및 피드백 신호(FB)에 기초하여 전하 펌프(12)로 검출 신호(DET)를 송신할 수 있다. 위상 주파수 검출기(11)는 비교기를 포함할 수 있고, 비교기는 기준 신호(REF) 및 피드백 신호(FB)의 차이에 따라 기준 신호(REF) 및 피드백 신호(FB)의 위상 차를 지시하는 검출 신호(DET)를 생성할 수 있다. 구체적으로 살펴보면, 기준 신호(REF)와 피드백 신호(FB)의 차이가 발생하지 않은 경우 위상 주파수 검출기(11)는 '0'의 검출 신호(DET)를 생성할 수 있다. 위상 주파수 검출기(11)는 기준 신호(REF)와 피드백 신호(FB)의 차이가 존재하는 경우 차이가 존재하는 구간만큼 펄스폭을 갖는 검출 신호(DET)를 생성할 수 있다. 검출 신호(DET)의 펄스 크기는 일정하지만, 두 신호의 차이에 따라 펄스 폭이 달라지고, 두 신호 중 어느 신호가 더 큰 레벨인지 여부에 따라 부호가 결정될 수 있다.
전하 펌프(12)는 위상 주파수 검출기(11)로부터 검출 신호(DET)를 수신하고, 검출 신호(DET)에 기초하여 전하(CG)를 생성할 수 있다. 전하 펌프(12)는 검출 신호(DET)의 부호에 따라 전하(CG)의 부호를 결정할 수 있고, 검출 신호(DET)의 펄스폭에 기초하여 전하(CG)의 크기를 결정할 수 있다. 예시적으로, 전하 펌프(12)는 양의 펄스의 검출 신호(DET)가 입력되는 경우에 응답하여 루프 필터(13)로 전하(CG)를 제공할 수 있고, 펄스폭에 기초하여 제공하는 전하량을 결정할 수 있다. 반대로, 전하 펌프(12)는 음의 펄스의 검출 신호(DET)가 입력되는 경우에 응답하여 루프 펌프의 전하(CG)를 방전시킬 수 있고, 펄스폭에 기초하여 방전시키는 전하량을 결정할 수 있다.
루프 필터(13)는 커패시터를 포함할 수 있고, 커패시터는 전하 펌프(13)로부터 제공된 전하(CG)를 저장하거나, 전하 펌프(12)에 의해 커패시터에 저장된 전하(CG)가 방전될 수도 있다. 루프 필터(13)는 커패시터에 저장된 전하량에 따라 가변되는 제어 전압(CTRL)을 오실레이터 회로(14)로 제공할 수 있다. 아울러, 루프 필터(13)는 오실레이터 회로(14)로 DC 성분의 제어 전압(CTRL)을 제공하기 위한 저대역 패스 필터(Low Pass Filter)를 포함함으로써 제어 전압(CTRL)을 제외한 불필요한 노이즈 성분을 제거할 수 있다.
오실레이터 회로(14)는 오실레이터 및 오실레이터 구동 회로를 포함할 수 있고, 오실레이터 구동 회로는 수신된 제어 전압(CTRL)에 기초하여 오실레이터 구동 전류의 레벨을 결정할 수 있다. 오실레이터 구동 회로는 오실레이터 구동 전류를 오실레이터로 제공할 수 있고, 오실레이터 구동 전류의 크기에 따라 결정되는 주파수의 발진 신호(OSC)를 출력할 수 있다. 예시적으로, 오실레이터는 양의 제어 전압(CTRL)을 인가받은 경우 기존 발진 신호(OSC)의 주파수보다 더 높은 주파수의 발진 신호(OSC)를 출력할 수 있다. 오실레이터 구동 회로의 동작은 도 7a 및 도 7b를 통해 후술하도록 한다.
오실레이터 버퍼(15)는 오실레이터 회로(14)로부터 출력된 발진 신호(OSC)를 수신하고, 발진 신호(OSC)의 주파수를 유지한 채 신호의 크기를 증폭시켜 송신 신호 버퍼(17)로 출력할 수 있다. 송신 신호 버퍼(17)는 증폭된 발진 신호(OUT)를 수신할 수 있고, 증폭된 발진 신호(OUT)에 기초하여 송신 신호(TX)를 출력할 수 있다. 송신 신호 버퍼(17)는 예시적으로 차동 신호를 송신 신호(TX)로 출력할 수 있다.
위상 고정 루프(1)의 오실레이터 버퍼(15), 송신 신호 버퍼(17), 및 캘리브레이션 연산을 수행하는 캘리브레이션 블록에 구동 전압을 제공하기 위해 본 개시의 복수의 레귤레이터(20_1 내지 20_3) 각각은 각 부하 회로에 대응하여 서로 다른 구동 전압(DRV1 내지 DRV3)을 제공할 수 있다. 복수의 레귤레이터들(20_1 내지 20_3)로부터 생성되는 서로 다른 구동 전압(DRV1 내지 DRV3)은 서로 다른 크기의 전압 레벨을 가질 수 있으나, 이에 국한되지 않고, 동일한 전압 레벨을 가질 수 있다.
도 1 및 도 2를 참조하면, 오실레이터 버퍼(15)는 증폭된 발진 신호(OUT)를 출력하기 위해 제1 레귤레이터(20_1)로부터 제1 구동 전압(DRV1)을 수신할 수 있고, 송신 신호 버퍼(20_2)는 송신 신호(TX)를 버퍼링하기 위해 제2 레귤레이터(20_2)로부터 제2 구동 전압(DRV2)을 수신할 수 있다. 캘리브레이션 신호(CAL)를 생성하기 위한 캘리브레이션 블록은 AFC 회로(10) 및 분주기(16)를 포함할 수 있고, 캘리브레이션 블록은 제3 레귤레이터(20_3)로부터 제3 구동 전압(DRV3)을 수신할 수 있다.
도 3은 일실시예에 따라 구동 전압을 생성하는 위상 고정 루프의 동작 방법을 도시한 흐름도이다.
도 3을 참조하면, 본 개시의 위상 고정 루프는 초기 구동 전압에 따라 캘리브레이션 신호(CAL)를 판단할 수 있고, 캘리브레이션 신호(CAL)에 따라 구동 전압을 적응적으로 생성할 수 있다. 단계(S10)에서, 위상 고정 루프는 초기 구동 전압과 함께 초기 캘리브레이션 신호를 설정함으로써 출력 신호를 생성할 수 있다. 초기 구동 전압은 위상 고정 루프의 초기 동작을 위해 미리 설정된 기본 구동 전압일 수 있으며, PVT 코너 상태가 반영되지 않은 구동 전압일 수 있다. 초기 캘리브레이션 신호도 위상 고정 루프의 초기 동작을 위해 미리 설정된 캘리브레이션 신호일 수 있으며, 예시적으로 초기 캘리브레이션 신호는 캘리브레이션 신호가 가질 수 있는 레벨의 중간 값일 수 있다.
단계(S20)에서, 위상 고정 루프는 초기 설정된 구동 전압 및 캘리브레이션 신호(CAL)에 기초하여 생성된 출력 주파수를 트랙킹함으로써 캘리브레이션 신호(CAL)를 생성할 수 있다. 위상 고정 루프의 AFC 회로(10)는 출력 주파수와 목표 주파수를 주기적으로 비교할 수 있고, 비교 결과에 기초하여 캘리브레이션 신호(CAL)의 레벨을 조절할 수 있다. 즉, AFC 회로(10)는 목표 주파수 및 PVT 코너 상태에 따라 캘리브레이션 신호(CAL)를 업데이트할 수 있다.
단계(S30)에서, 적어도 하나의 레귤레이터(20)는 AFC 회로(10)로부터 생성된 캘리브레이션 신호(CAL)를 수신할 수 있고, 캘리브레이션 신호(CAL)에 기초하여 구동 전압을 생성할 수 있다. 구동 전압의 레벨은 캘리브레이션 신호(CAL)에 대응되는 값에 비례할 수 있고, 레귤레이터(20)는 예시적으로 레귤레이터(20)에 포함된 가변 저항 값을 조절함으로써 구동 전압을 업데이트할 수 있다.
본 개시의 실시예에 따르면, 레귤레이터(20)는 목표 주파수 및 PVT 코너 상태에 따라 구동 전압의 크기를 결정할 수 있다. 예시적으로, 느린 PVT 코너 상태에서 주파수 캘리브레이션 회로는 높은 가중치에 대응되는 캘리브레이션 신호(CAL)를 생성할 수 있고, 레귤레이터(20)는 높은 가중치에 대응되는 캘리브레이션 신호(CAL)에 기초하여 높은 레벨의 구동 전압을 출력할 수 있다. 느린 PVT 코너 상태에서 위상 고정 루프가 목표 주파수에 대응되는 발진 신호를 출력하기 위해 높은 레벨의 구동 전압이 필요할 수 있으나, 빠른 PVT 코너 상태에서는 느린 PVT 코너 상태에 비해 동일한 목표 주파수에 대응되는 발진 신호를 출력하기 위해 비교적 낮은 레벨의 구동 전압이 필요할 수 있다.
즉, 위상 고정 루프가 빠른 PVT 코너 상태에서도 느린 PVT 코너 상태와 동일한 레벨의 구동 전압을 생성하는 경우 필요 이상 크기의 구동 전압이 생성될 수 있다. 이에 따라, 본 개시의 위상 고정 루프는 PVT 코너 상태에 따라 적응적으로 구동 전압을 생성함으로써 전력 소모를 최소화하며 효율적으로 목표 주파수에 대응되는 발진 신호를 출력할 수 있다.
도 4는 일실시예에 따라 캘리브레이션 신호(CAL)를 생성하는 방법을 도시한 흐름도이다.
도 4를 참조하면, 위상 고정 루프는 목표 주파수와 출력 주파수를 비교함으로써 캘리브레이션 신호(CAL)를 업데이트할 수 있고, 업데이트된 캘리브레이션 신호(CAL)에 대응되는 구동 전압을 설정할 수 있다. 단계(S210)에서, 위상 고정 루프는 목표 주파수와 출력 주파수를 비교할 수 있다. 예시적으로, 오실레이터에 의해 출력되는 출력 신호가 디지털 신호인 경우, AFC 회로(10)는 로직 로우 레벨로부터 로직 하이 레벨로 천이되는 횟수 또는 로직 하이 레벨로부터 로직 로우 레벨로 천이되는 횟수를 카운팅할 수 있고, 카운팅 된 횟수와 목표 주파수에 대응되는 목표 카운팅 횟수를 비교할 수 있다.
단계(S220)에서, AFC 회로(10)는 목표 주파수와 출력 주파수의 비교 결과에 따라 서로 다른 캘리브레이션 신호(CAL)를 생성하도록 지시할 수 있다. AFC 회로(10)는 목표 주파수가 출력 주파수보다 큰 경우 제1 캘리브레이션 신호(CAL)를 생성할 수 있고, 목표 주파수가 출력 주파수 이하인 경우 제2 캘리브레이션 신호(CAL)를 생성할 수 있다. 캘리브레이션 신호(CAL)는 비교 결과에 대응되는 적어도 하나의 비트를 가지는 이진 코드 정보일 수 있다.
단계(S231)에서, PVT 변수에 의해 위상 고정 루프가 느리게 동작하거나 목표 주파수가 상향된 경우 출력 주파수를 높이기 위해 제1 캘리브레이션 신호(CAL)를 생성할 수 있다. 위상 고정 루프는 더 높은 출력 주파수를 생성하기 위해 오실레이터로 입력되는 구동 전류의 크기와 부하 회로(30)로 입력되는 구동 전압의 크기를 증폭시킬 수 있다. 제1 캘리브레이션 신호(CAL)는 이전 설정된 캘리브레이션 신호(CAL)에 비해 더 큰 값을 가지는 정보일 수 있고, 예시적으로, 이전 설정된 캘리브레이션 신호(CAL)를 '1'만큼 증가시킨 일련의 비트들로 구성된 코드 정보일 수 있다.
단계(S232)에서, PVT 변수에 의해 위상 고정 루프가 빠르게 동작하거나 목표 주파수가 하향된 경우 출력 주파수를 낮추기 위해 제2 캘리브레이션 신호(CAL)를 생성할 수 있다. 위상 고정 루프는 더 낮은 출력 주파수를 생성하기 위해 오실레이터로 입력되는 구동 전류의 크기와 부하 회로(30)로 입력되는 구동 전압의 크기를 감소시킬 수 있다. 제2 캘리브레이션 신호(CAL)는 이전 설정된 캘리브레이션 신호(CAL)에 비해 더 작은 값을 가지는 정보일 수 있고, 예시적으로, 이전 설정된 캘리브레이션 신호(CAL)를 '1'만큼 감소시킨 일련의 비트들로 구성된 코드 정보일 수 있다.
도 4에 따르면, 목표 주파수와 출력 주파수의 비교 결과에 따라 이전 캘리브레이션 신호(CAL)에 비해 '1'만큼 증가시키거나 감소시켜 캘리브레이션 신호(CAL)를 업데이트하는 실시예에 대해 설명하였으나, 본 개시의 실시예에 따라 생성되는 캘리브레이션 신호(CAL)는 이에 국한되지 않고, 목표 주파수와 출력 주파수 차이에 대응하여 값이 조절되는 캘리브레이션 신호(CAL)도 포함할 수 있다.
도 5는 일실시예에 따라 생성된 캘리브레이션 신호(CAL)에 기초하여 발진 신호의 주파수가 천이되는 예시를 도시한 타이밍도이고, 도 6은 다른 일실시예에 따라 생성된 캘리브레이션 신호(CAL)에 기초하여 발진 신호의 주파수가 천이되는 예시를 도시한 타이밍도이다.
도 5를 참조하면, PVT 코너 상태가 변함으로써 출력 주파수(fOSC)가 감소되고, AFC 회로(10)는 다시 출력 주파수(fOSC)를 목표 주파수(fTG)로 높이기 위해 캘리브레이션 신호(CAL)를 업데이트할 수 있다. 제1 시간 구간(T1)에서 위상 고정 루프는 16에 대응되는 캘리브레이션 신호(CAL)로 발진 신호를 안정적으로 출력할 수 있고, 발진 신호의 주파수와 목표 주파수(fTG)는 동일할 수 있다.
제2 시간 구간(T2)에서, PVT 코너 상태가 변한 경우 제1 시간 구간(T1)과 같은 캘리브레이션 신호(CAL)에 따라 발진 신호를 출력하더라도 출력 주파수(fOSC)가 급감할 수 있다. 이 때, AFC 회로(10)는 목표 주파수(fTG)와 출력 주파수(fOSC)의 차이에 기초하여 캘리브레이션 신호(CAL)를 조정할 수 있다. 도 4의 실시예와 같이, AFC 회로(10)는 출력 주파수(fOSC)가 목표 주파수(fTG)보다 작으므로, 이전 캘리브레이션 신호(CAL) 보다 더 큰 값을 갖는 캘리브레이션 신호(CAL)를 생성할 수 있다. 예시적으로, 도 5와 같이 AFC 회로(10)는 캘리브레이션 신호(CAL)를 '1'만큼 증가시킬 수 있으며, 주기적으로 출력 주파수(fOSC)와 목표 주파수(fTG)를 비교함으로써 출력 주파수(fOSC)가 목표 주파수(fTG)에 근접하도록 캘리브레이션 신호(CAL)를 업데이트할 수 있다.
제2 시간 구간(T2)에서 AFC 회로(10)는 캘리브레이션 신호(CAL)를 업데이트함으로써 캘리브레이션 신호(CAL)를 결정할 수 있고, 제3 시간 구간(T3)에서 오실레이터 회로는 결정된 캘리브레이션 신호(CAL)로 발진 신호를 출력할 수 있다.
도 6을 참조하면, 도 5와 달리 목표 주파수(fTG)가 새로 설정됨으로써 더 높은 출력 주파수(fOSC)가 요구되는 경우, AFC 회로(10)는 캘리브레이션 신호(CAL)를 새로 업데이트할 수 있다. 제4 시간 구간(T4)에서 위상 고정 루프는 15에 대응되는 캘리브레이션 신호(CAL)로 발진 신호를 안정적으로 출력할 수 있고, 출력 주파수(fOSC)와 제1 목표 주파수(fTG1)는 동일할 수 있다.
제5 시간 구간(T5)에서 호스트 장치 또는 메모리 장치로부터 더 빠른 속도의 클락 신호가 요청될 수 있고, 이 때, 목표 주파수(fTG)는 제1 목표 주파수(fTG1) 보다 더 높은 레벨의 제2 목표 주파수(fTG2)로 새로 설정될 수 있다. AFC 회로(10)는 목표 주파수(fTG)와 출력 주파수(fOSC)의 차이에 기초하여 캘리브레이션 신호(CAL)를 조정할 수 있다. 예시적으로, 제5 시간 구간(T5)에서 AFC 회로(10)는 캘리브레이션 신호(CAL)를 '1'만큼 증가시킬 수 있으며, 주기적으로 캘리브레이션 신호(CAL)에 따른 출력 주파수(fOSC)와 목표 주파수(fTG)를 비교함으로써 출력 주파수(fOSC)가 목표 주파수(fTG)에 근접하도록 캘리브레이션 신호(CAL)를 업데이트할 수 있다.
제5 시간 구간(T5)에서 AFC 회로(10)는 캘리브레이션 신호(CAL)를 계속하여 업데이트함으로써 캘리브레이션 신호(CAL)를 결정할 수 있고, 제6 시간 구간(T6)에서 오실레이터 회로는 결정된 캘리브레이션 신호(CAL)로 발진 신호를 출력할 수 있다.
본 개시의 위상 고정 루프는 도 5의 실시예와 같이 PVT 상태가 변경된 경우와 도 6의 실시예와 같이 목표 주파수(fTG)가 변경된 경우 캘리브레이션 신호(CAL)를 업데이함으로써 안정적으로 목표 주파수(fTG)에 대응되는 발진 신호를 출력할 수 있다. 즉, 캘리브레이션 신호(CAL)에는 PVT 코너 상태와 목표 주파수(fTG)에 대한 정보가 포함될 수 있다.
도 7a는 일실시예에 따른 오실레이터 구동 회로(141a) 및 오실레이터(142a)를 도시한 회로도이고, 도 7b는 또 다른 일실시예에 따른 오실레이터 구동 회로(141b) 및 오실레이터(142b)를 도시한 회로도이다.
도 7a를 참조하면, 일실시예에 따른 오실레이터 구동 회로(141a)는 비교기, 전류 미러 회로, 및 저항(R0)을 포함할 수 있다. 전류 미러 회로는 제1 트랜지스터(TR1a) 및 제2 트랜지스터 회로(TR2a)를 포함할 수 있고, 제1 트랜지스터(TR1a)에 흐르는 전류에 대해 캘리브레이션 신호(CAL)만큼 증폭된 전류를 구동 전류(IDRV)로 출력할 수 있다. 제2 트랜지스터 회로(TR2a)는 복수의 트랜지스터들을 포함할 수 있고, 예시적으로 일련의 비트들로 구성된 코드 정보에 따라 복수의 트랜지스터들의 온오프가 결정되어 증폭 가중치를 결정할 수 있다. 오실레이터 구동 회로(141a)에 의해 생성된 구동 전류(IDRV)는 다음 수학식 1로 표현될 수 있다.
[수학식 1]
Figure pat00001
도 7b를 참조하면, 다른 일실시예에 따른 오실레이터 구동 회로(141b)는 비교기, 전류 미러 회로, 및 가변 저항(R0)을 포함할 수 있다. 제1 트랜지스터(TR1b) 및 접지 노드 사이에 배치된 가변 저항(R0)은 AFC 회로(10)로부터 수신된 캘리브레이션 신호(CAL)에 기초하여 가변될 수 있다. 전류 미러 회로는 동일한 크기를 갖는 제1 트랜지스터(TR1b) 및 제2 트랜지스터(TR2b)를 포함할 수 있고, 가변 저항(R0)에 기초하여 생성된 전류를 복제하여 구동 전류(IDRV)로 출력할 수 있다. 오실레이터 구동 회로(141b)에 의해 생성된 구동 전류(IDRV)는 다음 수학식 2로 표현될 수 있다.
[수학식 2]
Figure pat00002
도 7a 및 도 7b의 실시예에 따른 구동 전류(IDRV)를 수신한 오실레이터(142a 및 142b)는 구동 전류(IDRV)의 크기에 비례하는 주파수의 발진 신호(OSC)를 생성할 수 있다. 따라서, 도 4의 실시예에 따라 이전 캘리브레이션 신호에 비해 더 큰 값을 갖는 캘리브레이션 신호(CAL)를 수신한 오실레이터 회로(14a 및 14b)는 더 높은 주파수를 갖는 발진 신호(OSC)를 생성할 수 있다.
본 개시의 실시예에 따른 오실레이터 구동 회로(141a 및 141b)는 도 5a 및 도 5b에만 국한되지 않고, 일련의 비트들로 구성된 캘리브레이션 신호(CAL)를 수신하여 캘리브레이션 신호(CAL)마다 서로 다른 구동 전류(OSC)를 오실레이터(142a 및 142b)로 제공할 수 있는 모든 실시예들을 포함할 수 있다.
도 8은 일실시예에 따른 링 오실레이터를 도시한 회로도이다.
도 8을 참조하면, 일실시예에 따른 디지털 발진 신호(OSC)를 출력하기 위한 오실레이터는 링 오실레이터로 구현될 수 있고, 링 오실레이터는 복수의 인버터들(INV1 내지 INV5)을 포함할 수 있다. 복수의 인버터들(INV1 내지 INV5) 각각은 구동 전류(IDRV)를 수신할 수 있다. 복수의 인버터들(INV1 내지 INV5) 각각은 구동 전류(IDRV)에 따라 가변되는 지연을 제공할 수 있고, 이에 따라 발진 신호(OSC)는 구동 전류(IDRV)에 따라 가변되는 주파수를 가질 수 있다. 비록 도 8의 예시에서 링 오실레이터는 5개의 인버터들(INV1 내지 INV5)을 포함하는 것으로 도시되었으나, 일부 실시예들에서 링 오실레이터는 5개 미만 혹은 5개 초과의 인버터들을 포함할 수도 있는 점이 유의된다.
링 오실레이터가 발진 신호(OSC)를 생성하는 경우 느린 PVT 코너에서도 8G 내지 16GHz의 높은 주파수의 발진 신호(OSC)를 안정적으로 생성할 수 있으나, 큰 전력을 소모함에 따라 IR 드롭도 커질 수 있다. 따라서, 느린 PVT 코너에서는 빠른 PVT 코너에 비해 부하 회로(30)들에 더 높은 구동 전압이 인가되어야 할 수 있고, 본 개시의 실시예들에 따르면 PVT 코너 상태에 따라 적응적으로 구동 전압을 생성함으로써 효율적으로 IR 드롭에 따른 출력 손실을 보상할 수 있다.
도 9는 본 개시의 위상 고정 루프에 의해 생성된 클락 신호의 주파수를 도시한 그래프이다.
도 9를 참조하면, 캘리브레이션 신호(CAL)가 동일한 경우 오실레이터로부터 출력된 발진 신호의 주파수는 PVT 코너 상태에 따라 차이가 발생할 수 있다. 빠른 PVT 코너(FFHT)에서는 느린 PVT 코너(SSLT)에 비해 같은 제어 전압을 수신한 경우라도 상대적으로 더 높은 주파수의 발진 신호를 출력할 수 있다. 예시적으로, 캘리브레이션 신호(CAL)가 5비트의 코드 정보에 대응되는 경우, 캘리브레이션 신호(CAL)는 0 내지 31 레벨에 대응되는 값을 가질 수 있다. 오실레이터는 캘리브레이션 신호(CAL)가 가질 수 있는 레벨의 중간 값인 16에 대응되는 캘리브레이션 신호(CAL)에 기초하여 발진 신호를 출력하는 경우, 동일한 레벨의 제어 전압을 수신한 경우라도 빠른 PVT 코너(FFHT)에서는 목표 주파수 범위(예시적으로, 8G 내지 16GHz) 내의 출력 주파수가 생성될 수 있지만, 느린 PVT 코너(SSLT)에서는 빠른 PVT 코너(FFHT)에 비해 낮은 주파수 범위의 출력 주파수가 생성될 수 있다.
이에 반해, 본 개시의 따른 위상 고정 루프는 느린 PVT 코너(SSLT)에서 높은 레벨에 대응되는 캘리브레이션 신호(CAL)를 생성하고, 빠른 PVT 코너(FFHT)에서 낮은 레벨에 대응되는 캘리브레이션 신호(CAL)를 생성함으로써 동일한 레벨의 제어 전압을 수신하더라도 목표 주파수 범위 내의 출력 주파수를 생성할 수 있다. 도 7에 따르면, 위상 고정 루프는 빠른 PVT 코너(FFHT)에서 5에 대응되는 캘리브레이션 신호(CAL)를 생성할 수 있고, 느린 PVT 코너(SSLT)에서 28에 대응되는 캘리브레이션 신호(CAL)를 생성할 수 있다. 이 때, 느린 PVT 코너(SSLT)에서는 빠른 PVT 코너(FFHT)에 비해 오실레이터를 구동하기 위해 더 큰 구동 전류가 요구될 수 있고, 이에 따른 IR 드롭을 보상하기 위해 위상 고정 루프에 포함된 적어도 하나의 부하 회로(30)는 더 높은 구동 전압을 요구할 수 있다.
도 10은 본 개시의 위상 고정 루프에 포함된 레귤레이터(20) 및 부하 회로(30)를 도시한 블록도이다.
도 10을 참조하면, 레귤레이터(20)는 비교기, 제3 트랜지스터(TR3), 제1 저항(R1), 및 제2 저항(R2)을 포함할 수 있고, 제1 저항(R1)은 캘리브레이션 신호(CAL)에 따라 가변되는 가변 저항일 수 있다. 비교기는 제1 저항(R1) 및 제2 저항(R2)에 의해 피드백되는 전압 레벨과 밴드 갭 기준(Bandgap Reference) 전압(BGR)을 비교할 수 있고, 비교 결과에 따라 제3 트랜지스터(TR3)의 활성화 여부가 결정될 수 있다. 즉, 레귤레이터(20)는 피드백 전압이 밴드 갭 기준 전압(BGR)과 같은 레벨을 가지도록 제어될 수 있다.
이 때, 부하 회로(30)로 인가되는 구동 전압(DRV)은 제1 저항(R1) 및 제2 저항(R2)에 의해 결정될 수 있고, 구동 전압(DRV)의 크기는 다음 수학식 3과 같을 수 있다.
[수학식 3]
Figure pat00003
구동 전압(DRV)의 크기는 제1 저항(R1)의 크기에 비례하고, 제2 저항(R2)의 크기에 반비례하며, 밴드 갭 기준 전압(BGR)의 크기에 비례할 수 있는데, 밴드 갭 기준 전압(BGR)의 크기가 일정한 경우 구동 전압(DRV)의 크기는 제2 저항(R2)에 대한 제1 저항(R1)의 비율에 비례할 수 있다.
도 10에 따르면, 제1 저항(R1)은 캘리브레이션 신호(CAL)에 따라 가변되는 가변 저항일 수 있으므로, 구동 전압(DRV)의 크기는 캘리브레이션 신호(CAL)의 값에 비례할 수 있다. 그러나, 본 개시의 레귤레이터(20)는 제1 저항(R1)만이 가변되는 실시예에 국한되는 것이 아니라, 제1 저항(R1) 및 제2 저항(R2) 중 적어도 하나가 가변됨으로써 제2 저항(R2) 크기에 대한 제1 저항(R1)의 크기 비율에 따라 구동 전압(DRV) 크기가 결정되는 모든 실시예들을 포함할 수 있다.
일실시예에 따르면, 위상 고정 루프는 복수의 레귤레이터(20)들을 포함할 수 있고, 복수의 레귤레이터(20) 각각은 독립적인 동작을 수행하는 부하 회로(30)들 각각에 구동 전압(DRV)을 제공할 수 있다.
도 11은 일실시예에 따른 캘리브레이션 신호(CAL)로 구동 전압(DRV)이 결정되는 예시를 도시한 테이블이다.
도 11을 참조하면, 캘리브레이션 신호(CAL)에 대응되는 레벨에 따라 제1 저항 및 제2 저항의 크기 비율(R1/R2)이 설정될 수 있고, 레귤레이터(20)는 제1 저항 및 제2 저항의 크기 비율(R1/R2)에 기초하여 구동 전압(DRV)의 크기를 결정할 수 있다. 예시적으로, 캘리브레이션 신호(CAL)에 대응되는 레벨이 커질수록 부하 회로(30)가 필요로 하는 구동 전압(DRV)의 크기는 증가할 수 있다. 이 때, 레귤레이터(20)의 제1 저항 및 제2 저항 중 적어도 하나는 AFC 회로(10)에 의해 설정된 캘리브레이션 신호(CAL)에 따라 가변될 수 있고, 가변된 저항 비율(R1/R2)에 따라 생성된 구동 전압(DRV)을 부하 회로(30)에 제공할 수 있다.
도 12는 일실시예에 따른 캘리브레이션 신호(CAL)에 의해 생성된 구동 전압 및 피드백 주파수의 레벨을 도시한 타이밍도이다.
도 12를 참조하면, 본 개시의 위상 고정 루프는 제7 시간 구간(T7)에서 초기 설정된 캘리브레이션 신호(CAL)에 기초하여 구동 전압(VDRV) 및 발진 신호를 출력할 수 있다. 초기 설정된 캘리브레이션 신호(CAL)는 예시적으로 캘리브레이션 신호(CAL)가 가질 수 있는 중간 값인 16에 대응되는 코드 정보일 수 있다. 이 때, 적어도 하나의 레귤레이터(20)는 안정적으로 구동 전압(VDRV)을 생성하기 위해 구동 전압(VDRV)을 단계적으로 상승시켜 초기 캘리브레이션 신호(CAL)에 대응되는 구동 전압(VDRV)을 생성할 수 있다.
제8 시간 구간(T8)에서, AFC 회로(10)는 출력 주파수(fOSC)와 목표 주파수(fTG)의 차이에 기초하여 캘리브레이션 신호(CAL)를 생성할 수 있다. 예시적으로, 도 12에 따르면 출력 주파수(fOSC)는 목표 주파수(fTG)보다 작은 값을 가지므로, AFC 회로(10)는 출력 주파수(fOSC)를 높이기 위해 이전 캘리브레이션 신호(CAL)보다 더 큰 값에 대응되는 캘리브레이션 신호(CAL)를 오실레이터 구동 회로에 제공할 수 있다. AFC 회로(10)는 출력 주파수(fOSC)와 목표 주파수(fTG)의 주기적인 비교를 통해 출력 주파수(fOSC)가 목표 주파수(fTG)에 근접해지도록 캘리브레이션 신호(CAL)를 업데이트할 수 있다.
제9 시간 구간(T9)에서, 위상 고정 루프는 출력 주파수(fOSC)가 목표 주파수(fTG)에 근접해지도록 업데이트된 캘리브레이션 신호(CAL)를 적어도 하나의 레귤레이터(20)에 제공할 수 있고, 레귤레이터(20)는 업데이트된 캘리브레이션 신호(CAL)에 기초하여 변경된 구동 전압(VDRV)을 생성할 수 있다. 도 12에 따르면, 제9 시간 구간(T9)에서 업데이트된 캘리브레이션 신호(CAL)는 제7 시간 구간(T7)의 캘리브레이션 신호(CAL)에 비해 더 큰 값을 가지므로, 레귤레이터(20)는 제7 시간 구간(T7)에 비해 더 큰 레벨의 구동 전압(VDRV)을 출력할 수 있다.
이에 따라, 본 개시의 위상 고정 루프는 PVT 코너 상태 및 목표 주파수(fTG)에 따라 부하 회로(30)에 공급되는 구동 전압(VDRV)을 적응적으로 조절할 수 있고, 적응적으로 조절된 구동 전압(VDRV)에 기초하여 부하 회로(30)는 전력 소모를 최소화하며 효율적으로 위상 고정 동작을 수행할 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (20)

  1. 구동 전압에 기초하여 출력 신호를 생성하도록 구성된 부하 회로;
    상기 출력 신호의 출력 주파수 및 목표 주파수에 기초하여 캘리브레이션 신호를 생성하도록 구성된 주파수 캘리브레이션 회로; 및
    상기 캘리브레이션 신호에 기초하여 상기 구동 전압을 생성하도록 구성된 레귤레이터
    를 포함하는 위상 고정 루프.
  2. 제1항에 있어서,
    상기 캘리브레이션 신호는,
    상기 출력 주파수와 상기 목표 주파수의 비교 결과에 대응하여 생성되는 적어도 하나의 비트를 포함하는 코드 정보인 것을 특징으로 하는 위상 고정 루프.
  3. 제1항에 있어서,
    상기 주파수 캘리브레이션 회로는,
    상기 목표 주파수가 상기 출력 주파수보다 작은 경우 이전 구동 전압보다 더 큰 구동 전압에 대응되는 캘리브레이션 신호를 생성하는 것을 특징으로 하는 위상 고정 루프.
  4. 제1항에 있어서,
    상기 레귤레이터는,
    상기 캘리브레이션 신호에 따라 가변적인 저항치를 제공하는 가변 저항
    을 포함하고,
    상기 가변 저항에 기초하여 밴드 갭 기준 전압으로부터 상기 구동 전압을 생성하는 것을 특징으로 하는 위상 고정 루프.
  5. 제1항에 있어서,
    상기 레귤레이터가 복수인 경우,
    상기 레귤레이터 각각에 대응되는 복수의 부하 회로들로 상기 구동 전압을 제공하는 것을 특징으로 하는 위상 고정 루프.
  6. 제1항에 있어서,
    기준 신호 및 상기 출력 신호에 대한 피드백 신호의 위상 차를 검출함으로써 검출 신호를 출력하는 위상 주파수 검출기;
    상기 검출 신호의 크기 및 부호에 따라 전하의 크기 및 부호를 결정하도록 구성된 전하 펌프;
    상기 전하의 크기 및 부호에 따라 가변되는 제어 전압을 오실레이터 회로에 제공하는 루프 필터;
    상기 출력 신호의 크기를 증폭시키도록 구성된 오실레이터 버퍼;
    상기 출력 신호의 주파수를 설정된 비율로 나누도록 구성된 분주기; 및
    상기 오실레이터 버퍼에 의해 증폭된 신호에 기초하여 송신 신호를 생성하는 송신 신호 버퍼
    를 더 포함하는 것을 특징으로 하는 위상 고정 루프.
  7. 제6항에 있어서,
    상기 제어 전압 및 상기 캘리브레이션 신호에 기초하여 상기 오실레이터의 구동 전류를 생성하는 오실레이터 구동 회로; 및
    상기 구동 전류의 레벨에 비례하는 주파수의 발진 신호를 생성하는 오실레이터
    를 더 포함하는 것을 특징으로 하는 위상 고정 루프.
  8. 제7항에 있어서,
    상기 레귤레이터가 복수로 구성된 경우,
    상기 레귤레이터 각각은,
    상기 위상 주파수 검출기, 상기 전하 펌프, 상기 루프 필터, 상기 오실레이터 구동 회로를 포함하는 제1 부하 블록;
    상기 오실레이터 버퍼를 포함하는 제2 부하 블록;
    상기 송신 신호 버퍼를 포함하는 제3 부하 블록; 및
    상기 주파수 캘리브레이션 회로 및 상기 분주기를 포함하는 제4 부하 블록
    각각에 구동 전압을 제공하는 것을 특징으로 하는 위상 고정 루프.
  9. 제7항에 있어서,
    상기 오실레이터 구동 회로는,
    상기 제어 전압에 기초하여 생성된 제어 전류를 상기 캘리브레이션 신호에 기초하여 증폭시킴으로써 상기 구동 전류를 생성하는 전류 미러
    를 포함하는 것을 특징으로 하는 위상 고정 루프.
  10. 제9항에 있어서,
    상기 구동 전류의 레벨은,
    상기 제어 전류의 레벨에 상기 캘리브레이션 신호에 대응되는 가중치가 곱해진 값으로 구성된 것을 특징으로 하는 위상 고정 루프.
  11. 구동 전압에 기초하여 동작하는 위상 고정 루프의 동작 방법에 있어서,
    상기 구동 전압에 기초하여 출력 신호를 생성하는 단계;
    상기 출력 신호의 출력 주파수 및 목표 주파수에 기초하여 캘리브레이션 신호를 생성하는 단계;
    상기 캘리브레이션 신호에 기초하여 상기 구동 전압을 생성하는 단계
    를 포함하는 위상 고정 루프의 동작 방법.
  12. 제11항에 있어서,
    상기 캘리브레이션 신호는,
    상기 출력 주파수와 상기 목표 주파수의 비교 결과에 대응하여 생성되는 적어도 하나의 비트를 포함하는 코드 정보인 것을 특징으로 하는 위상 고정 루프의 동작 방법.
  13. 제11항에 있어서,
    상기 캘리브레이션 신호를 생성하는 단계는,
    상기 목표 주파수가 상기 출력 주파수보다 작은 경우 이전 구동 전압보다 더 큰 구동 전압에 대응되는 캘리브레이션 신호를 생성하는 단계
    를 포함하는 것을 특징으로 하는 위상 고정 루프의 동작 방법.
  14. 제11항에 있어서,
    상기 구동 전압을 생성하는 단계는,
    상기 캘리브레이션 신호에 따라 적어도 하나의 레귤레이터에 포함된 가변 저항의 저항치를 결정하는 단계; 및
    상기 가변 저항에 기초하여 밴드 갭 기준 전압으로부터 상기 구동 전압의 레벨을 결정하는 단계
    를 포함하는 것을 특징으로 하는 위상 고정 루프의 동작 방법.
  15. 제11항에 있어서,
    상기 구동 전압을 생성하는 단계는,
    상기 구동 전압을 생성하는 레귤레이터가 복수인 경우, 상기 레귤레이터 각각에 대응되는 복수의 부하 회로들로 상기 구동 전압을 제공하는 단계
    를 포함하는 것을 특징으로 하는 위상 고정 루프의 동작 방법.
  16. 제11항에 있어서,
    상기 캘리브레이션 신호를 생성하는 단계는,
    상기 캘리브레이션 신호에 기초하여 오실레이터의 구동 전류를 생성하는 단계;
    상기 구동 전류의 레벨에 비례하는 주파수의 발진 신호를 생성하는 단계; 및
    상기 발진 신호에 기초하여 피드백되는 피드백 신호의 피드백 주파수와 상기 목표 주파수의 비교 결과에 따라 상기 캘리브레이션 신호를 업데이트하는 단계
    를 포함하는 것을 특징으로 하는 위상 고정 루프의 동작 방법.
  17. 제16항에 있어서,
    상기 구동 전류의 레벨은,
    제어 전압에 기초하여 생성된 제어 전류의 레벨에 상기 캘리브레이션 신호에 대응되는 가중치가 곱해진 값으로 구성된 것을 특징으로 하는 위상 고정 루프의 동작 방법.
  18. 위상 고정 루프의 출력 주파수와 목표 주파수의 비교 결과에 기초하여 생성된 캘리브레이션 신호에 따라 가변되는 구동 전압을 생성하는 적어도 하나의 레귤레이터; 및
    상기 적어도 하나의 레귤레이터로부터 상기 구동 전압을 수신함으로써 구동되는 적어도 하나의 부하 회로
    를 포함하고,
    상기 적어도 하나의 레귤레이터는,
    상기 캘리브레이션 신호에 따라 가변되는 저항치를 제공하는 제1 저항;
    제2 저항;
    밴드 갭 기준 전압과 상기 제1 저항 및 제2 저항에 의해 피드백되는 전압을 비교하는 비교기; 및
    상기 비교기의 비교 결과에 기초하여 활성화 여부가 결정되는 트랜지스터
    를 포함하는 것을 특징으로 하는 위상 고정 루프.
  19. 제18항에 있어서,
    상기 적어도 하나의 레귤레이터는,
    상기 제1 저항 및 상기 제2 저항의 비율에 따라 상기 밴드 갭 기준 전압으로부터 생성된 구동 전압을 상기 적어도 하나의 부하 회로에 제공하는 것을 특징으로 하는 위상 고정 루프.
  20. 제18항에 있어서,
    상기 적어도 하나의 레귤레이터가 복수인 경우,
    상기 레귤레이터 각각에 대응되는 복수의 부하 회로들 각각으로 상기 구동 전압을 제공하는 것을 특징으로 하는 위상 고정 루프.
KR1020210052528A 2021-04-22 2021-04-22 적응적 구동 전압을 생성하는 위상 고정 루프 및 이의 동작 방법 KR20220145667A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210052528A KR20220145667A (ko) 2021-04-22 2021-04-22 적응적 구동 전압을 생성하는 위상 고정 루프 및 이의 동작 방법
US17/509,540 US11700005B2 (en) 2021-04-22 2021-10-25 Phase locked loop generating adaptive driving voltage and related operating method
TW111115148A TW202308320A (zh) 2021-04-22 2022-04-21 鎖相迴路電路
EP22169340.1A EP4080770A1 (en) 2021-04-22 2022-04-21 Phase locked loop generating adaptive driving voltage and related operating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210052528A KR20220145667A (ko) 2021-04-22 2021-04-22 적응적 구동 전압을 생성하는 위상 고정 루프 및 이의 동작 방법

Publications (1)

Publication Number Publication Date
KR20220145667A true KR20220145667A (ko) 2022-10-31

Family

ID=81346319

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210052528A KR20220145667A (ko) 2021-04-22 2021-04-22 적응적 구동 전압을 생성하는 위상 고정 루프 및 이의 동작 방법

Country Status (4)

Country Link
US (1) US11700005B2 (ko)
EP (1) EP4080770A1 (ko)
KR (1) KR20220145667A (ko)
TW (1) TW202308320A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220145667A (ko) * 2021-04-22 2022-10-31 삼성전자주식회사 적응적 구동 전압을 생성하는 위상 고정 루프 및 이의 동작 방법
US20230378962A1 (en) * 2022-05-20 2023-11-23 Apple Inc. Clock Frequency Limiter

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19857040C2 (de) * 1998-12-10 2000-12-21 Siemens Ag Verfahren zur Detekton und Korrektur von Nichtlinearitäten hochfrequenter, spannungsgesteuerter Oszillatoren
AU5299600A (en) 1999-05-26 2000-12-12 Broadcom Corporation Integrated vco
US20110076945A1 (en) 2009-09-29 2011-03-31 Mediatek Inc. Methods for Controlling a Main Clock Source Shared Between Different Wireless Communication Modules and Apparatuses Using the Same
US9231519B2 (en) 2012-03-13 2016-01-05 Intel Corporation Temperature compensation for oscillator
KR101373205B1 (ko) 2012-04-13 2014-03-12 연세대학교 산학협력단 위상 고정 루프, 위상 고정 루프용 주파수 조정회로, 위상 고정 루프의 락킹 방법
EP3451750B1 (en) 2012-05-31 2021-04-21 Interdigital Patent Holdings, Inc. Device-to-device (d2d) cross link power control
US8901974B2 (en) * 2013-01-30 2014-12-02 Texas Instruments Deutschland Gmbh Phase locked loop and method for operating the same
US20140292301A1 (en) 2013-04-02 2014-10-02 Broadcom Corporation Low Power Bias Compensation Scheme Utilizing A Resistor Bias
US9589606B2 (en) 2014-01-15 2017-03-07 Samsung Electronics Co., Ltd. Handling maximum activation count limit and target row refresh in DDR4 SDRAM
US9411987B2 (en) 2014-08-18 2016-08-09 Qualcomm Incorporated Low noise and low power passive sampling network for a switched-capacitor ADC with a slow reference generator
US9385769B2 (en) * 2014-12-05 2016-07-05 Xilinx, Inc. Phase-locked loop with an adjustable output divider
CN107820681B (zh) * 2017-02-08 2021-03-02 香港应用科技研究院有限公司 目标窗口内多曲线校准的合成器的快速粗调和精调校准
US9954543B1 (en) * 2017-02-08 2018-04-24 Hong Kong Applied Science and Technology Research Institute Company, Limited Fast coarse tune and fine tune calibration for a synthesizer by multi-curve calibration within a target window
KR20220145667A (ko) * 2021-04-22 2022-10-31 삼성전자주식회사 적응적 구동 전압을 생성하는 위상 고정 루프 및 이의 동작 방법

Also Published As

Publication number Publication date
US11700005B2 (en) 2023-07-11
US20220345137A1 (en) 2022-10-27
EP4080770A1 (en) 2022-10-26
TW202308320A (zh) 2023-02-16

Similar Documents

Publication Publication Date Title
US6222421B1 (en) Phase-locked loop
US7583151B2 (en) VCO amplitude control
US6118316A (en) Semiconductor integrated circuit including plurality of phase-locked loops
US7276944B2 (en) Clock generation circuit and clock generation method
US20080303569A1 (en) Delay locked loop circuit
KR20220145667A (ko) 적응적 구동 전압을 생성하는 위상 고정 루프 및 이의 동작 방법
US6687321B1 (en) Digital PLL circuit
US7920000B2 (en) PLL circuit and method of controlling the same
GB2416634A (en) Phase locked loop with fast locking characteristics
US7446595B2 (en) Charge pump circuit with power management
US6188285B1 (en) Phase-locked loop circuit and voltage-controlled oscillator capable of producing oscillations in a plurality of frequency ranges
KR100711103B1 (ko) 적응형 3상태 위상 주파수 검출기 및 검출방법과 이를이용한 위상동기루프
JP2005302012A (ja) スペクトル拡散クロックを生成する回路
KR100817286B1 (ko) 전압 제어 발진기의 주파수 대역을 안정적으로 조정하는위상 동기 루프 및 방법
US11206029B2 (en) PLL circuit
US10644706B1 (en) Data and clock recovery circuit
US11757457B2 (en) Phase synchronization circuit, transmission and reception circuit, and semiconductor integrated circuit
US7391275B2 (en) Circuits and methods for a ring oscillator with adjustable delay and/or resonator tank stage
JP2842847B2 (ja) Ｐｌｌシンセサイザ回路
KR101390393B1 (ko) 전하 펌프의 전류 특성을 조정하는 전하 펌프 바이어스 조정 장치 및 이를 이용한 주파수 발생 장치
US20070153949A1 (en) PLL apparatus with power saving mode and method for implementing the same
US10756739B1 (en) Charge pump and active loop filter with shared unity gain buffer
US10715156B1 (en) PLL for continuous-time delta-sigma modulator based ADCs
US10666241B2 (en) Variable delay circuit
KR20210028057A (ko) 클락 데이터 복원 회로와 이를 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination