CN114564069A - 基准电流产生电路和电流模式逻辑电路 - Google Patents

基准电流产生电路和电流模式逻辑电路 Download PDF

Info

Publication number
CN114564069A
CN114564069A CN202210241726.9A CN202210241726A CN114564069A CN 114564069 A CN114564069 A CN 114564069A CN 202210241726 A CN202210241726 A CN 202210241726A CN 114564069 A CN114564069 A CN 114564069A
Authority
CN
China
Prior art keywords
current
field effect
effect transistor
circuit
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210241726.9A
Other languages
English (en)
Inventor
房亮
应子罡
杨丽丽
吴宗桂
于万斌
张雄波
曹正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Tasson Science and Technology Co Ltd
Original Assignee
Beijing Tasson Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Tasson Science and Technology Co Ltd filed Critical Beijing Tasson Science and Technology Co Ltd
Priority to CN202210241726.9A priority Critical patent/CN114564069A/zh
Publication of CN114564069A publication Critical patent/CN114564069A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本申请涉及一种基准电流产生电路和电流模式逻辑电路，基准电流产生电路包括带隙基准偏置电流源、恒定跨导偏置电流源、第一电流控制电路和第二电流控制电路。带隙基准偏置电流源用于产生第一基准电流，第一电流控制电路用于调节带隙基准偏置电流源向驱动输出电路提供的第一基准电流的大小；恒定跨导偏置电流源用于产生第二基准电流，第二电流控制电路用于调节恒定跨导偏置电流源向驱动输出电路提供的第二基准电流的大小。使用本申请实施例提供的基准电流产生电路对CML驱动时，可以减小CML增益受温度和工艺的影响，从而可以避免触碰眼图模板的问题。

Description

基准电流产生电路和电流模式逻辑电路
技术领域
本申请涉及通信技术领域，特别是涉及一种基准电流产生电路和电流模式逻辑电路。
背景技术
随着高速数据传输业务需求的增加，如何高质量的解决高速IC芯片间的互连变得越来越重要，高增益和低功耗是有待解决的主要问题。对此，需要了解高速数据传输中各接口的输入输出结构。电流模式逻辑(Current Mode Logic， CML)由于传输速率很快，成为高速数据传输的标准接口。CML主要靠电流驱动，是所有高速数据接口形式中最简单的一种，它的输入和输出是匹配好的，使用时直接连接，无需在IC外面做匹配。
传统技术中，通常使用带隙基准偏置产生基准电流，实现对CML的驱动。然而，使用带隙基准偏置对CML驱动时，CML的增益会受温度和工艺的影响，容易产生触碰眼图模块的问题。
发明内容
基于此，有必要针对上述技术问题，提供一种基准电流产生电路和电流模式逻辑电路。
一方面，本申请一个实施例提供一种基准电流产生电路，基准电流产生电路包括：带隙基准偏置电流源、恒定跨导偏置电流源、第一电流控制电路和第二电流控制电路；带隙基准偏置电流源与第一电流控制电路的输入端连接，第一电流控制电路的输出端与驱动输出电路连接，恒定跨导偏置电流源与第二电流控制电路的输入端连接，第二电流控制电路的输出端与驱动输出电路连接；
带隙基准偏置电流源，用于产生第一基准电流；
恒定跨导偏置电流源，用于产生第二基准电流；
第一电流控制电路，用于调节带隙基准偏置电流源向驱动输出电路提供的所述第一基准电流的大小；
第二电流控制电路，用于调节恒定跨导偏置电流源向驱动输出电路提供的第二基准电流的大小。
在其中一个实施例中，第一电流控制电路包括多个第一场效应管和多个第一开关，第一场效应管和第一开关一一对应；
第一场效应管的栅极与带隙基准偏置电流源连接，第一场效应管的源极与第一开关的第一端连接；
第一开关的第二端与驱动输出电路连接。
在其中一个实施例中，第二电流控制电路包括多个第二场效应管和多个第二开关，第二场效应管和第二开关一一对应；
第二场效应管的栅极与恒定跨导偏置电流源连接，第二场效应管的源极与第二开关的第一端连接；
第二开关的第二端与驱动输出电路连接。
在其中一个实施例中，带隙基准偏置电流源包括：放大器、第四场效应管和第一电阻；
放大器的第一输入端与带隙基准电压源连接，放大器的第二输入端与第一电阻的第一端连接，放大器的输出端与第四场效应管的栅极连接；
第四场效应管的源极与第一电阻的第一端连接，第四场效应管的栅极与第一电流控制电路的输入端连接；
第一电阻的第二端接地。
在其中一个实施例中，恒定跨导偏置电流源包括：电流镜和第二电阻，
电流镜的第一端与第二电流控制电路的输入端连接，电流镜的第二端与第二电阻的第一端连接，电流镜的第三端接地；
第二电阻的第二端接地。
在其中一个实施例中，电流镜包括第五场效应管、第六场效应管、第七场效应管和第八场效应管；
第五场效应管的源极接地，第五场效应管的栅极与第六场效应管的栅极连接，第五场效应管的漏极与第七场效应管的源极连接，第五场效应管的栅极和第五场效应管的漏极短接；
第六场效应管的源极与第二电阻的第一端连接，第六场效应管的漏极与第八场效应管的源极连接；
第七场效应管的栅极与第八场效应管的栅极连接，第七场效应管的漏极与电压源连接；
第八场效应管的源极与第二电流控制电路的输入端连接，第八场效应管的漏极与电压源连接，第八场效应管的栅极和第八场效应管的源极短接。
另一方面，本申请一个实施例还提供一种电流模式逻辑电路。电流模式逻辑电路包括驱动输出电路和如上述实施例提供的基准电流产生电路；
基准电流产生电路的第一电流控制电路的输出端和第二电流控制电路的输出端均与驱动输出电路连接。
在其中一个实施例中，驱动输出电路包括：电流转换电路和跨导电阻放大电路；
电流转换电路的输入端与第一电流控制电路的输出端和第二电流控制电路的输出端均连接，电流转换电路的输出端与跨导电阻放大电路连接。
在其中一个实施例中，电流转换电路包括：第三场效应管和第九场效应管；
第三场效应管的源极接地，第三场效应管的栅极与第三场效应管的漏极短接，第三场效应管的漏极与第一电流控制电路的输出端和第二电流控制电路的输出端均连接，第三场效应管的栅极与第九场效应管的栅极连接；
第九场效应管的源极接地，第九场效应管的漏极与跨导电阻放大电路连接。
在其中一个实施例中，跨导电阻放大电路包括：第十场效应管、第十一场效应管、第三电阻和第四电阻；
第十场效应管的源极与第九场效应管的漏极连接，第十场效应管的漏极与第三电阻连接，第十场效应管的栅极用于输入控制电压；
第十一场效应管的源极与第九场效应管的漏极连接，第十一场效应管的漏极与第四电阻连接，第十一场效应管的栅极用于输入控制电压。
本申请实施例提供一种基准电流产生电路和电流模式逻辑电路。基准电流产生电路包括带隙基准偏置电流源、恒定跨导偏置电流源、第二电流控制电路和第二电流控制电路。第一电流控制电路的输入端与带隙基准偏置电流源连接，第一电流控制电路的输出端与驱动输出电路连接；第二电流控制电路的输入端与恒定跨导偏置电流源连接，第二电流控制电路的输出端与驱动输出电路连接。带隙基准偏置电流源用于产生第一基准电流；第一电流控制电路用于调节带隙基准偏置电流源向驱动输出电路提供的第一基准电流的大小；恒定跨导偏置电流源用于产生第二基准电流；第二电流控制电路用于调节恒定跨导偏置电流源向驱动输出电路提供的第二基准电流的大小。在本实施例中，通过第一电流控制电路调节输入驱动输出电路中的第一基准电流的大小，通过第二电流控制电路控制恒定跨导偏置电流源向驱动输出电路提供的第一基准电流的大小，这样可以保证向驱动输出电路提供的第一基准电流和第二基准电流之和达到驱动输出电路所需的基准电流的同时，可以避免带隙基准偏置电流源对CML电路造成的增益变化较大，触碰眼图模板的问题，从而能够提高数据传输的质量。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域不同技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一个实施例提供的发送器的眼图模板；
图2为一个实施例提供的基准电流产生电路的结构示意图；
图3为另一个实施例提供的基准电流产生电路的结构示意图；
图4为另一个实施例提供的基准电流产生电路的结构示意图；
图5为另一个实施例提供的电流模式逻辑电路的结构示意图；
图6为一个实施例提供的驱动输出电路的结构示意图；
图7为另一个实施例提供的驱动输出电路的结构示意图；
图8为一个实施例提供的增益变化波动曲线图；
图9为一个实施例提供的相对电流曲线图。
附图标记说明：
10、基准电流产生电路；11、驱动输出电路；20、电流模式逻辑电路；21、电流转换电路；22、跨导电阻放大电路；23、第三场效应管；24、第九场效应管；25、第十场效应管；26、第十一场效应管；27、第三电阻；28、第四电阻； 100、带隙基准偏置电流源；101、放大器；102、第四场效应管；103、第一电阻；110、恒定跨导偏置电流源；111、电流镜；112、第二电阻；113、第五场效应管；114、第六场效应管；115、第七场效应管；116、第八场效应管；120、第一电流控制电路；121、第一场效应管；122、第一开关；130、第二电流控制电路；131、第二场效应管；132、第二开关。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本申请。但是本申请能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似改进，因此本申请不受下面公开的具体实施例的限制。
本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。
为了保证数据通信的质量，在长距离中继的串行数据通信系统中，需要在不调整增益的情况下，使得发送器的输出幅度满足眼图模板要求。发送器的输入眼图模板如图1中的(a)所示，发送器的输出眼图模板如图1中的(b)所示。从图1中可以看出，对于发送器输入的信号和增益之和需要小于输入眼图的最小眼高值2A；对于发送器的输入信号和增益之和，以及饱和输入幅值中的最小值需要小于输入眼图的最大眼高值2B(“天花板”和“地板”)。对于发送器输出的信号和增益之和需要小于输出眼图的最小眼高值2A；对于发送器的输出信号和增益之和，以及饱和输出幅值中的最小值需要小于输出眼图的最大眼高值2B。
假设，在工艺(Finish-to-Start，TT)和室温27度下发送器的固定增益 Gain_TT_27＝Gain0，增益受工艺和温度影响变换范围记为(Gain_min， Gain_max)。其中，工艺TT是指把这个任务的开始日期和前提条件任务的结束日期对齐，一般用于串行的任务安排，前一个任务必须完成后才能启动下一个新任务。则
(1)Gain_min过小，容易触发眼图模板中的菱形或六边形。
(2)为了弥补Gain_min过小造成的问题，需要提高固定增益，但是这样会提高噪声增益，恶化眼图。
(3)Gain_max过大，容易触发眼图模板的“天花板”和“地板”。
在实际应用场景中，由于增益的设置时固定的，不需要调整，则为了保证数据通信的质量，要求增益随工艺和温度的变换范围不能太大。
对于发送器，电流模式逻辑(Current Mode Logic，CML)由于传输速率很快，成为使用发送器高速数据传输时的标准接口。CML主要靠电流驱动，是所有高速数据接口形式中最简单的一种，它的输入和输出是匹配好的，使用时直接连接，无需在IC外面做匹配。
请参见图2，本申请一个实施例提供一种基准电流产生电路。基准电流产生电路包括带隙基准偏置电流源100、恒定跨导偏置电流源110、第一电流控制电路120和第二电流控制电路130。
第一电流控制电路120包括输入端和输出端，第一电流控制电路120的输入端与带隙基准偏置电流源100连接，第一电流控制电路120的输出端与驱动输出电路11连接。驱动输出电路11是CML电路中的驱动电路，用于输出驱动信号。
第二电流控制电路130包括输入端和输出端，第二电流控制电路130的输入端与恒定跨导偏置电流源110连接，第二电流控制电路130的输出端与驱动输出电路11连接。
带隙基准偏置电流源100用于产生第一基准电流。也就是说，带隙基准偏置电流源100产生的第一基准电流可以通过第一电流控制电路120传输至驱动输出电路11。本实施例对带隙基准偏置电流源100的具体结构不作限制，只要能够实现其功能即可。
恒定跨导偏置电流源110用于产生第二基准电流。也就是说，恒定跨导偏置电流源110产生的第二基准电流可以通过第二电流控制电路130传输至驱动输出电路11。本实施例对恒定跨导偏置电流源110的具体结构不作限制，只要能够实现其功能即可。
第一电流控制电路120用于调节带隙基准偏置电流源100向驱动输出电路 11提供的第一基准电流的大小。第二电流控制电路130用于调节恒定跨导偏置电流源110向驱动输出电路11提供的第二基准电流的大小。
带隙基准偏置电流源100提供的第一基准电流通过第一电流控制电路120 的输入端传输至第一电流控制电路120后，通过第一电流控制电路120可以调节第一基准电流的大小，以使从第一电流控制电路120输出端输出至驱动输出电路11的第一基准电流的大小发生变化。
恒定跨导偏置电流源110提供的第二基准电流通过第二电流控制电路130 的输入端传输至第二电流控制电路130后，通过第二电流控制电路130可以调节第二基准电流的大小，以使从第二电流控制电路130输出端输出至驱动输出电路11的第二基准电流的大小发生变化。
本实施例对第一电流控制电路120和第二电流控制电路130的具体结构不作限制，只要能够实现其功能即可。
本实施例提供的基准电流产生电路的工作原理如下所示：
根据实际应用场景所需控制第一电流控制电路120中的多个第一开关122 的状态(开启或闭合)，以使带隙基准偏置电流源100通过第一电流控制电路 120向驱动输出电路11提供第一基准电流。同时控制第二电流控制电路130中的多个第二开关132的状态(开启或闭合)，以使恒定跨导偏置电流源110通过第二电流控制电路130向驱动输出电路11提供第二基准电流。通过输入驱动输出电路11的第一基准电流和第二基准电流对驱动输出电路11进行驱动。
若第一电流控制电路120中的第一开关122均处于闭合状态，第二电流控制电路130中的第二开关132均处于开启状态，即只通过带隙基准偏置电流源 100向驱动输出电路11提供第一基准电流，第一基准电流为驱动输出电路11所需的目标基准电流。此时，第一基准电流越大，CML电路的增益容易受到工艺和温度的影响越大，即CML电路的增益(输出幅度)变化越大，容易出现触碰眼图模板的问题。若第一电流控制电路120中的第一开关122均处于开启状态，第二电流控制电路130中的第二开关132均处于闭合状态，即只通过恒定跨导偏置电流源110向驱动输出电路11提供第二基准电流，第二基准电流为驱动输出电路11所需的目标基准电流。此时，CML电路的增益(输出幅度)较为稳定，但是功耗较高。
若使用者需要输出幅度变化和功耗之间平衡，则可以同时使用带隙基准偏置电流源100和恒定跨导偏置电流源110向驱动输出电路11提供基准电流。带隙基准偏置电流源100通过第一电流控制电路120向驱动输出电路11提供的第一基准电流，以及恒定跨导偏置电流源110通过第二电流控制电路130向驱动输出电路11提供的第二基准电流之和为驱动输出电路11所需的目标基准电流。
若使用者需要功耗较小，则可以通过第二电流控制电路130将输入驱动输出电路11的第二基准电流减小，通过第一电流控制电路120将输入驱动输出电路11的第一基准电流增大。
若使用者需要输出幅度变化较小，则可以通过第一电流控制电路120将输入驱动输出电路11的第一基准电流减小，通过第二电流控制电路130将输入驱动输出电路11的第二基准电流增大。
本申请实施例提供的基准电流产生电路包括带隙基准偏置电流源100、恒定跨导偏置电流源110、第一电流控制电路120和第二电流控制电路130。第一电流控制电路120的输入端与带隙基准偏置电流源100连接，第一电流控制电路 120的输出端与驱动输出电路11连接；第二电流控制电路130的输入端与恒定跨导偏置电流源110连接，第二电流控制电路130的输出端与驱动输出电路11 连接。带隙基准偏置电流源100用于产生第一基准电流；第一电流控制电路120 用于调节带隙基准偏置电流源100向驱动输出电路11提供的第一基准电流的大小；恒定跨导偏置电流源110用于产生第二基准电流；第二电流控制电路130 用于调节恒定跨导偏置电流源110向驱动输出电路11提供的第二基准电流的大小。在本实施例中，通过第一电流控制电路120调节输入驱动输出电路11中的第一基准电流的大小，通过第二电流控制电路130控制恒定跨导偏置电流源110 向驱动输出电路11提供的第一基准电流的大小，这样可以保证向驱动输出电路 11提供的第一基准电流和第二基准电流之和达到驱动输出电路11所需的基准电流的同时，可以避免带隙基准偏置电流源100对CML电路的造成的增益变化较大，触碰眼图模板的问题，从而能够提高数据传输的质量。
请参见图3，在一个实施例中，第一电流控制电路120包括多个第一场效应管121和多个第一开关122。第一场效应管121的数量和第一开关122的数量相同，第一场效应管121和第一开关122一一对应。换句话说，通过一个第一开关122的闭合和开启可以控制与其对应的一个第一场效应管121是否接入基准电流产生电路中。如图3所示，若闭合第一开关122中的开关S31_1，可以将与开关S31_1对应的第一场效应管M32_1接入基准电流产生电路中；若开启第一开关122中的开关S31_M，与开关S31_M对应的第一场效应管M32_M不接入基准电流产生电路中。本实施例对第一场效应管121和第一开关122的具体数量不作限制，只要能够实现其功能即可。
第一场效应管121可以是PMOS管。第一场效应管121的栅极与带隙基准偏置电流源100连接，也就是说，第一场效应管121的栅极作为第一电流控制电路120的输入端与带隙基准偏置电流源100连接。第一场效应管121的源极与第一开关122的第一端连接；第一开关122的第二端与驱动输出电路11连接，也就是说，第一开关122的第二端作为第一电流控制电路120的输出端与驱动输出电路11连接。
在本实施例中，通过控制多个第一开关122的状态(开启或闭合)可以控制接入基准电流产生电路中的第一场效应管121的数量，从而可以调节带隙基准偏置电流源100向驱动输出电路11提供的第一基准电流的大小。本实施例提供的第一电流控制电路120的结构简单，容易实现。
请继续参见图3，在一个实施例中第二电流控制电路130包括多个第二场效应管131和多个第二开关132。第二场效应管131的数量和第二开关132的数量相同，第二场效应管131和第二开关132一一对应。换句话说，通过一个第二开关132的闭合和开启可以控制与其对应的一个第二场效应管131是否接入基准电流产生电路中。如图3所示，若开启第二开关132中的开关S32_1，与开关 S32_1对应的第二场效应管M33_1不接入基准电流产生电路中。若闭合第二开关 132中的开关S32_N，可以将与开关S32_N对应的第二场效应管M33_N接入基准电流产生电路中。本实施例对第二场效应管131和第二开关132的具体数量不作限制，只要能够实现其功能即可。
第二场效应管131可以是PMOS管。第二场效应管131的栅极与恒定跨导偏置电流源110连接，也就是说，第二场效应管131的栅极作为第二电流控制电路130的输入端与恒定跨导偏置电流源110连接。第二场效应管131的源极与第二开关132的第一端连接；第二开关132的第二端与驱动输出电路11连接，也就是说，第二开关132的第二端作为第二电流控制电路130的输出端与驱动输出电路11连接。
在本实施例中，通过控制多个第二开关132的状态(开启或闭合)可以控制接入基准电流产生电路10中的第二场效应管131的数量，从而可以调节恒定跨导偏置电流源110向驱动输出电路11提供的第二基准电流的大小。本实施例提供的第二电流控制电路130的结构简单，容易实现。
请参见图4，在一个实施例中，带隙基准偏置电流源100包括放大器101、第四场效应管102和第一电阻103。放大器101包括两个输入端和一个输出端。放大器101的第一输入端与带隙基准电压源连接，带隙基准电压源用于向放大器101中输入带隙基准电压VBG。放大器101的第二输入端与第一电阻103的第一端连接，放大器101的输出端与第四场效应管102的栅极连接。放大器101 还包括第三端和第四端，放大器101第三端与电压源VDD连接，放大器101的第四端接地。
第四场效应管102为PMOS管。第四场效应管102的源极与第一电阻103的第一端连接，第一电阻103的第二端接地，第四场效应管102的栅极与第一电流控制电路120的输入端连接。换句话说，带隙基准电流源100包括输入端和输出端，放大器101的第一输入端作为带隙基准电流源100的输入端与带隙基准电压源连接，第四场效应管102的栅极作为带隙基准电流源100的输出端与第一电流控制电路120的输入端连接。
本实施例提供的带隙基准电流源100的结构简单，容易实现。并且，在本实施例中，通过第四场效应管102和第一电流控制电路120中的多个第一场效应管121组成电流镜，可以将带隙基准电流源100产生的第一基准电流从第四场效应管102复制至第一场效应管121。第四场效应管102上的第一基准电流可以与复制到每个第一场效应管121上的基准电流相同，也可以不同，这个与第四场效应管102的尺寸和第一场效应管121的尺寸的比例有关。
请继续参见图4，在一个实施例中，恒定跨导偏置电流源110包括电流镜 111和第二电阻112。电流镜111包括四个端口。
恒定跨导偏置电流源110包括输入端和输出端。电流镜111的第一端与第二电流控制电路130的输入端连接，即，电流镜111的第一端作为恒定跨导偏置电流源110的输出端与第二电流控制电路130的输入端连接。电流镜111的第二端与第二电阻112的第一端连接，第二电阻112的第二端接地，电流镜111 的第三端接地。电流镜111的第四端作为恒定跨导偏置电流源110的输入端与电压源VDD连接。
请继续参见图4，在一个实施例中，电流镜111包括第五场效应管113、第六场效应管114、第七场效应管115和第八场效应管116。第五场效应管113和第六场效应管114均为NMOS管，第七场效应管115和第八场效应管116均为PMOS 管。
第五场效应管113的源极接地，即，第五场效应管113的源极作为电流镜 111的第三端接地。第五场效应管113的栅极与第六场效应管114的栅极连接，第五场效应管113的漏极与第七场效应管115的源极连接，第五场效应管113 的栅极和第五场效应管113的漏极短接。
第六场效应管114的源极与第二电阻112的第一端连接，即，第六场效应管114的源极作为电流镜111的第二端与第二电阻112的第一端连接。第六场效应管114的漏极与第八场效应管116的源极连接。
第七场效应管115的栅极与第八场效应管116的栅极连接，第七场效应管 115的漏极与电压源连接，即第七场效应管115的漏极作为电流镜111的输入端与电压源连接。
第八场效应管116的源极与第二电流控制电路130的输入端连接，即，第八场效应管116的源极作为电流镜111的第一端与第二电流控制电路130连接。第八场效应管116的漏极与电压源连接，即第八场效应管116的漏极作为电流镜111的输入端与电压源连接。第八场效应管116的栅极和第八场效应管116 的源极短接。
本实施例提供的电流镜的结构简单，容易实现。并且，在本实施例中，通过第八场效应管116和第二电流控制电路130中的多个第二场效应管131组成电流镜，可以将恒定跨导偏置电流源110产生的第二基准电流从第八场效应管 116复制至第二场效应管131。第八场效应管116上的第二基准电流可以与复制到每个第二场效应管131上的基准电流相同，也可以不同，这个与第八场效应管116的尺寸和第二场效应管131的尺寸的比例有关。
请参见图5，本申请一个实施例提供一种电流模式逻辑电路20。电流模式逻辑电路20包括驱动输出电路11和如上述实施例提供的基准电流产生电路10。
基准电流产生电路10的第一电流控制电路120的输出端和第二电流控制电路130的输出端均与驱动输出电路11连接。也就是说，从第一电流控制电路120 的输出端输出的第一基准电流和从第二电流控制电路130的输出端输出的第二基准电流均传输至驱动输出电路11。
本实施例提供的电流模式逻辑电路20包括基准电流产生电路10，则电流模式逻辑电路20具有基准电流产生电路10的所有结构和有益效果，在此不再赘述。
请参见图6，在一个实施例中，驱动输出电路11包括电流转换电路21和跨导电阻放大电路22。驱动输出电路11包括输入端和输出端，电流转换电路21 包括输入端和输出端。
电流转换电路21的输入端与第一电流控制电路120的输出端和第二电流控制电路130的输出端均连接，即，电流转换电路21的输入端作为驱动输出电路 11的输入端与第一电流控制电路120的输出端和第二电流控制电路130的输出端均连接。电流转换电路21的输出端与跨导电阻放大电路22连接。电流转换电路21用于将从第一电流控制电路120的输出端和第二电流控制电路130的输出端接收到的第一电流转换为第二电流，并将第二电流传输至跨导电阻放大电路22。其中，第一电流的电流值小于第二电流的电流值。
请参见图7，在一个实施例中，电流转换电路21包括第三场效应管23和第九场效应管24。
第三场效应管23和第九场效应管24均为NMOS管。第三场效应管23的源极接地，第三场效应管23的栅极和第三场效应管23的漏极短接，第三场效应管23的漏极与第一电流控制电路120的输出端和第二电流控制电路130的输出端均连接，即，第三场效应管23的漏极作为电流转换电路21的输入端与第一电流控制电路120的输出端和第二电流控制电路130的输出端均连接，第三场效应管23的栅极与第九场效应管24的栅极连接。第三场效应管23用于将从第一电流控制电路120和第二电流控制电路130接收到的第一电流转换为电压，并将该电压传输至第九场效应管24。
第九场效应管24的源极接地，第九场效应管24的漏极与跨导电阻放大电路22连接，即，第九场效应管24的漏极作为电流转换电路21的输出端与跨导电阻放大电路22连接。第九场效应管24用于将从第三场效应管23接收到的电压转换为第二电流，并传输至跨导电阻放大电路22。
在本实施例中，使用第三场效应管23和第九场效应管24组成的电流镜作为电流转换电路21，可以直接将第三场效应管23接收到的电流复制第九场效应管24，实现对电流的转换，这样可以保证跨导电阻放大电路22接收到的电流更加准确。
请继续参见图7，在一个实施例中，跨导电阻放大电路22包括第十场效应管25、第十一场效应管26、第三电阻27和第四电阻28。第十场效应管25和第十一场效应管26均为NMOS管。
第十场效应管25的源极与第九场效应管24的漏极连接，第十场效应管25 的漏极与第三电阻27连接，第十场效应管25的栅极用于输入控制电压。第三电阻27包括第一端和第二端，第三电阻27的第一端与第十场效应管25的漏极连接，第三电阻27的第二端与电压源连接。第十场效应管25的漏极和第三电阻27之间的端口作为驱动输出电路11的第一输出端，通过第十场效应管25的栅极输入的控制电压的大小可以控制流入第十场效应管25的电流，从而可以控制驱动输出电路11第一输出端输出的信号。
第十一场效应管26的源极与第九场效应管24的漏极连接，第十一场效应管26的漏极与第四电阻28连接，第十一场效应管26的栅极用于输入控制电压。第四电阻28包括第一端和第二端，第四电阻28的第一端与第十一场效应管26 的漏极连接，第四电阻28的第二端与电压源连接。第十一场效应管26的漏极和第四电阻28之间的端口作为驱动输出电路11的第二输出端，通过第十一场效应管26的栅极输入的控制电压的大小可以控制流入第十一场效应管26的电流，从而可以控制驱动输出电路11的第二输出端输出的信号。
本实施例提供的驱动输出电路结构简单，容易实现。
对于CML电路的增益的计算公式为：
Figure BDA0003542431230000171
其中，I 为目标基准电流，μ是载流子迁移率，Cox是单位栅电容大小，gm表示驱动输出电路11的跨导，RL表示驱动输出电路的电阻(第三电阻和第四电阻的阻值相同)， W/L是指场效应管的宽和长的比(场效应管的尺寸)，第十场效应管的尺寸与第十一场效应管的尺寸相同，(W/L)N1是指第十场效应管的尺寸或第十一场效应管的尺寸。
在使用带隙基准偏置电流源100提供基准电流时，CML的增益可以表示为：
Figure BDA0003542431230000172
其中，目标基准电流
Figure BDA0003542431230000173
VBG为输入放大器101 的带隙基准电压，R11表示第一电阻的阻值。(W/L)9/(W/L)3＝A1，第九场效应管的尺寸与第三场效应管的尺寸之比记为A1，(W/L)1/(W/L)4＝A2，工作的第一场效应管总的尺寸与第四场效应管的尺寸之比记为A2。
在使用恒定跨导偏置电流源110提供基准电流时，CML的增益可以表示为：
Figure BDA0003542431230000174
目标基准电流
Figure BDA0003542431230000175
其中，第六场效应管的尺寸是第五场效应管的尺寸的K倍，工作的第二场效应管总的尺寸是第八场效应管的尺寸的A3倍，(W/L)N2是指第五场效应管的尺寸。R21表示第二电阻的阻值。
具体地，以0.18um CMOS工艺为模型，在工艺TT和温度27度下，设置使用带隙基准偏置电流源100和使用恒定跨导偏置电流源110提供的基准电流相同，即带隙基准偏置电流源100产生的第一基准电流和恒定跨导偏置电流源产生的电流相同，且均为目标基准电流。工艺(Start-to-Start SS)是指把这个任务的开始日期和前提条件任务的开始日期对齐，一般用于并行任务的安排，也可以一个任务启动后，第二个任务延后或提前数日启动。在温度从-40度到125度，工艺从SS到TT，计算驱动输出电路的增益变化(输出电压幅值)和工作电流。
对于只使用带隙基准偏置电流源提供目标基准电流时，工作电流的最大值为1.06*I0mA，工作电流的最小值为0.95*I0mA，输出电压幅值最大值与输出电压幅值最小值之比为2.89。由此可见，工作电流稳定，但是输出电路的增益变化较大，容易超出眼图模板要求。
对于只使用恒定跨导偏置电流源提供目标基准电流时，工作电流的最大值为1.63*I0mA，工作电流的最小值为0.67*I0mA，输出电压幅值最大值与输出电压幅值最小值之比为1.15。只使用恒定跨导偏置电流源提供目标记载电流时工作电流的最大值是只使用带隙基准偏置电流源提供目标基准电流时工作电流的最大值的1.53倍。由此可见，输出电路的增益变化稳定，但是最大工作电流较大，即功耗较大。
对于使用带隙基准偏置电流源提供目标基准电流的一半，使用恒定跨导偏置电流源提供目标基准电流的另一半，即输入至驱动输出电路的第一基准电流为目标基准电流的一半，输入至驱动输出电路的第二基准电流为目标基准电流的一半。此时，工作电流的最大值为1.36*I0mA，工作电流的最小值为0.85*I0mA，输出电压幅值最大值和输出电源幅值最小值之间的比值为1.68。分别使用带隙基准偏置电流源和恒定跨导偏置电流源提供目标基准电流的一半时工作电流的最大值是只使用带隙基准偏置电流源提供目标基准电流时工作电流的最大值的 1.28倍。由此可见，与只使用恒定跨导偏置电流源提供目标基准电流时的工作电流相比，最大工作电流较小，功耗降低；与只使用带隙基准偏置电流源提供目标基准电流时的输出电压幅值相比，输出电压幅值稳定，即增益波动降低，可以满足眼图模板的要求。
在一个实施例中，图8为使用本申请提供的基准电流产生电路提供基准电流时，驱动输出电路的输出电压幅值最大值Vmax/输出电压幅值最小值Vmin的波动曲线(增益变化波动)，横坐标为中的1表示只使用恒定跨导偏置电流源提供目标基准电流，即通过第一电流控制电路的第一开关的状态和第二电流控制电路中第二开关的状态使得输入驱动输出电路中的目标基准电流均由恒定跨导偏置电流源提供，横坐标21表示只使用带隙基准偏置电流源提供目标基准电流，即通过第一电流控制电路的第一开关的状态和第二电流控制电路中第二开关的状态使得输入驱动输出电路中的目标基准电流均由带隙基准偏置电流源提供。
图9使用本申请提供的基准电流产生电流提供基准电流时，驱动输出电路的最大工作电流Imax/目标基准电流I的曲线。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种基准电流产生电路，其特征在于，所述基准电流产生电路包括：带隙基准偏置电流源、恒定跨导偏置电流源、第一电流控制电路和第二电流控制电路；所述带隙基准偏置电流源与所述第一电流控制电路的输入端连接，所述第一电流控制电路的输出端与驱动输出电路连接，所述恒定跨导偏置电流源与所述第二电流控制电路的输入端连接，所述第二电流控制电路的输出端与所述驱动输出电路连接；
所述带隙基准偏置电流源，用于产生第一基准电流；
所述恒定跨导偏置电流源，用于产生第二基准电流；
所述第一电流控制电路，用于调节所述带隙基准偏置电流源向驱动输出电路提供的所述第一基准电流的大小；
所述第二电流控制电路，用于调节所述恒定跨导偏置电流源向所述驱动输出电路提供的第二基准电流的大小。
2.根据权利要求1所述的基准电流产生电路，其特征在于，所述第一电流控制电路包括多个第一场效应管和多个第一开关，所述第一场效应管和所述第一开关一一对应；
所述第一场效应管的栅极与所述带隙基准偏置电流源连接，所述第一场效应管的源极与所述第一开关的第一端连接；
所述第一开关的第二端与所述驱动输出电路连接。
3.根据权利要求1所述的基准电流产生电路，其特征在于，所述第二电流控制电路包括多个第二场效应管和多个第二开关，所述第二场效应管和所述第二开关一一对应；
所述第二场效应管的栅极与所述恒定跨导偏置电流源连接，所述第二场效应管的源极与所述第二开关的第一端连接；
所述第二开关的第二端与所述驱动输出电路连接。
4.根据权利要求1所述的基准电流产生电路，其特征在于，所述带隙基准偏置电流源包括：放大器、第四场效应管和第一电阻；
所述放大器的第一输入端与带隙基准电压源连接，所述放大器的第二输入端与所述第一电阻的第一端连接，所述放大器的输出端与所述第四场效应管的栅极连接；
所述第四场效应管的源极与所述第一电阻的第一端连接，所述第四场效应管的栅极与所述第一电流控制电路的输入端连接；
所述第一电阻的第二端接地。
5.根据权利要求1所述的基准电流产生电路，其特征在于，所述恒定跨导偏置电流源包括：电流镜和第二电阻，
所述电流镜的第一端与所述第二电流控制电路的输入端连接，所述电流镜的第二端与所述第二电阻的第一端连接，所述电流镜的第三端接地；
所述第二电阻的第二端接地。
6.根据权利要求5所述的基准电流产生电路，其特征在于，所述电流镜包括第五场效应管、第六场效应管、第七场效应管和第八场效应管；
所述第五场效应管的源极接地，所述第五场效应管的栅极与所述第六场效应管的栅极连接，所述第五场效应管的漏极与所述第七场效应管的源极连接，所述第五场效应管的栅极和所述第五场效应管的漏极短接；
所述第六场效应管的源极与所述第二电阻的第一端连接，所述第六场效应管的漏极与所述第八场效应管的源极连接；
所述第七场效应管的栅极与所述第八场效应管的栅极连接，所述第七场效应管的漏极与电压源连接；
所述第八场效应管的源极与所述第二电流控制电路的输入端连接，所述第八场效应管的漏极与所述电压源连接，所述第八场效应管的栅极和所述第八场效应管的源极短接。
7.一种电流模式逻辑电路，其特征在于，所述电流模式逻辑电路包括驱动输出电路和如权利要求1-6任一项所述的基准电流产生电路；
所述基准电流产生电路的第一电流控制电路的输出端和第二电流控制电路的输出端均与所述驱动输出电路连接。
8.根据权利要求7所述的电流模式逻辑电路，其特征在于，所述驱动输出电路包括：电流转换电路和跨导电阻放大电路；
所述电流转换电路的输入端与所述第一电流控制电路的输出端和所述第二电流控制电路的输出端均连接，所述电流转换电路的输出端与所述跨导电阻放大电路连接。
9.根据权利要求8所述的电流模式逻辑电路，其特征在于，所述电流转换电路包括：第三场效应管和第九场效应管；
所述第三场效应管的源极接地，所述第三场效应管的栅极与所述第三场效应管的漏极短接，所述第三场效应管的漏极与所述第一电流控制电路的输出端和所述第二电流控制电路的输出端均连接，所述第三场效应管的栅极与所述第九场效应管的栅极连接；
所述第九场效应管的源极接地，所述第九场效应管的漏极与所述跨导电阻放大电路连接。
10.根据权利要求8所述的电流模式逻辑电路，其特征在于，所述跨导电阻放大电路包括：第十场效应管、第十一场效应管、第三电阻和第四电阻；
所述第十场效应管的源极与所述第九场效应管的漏极连接，所述第十场效应管的漏极与所述第三电阻连接，所述第十场效应管的栅极用于输入控制电压；
所述第十一场效应管的源极与所述第九场效应管的漏极连接，所述第十一场效应管的漏极与所述第四电阻连接，所述第十一场效应管的栅极用于输入所述控制电压。
CN202210241726.9A 2022-03-11 2022-03-11 基准电流产生电路和电流模式逻辑电路 Pending CN114564069A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210241726.9A CN114564069A (zh) 2022-03-11 2022-03-11 基准电流产生电路和电流模式逻辑电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210241726.9A CN114564069A (zh) 2022-03-11 2022-03-11 基准电流产生电路和电流模式逻辑电路

Publications (1)

Publication Number Publication Date
CN114564069A true CN114564069A (zh) 2022-05-31

Family

ID=81717196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210241726.9A Pending CN114564069A (zh) 2022-03-11 2022-03-11 基准电流产生电路和电流模式逻辑电路

Country Status (1)

Country Link
CN (1) CN114564069A (zh)

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004063827A1 (en) * 2003-01-08 2004-07-29 Agency For Science, Technology And Research Apparatus and method for making a constant current source
US20050077956A1 (en) * 2002-10-01 2005-04-14 Ulf Mattsson Integrated circuit
JP2006237956A (ja) * 2005-02-24 2006-09-07 Toshiba Corp 演算増幅器
CN1831699A (zh) * 2005-03-08 2006-09-13 三洋电机株式会社 基准电压生成电路和基准电流生成电路
US20070040602A1 (en) * 2005-08-17 2007-02-22 Chung-Wei Lin Circuit for reference current and voltage generation
CN101320278A (zh) * 2008-06-25 2008-12-10 苏州中科半导体集成技术研发中心有限公司 Cmos基准源
CN101471655A (zh) * 2007-12-26 2009-07-01 东部高科股份有限公司 电流型逻辑电路及其控制装置
CN104460805A (zh) * 2014-12-17 2015-03-25 内蒙古科技大学 低温度系数和低电源电压系数的基准电流源
US9977442B1 (en) * 2017-04-27 2018-05-22 Pixart Imaging Inc. Bandgap reference circuit
US20180217625A1 (en) * 2015-07-22 2018-08-02 Hewlett Packard Enterprise Development Lp Startup circuit to initialize voltage reference circuit
US20190235547A1 (en) * 2018-01-26 2019-08-01 Wuhan Xinxin Semiconductor Manufacturing Co., Ltd. Band-gap reference circuit
CN209928305U (zh) * 2019-04-22 2020-01-10 成都信息工程大学 一种低温漂高稳定性的带隙基准电流源结构
CN111443755A (zh) * 2017-04-27 2020-07-24 原相科技股份有限公司 具有多个钳位开关的带隙基准电路
CN111610812A (zh) * 2019-02-26 2020-09-01 合肥杰发科技有限公司 一种带隙基准电源产生电路及集成电路
CN211743674U (zh) * 2019-12-27 2020-10-23 深圳市芯波微电子有限公司 Vcsel偏置电路及相关设备
CN113655844A (zh) * 2021-10-20 2021-11-16 浙江地芯引力科技有限公司 一种过流保护电路、方法及电子设备
CN113885650A (zh) * 2021-10-18 2022-01-04 上海华虹宏力半导体制造有限公司 带隙基准源电路

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050077956A1 (en) * 2002-10-01 2005-04-14 Ulf Mattsson Integrated circuit
WO2004063827A1 (en) * 2003-01-08 2004-07-29 Agency For Science, Technology And Research Apparatus and method for making a constant current source
JP2006237956A (ja) * 2005-02-24 2006-09-07 Toshiba Corp 演算増幅器
CN1831699A (zh) * 2005-03-08 2006-09-13 三洋电机株式会社 基准电压生成电路和基准电流生成电路
US20070040602A1 (en) * 2005-08-17 2007-02-22 Chung-Wei Lin Circuit for reference current and voltage generation
CN101471655A (zh) * 2007-12-26 2009-07-01 东部高科股份有限公司 电流型逻辑电路及其控制装置
CN101320278A (zh) * 2008-06-25 2008-12-10 苏州中科半导体集成技术研发中心有限公司 Cmos基准源
CN104460805A (zh) * 2014-12-17 2015-03-25 内蒙古科技大学 低温度系数和低电源电压系数的基准电流源
US20180217625A1 (en) * 2015-07-22 2018-08-02 Hewlett Packard Enterprise Development Lp Startup circuit to initialize voltage reference circuit
US9977442B1 (en) * 2017-04-27 2018-05-22 Pixart Imaging Inc. Bandgap reference circuit
CN111443755A (zh) * 2017-04-27 2020-07-24 原相科技股份有限公司 具有多个钳位开关的带隙基准电路
US20190235547A1 (en) * 2018-01-26 2019-08-01 Wuhan Xinxin Semiconductor Manufacturing Co., Ltd. Band-gap reference circuit
CN111610812A (zh) * 2019-02-26 2020-09-01 合肥杰发科技有限公司 一种带隙基准电源产生电路及集成电路
CN209928305U (zh) * 2019-04-22 2020-01-10 成都信息工程大学 一种低温漂高稳定性的带隙基准电流源结构
CN211743674U (zh) * 2019-12-27 2020-10-23 深圳市芯波微电子有限公司 Vcsel偏置电路及相关设备
CN113885650A (zh) * 2021-10-18 2022-01-04 上海华虹宏力半导体制造有限公司 带隙基准源电路
CN113655844A (zh) * 2021-10-20 2021-11-16 浙江地芯引力科技有限公司 一种过流保护电路、方法及电子设备

Similar Documents

Publication Publication Date Title
CA2242720C (en) Programmable led driver
EP0765029B1 (en) Amplifier circuit for CMOS operational amplifier
US20030094977A1 (en) Voltage mode differential driver and method
CN102385404B (zh) 半导体芯片
CN100578924C (zh) 输出级电路、功率放大电路及电信号的处理方法
CN102176185B (zh) 亚阈值cmos基准源
US20090085545A1 (en) Voltage regulator
CN102457455B (zh) 低压差分信号发送器
CN113098415B (zh) 以太网发射器的驱动器及其控制方法
CN110611488A (zh) 温度补偿有源偏置电路
CN109144157A (zh) 具有反馈路径的电压调节器
US7579872B2 (en) Low-voltage differential signal driver for high-speed digital transmission
CN116488596A (zh) 宽输入共模范围的lvds接收电路及芯片
WO2012084616A2 (en) Active leakage consuming module for ldo regulator
CN109818257B (zh) 一种cmos工艺激光驱动电路
CN114564069A (zh) 基准电流产生电路和电流模式逻辑电路
CN111290465B (zh) 低压差稳压装置
US5880637A (en) Low-power operational amplifier having fast setting time and high voltage gain suitable for use in sampled data systems
CN112394767B (zh) 一种衬底电位可控的低压差分驱动器电路
CN102109869B (zh) 驱动电路
KR100713907B1 (ko) 반도체 장치의 라인 구동 회로
CN101483425A (zh) 低功率差动信号传输装置
KR101067330B1 (ko) 고속 ｒｆ신호 스위칭 장치
TWI781869B (zh) 具有電壓保護的後置驅動器
CN113708754B (zh) 一种高边电平移位和驱动电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20220531