WO2023032190A1 - 電力変換装置 - Google Patents

Abstract

電力変換装置（１００）のスイッチング回路（１０）は、第１半導体素子（１１）と第２半導体素子（１２）とを直列接続して構成される。スナバ回路（２０）は、抵抗（２１）と第２エネルギ蓄積要素（２２）とを接続点を介して直列接続し、当該接続点にカソード側が接続され、アノード側が第１半導体素子（１１）あるいは第２半導体素子（１２）の第１端に接続されるダイオード（２３－２４）と、を有して構成され、スイッチング回路（１０）と第１エネルギ蓄積要素（４）に並列接続される。電流検出器（３）は、第１、第２半導体素子（１１－１２）の電流を検出する。制御部（５０）は、スイッチング間隔を、スイッチング時点から、第２エネルギ蓄積要素（１２）の印加電圧とダイオード（２３－２４）の印加電圧との合計が、第１、第２半導体素子（１１－１２）のサージ電圧による印加電圧よりも小さくなる時点に至る第１期間以上に調整する。

Description

電力変換装置

　本願は、電力変換装置に関するものである。

　複数相のコンバータを設定された位相差、例えば２相であれば１８０°の位相差で交互に駆動させる電力変換装置であるインターリーブコンバータは、単相構成の電力変換装置と比較すると、各コンバータの電流実効値、リプル電流等を低減できるため、電力変換装置の小型化を図る目的でよく用いられる。
　しかしながら例えば２相構成のインターリーブコンバータでは、相間における配線インピーダンスの相違、リアクトル個体差、等によって一方の相のコンバータに電流が偏ると、この一方の相のコンバータのみ損失が大きくなり、発熱量が大きくなる。そのため、損失及び発熱がより大きい相のコンバータに合わせて各相コンバータの素子を選定する必要が生じ、結果的に装置が大型化してしまう。これを避けるため、各相のコンバータのリアクトル等に流れる電流を検出して、相間において電流の不均衡が発生しないように各相のコンバータの半導体スイッチの駆動を制御する、以下のようなスイッチング電源装置としての電力変換装置が開示されている。

　即ち、従来のスイッチング電源装置は、直流電圧を入力する正極側の第１端子及び負極側の第２端子と、直流電圧を出力する正極側の第３端子及び負極側の第４端子と、電流をオン／オフするスイッチ素子がそれぞれ設けられ、第３端子と第４端子との間に並列に接続された複数のアームと、第１端子と各アームとの間にそれぞれ接続された複数のインダクタと、複数のインダクタ及び複数のスイッチ素子を通して複数のインダクタにそれぞれ流れるインダクタ電流が合成された合成電流を検出する電流検出回路と、複数のスイッチ素子間のオン／オフの位相をずらして複数のスイッチ素子をオン／オフさせる複数のスイッチ信号を生成する制御部と、を備える。電流検出器は、複数のアームの低電位側のスイッチ素子と、第２端子および第４端子との間に接続されている。制御部は、複数のスイッチ素子におけるそれぞれのスイッチ期間の所定箇所のタイミングで、電流検出回路の検出結果をそれぞれサンプリングし、これらのサンプリング結果に基づき、複数のインダクタ電流の電流平衡制御を行う。これにより、インターリーブ構成におけるアーム相互の電流平衡をとることが可能になる（例えば、特許文献１参照）。

特開２０１８－１６６３７６号公報

　上記特許文献１のようなスイッチング電源装置では、各アームの低電位側のスイッチ素子と、負極側の基準電位（ＧＮＤ）に接続される第２端子および第４端子と、の間に接続された電流検出器により、各アームのインダクタ電流を検出している。
　ここで、例えば昇圧チョッパ等の電力変換装置においては、リアクトル等の受動素子は、半導体スイッチの駆動周波数を高周波化させることでそのインダクタンス値を小さくできるため、装置を小型に構成することができる。しかしながら同時に、この半導体スイッチの駆動周波数の高周波化に伴うスイッチング回数の増加によってスイッチング損失は増加してしまう。半導体スイッチのオン／オフ速度を高速化させると、スイッチング損失低減に有効であるが、急峻にオン／オフすることによって半導体スイッチに印加されるサージ電圧が増加する。

　サージ電圧は、主電流経路の寄生インダクタンスに蓄積された磁気エネルギ、あるいはダイオード逆回復による逆回復電流が、半導体スイッチ及び配線の寄生容量等を介して共振電流として流れることによって生じる。このとき、各アームの低電位側のスイッチ素子と基準電位との間に接続された電流検出器にも共振電流が流れる。このため、上記特許文献１のようなスイッチング電源装置では、サージ電圧発生時の電流検出器に流れる電流は、測定すべき主電流と共振電流とを重畳したものになる。そのため、電流検出器は、共振電流が減衰するまでの間、正確な電流値を検出できなくなる。その結果、電力変換装置は、正確に電力の変換を制御することが困難になり、例えば、インターリーブ構成のスイッチング電源装置では、各相の電流不均衡を防ぐように半導体スイッチを制御することが困難になる。

　本願は、上記のような課題を解決するための技術を開示するものであり、スイッチングに伴ってスイッチング素子に発生するサージ電圧を低減しつつ、共振電流による電圧振動の収束を早める電力変換装置を提供することを目的とする。

　本願に開示される電力変換装置は、
電流の導通あるいは遮断を制御する半導体素子を有するスイッチング回路と、
前記スイッチング回路に並列接続されるスナバ回路および第１エネルギ蓄積要素と、
前記半導体素子に流れる電流を検出する電流検出器と、
前記スイッチング回路を制御する制御部と、を備え、
前記スイッチング回路は、
前記第１エネルギ蓄積要素の正極側端子に第１端が接続された前記半導体素子としての第１半導体素子と、前記第１エネルギ蓄積要素の負極側端子に第２端が接続された前記半導体素子としての第２半導体素子と、を有して、前記第１半導体素子の第２端と前記第２半導体素子の第１端とを直列接続して構成され、
前記スナバ回路は、
抵抗と第２エネルギ蓄積要素とを直列接続した直列回路と、
前記直列回路における前記抵抗と前記第２エネルギ蓄積要素との接続点にカソード側が接続され、アノード側が前記第１半導体素子あるいは前記第２半導体素子の第１端に接続されるダイオードと、を有して構成され、
前記電流検出器は、前記第２半導体素子の第１端側あるいは第２端側の少なくとも一方側に設けられて、前記第１半導体素子あるいは前記第２半導体素子を流れる電流を検出し、
前記制御部は、
前記スイッチング回路における前記半導体素子のスイッチング間隔を、
前記第１半導体素子あるいは前記第２半導体素子のスイッチング時点から、
前記第２エネルギ蓄積要素の印加電圧と前記ダイオードの印加電圧との合計が、前記スイッチングに伴うサージ電圧による前記第１半導体素子あるいは前記第２半導体素子の、前記ダイオードのアノード側が接続される第１端子における印加電圧よりも小さくなる時点に至る第１期間以上を確保するように調整する、
ものである。

　本願に開示される電力変換装置によれば、スイッチングに伴って半導体に発生するサージ電圧を低減しつつ、共振電流による電圧振動の収束を早めることができる。

実施の形態１による電力変換装置の概略構成を示すブロック図である。 実施の形態１による電力変換装置の制御回路の概略構成を示すブロック図である。 実施の形態１による電力変換装置の概略動作シーケンスを示すタイミングチャートである。 実施の形態１による電力変換装置が有するスナバ回路の構成の一例である。 実施の形態１による電力変換装置が有するスナバ回路の構成の一例である。 実施の形態２による電力変換装置の概略構成を示すブロック図である。 実施の形態３による電力変換装置の概略構成を示すブロック図である。

実施の形態１．
　図１は実施の形態１による電力変換装置１００の概略構成を示すブロック図である。
　本実施の形態１にかかる電力変換装置１００は、ＤＣ／ＤＣコンバータの一種である昇降圧チョッパ回路を構成しており、直流電圧源１と、第１エネルギ蓄積要素としての平滑コンデンサ４との間で直流電圧の昇圧／降圧を行う。
　電力変換装置１００は、電力変換器である昇降圧コンバータ１５と、スナバ回路２０と、第１エネルギ蓄積要素としての平滑コンデンサ４と、制御部としての制御回路５０と、を備える。

　直流電圧源１は、車両に搭載されたバッテリ等からなり、直流電力を供給する。
　なお、直流電圧源１と並列にコンデンサが接続されていてもよい。
　昇降圧コンバータ１５は、リアクトル２と、スイッチング回路１０と、電流検出器としての電流検出抵抗３と、を備える。

　昇降圧コンバータ１５を構成するこのスイッチング回路１０は、電流の導通あるいは遮断を制御する複数の半導体素子を有して構成される。本実施の形態のスイッチング回路１０は、第１半導体素子としてのスイッチング素子１１の第２端と、第２半導体素子としてのスイッチング素子１２の第１端とを直列接続して構成される。
　リアクトル２は、その第１端が直流電圧源１の高電圧側端子に接続され、その第２端がスイッチング回路１０におけるスイッチング素子１１とスイッチング素子１２との接続点に接続される。

　電流検出抵抗３は、シャント抵抗等から構成され、スイッチング回路１０に直列接続されて、スイッチング回路１０に含まれるいずれかのスイッチング素子に流れる電流を検出できるように配置される。本実施の形態では、電流検出抵抗３は、スイッチング回路１０のスイッチング素子１２の第２端と、直流電圧源１の低電圧側である基準電位（ＧＮＤ）との間に設けられて、スイッチング素子１２に流れる電流を検出する。この電流の検出において、電流検出抵抗３は、流れる電流に基づいてその両端に電圧信号を発生させ、発生させた電圧信号を、その両端に接続された配線を介して制御回路５０に入力する。

　平滑コンデンサ４は、直列接続されたスイッチング回路１０および電流検出抵抗３に対して並列接続して設けられる。
　スイッチング回路１０のスイッチング素子１１の第１端から平滑コンデンサ４の正極側端子までの経路は、昇圧された直流電圧が印加される部分であり、この経路を配線Ａとする。また、直流電圧源１の低電圧側である基準電位（ＧＮＤ）から平滑コンデンサ４の負極側端子までの経路は配線Ｂとする。スイッチング回路１０のスイッチング素子１２の第２端は、電流検出抵抗３およびこの配線Ｂを介して平滑コンデンサ４の負極側端子に接続される。

　スナバ回路２０は、スイッチング回路１０において生じるサージ電圧を抑制するものであり、配線Ａと配線Ｂとの間において、スイッチング回路１０および平滑コンデンサ４に対して並列接続して設けられる。このスナバ回路２０は、第２エネルギ蓄積要素としてのスナバコンデンサ２２と、抵抗としての回生抵抗２１とを直列接続した直列回路と、クランプダイオード２３、２４と、を備える。

　クランプダイオード２３は、スイッチング素子１１の第１端子であるドレインにアノード側が接続され、スナバコンデンサ２２と回生抵抗２１との接続点にカソード側が接続される。また、クランプダイオード２４は、スイッチング素子１２の第１端子であるドレインにアノード側が接続され、スナバコンデンサ２２と回生抵抗２１との接続点にカソード側が接続される。

　スナバコンデンサ２２と配線Ｂとの接続箇所は、電流検出抵抗３と平滑コンデンサ４の負極端子との間である。また、回生抵抗２１と配線Ａとの接続箇所は、スイッチング回路１０のスイッチング素子１１の第１端子と平滑コンデンサ４の正極端子との間である。
　スナバコンデンサ２２は、回生抵抗２１を通して平滑コンデンサ４と同じ印加電圧に充電されている。

　制御回路５０は、スイッチング回路１０におけるスイッチング素子のオン、オフを制御する駆動制御信号の出力を行うと共に、電流検出抵抗３から入力される電圧信号に基づき、スイッチング素子１２に流れる電流を測定する。検出された電流値は、スイッチング回路１０に含まれるスイッチング素子１１、１２のオン、オフを制御する駆動制御信号の生成等に用いられる。

　なお、スイッチング回路１０を構成するスイッチング素子１１、１２は、主にＭＯＳ－ＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ－Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）として説明する。しかしながら、スイッチング素子１１、１２は、電流の導通あるいは遮断を制御できれば、どのような構成のスイッチであってもよく、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ－Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）などが使用されてもよい。
　ＩＧＢＴを用いる場合、実施の形態に記載のドレインはコレクタ、ソースはエミッタを指す。本実施の形態では、スイッチング素子１１とスイッチング素子１２は、それぞれに逆並列接続された逆並列ダイオード１１Ｄ、１２Ｄを備えているが、例えば、ＭＯＳ－ＦＥＴを用いる場合は、逆並列ダイオードはその寄生ダイオードでもよい。

　なお、電力変換装置１００を昇圧チョッパとして使用する場合、スイッチング回路１０の構成は、その内部に備えるスイッチング素子をオン、オフすることによって、直流電圧源１から供給された電流によりリアクトル２に磁気エネルギを蓄積し、リアクトル２に蓄積された磁気エネルギにより直流電圧を昇圧して平滑コンデンサ４の印加電圧を増加させることができればどのような構成でもよい。例えばスイッチング素子１１を、電流の導通あるいは遮断を制御する半導体素子としてのダイオードのみで構成してもよい。

　また、電力変換装置１００を降圧チョッパとして使用する場合、スイッチング回路１０の構成は、その内部に備えるスイッチング素子をオン、オフすることによって、平滑コンデンサ４から供給された電流によりリアクトル２に磁気エネルギを蓄積し、リアクトル２に蓄積された磁気エネルギにより直流電圧を降圧して直流電圧源１にエネルギを蓄積することができればどのような構成でもよい。例えばスイッチング素子１２を、電流の導通あるいは遮断を制御する半導体素子としてのダイオードのみで構成してもよい。

　また、スイッチング回路１０のスイッチング素子１１、１２は、それぞれのゲートとソースが制御回路５０に接続されており、制御回路５０から出力された駆動制御信号に基づいてオン、オフ可能に構成される。
　なお、スイッチング回路１０は、スイッチング素子を並列あるいは直列に複数個接続して構成されてもよい。

　本実施の形態の電力変換装置１００において、スナバ回路２０を構成するクランプダイオード２３、２４は、ショットキーバリアダイオード、ファストリカバリーダイオードなど、逆回復が理論上発生しない、あるいは高速に逆回復するようなダイオードとする。これによりクランプダイオードの逆回復によるノイズを低減することができる。

　また、クランプダイオード２４の順方向電圧は、スイッチング素子１１の逆並列ダイオード１１Ｄの順方向電圧よりも高く設定する。これにより、電力変換装置１００を昇圧チョッパ回路として使用した際に、リアクトル２から供給される電流が主にスイッチング素子１１に流れるようにできる。これにより、クランプダイオード２４の発熱が低減されるため、小型パッケージのダイオードを用いることができる。

　また、クランプダイオード２４の順方向電圧が逆並列ダイオード１１Ｄの順方向電圧よりも低い場合でも、リアクトル２から供給された電流が逆並列ダイオード１１Ｄに流れるときに、この逆並列ダイオード１１Ｄのターンオンに同期して、スイッチング素子１１をターンオンさせる同期整流を行うことにより、リアクトル２から供給される電流を主にスイッチング素子１１に流れるようにできる。これにより、クランプダイオード２４の発熱が低減されるため、クランプダイオード２４を小型パッケージで構成することができる。

　回生抵抗２１は、スイッチング素子１１のオン抵抗よりも大きい抵抗値とする。これにより、スイッチング素子１１をオンして同期整流を行った際に、クランプダイオード２４の順方向電圧によらず、リアクトル２から供給される電流が回生抵抗２１ではなくスイッチング素子１１を流れるようになる。これにより、回生抵抗２１の電力損失を低減でき、回生抵抗２１を小型パッケージで構成することができる。

　また、理由は後述するが、スナバコンデンサ２２は、スイッチング素子１１、１２の出力容量よりも大きい静電容量のコンデンサで構成することが望ましく、例えば、スイッチング素子の１０倍以上の容量とする。

　なお、本実施の形態では、電流検出抵抗３はスイッチング素子１２と基準電位（ＧＮＤ）との間に接続されたものを示したが、前述のように電流検出抵抗３は、スイッチング回路１０に含まれるいずれかのスイッチング素子に流れる電流を検出できればよく、スイッチング素子１１とスイッチング素子１２の間に接続されてもよい。
　本実施の形態のように、電流検出抵抗３をスイッチング素子１２と基準電位の間に接続すると、電流検出抵抗３の両端電圧からなる電圧信号は、基準電位に基づいて生成されるため、絶縁を不要として制御回路５０に入力できる。これにより、装置を小型に構成することができる。
　また、電流検出抵抗３は、シャント抵抗を用いたものを説明したが、カレントトランス、ホール素子等の電流センサに置き換えられてもよく、流れる電流に基づいた電圧信号を制御回路５０に入力できるものであれば、どのような構成のものでもよい。

　次に、本実施の形態の電力変換装置１００のスイッチング回路１０を駆動する制御回路５０について説明する。
　制御回路５０は、主に、図示しない電圧センサによって検出した直流電圧源１の電圧と平滑コンデンサ４の印加電圧とに基づいて、スイッチング回路１０のそれぞれのスイッチング素子１１、１２のオン、オフを制御する。

　電力変換装置１００の昇降圧コンバータ１５を昇圧チョッパ回路として使用する場合、制御回路５０は、直流電圧源１から供給された直流電力を昇圧し、平滑コンデンサ４の印加電圧を予め設定された目標値に近づけるように、スイッチング素子１２のオンデューティ比Ｄを制御する。
　直流電圧源１の出力電圧である昇圧チョッパの入力電圧Ｖｉｎ１、平滑コンデンサ４の目標値として予め設定された昇圧チョッパの出力電圧Ｖｏｕｔ１、オンデューティ比Ｄ１の関係は、一般的に以下式（１）で示される。

　また、電力変換装置１００の昇降圧コンバータ１５を降圧チョッパ回路として使用する場合、制御回路５０は、平滑コンデンサ４から供給された直流電力を降圧し、直流電圧源１あるいは直流電圧源１に並列接続された図示しないコンデンサに目標値の直流電圧としてエネルギを蓄積するように、スイッチング素子１１のオンデューティ比Ｄを制御する。
　平滑コンデンサ４の印加電圧である降圧チョッパの入力電圧Ｖｉｎ２、直流電圧源１の電圧の目標値として予め設定された降圧チョッパの出力電圧Ｖｏｕｔ２、オンデューティ比Ｄ２の関係は、一般的に以下式（２）で示される。

　また、制御回路５０は、電流検出抵抗３を用いて、予め設定されたタイミングにおいて検出された電流値に基づいて、それぞれのスイッチング素子１１、１２のスイッチング周波数ｆｓｗ、オンデューティ比Ｄなどを制御する。
　例えば、後述する実施の形態２に示すような、各相のスイッチング回路１０を並列接続して備えたインターリーブコンバータである電力変換装置では、制御回路５０は、それぞれの相の電流検出抵抗３に流れる電流値が異なることを検出したとき、スイッチング周波数ｆｓｗ及びオンデューティ比Ｄを調整することによって、それぞれの相で検出される電流値が互いに近づくように制御する。例えば、電流が多く流れている相のスイッチング回路１０のスイッチング素子のオンデューティ比Ｄを小さくする、あるいはスイッチング周波数ｆｓｗを大きくすることによって、その相に流れる電流を小さくすることができる。

　これにより、各相における配線インピーダンスの相違、リアクトル２の個体差等によって、相毎に流れる電流値がばらつく場合においても、電流が多く流れる相に合わせるために、その他の相において電流容量の大きなスイッチング素子を適用する必要がなくなるため、電力変換装置１００の小型化に寄与できる。

　また、制御回路５０は、電流検出抵抗３で検出された電流値が予め設定された閾値を超えたときに、スイッチング回路１０を構成するスイッチング素子１１、１２をオフするように制御する。これにより、制御回路５０は過電流によるスイッチング素子の異常発熱を防ぐことができるため、冷却器の小型化に寄与できる。

　次に、制御回路５０の概略構成を説明する。
　図２は、実施の形態１による電力変換装置１００の制御回路５０の概略構成を示すブロック図である。
　制御回路５０には、マイクロコンピュータ、ＦＰＧＡ（ｆｉｅｌｄ－ｐｒｏｇｒａｍｍａｂｌｅ　ｇａｔｅ　ａｒｒａｙ）等のように信号を生成する演算処理装置５２、データを記憶して演算処理装置５２とデータのやりとりをする記憶装置５１、電流検出抵抗３の両端電圧、各種センサの出力信号、他の装置から信号を受ける入力回路５３、演算処理装置の出力した信号を接続された装置等に出力する出力回路５４が含まれる。

　演算処理装置５２は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ　Ｓｐｅｃｉｆｉｃ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）、ＤＳＰ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ）等各種の論理回路、及び各種の信号処理回路等でもよい。また、演算処理装置５２は同じ種類のものまたは異なる種類のものの複数の組み合わせでもよく、複数の処理装置で処理を分担して実行してもよい。

　記憶装置５１には、演算処理装置５２からデータを読み出し、及び書き込みが可能に構成されたＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、演算処理装置５２からデータを読み出し可能に構成されたＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）等、が備えられている。
　入力回路５３には信号を増幅するオペアンプ、バッファ、及び信号を絶縁するフォトカプラ、アイソレータ等を含む。
　出力回路５４には、信号を増幅するオペアンプ、バッファ、スイッチング素子を駆動するためのドライブ回路、信号を絶縁するアイソレータ等を含んでもよい。
　なお、制御回路５０は外部から入力される信号をもとに、スイッチング回路１０を制御してもよい。

　以上のように構成された本実施の形態の電力変換装置１００の動作波形について、タイミングチャートを用いて説明する。
　図３は、実施の形態１による電力変換装置１００が、昇圧チョッパとして動作するときの概略動作シーケンスを示すタイミングチャートの一例であり、横軸は時間を示す。

　本図において、「ａ」はスイッチング素子１１の駆動制御信号、「ｂ」はスイッチング素子１２の駆動制御信号、「ｃ」はスイッチング素子１１の通電電流、「ｄ」はスイッチング素子１２の通電電流、「ｅ」はスイッチング素子１１の印加電圧、「ｆ」はスイッチング素子１２の印加電圧、「ｇ」は電流検出抵抗３の両端電圧、「ｈ」はクランプダイオード２３の通電電流、「ｉ」はクランプダイオード２４の通電電流、及び「ｊ」はスナバコンデンサ２２の印加電圧、の波形である。

　なお、スイッチング素子１１、１２のそれぞれの駆動制御信号「ａ」、「ｂ」は、Ｈでオン、Ｌでオフを示す。
　また、スイッチング素子１１の通電電流は、ソース側からドレイン側に流れる方向を正とし、スイッチング素子１２の通電電流はドレイン側からソース側に流れる方向を正とする。
　また、クランプダイオード２３、２４の通電電流は、アノードからカソードに流れる電流を正とする。

　先ず、タイミングｔ０からタイミングｔ４までの動作波形を説明して、制御回路５０の制御を説明する。

　タイミングｔ０において、制御回路５０は、スイッチング素子１１とスイッチング素子１２がオフになるように制御しており、リアクトル２に蓄積された磁気エネルギがスイッチング素子１１の逆並列ダイオード１１Ｄを通して、平滑コンデンサ４に供給されている。
　この時、スイッチング素子１１は、逆並列ダイオード１１Ｄの順方向電圧が印加され、スイッチング素子１２は平滑コンデンサ４の印加電圧に逆並列ダイオード１１Ｄの順方向電圧を加算した程度の電圧が印加されている。

　タイミングｔ１において、制御回路５０は、スイッチング素子１２の駆動制御信号ｂを立ち上げてＨ状態とし、スイッチング素子１２をオンさせる。その結果、電流がスイッチング素子１２及び電流検出抵抗３に流れはじめ、逆並列ダイオード１１Ｄに流れる電流が減少し、スイッチング素子１１の印加電圧が増加する。このとき、逆並列ダイオード１１Ｄのターンオフによる逆回復によって、高周波の共振電流がスイッチング素子１１の寄生容量を流れ、ドレインソース間においてサージ電圧が発生する。
　電流検出抵抗３に流れ込んだ共振電流は、電流検出抵抗３の両端において振動電圧を発生させる。

　タイミングｔ２において、スイッチング素子１１のドレインにおける印加電圧がスナバコンデンサ２２の印加電圧とクランプダイオード２３の順方向電圧を加算した値よりも大きくなり、クランプダイオード２３に電流が流れ始め、高周波の共振電流の片極成分がスナバコンデンサ２２にバイパスされる。その結果、スイッチング素子１１に印加されるサージ電圧はクランプされ、スナバ回路２０がない場合と比較して、その最大値が低減される。
　同時に、スイッチング素子１２の寄生容量を通って電流検出抵抗３に流れ込む共振電流は、クランプダイオード２３に一部バイパスされ、減少するため、抵抗成分によって減衰するまでの時間が短くなる。よって、共振電流によって生じる電流検出抵抗３の振動電圧の収束が早くなり、電流検出抵抗３の両端電圧が安定化して正確な電流値を検出できるようになるまでの時間が短縮される。

　このとき、スナバコンデンサ２２は、クランプダイオード２３から流入する電流によりエネルギが蓄積されるため、その印加電圧は増加する。
　ここで、スイッチング素子１１のドレイン電圧が、スナバコンデンサ２２の印加電圧とクランプダイオード２３の順方向電圧を加算した値よりも大きくなければ、クランプダイオード２３に電流が流れず、スナバ回路２０のサージ電圧低減効果が発揮されない。そのため、スナバコンデンサ２２の静電容量Ｃｓｎを大きく構成するほどスナバコンデンサ２２の印加電圧が増加しにくくなり、サージ電圧の低減効果が向上する。

　また、電流はインピーダンスが低い経路に流れやすくなるため、スナバコンデンサ２２の静電容量Ｃｓｎが、スイッチング素子１１のドレイン―ソース間容量よりも大きいほど、スナバコンデンサ２２に共振電流が流れ込みやすくなり、より一層サージ電圧が低減される。これにより、電流検出抵抗３の両端電圧が安定するまでの時間を短くすることができる。

　こうして、サージのエネルギはクランプダイオード２３を介してスナバコンデンサ２２に蓄積されていき、タイミングｔ３において、スナバコンデンサ２２の電圧上昇が終了する。そして、このスナバコンデンサ２２に蓄積されたサージのエネルギは、回生抵抗２１を通して平滑コンデンサ４に出力される。

　タイミングｔ３から、スナバコンデンサ２２の静電容量Ｃｓｎと回生抵抗２１の抵抗値Ｒｓｎとの積により定まる時定数Ｔａ以上の期間が経過した後のタイミングｔ４において、スナバコンデンサ２２の印加電圧は平滑コンデンサ４の印加電圧と同程度まで減少する。このとき、サージのエネルギは回生抵抗２１を通して平滑コンデンサ４に蓄積され、平滑コンデンサ４に接続される図示しない負荷等により有効に活用される。こうしてスナバ回路２０を設けることにより電力損失の低減に寄与できる。

　前述の通り、スイッチング素子１１のドレイン電圧が、スナバコンデンサ２２の印加電圧とクランプダイオード２３の順方向電圧を加算した値よりも大きくない場合は、クランプダイオード２３に電流が流れない。そのため、スナバコンデンサ２２の印加電圧が大きい状態を維持している間は、スナバ回路２０によるサージ電圧低減効果、及び共振電流による振動電圧の収束時間の短縮効果は小さくなる。
　したがって、スナバコンデンサ２２の印加電圧が大きい状態を維持している間において、スイッチング回路１０において新たなサージ電圧が発生すると、サージ電圧低減効果、及び共振電流による振動電圧の収束時間の短縮効果は小さくなる。

　よって、スナバ回路２０が接続されたスイッチング回路１０において、サージが発生してから次のサージが発生するまでのサージ発生周期Ｔｓｕｒを、スナバコンデンサ２２の印加電圧がサージのエネルギにより増加しはじめてから、スナバコンデンサ２２に蓄積したサージのエネルギが回生抵抗２１を通って回生されて、その印加電圧が小さくなるまでの期間を確保するようにすることで、スナバ回路２０によるサージ電圧低減効果、及び共振電流による電圧振動時間の短縮効果を得られる。
　ここで、スイッチング回路１０においてサージが発生してから次のサージが発生するまでのサージ発生周期Ｔｓｕｒは、スイッチング回路１０のいずれかのスイッチング素子がスイッチングしてから、次にいずれかのスイッチング素子がスイッチングするまでのスイッチング間隔Ｔｓｗと概ね等しい。なお、スイッチングは、スイッチング素子のオンまたはオフのいずれかの動作を指す。

　またスイッチングによりスイッチング素子１１に生じるサージ電圧は、詳細は後述するが、スイッチング素子１２においても同様に生じ、クランプダイオード２４を通してスナバコンデンサ２２にそのエネルギが蓄積される。

　そこで、本実施の形態の制御回路５０は、スナバ回路２０が接続されたスイッチング回路１０におけるサージ発生周期Ｔｓｕｒ、即ち、スイッチング素子１１、１２のスイッチング間隔Ｔｓｗを、スイッチング素子１１あるいはスイッチング素子１２のスイッチング時点から、スナバコンデンサ２２の印加電圧と、クランプダイオード２３（２４）の印加電圧と、の合計の電圧が、スイッチングに伴うサージ電圧によるスイッチング素子１１（１２）のドレインにおける印加電圧よりも小さくなる時点に至る第１期間以上を確保するように調整する。

　この「スナバコンデンサ２２の印加電圧と、クランプダイオード２３（２４）の印加電圧と、の合計の電圧が、スイッチング素子１１、１２のスイッチングに伴うサージ電圧によるスイッチング素子１１（１２）のドレインにおける印加電圧よりも小さくなった状態」は、スナバ回路２０におけるサージ抑制効果を得ることのできる状態であり、以降「サージ抑制状態」と称して適宜用いる。
　このように、スイッチング間隔Ｔｓｗを、スイッチング素子１１あるいはスイッチング素子１２のスイッチング時点から、サージ抑制状態となる時点に至る第１期間以上を確保するように調整することで、スナバ回路２０によるサージ電圧低減効果および振動電圧の収束時間の短縮効果を確実に得られる。

　ここで、タイミングｔ２からタイミングｔ３までの期間Ｔｂは、スナバコンデンサ２２の静電容量Ｃｓｎと、スイッチング素子１１のドレインからクランプダイオード２３、スナバコンデンサ２２、平滑コンデンサ４を通り、スイッチング素子１１のドレインに至るまでのループ回路の経路におけるインダクタンスの合計であるループインダクタンスＬを用いて、以下式（３）で示される。

　一方で、タイミングｔ３からタイミングｔ４までの期間は前述の通り、スナバコンデンサ２２の静電容量Ｃｓｎと回生抵抗２１の抵抗値Ｒｓｎの積により定まる時定数Ｔａに基づき導出できる。

　このタイミングｔ３からタイミングｔ４までの期間が経過した後には、前述のように、スナバコンデンサ２２の印加電圧は、平滑コンデンサ４の印加電圧と同程度まで減少し、スナバ回路２０によるサージ抑制効果が得られる。
　しかしながら、スナバコンデンサ２２の印加電圧が、平滑コンデンサ４の印加電圧と同程度まで減少せずとも、スナバコンデンサ２２の印加電圧と、クランプダイオード２３（２４）の印加電圧との合計の電圧が、サージ電圧によるスイッチング素子１１（１２）のドレインにおける印加電圧よりも小さくなる状態である「サージ抑制状態」であるならば、スナバ回路ｌ０によるサージ抑制効果は得られる。

　よって、少なくとも、スイッチング時点ｔ１から、スナバコンデンサ２２の電圧上昇期間Ｔｂ（ｔ２－ｔ３）が経過した後であれば、スナバコンデンサ２２に蓄積されたエネルギの回生により上記サージ抑制状態を確保可能な状態となる。

　制御回路５０が行う制御を具体的に述べると、制御回路５０は、上記第１期間として、スイッチング素子１１、１２のスイッチングに伴うサージ電圧によるスナバコンデンサ２２の電圧上昇期間Ｔｂの期間を設定する。
　これにより、スイッチング素子１１、１２のスイッチング間隔Ｔｓｗが、スナバコンデンサ２２の電圧上昇期間Ｔｂ以上の期間が確保されるように調整される。そのため、スナバコンデンサ２２の電圧が上昇している途中の時点においてスイッチング素子１１、１２のスイッチングが行われることがなく、電圧上昇期間Ｔｂが経過して上記サージ抑制状態となった時点においてスイッチングが行われるため、サージ抑制効果を得られる。

　以上、制御回路５０が、第１期間として、スナバコンデンサ２２の電圧上昇期間Ｔｂを設定する例を示した。
　しかしながら制御回路５０は、以下のように第１期間を設定するものでもよい。

　即ち、制御回路５０は、上記第１期間として、スナバコンデンサ２２の電圧上昇期間Ｔｂと、スナバコンデンサ２２の静電容量Ｃｓｎと回生抵抗２１の抵抗値Ｒｓｎとから導出される、スナバコンデンサ２２の時定数Ｔａと、を加算した期間Ｔｂａを設定する。
　これにより、スイッチング素子１１、１２のスイッチング間隔Ｔｓｗが、上記期間Ｔｂａ以上の期間が確保されるように調整される。そのため、サージ発生周期が、スナバコンデンサ２２の印加電圧がサージのエネルギにより増加しはじめてから、スナバコンデンサ２２に蓄積されたサージのエネルギが回生抵抗２１を通って回生されるまでの期間よりも長くなり、スナバ回路２０によるサージ低減効果を確実に得られる。

　また、制御回路５０は、以下のように第１期間を設定するものでもよい。
　即ち、制御回路５０は、上記第１期間として、スイッチング素子１１、１２をターンオンあるいはターンオフさせる駆動信号の出力時点であるタイミングｔ１から、電圧上昇期間Ｔｂの開始時点であるタイミングｔ２までの初期期間Ｔｉ（ｔ１－ｔ２）を、電圧上昇期間Ｔｂと時定数Ｔａとを加算した期間Ｔｂａ、に対して更に加算した期間Ｔｂａｉに設定する。

　この初期期間Ｔｉ（ｔ１－ｔ２）は、電力変換装置１００の状態によっては、例えば、数百ｎｓ～数ｕｓの間で変動するため、スイッチング間隔Ｔｓｗに影響する値となる場合がある。よって、スイッチング素子１１、１２のスイッチング間隔Ｔｓｗが、初期期間Ｔｉ（ｔ１－ｔ２）を含む期間Ｔｂａｉ以上を確保されるように調整されることで、スナバ回路２０によるサージ低減効果を更に確実に得られる。

　また、制御回路５０は、以下のように第１期間を設定するものでもよい。
　即ち、制御回路５０は、上記第１期間として、時定数Ｔａを設定してもよい。前述のループ回路におけるループインダクタンスＬが非常に大きい場合を除けば、時定数Ｔａは期間Ｔｂの数倍となるため、期間Ｔｂａと時定数Ｔａは、ほぼ等しいと考えてもよい。よって、ループインダクタンスＬが非常に大きい場合を除いて、スイッチング間隔Ｔｓｗが時定数Ｔａ以上の期間が確保されるように調整されることは、スイッチング間隔Ｔｓｗが電圧上昇期間Ｔｂ以上の期間を確保することになるため、スナバ回路２０によるサージ低減効果を得られる。

　また、制御回路５０は、スイッチング回路１０におけるスイッチング素子１１、１２のスイッチング間隔の１／２の期間が、第１期間以上となるように調整してもよい。
　これにより、上記サージ抑制状態が確実に得られた安定状態となった時点においてスイッチングが行われるため、更に確実にサージ抑制効果を得られる。

　次に、タイミングｔ５以降の動作波形を説明する。
　タイミングｔ５において、制御回路５０は、電流検出抵抗３の両端電圧をサンプリングし、スイッチング素子１２に流れる電流を検出する。
　各スイッチング素子１１、１２の駆動制御信号をスイッチング周波数に同期したキャリア波により生成する場合、キャリア波の山または谷、すなわち駆動制御信号のオン期間またはオフ期間の中央の位相でサンプリングすると制御性が良い。よって、このタイミングｔ５は、スイッチング素子１２のオン期間の中央となる位相である。

　ここで、本実施の形態の電力変換装置１００の制御回路５０が電流値をサンプリングするタイミングｔ５は、スイッチング素子１１、１２がスイッチングされるタイミングｔ０から、上記第１期間が経過した後のタイミングとなるように調整される。
　前述のように、制御回路５０は、キャリア波の山または谷のタイミング、即ち、スイッチング回路１０に含まれるスイッチング素子１１、１２の駆動制御信号のオン期間またはオフ期間の１／２で電流のサンプリングを行う。
　よって、スイッチング素子１１、１２がスイッチングされるタイミングｔ０から、制御回路５０が電流値をサンプリングするタイミングｔ５までの期間Ｔｓは、スイッチング周波数ｆｓｗとデューティ比Ｄにより、以下の式（４）により表すことができる。

　制御回路５０は、スイッチング素子１１、１２がスイッチングしてから、電流値をサンプリングするまでのこの期間Ｔｓが、スイッチング素子１１、１２がスイッチングしてから、サージ抑制状態に至る第１期間より長くなるように、スイッチング素子１１、１２のスイッチング周波数ｆｓｗとデューティ比Ｄを設定する。

　例えば、制御回路５０が、サージ抑制状態に至る第１期間として、スナバコンデンサ２２の電圧上昇期間Ｔｂとスナバコンデンサ２２の時定数Ｔａとを加算した期間Ｔｂａを設定すると、スイッチングに伴うサージのエネルギがクランプダイオード２３によってスナバコンデンサ２２に吸収された後に、制御回路５０は電流値をサンプリングすることになる。これにより、共振電流に起因する検出誤差が小さくなった状態で、電流を正確に検出することが可能となる。

　なお、上記では、タイミングｔ５はタイミングｔ４よりも後の時点となっているが、これらのタイミングの関係は制御回路５０によるサンプリング時期の設定と時定数Ｔａによって変化する。そのため、例えばタイミングｔ４よりも前の時点においてタイミングｔ５の電流値のサンプリングが行われてもよい。
　即ち、制御回路５０が電流値をサンプリングするタイミングｔ５は、スイッチング素子１１、１２がスイッチングされるタイミングｔ０から、上記第１期間が経過した後のタイミングであれば、スナバ回路２０によるサージ抑制効果が得られるサージ抑制状態においてサンプリングが行われ、正確な電流を検出することが可能となる。

　タイミングｔ６において、制御回路５０は、スイッチング素子１２の駆動制御信号ｂを立ち下げてＬ状態とし、スイッチング素子１２をオフさせる。タイミングｔ１からタイミングｔ６までのスイッチング素子１２がオンしている期間は、制御回路５０において設定されているスイッチング素子の駆動周波数と、図示しない電圧センサにより検出される直流電圧源１の出力電圧と平滑コンデンサ４の印加電圧から定まる昇圧比によって決定される。
　制御回路５０がスイッチング素子１２をオフした結果、スイッチング素子１２の電流が減少してスイッチング素子１２の印加電圧が増加し、スイッチング素子１１の逆並列ダイオード１１Ｄを介して平滑コンデンサ４に電流が流れはじめる。このとき、配線の寄生インダクタンスに蓄積された磁気エネルギが、スイッチング素子１２の寄生容量を通して共振電流として流れ、スイッチング素子１２においてサージ電圧が発生する。

　タイミングｔ７において、スイッチング素子１２の印加電圧がスナバコンデンサ２２の印加電圧とクランプダイオード２４の順方向電圧を加算した値よりも大きくなり、クランプダイオード２４に電流が流れ始め、高周波電流の片極成分がスナバコンデンサ２２にバイパスされる。その結果、スイッチング素子１２に印加されるサージ電圧がクランプされ、スナバ回路２０がない場合と比較して、その最大値が低減される。
　同時に、スイッチング素子１２の寄生容量を通って電流検出抵抗３に流れ込む共振電流は、クランプダイオード２４に一部バイパスされ、減少するため、抵抗成分によって減衰するまでの時間が短くなる。よって、共振電流によって生じる電流検出抵抗３の振動電圧の収束時間が早くなり、電流検出抵抗３の両端電圧が安定化して正確な電流値を検出できるようになるまでの時間が短縮される。

　このとき、スナバコンデンサ２２は、クランプダイオード２４から流入する電流によりエネルギが蓄積されるため、その印加電圧は増加する。
　サージのエネルギはクランプダイオード２４を介してスナバコンデンサ２２に蓄積されていき、タイミングｔ８において、スナバコンデンサ２２の電圧上昇が終了する。
　そして、このスナバコンデンサ２２に蓄積されたサージのエネルギは、回生抵抗２１を通して平滑コンデンサ４に出力される。

　なお、タイミングｔ７からタイミングｔ８までの期間Ｔｂは、前述のタイミングｔ２からタイミングｔ３までの期間と等しいが、スナバコンデンサ２２の印加電圧は、サージ電圧の要因となったエネルギの大きさに依存するため、タイミングｔ３とタイミングｔ８で異なる可能性がある。

　タイミングｔ８から、スナバコンデンサ２２の静電容量Ｃｓｎと回生抵抗２１の抵抗値Ｒｓｎとの積により定まる時定数Ｔａ以上の期間が経過した後のタイミングｔ９において、スナバコンデンサ２２の印加電圧は、平滑コンデンサ４の印加電圧と同程度まで減少する。

　タイミングｔ１０において、制御回路５０は、スイッチング素子１１の駆動制御信号ａを立ち上げてＨ状態とし、逆並列ダイオード１１Ｄのターンオンに同期してスイッチング素子１１をターンオンさせる同期整流を行う。

　なお、タイミングｔ６からタイミングｔ１０までの期間は、信号遅延等によってスイッチング素子１１とスイッチング素子１２が同時にオンする期間が発生することを防ぐ目的で設けられたデッドタイムＴｄ１であり、例えば１００ｎｓ程度に設定される。

　タイミングｔ１１において、制御回路５０は、スイッチング素子１１の駆動制御信号ａを立ち下げてＬ状態とし、スイッチング素子１１をオフさせて同期整流を終了する。これにより、電流はスイッチング素子１１の逆並列ダイオード１１Ｄを流れるようになる。

　昇圧チョッパ回路として動作する本実施の形態１に記載の電力変換装置１００は、スイッチング素子１１をオフにしたまま、スイッチング素子１１の逆並列ダイオード１１Ｄに電流を流していても、直流電圧源１から入力された直流電圧を昇圧することができる。そのため、制御回路５０はスイッチング素子１１をオンさせることによる同期整流を実施しなくてもよい。よって、前述のように、スイッチング素子１１に代えて、電流の導通あるいは遮断を制御する半導体素子としてのダイオードのみを用いる構成としてもよい。

　昇圧チョッパとして動作する本実施の形態の電力変換装置１００は、図示しない電圧センサにより平滑コンデンサ４の印加電圧が目標値に達していないことを確認したとき、制御回路５０からの制御駆動信号に従って電力変換動作を引き続き実施する。その際、タイミングｔ１１からデッドタイムＴｄ２だけ経過したタイミングｔ１Ｒにて、電力変換装置１００はタイミングｔ１と同様の動作を行い、上記タイミングｔ１からタイミングｔ１０までの動作を繰り返す。

　タイミングｔ１１からタイミングｔ１Ｒまでの期間は、信号遅延等によってスイッチング素子１１とスイッチング素子１２が同時にオンする期間が発生することを防ぐ目的で設けられたデッドタイムＴｄ２であり、例えばデッドタイムＴｄ１と同じく１００ｎｓ程度に設定される。

　制御回路５０は、平滑コンデンサ４の印加電圧が任意に設定された目標値に達していることを、図示しない電圧センサによって検出したとき、スイッチング回路１０のスイッチング素子１１とスイッチング素子１２の駆動制御信号をＬに固定し、オフ状態で保持してもよい。これにより、スイッチング回路１０のスイッチング素子１１、１２が不要なスイッチングをすることによる損失を低減し、発熱量を低減できるため、冷却器の小型化に寄与する。

　なお、図３のタイミングチャートでは、リアクトル２の電流が連続的に流れる電流連続モードを示したが、電力変換装置１００は電流不連続モードで動作することも可能である。電流不連続モードの場合、タイミングｔ１０においてスイッチング素子１１がオンした後、スイッチング素子１１に流れる電流が転流し、ドレインからソースに流れ、リアクトル２から直流電圧源１へ流れ込むようになる。

　タイミングｔ１１において、スイッチング素子１１をオフした際に、スイッチング素子１１のドレイン―ソース間にはサージ電圧が発生する。このとき発生したサージ電圧のエネルギはクランプダイオード２３を通ってスナバコンデンサ２２にバイパスされるため、電力変換装置１００は、スナバ回路２０を備えることにより、リアクトル２の電流不連続モードにおいても、サージ電圧の低減と、サージ発生時の共振電流による電流検出抵抗３の両端における振動電圧の収束時間を短縮することができる。

　本実施の形態１では、直流電圧源１の出力する直流電力を昇圧して平滑コンデンサ４に出力する昇圧チョッパとしての電力変換装置１００の動作について詳細に説明した。しかしながら、電力変換装置１００のスナバ回路２０によるスイッチング回路１０のスイッチング素子１１、３２に印加されるサージ電圧を低減し、スイッチング素子に直列に接続された電流検出抵抗３に発生する共振電圧の収束までの時間を短縮する効果は、スイッチング回路１０内のいずれかのスイッチング素子をオン、オフする回路であればどのような回路でも得られる。例えば、電力変換装置１００の平滑コンデンサ４に蓄積された直流電力を降圧して直流電圧源１に出力する降圧チョッパとして動作した場合も、スナバ回路２０は同様の効果を発揮することが可能である。

　以下、図１に示したスナバ回路２０と異なる構成のスナバ回路２０Ａ、２０Ｂについて図を用いて説明する。
　図４は、実施の形態１による電力変換装置１００が有する、上記スナバ回路２０と異なる構成のスナバ回路２０Ａの概略構成を示すブロック図である。
　図５は、実施の形態１による電力変換装置１００が有する、上記スナバ回路２０と異なる構成のスナバ回路２０Ｂの概略構成を示すブロック図である。

　図４に示されるスナバ回路２０Ａは、クランプダイオード２３に対して直列に抵抗２５を接続し、クランプダイオード２４に対して直列に抵抗２６を接続した構成である。
　サージが発生した際にクランプダイオード２３、２４を通ってスナバコンデンサ２２に流れ込む電流は、電流の流れる経路のインピーダンスにより決まり、インピーダンスが非常に小さい場合はクランプダイオード２３、２４に流れ込む突入電流が大きくなる。その結果、クランプダイオード２３、２４の発熱は大きくなり、大型のパッケージのダイオード使用または放熱用ヒートシンクの大型化が必要となる可能性がある。

　しかし、スナバ回路２０Ａのクランプダイオード２３、２４に対して抵抗２５、２６をそれぞれ直列に接続することにより、クランプダイオード２３、２４を通ってスナバコンデンサ２２に流れ込む突入電流のピーク値を抑制することができる。これにより、クランプダイオード２３、２４の発熱を低減できるため、クランプダイオード２３、２４に小型パッケージのダイオード使用、あるいは放熱用ヒートシンクの小型化が可能となる。

　図５に記載のスナバ回路２０Ｂは、抵抗２５とコンデンサ２７とが直列接続された直列体をクランプダイオード２３に対して並列に接続し、抵抗２６とコンデンサ２８とが直列接続された直列体をクランプダイオード２４に対して並列に接続した構成である。
　クランプダイオードをファストリカバリーダイオード等で構成した場合、図３に示したタイミングｔ３のようにクランプダイオードの電流が低下して、スナバコンデンサへの充電が終了した後に、クランプダイオードに逆電流が流れて急峻に停止するダイオードリカバリーが発生する。ダイオードリカバリーのような急峻な逆電流の発生と停止は、電流経路のインダクタンスに電圧を誘起するため、電圧振動が発生し、伝導ノイズの原因となる可能性がある。

　そこで、抵抗２５とコンデンサ２７とを直列接続した直列体をクランプダイオード２３に対して並列に接続するように構成することにより、ダイオードリカバリーにより生じる逆電流をコンデンサ２７に吸収させることができ、伝導ノイズの低減に寄与する。
　また、スナバ回路２０Ｂの構成は、コンデンサ２７と直列に接続された抵抗２５により逆電流を減衰させることができるため、ダイオードリカバリーにより生じる発生する電圧振動を早期に収束させることができる。
　スナバ回路２０Ｂは、クランプダイオード２３、２４に対してリカバリー現象が発生するダイオードを適用する場合を想定して構成されている。しかし、クランプダイオードをショットキーバリアダイオードのように理論上リカバリーが発生しない素子で構成することにより、伝導ノイズを小さくすることができる。

　なお、上記では、スナバ回路２０は、２つのクランプダイオード２３、２４を備えて、スイッチング素子１１のドレインと、スイッチング素子１２のドレインとにそれぞれクランプダイオード２３、２４が接続される構成を示した。しかしながらこの構成に限定するものではなく、スナバ回路が１つのクランプダイオードのみを備えて、スイッチング素子１１あるいはスイッチング素子１２の一方にのみ、このクランプダイオードを接続する構成としてもよい。この場合、スイッチング素子１１およびスイッチング素子１２の両方におけるサージ電圧を抑制する効果は得られないものの、クランプダイオードが接続された一方のスイッチング素子におけるサージ電圧抑制効果を得られる。

　なお、制御回路５０は、スイッチング間隔Ｔｓｗを、スイッチング素子１１あるいはスイッチング素子１２のスイッチング時点から、サージ抑制状態となる時点に至る第１期間以上を確保するために、例えば、電圧検出器によりスイッチング素子１１あるいはスイッチング素子１２のドレイン電圧を計測してもよい。

　上記のように構成された本実施の形態の電力変換装置は、
電流の導通あるいは遮断を制御する半導体素子を有するスイッチング回路と、
前記スイッチング回路に並列接続されるスナバ回路および第１エネルギ蓄積要素と、
前記半導体素子に流れる電流を検出する電流検出器と、
前記スイッチング回路を制御する制御部と、を備え、
前記スイッチング回路は、
前記第１エネルギ蓄積要素の正極側端子に第１端が接続された前記半導体素子としての第１半導体素子と、前記第１エネルギ蓄積要素の負極側端子に第２端が接続された前記半導体素子としての第２半導体素子と、を有して、前記第１半導体素子の第２端と前記第２半導体素子の第１端とを直列接続して構成され、
前記スナバ回路は、
抵抗と第２エネルギ蓄積要素とを直列接続した直列回路と、
前記直列回路における前記抵抗と前記第２エネルギ蓄積要素との接続点にカソード側が接続され、アノード側が前記第１半導体素子あるいは前記第２半導体素子の第１端に接続されるダイオードと、を有して構成され、
前記電流検出器は、前記第２半導体素子の第１端側あるいは第２端側の少なくとも一方側に設けられて、前記第１半導体素子あるいは前記第２半導体素子を流れる電流を検出し、
前記制御部は、
前記スイッチング回路における前記半導体素子のスイッチング間隔を、
前記第１半導体素子あるいは前記第２半導体素子のスイッチング時点から、
前記第２エネルギ蓄積要素の印加電圧と前記ダイオードの印加電圧との合計が、前記スイッチングに伴うサージ電圧による前記第１半導体素子あるいは前記第２半導体素子の、前記ダイオードのアノード側が接続される第１端子における印加電圧よりも小さくなる時点に至る第１期間以上を確保するように調整する、
ものである。

　このように、スイッチング回路にはスナバ回路が並列接続され、更にスナバ回路には、第１エネルギ蓄積要素としての平滑コンデンサが並列接続される。
　このスナバ回路は、抵抗と第２エネルギ蓄積要素としてのスナバコンデンサを直列接続して構成され、抵抗とスナバコンデンサとの接続点にカソード側が接続され、アノード側がスイッチング回路の第１半導体素子あるいは第２半導体素子の第１端に接続されるダイオードを有する。
　そして、電流検出器は、第２半導体素子の第１端側あるいは第２端側の少なくとも一方側に設けられて、第１半導体素子あるいは第２半導体素子を流れる電流を検出する。

　このように、サージ電圧の要因となる寄生インダクタンスに蓄積されたエネルギを、電流検出器と異なる経路にバイパスするスナバ回路を設けることによって、スイッチング回路のスイッチングに伴う共振電流による第１半導体素子あるいは第２半導体素子におけるサージ電圧のエネルギの一部をクランプダイオードによってスナバコンデンサにバイパスできる。そのため、スイッチング素子に印加されるサージ電圧はクランプされ最大値が低減される。そしてこれと同時に、スイッチング素子の寄生容量を通って電流検出抵抗に流れ込む共振電流をクランプダイオードとスナバコンデンサによって一部バイパスさせて減少させることができ、減衰するまでの時間が短くなる。よって、共振電流によって生じる電流検出器における振動電圧の収束時間を短縮でき、電流検出抵抗の両端電圧から正確な電流値を検出できるようになるまでの時間が短縮される。

　さらに、本実施の形態の制御部は、スイッチング回路における半導体素子のスイッチング間隔を、第１半導体素子あるいは第２半導体素子のスイッチング時点から、第２エネルギ蓄積要素の印加電圧とダイオードの印加電圧との合計が、スイッチングに伴うサージ電圧による第１半導体素子あるいは第２半導体素子の第１端子における印加電圧よりも小さくなるサージ抑制状態となる時点に至る第１期間以上を確保するように調整する。
　これにより、サージ電圧は、スナバ回路によるサージ電圧低減効果及び共振電流振動時間の短縮効果が大きい状態において生じるため、サージ電圧低減効果、及び共振電流による電圧振動時間の短縮効果を確実に得られる。

　また、上記のように構成された本実施の形態の電力変換装置においては、
前記制御部は、前記第１期間として、
前記ダイオード、前記第２エネルギ蓄積要素、および、前記第１エネルギ蓄積要素、を含むループ回路におけるインダクタンスと、前記第２エネルギ蓄積要素の静電容量と、に基づいて導出される、前記半導体素子のスイッチングに伴うサージ電圧による前記第２エネルギ蓄積要素の電圧上昇期間Ｔｂを設定する、
ものである。

　このように、制御部が、第１期間としてスナバコンデンサの電圧上昇期間Ｔｂを設定することで、スイッチング間隔はこの電圧上昇期間Ｔｂ以上の期間を確保する。
　これにより、スナバコンデンサの電圧が上昇している途中の時点においてスイッチングが行われることがなく、電圧上昇期間Ｔｂが経過してサージ抑制状態となった時点においてスイッチングが行われるため、高いサージ電圧低減効果及び共振電流による振動電圧の収束時間の短縮効果を得られる。

　また、上記のように構成された本実施の形態の電力変換装置においては、
前記制御部は、前記第１期間として、
前記電圧上昇期間Ｔｂと、
前記第２エネルギ蓄積要素の静電容量と前記抵抗の抵抗値とから導出される、前記第２エネルギ蓄積要素の時定数Ｔａと、を加算した期間Ｔｂａを設定する、
ものである。

　このように、制御部が、第１期間として、スナバコンデンサの電圧上昇期間Ｔｂと第２エネルギ蓄積要素の時定数Ｔａとを加算した期間Ｔｂａを設定することで、スイッチング間隔はこの期間Ｔｂａ以上の期間を確保する。
　そのため、サージ発生周期が、スナバコンデンサの印加電圧がサージのエネルギにより増加しはじめてから、スナバコンデンサに蓄積されたサージのエネルギが回生抵抗を通って回生されるまでの期間よりも長くなり、スナバ回路による高いサージ電圧低減効果及び共振電流による振動電圧の収束時間の短縮効果が大きくなる。

　また、上記のように構成された本実施の形態の電力変換装置においては、
前記制御部は、前記第１期間として、
前記半導体素子をスイッチングさせる駆動信号の出力時点から、前記半導体素子の前記電圧上昇期間Ｔｂの開始時点までの初期期間Ｔｉと、前記電圧上昇期間Ｔｂと前記時定数Ｔａとを加算した期間Ｔｂａと、を加算した期間Ｔｂａｉを設定する、
ものである。

　このように、制御部は、第１期間として、初期期間Ｔｉと期間Ｔｂａとを加算した期間Ｔｂａｉに設定することで、スイッチング間隔はこの期間Ｔｂａｉ以上の期間を確保する。これにより、初期期間Ｔｉの変動に依らず、スナバ回路によるサージ電圧低減効果及び共振電流による振動電圧の収束時間の短縮効果を確実に確保できる。

　また、上記のように構成された本実施の形態の電力変換装置においては、
前記制御部は、前記スイッチング回路における前記半導体素子のスイッチング間隔の１／２の期間が、前記第１期間以上となるように調整する、
ものである。

　これにより、上記サージ抑制状態が確実に得られた安定状態となった時点においてスイッチングが行われるため、スナバ回路によるサージ電圧低減効果及び共振電流による振動電圧の収束時間の短縮効果を確実に確保できる。

　また、上記のように構成された本実施の形態の電力変換装置においては、
前記制御部は、
前記スイッチング回路における前記半導体素子のスイッチングから、前記第１期間が経過した後に、前記電流検出器による電流検出を行う、
ものである。

　これにより、サージ抑制状態に至る第１期間が経過した後に電流検出が行われるため、共振電流に起因する検出誤差が小さくなった状態で、電流を正確に検出することが可能となり、電力変換装置の動作安定化に寄与する。

　また、上記のように構成された本実施の形態の電力変換装置においては、
前記電流検出器は、
前記第２半導体素子の第２端側に設けられて、該第２半導体素子を流れる電流を検出する、
ものである。

　これにより、電流検出器により得られる電圧信号は、基準電位に基づいたものとなるため、絶縁を不要として制御部に入力でき、電力変換装置の小型化に寄与する。

　また、上記のように構成された本実施の形態の電力変換装置は、
複数の前記ダイオードを備え、
前記第１半導体素子の第１端と前記第２半導体素子の第２端に、複数の前記ダイオードのアノードがそれぞれ接続される、
ものである。

　これにより、第１半導体素子および第２半導体素子に生じるサージ電圧をそれぞれ低減できるため、電力変換装置の動作を安定化させることができる。

　また、上記のように構成された本実施の形態の電力変換装置は、
直流電源に第１端が接続されるリアクトルを備え、
前記第１半導体素子および前記第２半導体素子は、前記制御部からの駆動信号に基づき電流の導通あるいは遮断を制御するスイッチング素子であり、該第１半導体素子および該第２半導体素子にそれぞれ逆並列ダイオードが逆並列接続され、
前記第１半導体素子と前記第２半導体素子との接続点に前記リアクトルの第２端が接続され、
前記制御部は、
前記直流電源からの電圧を設定された電圧に昇圧するように前記第１半導体素子および前記第２半導体素子を制御し、
前記第１半導体素子の前記逆並列ダイオードのターンオンに同期して、前記第１半導体素子をターンオンさせる同期整流を行う、
ものである。

　このように、電力変換装置を昇圧チョッパ回路として構成した場合において、第１半導体素子の前記逆並列ダイオードのターンオンに同期して、第１半導体素子をターンオンさせる同期整流を行うことで、リアクトルから供給される電流を、クランプダイオードの順方向電圧に依らず、主に第１半導体素子に流れるようにできる。これにより、クランプダイオードの発熱を低減させて、クランプダイオードを小型パッケージで構成することができる。

　また、上記のように構成された本実施の形態の電力変換装置においては、
前記ダイオードの順方向電圧は、前記第１半導体素子の前記逆並列ダイオードの順方向電圧よりも高く設定される、
ものである。

　これにより、電力変換装置を昇圧チョッパ回路として構成した場合において、リアクトルから供給される電流を、主に第１半導体素子に流れるようにできる。これにより、クランプダイオードの発熱を低減させて、クランプダイオードを小型パッケージで構成することができる。

　また、上記のように構成された本実施の形態の電力変換装置においては、
前記抵抗は、前記スイッチング回路の前記半導体素子のオン抵抗よりも大きい抵抗値を有して構成される、
ものである。

　これにより、電力変換装置を昇圧チョッパ回路として構成し、第１半導体素子の同期整流を行った際に、クランプダイオードの順方向電圧によらず、リアクトルから供給される電流を回生抵抗ではなく第１半導体素子に流れるようにできる。これにより、回生抵抗の電力損失を低減でき、回生抵抗を小型パッケージで構成することができる。

　また、上記のように構成された本実施の形態の電力変換装置においては、
前記第２エネルギ蓄積要素はコンデンサであり、当該コンデンサの静電容量は、前記半導体素子の第１端と第２端との間の容量よりも大きく構成される、
ものである。
　このように、スナバコンデンサの静電容量を大きく構成するほどスナバコンデンサの印加電圧が増加しにくくなり、サージ電圧の低減効果が向上する。
　さらに、電流はインピーダンスが低い経路に流れやすくなるため、スナバコンデンサの静電容量が、第１半導体素子のドレイン―ソース間容量よりも大きいほど、スナバコンデンサに共振電流が流れ込みやすくなり、より一層サージ電圧が低減される。これにより、電流検出抵抗の両端電圧が安定するまでの時間を短くすることができる。

　また、上記のように構成された本実施の形態の電力変換装置は、
前記スナバ回路における前記ダイオードには、
直列接続した抵抗とコンデンサの直列体が並列接続される、
あるいは、
抵抗が直列接続される、
ものである。

　このように、直列接続した抵抗とコンデンサの直列体が、前記ダイオードに並列接続されることで、ダイオードリカバリーにより生じる逆電流をコンデンサに吸収させることができ、伝導ノイズの低減に寄与する。
　また、コンデンサと直列に接続された抵抗により逆電流を減衰させることができるため、ダイオードリカバリーにより生じる発生する電圧振動を早期に収束させることができる。
　また、このように、抵抗を、前記ダイオードに直列接続して構成されることで、クランプダイオードを通ってスナバコンデンサに流れ込む突入電流のピーク値を抑制することができる。これにより、クランプダイオードの発熱を低減できるため、装置の小型化に寄与できる。

実施の形態２．
　図６は、実施の形態２による電力変換装置２００の概略構成を示すブロック図である。
　上記実施の形態１と同様の部分は同一符号を付して説明を省略する。
　電力変換装置２００は、複数相分のスイッチング回路を備えるものであり、本実施の形態では、２相分のスイッチング回路２１０ａ、２１０ｂを有する。

　電力変換装置２００は、スイッチング回路２１０ａを有する第１の昇降圧コンバータ１５ａと、スイッチング回路２１０ｂを有する第２の昇降圧コンバータ１５ｂとを並列接続して構成される。そして制御回路５０は、第１の昇降圧コンバータ１５ａおよび第２の昇降圧コンバータ１５ｂのスイッチング素子への駆動制御信号を出力して、この２つの昇降圧コンバータ１５ａ、１５ｂの出力を、設定された位相差（例えば位相差１８０°）で交互に駆動するインターリーブ制御を行って、インターリーブコンバータを構成する。

　図６に示すように、本実施の形態２における第１の昇降圧コンバータ１５ａおよび第２の昇降圧コンバータ１５ｂは、それぞれ、実施の形態１における昇降圧コンバータ１５と同様の構成を有する。
　即ち、本実施の形態におけるスイッチング回路２１０ａ、２１０ｂは、実施の形態１のスイッチング回路１０に相当する。
　また、本実施の形態におけるスイッチング素子１１ａ、１２ａ、１１ｂ、１２ｂは、実施の形態１におけるスイッチング素子１１、１２に相当する。
　また、本実施の形態における逆並列ダイオード１１Ｄａ、１２Ｄａ、１１Ｄｂ、１２Ｄｂは、実施の形態１における逆並列ダイオード１１Ｄ、１２Ｄに相当する。
　また、本実施の形態におけるリアクトル２ａ、２ｂは、実施の形態１におけるリアクトル２に相当する。
　また、本実施の形態における電流検出抵抗３ａ、３ｂは、実施の形態１における電流検出抵抗３に相当する。

　第１の昇降圧コンバータ１５ａが有するリアクトル２ａの第１端と、第２の昇降圧コンバータ１５ｂが有するリアクトル２ｂの第１端は、それぞれ直流電圧源１の高電圧側端子に接続される。
　また、電流検出抵抗３ａ、３ｂは、スイッチング回路２１０ａ、２１０ｂのスイッチング素子１２ａ、１２ｂの第２端と、直流電圧源１の低電圧側である基準電位（ＧＮＤ）との間に設けられる。

　平滑コンデンサ４は、第１の昇降圧コンバータ１５ａおよび第２の昇降圧コンバータ１５ｂに対して並列接続して設けられる。こうして、第１の昇降圧コンバータ１５ａのスイッチング素子１１ａの第１端と、第２の昇降圧コンバータ１５ｂのスイッチング素子１１ｂの第１端は、平滑コンデンサ４の正極側端子にそれぞれ接続される。

　スナバ回路２２０は、配線Ａと配線Ｂとの間において、スイッチング回路２１０ａ、２１０ｂ、および平滑コンデンサ４に対して並列接続して設けられる。
　本実施の形態におけるスナバ回路２２０は、１組のスナバコンデンサ２２と回生抵抗２１を備える１台構成である。そして、スナバ回路２２０の台数Ｎ（１台）は、昇降圧コンバータ１５ａ、１５ｂの台数Ｓ（２台）よりも少なく構成される。
　この１台のスナバ回路２２０は、４つのクランプダイオード２３ａ、２４ａ、２３ｂ、２４ｂを備える。

　クランプダイオード２３ａは、スイッチング素子１１ａの第１端子であるドレインにアノード側が接続され、スナバコンデンサ２２と回生抵抗２１との接続点にそのカソード側が接続される。また、クランプダイオード２４ａは、スイッチング素子１２ａの第１端子であるドレインにそのアノード側が接続され、スナバコンデンサ２２と回生抵抗２１との接続点にそのカソード側が接続される。

　また、クランプダイオード２３ｂは、スイッチング素子１１ｂの第１端子であるドレインにそのアノード側が接続され、スナバコンデンサ２２と回生抵抗２１との接続点にそのカソード側が接続される。また、クランプダイオード２４ｂは、スイッチング素子１２ｂの第１端子であるドレインにそのアノード側が接続され、スナバコンデンサ２２と回生抵抗２１との接続点にそのカソード側が接続される。

　電力変換装置２００において、同一のスナバ回路２２０に接続されたスイッチング回路２１０ａ、２１０ｂに含まれるスイッチング素子１１ａ、１２ａ、１１ｂ、１２ｂがオンまたはオフしてサージ電圧が発生したとき、クランプダイオード２３ａ、２４ａ、２３ｂ、２４ｂに電流が流れ、高周波電流の一部がスナバコンデンサ２２にバイパスされる。
　即ち、本実施の形態の電力変換装置２００において、スイッチング回路２１０ａおよびスイッチング回路２１０ｂにおいてそれぞれ生じるサージ電圧のエネルギは、一つのスナバコンデンサ２２により吸収される構成となる。

　前述のように、スイッチング回路２１０ａ、２１０ｂは、設定された位相差を持って交互に駆動するインターリーブ制御を行う。そのため、スイッチング回路２１０ａ、２１０ｂのそれぞれにおいて生じるサージ電圧は、異なるタイミングにおいて生じる。そのため、このように、電力変換装置２００が備えるスナバ回路２２０を、１組のスナバコンデンサ２２と回生抵抗２１とを備える１台構成とし、一つのスナバコンデンサ２２によりサージを吸収する構成としても、２台の昇降圧コンバータ１５ｂ、１５ｂのスイッチング回路２１０ａ、２１０ｂのそれぞれに対して、十分なサージ電圧の低減効果と、電流検出抵抗３ａ、３ｂの振動電圧の収束時間の短縮効果とを得られる。
　また、それぞれの昇降圧コンバータ１５ａ、１５ｂに対して、ひとつずつスナバ回路２２０を備える構成と比較して、小型に構成できる。

　こうして、電流検出抵抗３ａ、３ｂの両端電圧から正確な電流値を検出できるようになるまでの時間はスナバ回路２２０がないときと比べて短縮される。
　制御回路５０は、それぞれの相の電流検出抵抗３ａ、３ｂに流れる電流値が異なる場合、これを迅速に検知でき、それぞれの相で検出される電流値が互いに近づくように迅速にスイッチング素子を制御できる。こうして、電力変換装置２００の動作を安定化できると共に、電流が多く流れる相に合わせるために、その他の相において電流容量の大きなスイッチング素子等を適用する必要がなくなるため、更なる装置の小型化に寄与できる。

　なお、スナバ回路２２０のすべてのクランプダイオード２３ａ、２４ａ、２３ｂ、２４ｂが、１組のスナバコンデンサと回生抵抗に接続する例を示したが、これに限定するものではない。スナバコンデンサ２２と回生抵抗２１の組み合わせ数、即ち、スナバ回路２２０の台数Ｎが、スイッチング回路２１０ａ、２１０ｂの台数Ｓよりも少なくなるように構成すれば、１つのスイッチング回路に対して１つのスナバ回路を備える構成と比較して小型に構成できる。

　なお、電力変換装置２００のスナバ回路２２０は、複数の昇降圧コンバータ１５ａ、１５ｂのそれぞれのスイッチング回路２１０ａ、２１０ｂのスイッチング素子１１ａ、１２ａ、１１ｂ、１２ｂに接続され、スナバコンデンサ２２はそれぞれのサージのエネルギを蓄積するため、それぞれのスイッチング素子がオンまたはオフしたあとにスナバコンデンサ２２の印加電圧が増加する。
　スナバコンデンサ２２の印加電圧が増加しているとクランプダイオード２３ａ、２４ａ、２３ｂ、２４ｂをオンするために必要な電圧は高くなるため、サージ発生時にクランプダイオード２３ａ、２４ａ、２３ｂ、２４ｂはオンしにくくなり、スナバ回路２２０によるサージ電圧の低減と電流検出抵抗の共振電圧の収束早期化の効果が小さくなる。

　したがって、本実施の形態の電力変換装置２００の制御回路５０は、実施の形態１の電力変換装置１００と同様に、同一のスナバ回路２２０に接続された、いずれかの昇降圧コンバータ１５ａ、１５ｂ内のいずれかのスイッチング素子１１ａ、１２ａ、１１ｂ、１２ｂがスイッチングしてから、次にいずれかのスイッチング素子１１ａ、１２ａ、１１ｂ、１２ｂがスイッチングするまでのスイッチング期間Ｔｓｗが、スイッチング時点から、スナバコンデンサ２２の印加電圧と、クランプダイオード２３ａ、２４ａ、２３ｂ、２４ｂの印加電圧と、の合計の電圧が、スイッチングに伴うサージ電圧によるスイッチング素子１１ａ、１２ａ、１１ｂ、１２ｂのドレインにおける印加電圧よりも小さくなる時点に至る第１期間以上を確保するように調整する。
　これにより、スナバ回路２２０のサージ電圧低減効果及び共振電流振動時間の短縮効果が大きい状態で使用できるようになる。

　ここで、制御回路５０が、第１期間として、スイッチングに伴うサージ電圧によるスナバコンデンサ２２の電圧上昇期間Ｔｂの期間を設定する場合について説明する。
　なお、スイッチング間隔Ｔｓｗは、各相のスイッチング回路２１０ａ、２１０ｂにおいて共通の期間が用いられる。

　実施の形態１において説明したように、スナバコンデンサ２２の電圧上昇期間は、共振電流が流れるループ回路の経路におけるインダクタンスの合計であるループインダクタンスＬを用いて示されるが、共振電流が流れるループ回路のループインダクタンスＬは、各相において異なる。

　制御回路５０は、スナバコンデンサ２２の電圧上昇期間Ｔｂを、各相ごとに導出する。
　即ち、スイッチング回路２１０ａのスイッチング素子１１ａ、１２ａのスイッチングに伴うサージ電圧により流れる共振電流の経路となる、ダイオード２３ａ（２４ａ）、スナバコンデンサ２２、および、平滑コンデンサ４を含むループ回路におけるループインダクタンスＬａを用いて電圧上昇期間Ｔｂ１を導出する。
　また、スイッチング回路２１０ｂのスイッチング素子１１ｂ、１２ａのスイッチングに伴うサージ電圧により流れる共振電流の経路となる、ダイオード２３ｂ（２４ｂ）、スナバコンデンサ２２、および、平滑コンデンサ４を含むループ回路におけるループインダクタンスＬｂを用いて電圧上昇期間Ｔｂ２を導出する。

　更に、制御回路５０は、導出した電圧上昇期間Ｔｂ１、電圧上昇期間Ｔｂ２の長さの比較を行い、最も長い期間の電圧上昇期間Ｔｂ（Ｔｂ１あるいはＴｂ２）を第１期間として設定する。
　これにより、各相のスイッチング回路２１０ａ、２１０ｂにおいて共通で用いられるスイッチング間隔Ｔｓｗが、最も長い電圧上昇期間Ｔｂ以上の期間を確保するように調整される。そのため、スナバコンデンサ２２の電圧が上昇している途中の時点において、同一のスナバ回路２０に接続されるスイッチング回路２１０ａ、２１０ｂにおいてスイッチングが行われることがない。こうして、電圧上昇期間Ｔｂが経過して上記サージ抑制状態となった時点においてスイッチングが行われるため、十分なサージ抑制効果を得られる。

　上記のように構成された本実施の形態の電力変換装置は、
複数相分の前記スイッチング回路を並列接続して備え、
前記制御部は、各相の前記スイッチング回路の出力を設定された位相差で駆動するインターリーブ制御を実行し、
前記制御部は、前記第１期間として、
前記スイッチング回路に接続される前記第２エネルギ蓄積要素の電圧上昇期間Ｔｂを、
各相の前記スイッチング回路の前記半導体素子のスイッチングに伴うサージ電圧により流れる共振電流の経路となる、前記ダイオード、前記第２エネルギ蓄積要素、および、前記第１エネルギ蓄積要素、を含むループ回路におけるインダクタンスを用いて相ごとに導出して、導出した該電圧上昇期間Ｔｂの長さの比較を行い、最も長い期間の電圧上昇期間Ｔｂを設定する、
ものである。

　これにより、スナバコンデンサの電圧が上昇している途中の時点において、同一のスナバ回路に接続されるスイッチング回路において、いずれのスイッチング素子においてもスイッチングが行われることがない。そして、電圧上昇期間Ｔｂが経過して上記サージ抑制状態となった時点においてスイッチングが行われるため、十分なサージ抑制効果を得られる。

　上記のように構成された本実施の形態の電力変換装置は、
前記スナバ回路の台数Ｎは、前記スイッチング回路の台数Ｓよりも少なく構成される、
ものである。

　これにより、それぞれの昇降圧コンバータに対して、ひとつずつスナバ回路を備える構成と比較して、小型に構成できる。

実施の形態３．
　図７は、実施の形態３による電力変換装置３００の概略構成を示すブロック図である。
　上記実施の形態１、２と同様の部分は同一符号を付して説明を省略する。

　電力変換装置３００は、並列接続された２つのスイッチング回路３１０ａ、３１０ｂを備え、第１エネルギ蓄積要素としての直流電圧源３０７からの直流電圧を交流電圧に変換する。
　スイッチング回路３１０ａは、スイッチング素子１１ａとスイッチング素子１１ｂとを直列接続して構成される。また、スイッチング回路３１０ｂは、スイッチング素子１１ｂと、スイッチング素子１２ｂとを直列接続して構成される。
　電力変換装置３００は、スイッチング素子１１ａとスイッチング素子１２ａとの接続点と、スイッチング素子１１ｂとスイッチング素子１２ｂとの接続点を、負荷３１６を介して接続して構成されるフルブリッジインバータである。
　なお、負荷３１６はどのようなものでもよく、例えばモータ等の誘導性負荷からなる。

　電力変換装置３００は、スイッチング素子１１ａおよびスイッチング素子１２ｂと、スイッチング素子１２ａおよびスイッチング素子１１ｂの組み合わせを交互にオン、オフすることによって、負荷３１６に交流電圧を印加する。

　電流検出抵抗３ａ、３ｂは、それぞれスイッチング回路３１０ａ、３１０ｂに接続されており、具体的にはスイッチング素子１２ａのソースと基準電位との間と、スイッチング素子１２ｂのソースと基準電位との間、にそれぞれ接続される。

　本実施の形態の電力変換装置３００では、スイッチング回路３１０ａに対してスナバ回路３２０ａが設けられ、スイッチング回路３１０ｂに対してスナバ回路３２０ｂが設けられる。
　スナバ回路３２０ａのクランプダイオード２３ａ、２４ａのアノード側は、スイッチング素子１１ａ、１２ａのドレイン側にそれぞれ接続され、カソード側はスナバコンデンサ２２ａと回生抵抗２１ａとの接続点に接続される。
　スナバ回路３２０ｂのクランプダイオード２３ｂ、２４ｂのアノード側はスイッチング素子１１ｂ、１２のドレイン側にそれぞれ接続され、カソード側はスナバコンデンサ２２ｂと回生抵抗２１ｂとの接続点に接続される。

　電力変換装置３００においてスイッチング素子１１ａ、１２ａ、１１ｂ、１２ｂがスイッチングしたとき、電力変換装置１００と同様に、スナバ回路３２０ａ、３２０ｂによってサージ電圧のエネルギがバイパスされる。そのため、それぞれのスイッチング素子に印加されるサージ電圧の最大値は低減され、電流検出抵抗３ａ、３ｂに発生する振動電圧の収束は早くなる。またサージ電圧のエネルギの一部は回生抵抗によって、直流電圧源３０７に回生されるため、電力損失は低減される。
　なお、図示しない第１エネルギ蓄積要素としての入力コンデンサを直流電圧源３０７に対して並列接続する構成とすれば、サージ電圧のエネルギの一部は、入力コンデンサと直流電圧源３０７とにおいて回生される。

　前述のように、電力変換装置３００は、それぞれのスイッチング回路３１０ｃ、３１０ｂに、それぞれスナバ回路３２０ａ、３２０ｂを備える。フルブリッジインバータでは、一般的に対角に配置されたスイッチング素子が同時にオン、オフするため、電力変換装置３００ではスイッチング素子１１ａ、１２ｂの組み合わせと、スイッチング素子１１ｂ、１２ａの組み合わせが同時にオンまたはオフする。

　よって、スイッチング回路３１０ａの上下アームを、同一のスナバ回路に接続すると、少ない部品数で装置を小型に構成することが可能となるものの、対角に配置された２つのスイッチング素子に印加されるサージのエネルギが同時に１台のスナバコンデンサに流れ込むため、スナバコンデンサの印加電圧が大きく増加し、サージ電圧低減及び電流検出抵抗の振動電圧の収束早期化が困難になる。

　そこで、電力変換装置３００は、スイッチング回路３１０ａ、３１０ｂに、スナバコンデンサ２２ａ、２２ｂと回生抵抗２１ａ、２１ｂとを備えたスナバ回路３２０ａ、３２０ｂをそれぞれ接続する構成とすることで、より確実にサージ電圧低減及び電流検出抵抗３ａ、３ｂの振動電圧の収束の早期化を可能とする。
　なお、ここでは、対角に配置されるスイッチング素子が同時にオン、オフする場合を例として説明したが、必ずしも同時ではなく、例えばスイッチング周期の数パーセント分の位相がずれ、対角のスイッチング素子が略同時にスイッチングする構成でも同様の効果を得られる。

　電力変換装置３００は一例としてフルブリッジインバータを示したが、例えばハーフブリッジインバータ、他相インバータ、１石コンバータ等で構成されてもよく、それぞれのスイッチング素子に対してスナバ回路のそれぞれのクランプダイオードのアノード側を接続し、クランプダイオードのカソード側がスナバコンデンサと回生抵抗の接続点である中点に接続する構成であれば、同様の効果を得ることができる。

　上記のように構成された本実施の形態の電力変換装置は、
２つの前記スイッチング回路を並列接続したフルブリッジ型のインバータ回路が構成され、
前記制御部は、並列接続された前記スイッチング回路において対角の位置にある前記半導体素子を同時にオン、オフさせて、前記第１エネルギ蓄積要素からの直流電圧を交流電圧に変換し、
前記スナバ回路は、前記スイッチング回路毎にそれぞれ設けられる、
ものである。

　このように、フルブリッジ型のインバータ回路を有する電力変換装置において、スナバ回路をスイッチング回路毎に設ける構成とする。
　これにより、対角の位置に配置され略同時にオン、オフされる２つのスイッチング素子に印加されるサージのエネルギは、それぞれ異なるスナバ回路のスナバコンデンサに流れ込む構成となる。これにより、より確実にサージ電圧低減及び電流検出抵抗における振動電圧の収束の早期化を可能とする。

　本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。

３，３ａ，３ｂ　電流検出抵抗（電流検出器）、４　平滑コンデンサ（第１エネルギ蓄積要素）、１０，２１０ａ，２１０ｂ，３１０ａ，３１０ｂ　スイッチング回路、１１，１１ａ，１１ｂ　スイッチング素子（第１半導体素子）、１１Ｄ，１２Ｄ，１１Ｄａ，１２Ｄａ，１１Ｄｂ，１２Ｄｂ　逆並列ダイオード、１２，１２ａ，１２ｂ　スイッチング素子（第２半導体素子）、２０，２２０，３２０ａ，３２０ｂ　スナバ回路、２１，２１ａ，２１ｂ　回生抵抗（抵抗）、２２，２２ａ，２２ｂ　スナバコンデンサ（第２エネルギ蓄積要素）、２３，２４，２３ａ，２４ａ，２３ｂ，２４ｂ　クランプダイオード（ダイオード）、５０　制御回路（制御部）、１００，２００，３００　電力変換装置、３０７　直流電圧源（第１エネルギ蓄積要素）。

Claims (16)

1. 電流の導通あるいは遮断を制御する半導体素子を有するスイッチング回路と、
   前記スイッチング回路に並列接続されるスナバ回路および第１エネルギ蓄積要素と、
   前記半導体素子に流れる電流を検出する電流検出器と、
   前記スイッチング回路を制御する制御部と、を備え、
   前記スイッチング回路は、
   前記第１エネルギ蓄積要素の正極側端子に第１端が接続された前記半導体素子としての第１半導体素子と、前記第１エネルギ蓄積要素の負極側端子に第２端が接続された前記半導体素子としての第２半導体素子と、を有して、前記第１半導体素子の第２端と前記第２半導体素子の第１端とを直列接続して構成され、
   前記スナバ回路は、
   抵抗と第２エネルギ蓄積要素とを直列接続した直列回路と、
   前記直列回路における前記抵抗と前記第２エネルギ蓄積要素との接続点にカソード側が接続され、アノード側が前記第１半導体素子あるいは前記第２半導体素子の第１端に接続されるダイオードと、を有して構成され、
   前記電流検出器は、前記第２半導体素子の第１端側あるいは第２端側の少なくとも一方側に設けられて、前記第１半導体素子あるいは前記第２半導体素子を流れる電流を検出し、
   前記制御部は、
   前記スイッチング回路における前記半導体素子のスイッチング間隔を、
   前記第１半導体素子あるいは前記第２半導体素子のスイッチング時点から、
   前記第２エネルギ蓄積要素の印加電圧と前記ダイオードの印加電圧との合計が、前記スイッチングに伴うサージ電圧による前記第１半導体素子あるいは前記第２半導体素子の、前記ダイオードのアノード側が接続される第１端子における印加電圧よりも小さくなる時点に至る第１期間以上を確保するように調整する、
   電力変換装置。
2. 前記制御部は、前記第１期間として、
   前記ダイオード、前記第２エネルギ蓄積要素、および、前記第１エネルギ蓄積要素、を含むループ回路におけるインダクタンスと、前記第２エネルギ蓄積要素の静電容量と、に基づいて導出される、前記半導体素子のスイッチングに伴うサージ電圧による前記第２エネルギ蓄積要素の電圧上昇期間Ｔｂを設定する、
   請求項１に記載の電力変換装置。
3. 前記制御部は、前記第１期間として、
   前記電圧上昇期間Ｔｂと、
   前記第２エネルギ蓄積要素の静電容量と前記抵抗の抵抗値とから導出される、前記第２エネルギ蓄積要素の時定数Ｔａと、を加算した期間Ｔｂａを設定する、
   請求項２に記載の電力変換装置。
4. 前記制御部は、前記第１期間として、
   前記半導体素子をスイッチングさせる駆動信号の出力時点から、前記半導体素子の前記電圧上昇期間Ｔｂの開始時点までの初期期間Ｔｉと、前記電圧上昇期間Ｔｂと前記時定数Ｔａとを加算した期間Ｔｂａと、を加算した期間Ｔｂａｉを設定する、
   請求項３に記載の電力変換装置。
5. 前記制御部は、
   前記スイッチング回路における前記半導体素子のスイッチング間隔の１／２の期間が、前記第１期間以上となるように調整する、
   請求項１から請求項４のいずれか１項に記載の電力変換装置。
6. 前記制御部は、
   前記スイッチング回路における前記半導体素子のスイッチングから、前記第１期間が経過した後に、前記電流検出器による電流検出を行う、
   請求項１から請求項５のいずれか１項に記載の電力変換装置。
7. 複数相分の前記スイッチング回路を並列接続して備え、
   前記制御部は、各相の前記スイッチング回路の出力を設定された位相差で駆動するインターリーブ制御を実行し、
   前記制御部は、前記第１期間として、
   前記スイッチング回路に接続される前記第２エネルギ蓄積要素の電圧上昇期間Ｔｂを、
   各相の前記スイッチング回路の前記半導体素子のスイッチングに伴うサージ電圧により流れる共振電流の経路となる、前記ダイオード、前記第２エネルギ蓄積要素、および、前記第１エネルギ蓄積要素、を含むループ回路におけるインダクタンスを用いて相ごとに導出して、導出した該電圧上昇期間Ｔｂの長さの比較を行い、最も長い期間の電圧上昇期間Ｔｂを設定する、
   請求項１から請求項６のいずれか１項に記載の電力変換装置。
8. 前記スナバ回路の台数Ｎは、前記スイッチング回路の台数Ｓよりも少なく構成される、
   請求項７に記載の電力変換装置。
9. 前記電流検出器は、
   前記第２半導体素子の第２端側に設けられて、該第２半導体素子を流れる電流を検出する、
   請求項１から請求項８のいずれか１項に記載の電力変換装置。
10. 複数の前記ダイオードを備え、
    前記第１半導体素子の第１端と前記第２半導体素子の第２端に、複数の前記ダイオードのアノードがそれぞれ接続される、
    請求項１から請求項９のいずれか１項に記載の電力変換装置。
11. 直流電源に第１端が接続されるリアクトルを備え、
    前記第１半導体素子および前記第２半導体素子は、前記制御部からの駆動信号に基づき電流の導通あるいは遮断を制御するスイッチング素子であり、該第１半導体素子および該第２半導体素子にそれぞれ逆並列ダイオードが逆並列接続され、
    前記第１半導体素子と前記第２半導体素子との接続点に前記リアクトルの第２端が接続され、
    前記制御部は、
    前記直流電源からの電圧を設定された電圧に昇圧するように前記第１半導体素子および前記第２半導体素子を制御し、
    前記第１半導体素子の前記逆並列ダイオードのターンオンに同期して、前記第１半導体素子をターンオンさせる同期整流を行う、
    請求項１から請求項１０のいずれか１項に記載の電力変換装置。
12. 前記ダイオードの順方向電圧は、前記第１半導体素子の前記逆並列ダイオードの順方向電圧よりも高く設定される、
    請求項１１に記載の電力変換装置。
13. 前記抵抗は、前記スイッチング回路の前記半導体素子のオン抵抗よりも大きい抵抗値を有して構成される、
    請求項１１または請求項１２に記載の電力変換装置。
14. ２つの前記スイッチング回路を並列接続したフルブリッジ型のインバータ回路が構成され、
    前記制御部は、並列接続された前記スイッチング回路において対角の位置にある前記半導体素子を同時にオン、オフさせて、前記第１エネルギ蓄積要素からの直流電圧を交流電圧に変換し、
    前記スナバ回路は、前記スイッチング回路毎にそれぞれ設けられる、
    請求項１から請求項１０のいずれか１項に記載の電力変換装置。
15. 前記第２エネルギ蓄積要素はコンデンサであり、当該コンデンサの静電容量は、前記半導体素子の第１端と第２端との間の容量よりも大きく構成される、
    請求項１から請求項１４のいずれか１項に記載の電力変換装置。
16. 前記スナバ回路における前記ダイオードには、
    直列接続した抵抗とコンデンサの直列体が並列接続される、
    あるいは、
    抵抗が直列接続される、
    請求項１から請求項１５のいずれか１項に記載の電力変換装置。

Images