JP2020190792A - 電源制御用半導体装置および出力電圧可変電源装置並びに設計方法 - Google Patents

Abstract

【課題】回路を構成する複数の抵抗素子間に生じるバイアス依存の差を低減して、制御信号の変化に対する出力電圧の変化の直線性を向上させる。
【解決手段】出力電圧を分圧した電圧と基準電圧との電位差に応じた電圧を出力する第１誤差アンプ（１１）と、第１誤差アンプに入力される出力電圧を外部端子の電圧に応じて変位させることで出力電圧を変更する制御回路を備えた電圧制御用半導体装置において、出力端子に接続され出力電圧を分圧する分圧回路を構成する直列形態の第１抵抗及び第２抵抗は共通の第１島領域に形成され、第１島領域には出力電圧が島吊り電位として印加され、外部端子の電圧を入力とする第２誤差アンプ（１２）によって駆動されるトランジスタと直列に接続された第３抵抗及び第４抵抗は共通の第２島領域に形成され、第２島領域には上記トランジスタと第３抵抗との接続ノードの電圧が島吊り電位として印加されるようにした。
【選択図】図１

Description

本発明は、出力電圧を制御信号によってリニアに変化させることが可能なシリーズレギュレータ方式の電源制御用半導体装置および電源装置並びに電源制御用半導体装置の設計方法に関する。

直流電圧入力端子と出力端子との間に設けられたトランジスタを制御して所望の電位の直流電圧を出力する電源装置としてシリーズレギュレータ（以下、レギュレータと略す）がある。かかるレギュレータの用途として、例えば自動車の車体に実装される送風装置（ファン）や照明装置、オーディオ装置など車載用の電子機器に直流電源を供給するための定電圧電源装置（車載用レギュレータ）がある。

送風装置（ファン）や照明装置のような電子機器においては、ファンを回転させるモータや照明装置のランプを駆動する電圧をリニアに変化させることで、送風量や照明の明るさを連続的に変化させることができる機能を付加したいことがあるため、レギュレータに対して出力電圧をリニアに変化させる機能を有することが求められている。
従来、出力電圧を変化させることができるようにしたレギュレータに関する発明としては、例えば特許文献１や特許文献２に記載されているものがあった。

特開平１１−２６５２２４号公報 特開２０１０−０５５４９０号公報

しかし、特許文献１に記載されているレギュレータは、出力電圧を分圧してフィードバック信号を生成する分圧回路の分圧比を切り替えることで出力電圧を段階的に切り替えることはできるものの、出力電圧をリニアに変化させることができないという課題がある。なお、分圧回路を構成する直列抵抗およびスイッチトランジスタの数を増やすことで近似的にリニアに変化させることも考えられるが、そのようにすると、素子数が増加して実装面積が大きくなり、装置の小型化が困難になるという課題が生じる。

また、特許文献２に記載されている可変出力電圧レギュレータは、出力電圧をリニアに変化させることはできるものの、レギュレータＩＣの外付け素子で出力電圧値の調整回路を構成しているため、部品点数が多く実装面積が大きくなって装置の小型化を妨げるとともに、消費電力が大きくなる。また、使用する調整用抵抗素子の抵抗値のバラツキにより出力電圧がばらついてしまい、出力電圧の精度が悪くなるという課題があった。
そこで、本出願人は、素子数や部品点数の増加を招くことなく、出力電圧をリニアに変化させることができる電源制御用半導体装置および出力電圧可変電源装置に関する発明をなし、先に出願を行なった（特願２０１８-２４７３０３）。図６に、この先願発明に係る電源制御用半導体装置の一実施形態の回路図を示す。なお、図６においては、一点鎖線１０で囲まれた範囲が半導体基板上に形成される回路である。

ところで、半導体集積回路（ＩＣ）においては、回路を構成する抵抗素子として、周囲を絶縁体で囲まれた島領域内に形成された所定の不純物濃度の拡散層からなる拡散抵抗を用いることが一般的に行われている。そして、このような拡散抵抗が形成されたＩＣにおいては、寄生素子（ＰＮ接合）に不所望な電流が流れないようにするため、例えば島領域がＮ型領域で拡散抵抗がＰ型領域である場合にはＰ型の拡散抵抗にかかる電圧よりも高い電源電圧のような電位（島吊り電位）を島領域に印加して、拡散抵抗と島領域との間のＰＮ接合が常に逆バイアスの状態となるような設計が行われている。

図６に示す電源制御用ＩＣにおいては、出力電圧を分圧する回路を構成する抵抗Ｒ１，Ｒ２や出力制御信号Ｖadjが入力される誤差アンプ１３の出力側の抵抗Ｒ４をＰ型拡散抵抗で形成した場合、それらの拡散抵抗の島領域はＮ型領域で形成されるため、抵抗Ｒ１，Ｒ２の島吊り電位として出力電圧Ｖoutを印加するのが一般的な設計の手法である。一方、抵抗Ｒ４の島領域は出力端子（出力パッド）から離れているため、抵抗Ｒ４の島領域の近傍で比較的電位の高いトランジスタＱ２のエミッタ電位（Ｑ２がＭＯＳＦＥＴの場合にはソース電位）を島吊り電位として選択して印加することが考えられる。
ところで、半導体基板上に形成された拡散抵抗は、島吊り電位が変動すると、抵抗としての拡散層と島領域の半導体領域との間に生じる空乏層の厚みが変化し、それに応じて抵抗値が変化するというバイアス依存性があることが知られている。

具体的には、図６に示す電源制御用ＩＣにあっては、抵抗の設定により出力電圧ＶoutはＶref〜Ｖｉｎの範囲で可変制御可能である。そのため、抵抗Ｒ１，Ｒ２の島吊り電位として出力電圧Ｖoutを、また抵抗Ｒ４の島吊り電位としてトランジスタＱ２のエミッタ電位を選択したとすると、例えば抵抗Ｒ１、Ｒ２、Ｒ４の設定値により、Ｖoutは３．０Ｖ〜７．４Ｖの範囲で変化する。
一方、制御信号Ｖadjは、０ＶからＶadjを生成するマイコンのような制御用デバイスの電源電圧である３．３Ｖまでの範囲で変化させるように設計されることが多い。すると、抵抗Ｒ４の島吊り電位は、制御信号Ｖadjの範囲と同じ０Ｖ〜３．３Ｖのような範囲で変動することとなる。つまり、抵抗Ｒ１，Ｒ２の島吊り電位の変動幅４．４Ｖに対して、抵抗Ｒ４の島吊り電位の変動幅はそれよりも小さな３．３Ｖとなり、上記２つの島吊り電位の変動幅に１．１Ｖの差が生じることとなる。その結果、抵抗Ｒ１，Ｒ２と抵抗Ｒ４が有するバイアス依存性による抵抗値の変化に無視できない大きさの差が生じ、それによって制御信号Ｖadjの変化に対する出力電圧Ｖoutの変化の直線性が低下するという課題があることが明らかになった。

なお、一見すると、図６に示す電源制御用ＩＣにおいては、抵抗Ｒ４の島吊り電位として出力電圧Ｖoutを選択すればよいのでないかと考えられる。しかし、抵抗Ｒ４の島領域に出力電圧Ｖoutが印加されるように回路を構成すると、出力端子が接地電位に短絡する事故が発生した際に抵抗Ｒ４の島領域に０Ｖが印加されて、拡散抵抗のＰＮ接合に順方向電圧が印加されて不所望な電流が流れてしまうおそれがある。また、制御信号Ｖadjが先に入力され、その後に入力電圧Ｖｉｎが投入された場合には、出力電圧Ｖoutが目標電位に到達するまでの間に拡散抵抗Ｒ４のＰＮ接合に順方向電圧が印加されてしまうので、上記のような構成は採れない。

また、抵抗Ｒ４の島吊り電位として入力電圧Ｖｉｎを選択することも考えられるが、抵抗Ｒ４の島領域に入力電圧Ｖｉｎが印加されるように回路を構成すると、入力電圧Ｖｉｎが安定していないシステムに使用された場合、入力電圧の変動に応じて抵抗値が変動するので、そのような用途を想定すると上記のような構成を採用することはできない。
この発明は上記のような課題に着目してなされたもので、その目的とするところは、回路の動作に何ら不具合をもたらすことなく、回路を構成する複数の抵抗素子間に生じるバイアス依存の差を低減して、制御信号の変化に対する出力電圧の変化の直線性を向上させることができる電源制御用半導体装置およびそれを用いた出力電圧可変電源装置を提供することにある。

上記目的を達成するため、本発明は、
直流電圧が入力される電圧入力端子と出力端子との間に接続された電圧制御用トランジスタと、出力のフィードバック電圧に応じて前記電圧制御用トランジスタを制御する制御回路と、出力電圧を外部から制御するための外部端子とを備えた電源制御用半導体装置であって、
前記制御回路は、
前記出力端子に接続された直列形態の第１抵抗素子及び第２抵抗素子を有し前記出力端子の出力電圧を分圧する第１分圧回路と、
前記第１分圧回路によって分圧された電圧と所定の基準電圧との電位差に応じた電圧を出力する第１誤差アンプと、
前記第１誤差アンプに入力される前記第１分圧回路による分圧電圧を、前記外部端子に入力される電圧に応じて変位させることで前記出力電圧を前記外部端子の電圧に応じて変更する出力電圧変更回路と、を備え、
前記出力電圧変更回路は、
前記外部端子の電圧が入力される第２誤差アンプと、
前記第２誤差アンプの出力が制御端子に印加される第２トランジスタと、
前記第２トランジスタと直列に接続された第３抵抗素子及び第４抵抗素子と、
を備え、前記第３抵抗素子と第４抵抗素子との接続ノードの電圧が前記第２誤差アンプの入力端子に負帰還されるように構成したものである。
上記のような構成を有する電源制御用半導体装置によれば、外部からの出力制御信号（Ｖadj）によって出力電圧をリニアに変化させることできる。

ここで、望ましくは、前記第１抵抗素子及び第２抵抗素子は共通の第１島領域に形成された拡散層からなり、前記第１島領域には前記出力電圧が島吊り電位として印加され、
前記第３抵抗素子及び第４抵抗素子は共通の第２島領域に形成された拡散層からなり、前記第２島領域には前記第２トランジスタと前記第３抵抗素子との接続ノードの電圧が島吊り電位として印加されるように構成する。

上記のような構成によれば、出力制御信号の変動に伴う第１抵抗素子（Ｒ１）及び第２抵抗素子（Ｒ２）の拡散抵抗形成島の島吊り電位の変動幅と、第３抵抗素子（Ｒ３）及び第４抵抗素子（Ｒ４）の拡散抵抗形成島の島吊り電位の変動幅との差を小さくすることができるため、出力制御信号の変化に対する出力電圧の変化の直線性を向上させることができる。
また、抵抗素子を１つ追加するだけで、出力電圧の可変特性のリニアリティ（直線性）を向上させるのに適した拡散抵抗形成島への島吊り電位を生成することができるとともに、追加した抵抗素子の抵抗値を変更するだけで拡散抵抗のバイアス依存性を任意かつ容易に補正することができる。しかも、出力端子が接地点に短絡する事故が発生したり、入力電圧が変動したりしても、第３抵抗素子及び第４抵抗素子の拡散抵抗形成島の島吊り電位は影響を受けないので、回路の動作に何らの不具合も生じない。

また、望ましくは、前記出力電圧変更回路は、
前記電圧入力端子に接続され前記第２トランジスタに流れる電流を転写する第１カレントミラー回路と、
前記電圧入力端子に接続され前記第１カレントミラー回路に流れる電流を折り返して流す第２カレントミラー回路と、
を備え、
前記第２カレントミラー回路で転写された電流を前記第１分圧回路によって分圧された電圧が取り出されるノードから引き抜くように構成する。
かかる構成によれば、出力制御信号の変化に対する出力電圧の変化の直線性を向上させつつ、出力電圧の可変範囲を、出力電圧変更回路を構成する抵抗素子の抵抗値だけでなく、カレントミラー回路の電流比でも変更が可能であるため、設計の自由度が高くなる。

また、望ましくは、前記出力電圧変更回路は、
前記外部端子に接続された直列形態の第５抵抗素子及び第６抵抗素子を有し前記外部端子に入力される電圧を分圧する第２分圧回路を備え、
前記第２分圧回路により分圧された電圧が前記第２誤差アンプへ供給されるように構成する。
上記のような構成によれば、外部端子に入力される電圧（出力制御信号Ｖadj）によって出力電圧をリニアに変化させることできるとともに、出力制御信号Ｖadjを分圧して誤差アンプへ入力することにより、出力制御信号Ｖadjの入力範囲を広げることができる。

また、本出願に係る他の発明は、上記のような構成を有する電源制御用半導体装置を設計するに際して、
前記第２島領域に印加される島吊り電位の変動幅と前記外部端子の電圧に応じて変化する前記出力電圧の変動幅との差が小さくなるように、前記第３抵抗素子の抵抗値を設計するようにしたものである。
かかる設計方法によれば、出力電圧の可変特性のリニアリティ（直線性）を向上させるための回路定数の設計を簡単に行うことができる。

また、望ましくは、前記第１抵抗素子の抵抗値をＲ１、前記第２抵抗素子の抵抗値をＲ２、前記第３抵抗素子の抵抗値をＲ３、前記第４抵抗素子の抵抗値をＲ４、とした場合に、
前記第３抵抗素子がないものとして前記第１抵抗素子の抵抗値Ｒ１と前記第２抵抗素子の抵抗値Ｒ２と前記第４抵抗素子の抵抗値Ｒ４を決定した後、次式
Ｒ３＝Ｒ１−Ｒ４
を満たすように前記第３抵抗素子の抵抗値Ｒ３を決定するようにする。
かかる設計方法によれば、第２島領域に印加される島吊り電位の変動幅と外部端子（ＡＤＪまたはＰ１）の電圧に応じて変化する出力電圧の変動幅との差を小さくするのに適した第３抵抗素子の抵抗値を容易に算出することができる。

本発明に係る電源制御用半導体装置および出力電圧可変電源装置によれば、回路の動作に何ら不具合をもたらすことなく、回路を構成する複数の抵抗素子間に生じるバイアス依存の差を低減して、制御信号の変化に対する出力電圧の変化の直線性を向上させることができるという効果がある。

本発明を適用したシリーズレギュレータ方式の電源制御用半導体装置および出力電圧可変電源装置の第１実施形態を示す回路構成図である。 第１実施形態のレギュレータにおけるオン・オフ制御信号ＯＮ／ＯＦＦと出力制御信号Ｖadjと出力電圧Ｖoutとの関係を示す波形図である。 第１実施形態のレギュレータにおける出力制御信号Ｖadjと出力電圧変動幅の傾き（出力電圧可変係数）との関係を示すグラフである。 第１実施形態の出力電圧可変電源装置の変形例を示す回路構成図である。 本発明を適用した出力電圧可変電源装置の第２実施形態を示す回路構成図である。 先願発明の出力電圧可変電源装置の実施形態を示す回路構成図である。

以下、本発明の好適な実施の形態を図面に基づいて説明する。
（第１実施形態）
図１は、本発明を適用した出力電圧可変電源装置としてのシリーズレギュレータの第１実施形態を示す。なお、図１において、一点鎖線で囲まれた部分は、単結晶シリコンのような半導体チップ上に半導体集積回路（レギュレータＩＣ）１０として形成され、該レギュレータＩＣ１０の出力端子ＯＵＴにコンデンサＣｏが外付け素子として接続されることで図示しないモータやＬＥＤランプなどの負荷へ安定な直流電圧を出力する出力電圧可変電源装置として機能する。

本実施形態の出力電圧可変電源装置においては、図１に示すように、レギュレータＩＣ１０の直流入力電圧Ｖｉｎが印加される電圧入力端子ＩＮと出力端子ＯＵＴとの間に、電圧制御用のＰＮＰバイポーラ・トランジスタ（以下、電圧制御用トランジスタと称する）Ｑ１が接続され、出力端子ＯＵＴと接地電位ＧＮＤが印加されるグランドライン（接地点）との間には、出力電圧Ｖoutを分圧する分圧回路１２を構成する抵抗Ｒ１，Ｒ２が直列に接続されている。

この分圧回路１２を構成する抵抗Ｒ１とＲ２との接続ノードＮ１の電圧が、上記電圧制御用のトランジスタＱ１のゲート端子を制御する誤差増幅回路としての誤差アンプ１１の非反転入力端子にフィードバック電圧ＶFBとして入力されている。そして、誤差アンプ１１は、出力のフィードバック電圧ＶFBと所定の基準電圧Ｖrefとの電位差に応じた電圧を生成して電圧制御用のトランジスタＱ１のベース端子に供給してＱ１を制御し、出力電圧Ｖoutが所望の電位になるように制御する。

また、本実施形態のレギュレータＩＣ１０においては、図示しないマイコン等から供給される出力電圧Ｖoutを制御する信号Ｖadjが入力される外部端子としての出力制御端子ＡＤＪが設けられているとともに、該端子ＡＤＪに印加された出力制御信号Ｖadjが非反転入力端子に入力された第２の誤差アンプ１３および該誤差アンプ１３の出力端子にベース端子が接続されたＮＰＮバイポーラ・トランジスタＱ２、トランジスタＱ２のエミッタ端子と接地点との間に直列に接続された抵抗Ｒ３，Ｒ４が設けられている。
誤差アンプ１３は、その反転入力端子に抵抗Ｒ３と抵抗Ｒ４との接続ノードＮ２の電圧Ｖ２が入力されることで負帰還がかかり、イマジナリ・ショートの動作で、ノードＮ２の電圧Ｖ２が非反転入力端子の電圧Ｖadjと同一となるような電流を抵抗Ｒ３,Ｒ４に流すようにトランジスタＱ２を駆動する。

さらに、レギュレータＩＣ１０には、互いにベース端子同士が結合されエミッタ端子が入力端子ＩＮに接続されたＰＮＰバイポーラ・トランジスタＴｒ１，Ｔｒ２からなる第１のカレントミラー回路１４Ａと、互いにベース端子同士が結合されエミッタ端子が接地点に接続されたＮＰＮバイポーラ・トランジスタＴｒ３，Ｔｒ４からなる第２のカレントミラー回路１４Ｂが設けられている。
上記トランジスタＴｒ１とＴｒ３は、ベース端子とコレクタ端子とが結合されることで、電流−電圧変換素子として機能し、変換された電圧がトランジスタＴｒ２とＴｒ４にそれぞれ印加されることで、Ｔｒ１とＴｒ２のエミッタサイズ比、Ｔｒ３とＴｒ４のエミッタサイズ比に応じた電流がトランジスタＴｒ２、Ｔｒ４にそれぞれ流れる。

そして、誤差アンプ１３によって駆動されるトランジスタＱ２および抵抗Ｒ３，Ｒ４が、上記第１のカレントミラー回路１４ＡのトランジスタＴｒ１と直列に接続され、第２のカレントミラー回路１４ＢのトランジスタＴｒ４のコレクタ端子が分圧回路１２を構成する抵抗Ｒ１とＲ２との接続ノードＮ１に接続され、接続ノードＮ１から出力制御信号Ｖadjの電位に応じた電流が引き抜かれることにより変位したフィードバック電圧ＶFBが、電圧制御用トランジスタＱ１のベース端子を制御する誤差アンプ１１の非反転入力端子に入力される。
これにより、レギュレータＩＣ１０の出力端子ＯＵＴには、出力制御信号Ｖadjに応じた出力電圧Ｖoutが出力される。従って、上記誤差アンプ１３とトランジスタＱ２および抵抗Ｒ３，Ｒ４とカレントミラー回路１４Ａ，１４Ｂによって、出力電圧Ｖoutを出力制御信号Ｖadjに応じた電圧に変更する出力電圧変更回路が構成される。

さらに、本実施形態のレギュレータＩＣ１０には、入力電圧Ｖｉｎに基づいて基準電圧Ｖrefを生成する基準電圧源１５と誤差アンプ１１の動作電流を生成するバイアス回路１６および該バイアス回路１６をオン、オフ制御するための信号ＯＮ／ＯＦＦが入力される外部端子としてのオン・オフ制御端子ＣＮＴが設けられており、オン・オフ制御端子ＣＮＴへローレベル（０Ｖ）のオン、オフ制御信号ＯＮ／ＯＦＦが入力されると、バイアス回路１６は基準電圧源１５と誤差アンプ１１への動作電流の供給を停止し、これらの回路の動作を停止させるように構成されている。

また、本実施形態のレギュレータＩＣ１０においては、分圧回路１２を構成する抵抗Ｒ１，Ｒ２は、半導体基板の表面において周囲を絶縁体で囲まれた共通の島領域１７ａ内に拡散抵抗として形成されており、この島領域１７ａには出力端子ＯＵＴの電圧Ｖoutが印加されるように配線が形成されている。
一方、トランジスタＱ２のエミッタ端子と接地点との間に直列に接続された抵抗Ｒ３，Ｒ４も、半導体基板の表面において周囲を絶縁体で囲まれた共通の島領域１７ｂ内に拡散抵抗として形成されており、この島領域１７ｂにはＱ２のエミッタ端子と抵抗Ｒ３との接続ノードＮ３の電圧Ｖ３が印加されるように配線が形成されている。
絶縁体で囲まれた島領域１７ａ，１７ｂ内に形成される拡散抵抗は、例えば公知のバイポーラ半導体プロセスにより形成される一般的な拡散抵抗と同一の構造のものを使用することができる。具体的には、トレンチアイソレーションで素子分離された島領域の下方に埋込み層が形成され、埋込み層上方の島領域の表面に拡散層が形成され、該拡散層の両端に電極が形成された構造の素子を使用することができる。

本実施形態の出力電圧可変電源装置においては、カレントミラー回路１４Ａと１４Ｂの電流比をそれぞれ１：１に設定した場合、出力電圧Ｖoutは、
Ｖout＝((Ｒ２＋Ｒ１)／Ｒ２)*Ｖref＋(Ｖadj／Ｒ４)* Ｒ１ ……（１）
で表わされる。
従って、本実施形態の出力電圧可変電源装置においては、出力制御端子ＡＤＪへ任意の電圧（制御信号Ｖadj）を印加することで、任意の出力電圧を設定することができるとともに、出力制御端子ＡＤＪの印加電圧によって、出力電圧Ｖoutをリニアに変化させることができる。

具体的には、本実施形態の出力電圧可変電源装置においては、オン・オフ制御端子ＣＮＴへの入力信号ＯＮ／ＯＦＦと、出力制御端子ＡＤＪへ入力される制御信号Ｖadjと、出力電圧Ｖoutとの関係を示すと、図２のようになる。
図２より、制御信号Ｖadjを例えば０〜３．３Ｖの範囲で変化させると、出力電圧ＶoutをＶref〜Ｖinの範囲で変化させることができることが分かる。なお、制御信号Ｖadjの可変範囲の０〜３．３Ｖは一例であって、これに限定されるものではない。

出力電圧Ｖoutを表す上記式（１）において、制御信号Ｖadjによる出力電圧の変動幅は、右辺の第２項の(Ｖadj／Ｒ４)* Ｒ１で示される。一方、ノードＮ３の電圧Ｖ３は、
Ｖ３＝Ｖadj*(Ｒ３／Ｒ４) ……（２）
で表わされる。
従って、式（１）の第２項＝式（２）となるように、抵抗Ｒ３の値を設定することによって、抵抗Ｒ１，Ｒ２と抵抗Ｒ３，Ｒ４が受ける島吊り電位による抵抗値のバイアス依存の影響度合いを一致させ、制御信号Ｖadjの変動に伴い変化する抵抗Ｒ１，Ｒ２の抵抗値に対する抵抗Ｒ３，Ｒ４の抵抗値の相対精度の低下を抑えることができる。

具体的には、式（１）の第２項＝式（２）とおくことにより、
(Ｖadj／Ｒ４)* Ｒ１＝Ｖadj*(Ｒ３／Ｒ４) ……（３）
が得られ、この等式を整理すると、
Ｒ３＝Ｒ１−Ｒ４ ……（４）
となる。従って、式（４）を満たすように、Ｒ３の抵抗値を設定することによって、島吊り電位の変化に伴う抵抗Ｒ１，Ｒ２の抵抗値の変化に対する抵抗Ｒ３，Ｒ４の抵抗値の相対精度の低下を抑えることができる。

ここで、Ｖadj＝０Ｖ時の出力をＶout、Ｖadj印加時の出力をＶout'とおくと、
Ｖout'＝Ｖout＋（Ｖadj×可変係数）
で表わされる。ここで、可変係数は出力電圧変動幅の傾きである。図３には、抵抗Ｒ３を設けて、式（４）を満たすようにＲ３の抵抗値を設定した場合における制御信号Ｖadjに対する可変係数をプロットしたものを一点鎖線Ａで示す。比較のため、抵抗Ｒ３を設けない回路（図６参照）における制御信号Ｖadjと出力電圧可変係数との関係を破線Ｂで示す。なお、実線Ｃは制御信号Ｖadjに対する出力電圧可変係数の理想の特性を示す。

図３より、式（４）を満たすように抵抗Ｒ３の値を設定して、トランジスタＱ２のエミッタと抵抗Ｒ３との接続ノードＮ３の電圧Ｖ３を、抵抗Ｒ３とＲ４の共通島領域１７ｂに印加することで、制御信号Ｖadjの変化に対する出力電圧可変係数の変化を小さくできることが分かる。これにより、出力電圧Ｖoutの変化の直線性を向上させることができる。
また、本実施形態においては、出力電圧Ｖoutの可変範囲が、抵抗Ｒ４の値だけでなく、カレントミラー回路１４Ａと１４Ｂの電流比でも変更が可能であるため、設計の自由度が高くなるという利点がある。さらに、外部からの出力制御信号Ｖadjによって出力電圧をリニアに変化させることできるとともに、誤差アンプ１３により電圧−電流変換した電流を抵抗Ｒ１に流すことで、出力電圧Ｖoutを変化させる構成であるため、電源ノイズの影響が少ない出力電圧可変電源装置を実現することができる。

（変形例）
図４には、図１に示す第１実施形態の出力電圧可変電源装置の変形例が示されている。この変形例は、マイコン等から供給される出力制御信号Ｖadjが入力される出力制御端子ＡＤＪと接地点との間に、出力制御信号Ｖadjを分圧する直列形態の抵抗Ｒ５，Ｒ６からなる分圧回路１８を設けたものである。そして、この分圧回路１８を構成する抵抗Ｒ５，Ｒ６も共通の島領域１７ｃ内に拡散層として形成されており、島領域１７ｃには島吊り電位として、外部端子ＡＤＪの電圧Ｖadjが印加されている。これにより、前記第1実施形態と同様に、バイアス依存によるＲ５，Ｒ６の抵抗値の相対精度の低下を抑えることができる。

また、図１の実施例のレギュレータＩＣにおいては、抵抗Ｒ３を設けたことにより誤差アンプ１３がゲインを持つこととなるが、図４の変形例のように、分圧回路１８を設けて出力制御信号Ｖadjを分圧して誤差アンプ１３へ入力し、抵抗Ｒ３で誤差アンプ１３のゲインを調整して、島領域１７ａと１７ｂの島吊り電位の変動幅を揃えるようにすることで、島吊り電位の変化に伴うＲ１，Ｒ２の抵抗値の変化に対するＲ３，Ｒ４の抵抗値の相対精度の低下を抑えることができる。さらに、出力制御信号Ｖadjを分圧して誤差アンプ１３へ入力することにより、Ｖadjの入力範囲を広げることができる。
なお、図１及び図４におけるカレントミラー回路１４Ａと１４Ｂは、図示のような構成のものに限定されず、ウィルソン型やベース電流補償型など他の回路形式のものであっても良い。

（第２実施形態）
図５は、本発明を適用した出力電圧可変電源装置としてのシリーズレギュレータの第２実施形態を示す。
本実施形態の出力電圧可変電源装置は、直流電圧Ｖｉｎが印加されるレギュレータＩＣ１０の電圧入力端子ＩＮと出力端子ＯＵＴとの間に、ＰＮＰバイポーラ・トランジスタからなる電圧制御用のトランジスタＱ１が接続され、出力端子ＯＵＴと接地電位ＧＮＤが印加されるグランドラインとの間には、出力電圧Ｖoutを分圧する分圧回路１２を構成する抵抗Ｒ０，Ｒ１，Ｒ２が直列に接続されている。

この分圧回路１２を構成する抵抗Ｒ１とＲ２の接続ノードＮ１の電圧が、上記電圧制御用のトランジスタＱ１のベース端子を制御する誤差増幅回路としての誤差アンプ１１の非反転入力端子にフィードバック電圧ＶFBとして入力されている。そして、誤差アンプ１１は、出力のフィードバック電圧ＶFBと所定の基準電圧Ｖrefとの電位差に応じた電圧を生成して電圧制御用のトランジスタＱ１のベース端子に供給してＱ１を制御し、出力電圧Ｖoutが所望の電位になるように制御する。

また、本実施形態のレギュレータＩＣ１０においては、上記電圧制御用のトランジスタＱ１と並列に接続され、Ｑ１とカレントミラー回路を構成するバイポーラ・トランジスタＱ３が設けられ、このトランジスタＱ３の制御端子としてのベース端子に、電圧制御用のトランジスタＱ１のベース端子に印加される電圧と同一の電圧が印加されている。これにより、Ｑ３には、トランジスタＱ１とＱ３のカレントミラー比をｎとすると、Ｑ３にはＱ１のコレクタ電流に比例した電流（１／ｎの電流）が流れるようにされている。

また、レギュレータＩＣ１０には、電圧入力端子ＩＮとチップの外部の接地電位点との間に、上記カレントミラー・トランジスタＱ３と直列をなすように接続され、Ｑ３のコレクタ電流を電圧に変換するための抵抗Ｒ８を接続するための外部端子Ｐ１が設けられている。
さらに、レギュレータＩＣ１０には、上記外部端子Ｐ１に非反転入力端子が接続された誤差アンプ１３が設けられているとともに、上記分圧回路１２を構成する抵抗Ｒ０とＲ１の接続ノードＮ０とチップ内部の接地点との間に、ＮＰＮバイポーラ・トランジスタＱ２と抵抗Ｒ３，Ｒ４が直列に接続されている。

そして、上記トランジスタＱ２のベース端子に上記誤差アンプ１３の出力端子が接続され、抵抗Ｒ３とＲ４との接続ノードＮ２に誤差アンプ１３の反転入力端子が接続されている。これにより、誤差アンプ１３は接続ノードＮ２の電圧Ｖ２が非反転入力端子の入力電圧（外部端子Ｐ１の電位）と等しくなるように、トランジスタＱ２を動作させる。ここで、外部端子Ｐ１に接続される抵抗Ｒ８を可変抵抗により構成し、抵抗Ｒ８の抵抗値を変化させることによって、出力電圧Ｖoutを変化させることができる。

カレントミラー・トランジスタＱ３には、電圧制御用のトランジスタＱ１のコレクタ電流すなわち出力端子ＯＵＴが出力される電流Ｉoutに比例した電流Ｉout’が流され、その電流が外付け抵抗Ｒ８によって電圧に変換され、誤差アンプ１３の非反転入力端子へ入力される。そのため、トランジスタＱ２には、出力される電流Ｉoutに比例した電流Ｉout”が流される。そして、この電流Ｉout”が、分圧回路１２を構成する抵抗Ｒ０から引き抜かれる。そのため、外付け抵抗Ｒ８の抵抗値に応じて誤差アンプ１１の非反転入力端子の電位が変化し、誤差アンプ１１による電圧制御用トランジスタＱ１の制御電圧が変化して出力電圧Ｖoutが変化することとなる。

本実施形態においては、抵抗Ｒ０、Ｒ１およびＲ２の共通島領域１７ａには出力電圧Ｖoutが島吊り電位として印加され、抵抗Ｒ３とＲ４の共通島領域１７ｂにはトランジスタＱ２のエミッタ端子と抵抗Ｒ３との接続ノードＮ３の電圧Ｖ３が島吊り電位として印加されている。これにより、抵抗Ｒ０、Ｒ１，Ｒ２と抵抗Ｒ３，Ｒ４が受ける島吊り電位による抵抗値のバイアス依存の影響度合いを一致させ、島吊り電位の変化に伴うＲ１，Ｒ２の抵抗値に対するＲ３，Ｒ４の抵抗値の相対精度の低下を抑えることができる。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではない。例えば、前記第１実施形態のレギュレータＩＣ１０においては、ＩＣの動作を停止させるためのＯＮ／ＯＦＦ信号を入力するオン・オフ制御端子ＣＮＴを設けているが、このオン・オフ制御端子ＣＮＴを省略した構成も可能である。オン・オフ制御端子ＣＮＴを省略した場合、レギュレータＩＣ１０を４端子で構成可能なため、パッケージの小型化による省スペース化およびコストの低減が可能となる。

また、前記第１および第２の実施形態においては、レギュレータＩＣ１０をバイポーラ・トランジスタにより構成しているが、ＭＯＳトランジスタ（Ｐ−ＭＯＳとＮ−ＭＯＳ）によって構成することも可能である。
さらに、前記実施形態においては、本発明をシリーズレギュレータ方式の出力電圧可変電源装置に適用した場合について説明したが、本発明はシャントレギュレータ方式の電源装置にも利用することができる。

１０……レギュレータＩＣ、１１……第１の誤差アンプ、１２……第１の分圧回路、１３……第２の誤差アンプ、１４Ａ，１４Ｂ……カレントミラー回路、１５……基準電圧源、１６……バイアス回路、１７ａ，１７ｂ……島領域（拡散層からなる抵抗島）、１８……第２の分圧回路、Ｑ１……電圧制御用トランジスタ、ＡＤＪ……出力制御端子、ＣＮＴ……オン・オフ制御端子

Claims (8)

1. 直流電圧が入力される電圧入力端子と出力端子との間に接続された電圧制御用トランジスタと、出力のフィードバック電圧に応じて前記電圧制御用トランジスタを制御する制御回路と、出力電圧を外部から制御するための外部端子とを備えた電源制御用半導体装置であって、
   前記制御回路は、
   前記出力端子に接続された直列形態の第１抵抗素子及び第２抵抗素子を有し前記出力端子の出力電圧を分圧する第１分圧回路と、
   前記第１分圧回路によって分圧された電圧と所定の基準電圧との電位差に応じた電圧を出力する第１誤差アンプと、
   前記第１誤差アンプに入力される前記第１分圧回路による分圧電圧を、前記外部端子に入力される電圧に応じて変位させることで前記出力電圧を前記外部端子の電圧に応じて変更する出力電圧変更回路と、を備え、
   前記出力電圧変更回路は、
   前記外部端子の電圧が入力される第２誤差アンプと、
   前記第２誤差アンプの出力が制御端子に印加される第２トランジスタと、
   前記第２トランジスタと直列に接続された第３抵抗素子及び第４抵抗素子と、
   を備え、前記第３抵抗素子と第４抵抗素子との接続ノードの電圧が前記第２誤差アンプの入力端子に負帰還されるように構成されていることを特徴とする電源制御用半導体装置。
2. 前記第１抵抗素子及び第２抵抗素子は共通の第１島領域に形成された拡散層からなり、前記第１島領域には前記出力電圧が島吊り電位として印加され、
   前記第３抵抗素子及び第４抵抗素子は共通の第２島領域に形成された拡散層からなり、前記第２島領域には前記第２トランジスタと前記第３抵抗素子との接続ノードの電圧が島吊り電位として印加されていることを特徴とする請求項１に記載の電源制御用半導体装置。
3. 前記出力電圧変更回路は、
   前記電圧入力端子に接続され前記第２トランジスタに流れる電流を転写する第１カレントミラー回路と、
   前記電圧入力端子に接続され前記第１カレントミラー回路に流れる電流を折り返して流す第２カレントミラー回路と、
   を備え、
   前記第２カレントミラー回路で転写された電流を前記第１分圧回路によって分圧された電圧が取り出されるノードから引き抜くように構成されていることを特徴とする請求項２に記載の電源制御用半導体装置。
4. 前記出力電圧変更回路は、
   前記外部端子に接続された直列形態の第５抵抗素子及び第６抵抗素子を有し前記外部端子に入力される電圧を分圧する第２分圧回路を備え、
   前記第２分圧回路により分圧された電圧が前記第２誤差アンプへ供給されるように構成されていることを特徴とする請求項３に記載の電源制御用半導体装置。
5. 請求項１〜４のいずれかに記載の電源制御用半導体装置の出力端子に、外付けのコンデンサが接続されていることを特徴とする出力電圧可変電源装置。
6. 請求項２〜４のいずれかに記載の電源制御用半導体装置の設計方法であって、
   前記第２島領域に印加される島吊り電位の変動幅と前記外部端子の電圧に応じて変化する前記出力電圧の変動幅との差が小さくなるように、前記第３抵抗素子の抵抗値を設計することを特徴とする電源制御用半導体装置の設計方法。
7. 前記第１抵抗素子の抵抗値をＲ１、前記第２抵抗素子の抵抗値をＲ２、前記第３抵抗素子の抵抗値をＲ３、前記第４抵抗素子の抵抗値をＲ４、とした場合に、
   前記第３抵抗素子がないものとして前記第１抵抗素子の抵抗値Ｒ１と前記第２抵抗素子の抵抗値Ｒ２と前記第４抵抗素子の抵抗値Ｒ４を決定した後、次式
   Ｒ３＝Ｒ１−Ｒ４
   を満たすように前記第３抵抗素子の抵抗値Ｒ３を決定することを特徴とする請求項６に記載の電源制御用半導体装置の設計方法。
8. 直流電圧が入力される電圧入力端子と出力端子との間に接続された電圧制御用トランジスタと、出力のフィードバック電圧に応じて前記電圧制御用トランジスタを制御する制御回路と、出力電圧を外部から制御するための外部端子とを備えた電源制御用半導体装置であって、
   前記制御回路は、
   前記出力端子に接続された直列形態の第１抵抗素子及び第２抵抗素子を有し前記出力端子の出力電圧を分圧する第１分圧回路と、
   前記第１分圧回路によって分圧された電圧と所定の基準電圧との電位差に応じた電圧を出力する第１誤差アンプと、
   前記第１誤差アンプに入力される前記第１分圧回路による分圧電圧を、前記外部端子に入力される電圧に応じて変位させることで前記出力電圧を前記外部端子の電圧に応じて変更する出力電圧変更回路と、を備え、
   前記出力電圧変更回路は、
   前記外部端子の電圧が入力される第２誤差アンプと、
   前記第２誤差アンプの出力が制御端子に印加される第２トランジスタと、
   前記第２トランジスタと直列に接続された第３抵抗素子及び第４抵抗素子と、
   を備え、前記第３抵抗素子と第４抵抗素子との接続ノードの電圧が前記第２誤差アンプの入力端子に負帰還されるように構成され、
   前記第１抵抗素子の抵抗値をＲ１、前記第２抵抗素子の抵抗値をＲ２、前記第３抵抗素子の抵抗値をＲ３、前記第４抵抗素子の抵抗値をＲ４、とした場合に、
   前記第３抵抗素子がないものとして前記第１抵抗素子の抵抗値Ｒ１と前記第２抵抗素子の抵抗値Ｒ２と前記第４抵抗素子の抵抗値Ｒ４が設定され、次式
   Ｒ３＝Ｒ１−Ｒ４
   を満たすように前記第３抵抗素子の抵抗値Ｒ３が設定されていることを特徴とする電源制御用半導体装置。

Images