JP7223225B2 - 電源制御用半導体装置および出力電圧可変電源装置 - Google Patents

Description

本発明は、直流電源装置に関し、特に出力電圧をリニアに変化させることが可能なシリーズレギュレータ方式の電源制御用半導体装置および出力電圧可変電源装置に利用して有効な技術に関する。

直流電圧入力端子と出力端子との間に設けられたトランジスタを制御して所望の電位の直流電圧を出力する電源装置としてシリーズレギュレータ（以下、レギュレータと略す）がある。かかるレギュレータの用途として、例えば自動車の車体に実装される送風装置（ファン）や照明装置、オーディオ装置など車載用の電子機器に直流電源を供給するための定電圧電源装置（車載用レギュレータ）がある。

送風装置（ファン）や照明装置のような電子機器においては、ファンを回転させるモータや照明装置のランプを駆動する電圧をリニアに変化させることで、送風量や照明の明るさを連続的に変化させることができる機能を付加したいことがあるため、レギュレータに対して出力電圧をリニアに変化させる機能を有することが求められている。
従来、出力電圧を変化させることができるようにしたレギュレータに関する発明としては、例えば特許文献１や特許文献２に記載されているものがある。

特開平１１－２６５２２４号公報 特開２０１０－０５５４９０号公報

特許文献１に記載されているレギュレータは、出力電圧を分圧してフィードバック信号を生成する分圧回路として、直列に接続された複数の抵抗と、それらの抵抗と並列に接続されたスイッチトランジスタを設けて、いずれかのスイッチトランジスタを電圧設定入力によって導通させることによって分圧比を変えることで出力電圧を変化させるように構成したものである。
この発明のレギュレータは、出力電圧を段階的に切り替えることはできるものの、出力電圧をリニアに変化させることができないという課題がある。なお、分圧回路を構成する直列抵抗およびスイッチトランジスタの数を増やすことで近似的にリニアに変化させることも考えられるが、そのようにすると、素子数が増加して実装面積が大きくなり装置の小型化が困難になるという課題が生じる。

特許文献２には、リニアレギュレータへのフィードバック電圧を生成するための出力電圧分圧回路を構成する直列抵抗の一方の抵抗の両端子間に、調整用の抵抗素子と出力電圧を監視する電圧監視回路を有する電圧制御部を設けて、出力電圧値を調整するようにした可変出力電圧レギュレータが記載されている。
しかしながら、この発明のレギュレータは、レギュレータＩＣの外付け素子で出力電圧値の調整回路を構成しているため、部品点数が多く実装面積が大きくなって装置の小型化を妨げるとともに、消費電力が大きい。また、使用する調整用抵抗素子の抵抗値のバラツキにより出力電圧がばらついてしまい、出力電圧の精度が悪くなるという課題がある。

この発明は上記のような課題に着目してなされたもので、その目的とするところは、素子数や部品点数の増加を招くことなく、出力電圧をリニアに変化させることができる電源制御用半導体装置および出力電圧可変電源装置を提供することにある。
本発明の他の目的は、出力電圧の精度の高い電源制御用半導体装置および出力電圧可変電源装置を提供することにある。
本発明のさらに他の目的は、汎用のマイクロコンピュータを用いて簡単に出力電圧を制御することができる電源制御用半導体装置および出力電圧可変電源装置を提供することにある。

上記目的を達成するため、本発明は、
直流電圧が入力される電圧入力端子と出力端子との間に接続された電圧制御用トランジスタと、出力のフィードバック電圧に応じて前記電圧制御用トランジスタを制御する制御回路と、出力電圧を制御するために外部から供給される出力制御信号が入力される第１外部端子とを備えた電源制御用半導体装置において、
前記制御回路は、
前記出力端子の出力電圧を分圧する第１分圧回路によって分圧された電圧と所定の基準電圧との電位差に応じた電圧を出力する第１誤差アンプと、
前記第１誤差アンプに入力される前記基準電圧または前記第１分圧回路による分圧電圧を前記第１外部端子に入力される電圧に応じて変位させる出力電圧変更回路と、を備え、
前記出力制御信号は、連続的な値を取り得る電圧信号であり、
前記出力電圧を前記出力制御信号の連続的な電圧変化に応じて連続的に変更するように構成したものである。

上記のような構成を有する電源制御用半導体装置および出力電圧可変電源装置によれば、外部からの出力制御信号によって出力電圧をリニアに変化させることできる。
また、外付け素子が不要であり、基準電圧の精度及び内部抵抗の比で出力電圧が決まるため、精度および温度特性の良効となるとともに、可変入力電圧範囲が大きく、入力電圧に対するバラつき精度が小さくなる。さらに、マイコン内蔵のＤ／Ａ変換機能を使用して出力制御信号を生成するようにした場合、ソフトの変更のみで出力電圧の可変が可能となる。

ここで、望ましくは、前記出力電圧変更回路は、
前記第１外部端子に入力される電圧を分圧する第２分圧回路と、
前記第１分圧回路によって分圧された電圧が取り出されるノードと定電位点との間に直列に接続された第１トランジスタおよび第１抵抗素子と、
前記第２分圧回路によって分圧された電圧と前記第１抵抗素子により電流－電圧変換された電圧との電位差に応じた電圧を出力する第２誤差アンプと、を備え、
前記第２誤差アンプの出力が前記第１トランジスタの制御端子に印加されるように構成する。

あるいは、前記出力電圧変更回路は、
前記基準電圧を分圧する第３分圧回路と、
前記第３分圧回路によって分圧された電圧が取り出されるノードと定電位点との間に直列に接続された第２トランジスタおよび第２抵抗素子と、
前記第１外部端子に入力される電圧と前記第２抵抗素子により電流－電圧変換された電圧との電位差に応じた電圧を出力する第３誤差アンプと、を備え、
前記第３誤差アンプの出力が前記第２トランジスタの制御端子に印加されるように構成する。
上記のような構成によれば、誤差アンプによる電圧－電流変換で基準電圧またはフィードバック電圧を変位させて出力電圧を変化させる構成であるため、電源ノイズの影響が少ない可変電源装置を実現することができる。

あるいは、前記出力電圧変更回路は、
前記第１外部端子に入力される電圧が入力される第４誤差アンプと、
前記第４誤差アンプの出力が制御端子に印加される第３トランジスタと、
前記電圧入力端子に接続され前記第３トランジスタに流れる電流を転写するカレントミラー回路と、
前記第３トランジスタと直列に接続された第３抵抗素子と、
を備え、
前記第４誤差アンプは、前記第１外部端子に入力される電圧と前記第３抵抗素子により電流－電圧変換された電圧との電位差に応じた電圧を前記第３トランジスタの制御端子へ出力して前記第３トランジスタに前記電位差に応じた電流を流し、前記カレントミラー回路で転写された電流を前記第１分圧回路によって分圧された電圧が取り出されるノードから引き抜くかまたは流し込むように構成する。

上記のような構成によれば、第１外部端子に入力される出力制御信号によって出力電圧をリニアに変化させることできる。
また、第１外部端子に入力される出力制御信号を分圧回路で圧縮するようなことはしないため、制御信号による出力電圧の制御精度が向上するとともに、出力電圧の可変範囲が、出力電圧変更回路を構成する抵抗素子の抵抗値だけでなく、カレントミラー回路の電流比でも変更が可能であるため、設計の自由度が高くなる。
さらに、第１外部端子に入力される出力制御信号による出力電圧の可変制御論理をカレントミラー回路の構成を変えることで切り替えることが可能となる。

さらに、望ましくは、前記基準電圧を生成する基準電圧源と、
前記基準電圧源および前記第１誤差アンプへ供給する動作電流を生成するバイアス回路と、
電源装置の動作を停止させるために外部から供給される制御信号が入力される第２外部端子と、を備え、
前記バイアス回路は、前記第２外部端子に入力される制御信号に応じて、前記基準電圧源および前記第１誤差アンプへの動作電流の供給を中止するように構成する。
かかる構成によれば、外部からの制御信号で電源制御用半導体装置の動作を停止させることができ、マイコンのＩ/Ｏ機能による電源装置の停止制御が可能となる。

また、望ましくは、上記のような構成を有する電源制御用半導体装置と、前記第１外部端子へ入力する信号を出力する制御装置と、を備え、
前記制御装置から前記第１外部端子へ入力される信号に応じて出力電圧が変化されるように出力電圧可変電源装置を構成する。
かかる構成を有する出力電圧可変電源装置によれば、外部からの第１外部端子への制御信号の入力で出力電圧をリニアに変化させることできるとともに、第２外部端子を設けた場合には、外部からの制御信号で電源制御用半導体装置の動作を停止させることができ、マイコンのＩ/Ｏ機能による電源装置の停止制御が可能となる。

本発明に係る電源制御用半導体装置および出力電圧可変電源装置によれば、素子数や部品点数の増加を招くことなく、出力電圧をリニアに変化させることができる。また、本発明によれば、汎用のマイクロコンピュータを用いて簡単に出力電圧を制御することができる電源制御用半導体装置および出力電圧可変電源装置を実現するという効果がある。

本発明を適用したシリーズレギュレータ方式の出力電圧可変電源装置の第１実施形態を示す回路構成図である。 第１実施形態のレギュレータにおける出力制御信号Ｖadjと出力電圧Ｖoutとの関係を示すグラフである。 第１実施形態のレギュレータにおける出力制御回路を構成する誤差増幅回路の具体例を示す回路図である。 （Ａ），（Ｂ）は、第１実施形態のレギュレータとこれを制御するマイコンとからなる電源システムの構成例を示すブロック図である。 （Ａ）は図４（Ａ）の電源システムにおけるマイコンからの信号と出力電圧の変化の様子を示す波形図、（Ｂ）は図４（Ｂ）の電源システムにおけるマイコンからの信号と出力電圧の変化の様子を示す波形図である。 第１実施形態を適用したレギュレータを構成するＩＣの変形例を示す回路図である。 本発明を適用したシリーズレギュレータ方式の出力電圧可変電源装置の第２実施形態を示す回路構成図である。 図７に示す第２実施形態のレギュレータＩＣにおいて第２のカレントミラー回路を省略した場合の回路構成を示す回路図である。 （Ａ）は図７に示す出力電圧可変電源装置におけるオン・オフ制御信号ＯＮ／ＯＦＦと出力制御信号Ｖadjと出力電圧Ｖoutとの関係を示す波形図、（Ｂ）は図８に示す出力電圧可変電源装置におけるオン・オフ制御信号ＯＮ／ＯＦＦと出力制御信号Ｖadjと出力電圧Ｖoutとの関係を示す波形図である。

以下、本発明の好適な実施の形態を図面に基づいて説明する。
（第１実施形態）
図１は、本発明を適用した出力電圧可変電源装置としてのシリーズレギュレータの第１実施形態を示す。なお、図１において、一点鎖線で囲まれた部分は、単結晶シリコンのような半導体チップ上に半導体集積回路（レギュレータＩＣ）１０として形成され、該レギュレータＩＣ１０の出力端子ＯＵＴにコンデンサＣｏが接続されることで図示しないモータやＬＥＤランプなどの負荷へ安定な直流電圧を出力する出力電圧可変電源装置として機能する。

本実施形態の出力電圧可変電源装置においては、図１に示すように、レギュレータＩＣ１０の直流入力電圧Ｖｉｎが印加される電圧入力端子ＩＮと出力端子ＯＵＴとの間に、電圧制御用のＰチャネルＭＯＳトランジスタ（絶縁ゲート型電界効果トランジスタ）Ｍ１が接続され、出力端子ＯＵＴと接地電位ＧＮＤが印加されるグランドライン（接地点）との間には、出力電圧Ｖoutを分圧する分圧回路１２を構成する抵抗Ｒ２，Ｒ１が直列に接続されている。

この分圧回路１２を構成する抵抗Ｒ１とＲ２との接続ノードＮ１の電圧が、上記電圧制御用のトランジスタＭ１のゲート端子を制御する誤差増幅回路としての誤差アンプ１１の非反転入力端子にフィードバック電圧ＶFBとして入力されている。そして、誤差アンプ１１は、出力のフィードバック電圧ＶFBと所定の基準電圧Ｖrefとの電位差に応じた電圧を生成して電圧制御用のトランジスタＭ１のゲート端子に供給してＭ１を制御し、出力電圧Ｖoutが所望の電位になるように制御する。

また、本実施形態のレギュレータＩＣ１０においては、上記抵抗Ｒ１とＲ２との接続ノードＮ１と接地点との間に、ＮチャネルＭＯＳトランジスタＭ２および抵抗Ｒ３が直列に接続されている。さらに、レギュレータＩＣ１０には、図示しないマイコン等から供給される出力電圧Ｖoutを制御する信号Ｖadjが入力される外部端子としての出力制御端子ＡＤＪが設けられているとともに、該端子ＡＤＪと接地点との間には、出力制御信号Ｖadjを分圧する分圧回路１４ａを構成する抵抗Ｒ４，Ｒ５が直列に接続されている。

そして、この分圧回路１４ａにより分圧された電圧（ノードＮ３の電圧）Ｖ３を入力とし、上記ＭＯＳトランジスタＭ２のゲート端子を制御する誤差増幅回路としての誤差アンプ１４ｂが設けられている。
この誤差アンプ１４ｂは、制御対象のＭＯＳトランジスタＭ２と抵抗Ｒ３との接続ノードＮ２の電圧Ｖ２が反転入力端子に入力されることで負帰還がかかり、イマジナリ・ショートの動作で、ノードＮ２の電圧Ｖ２がノードＮ３の電圧Ｖ３と同一となるような電流を抵抗Ｒ３に流すようにトランジスタＭ２を駆動する。

そして、抵抗Ｒ３にそのような電流が流れることにより変位したフィードバック電圧ＶFBが、電圧制御用トランジスタＭ１のゲート端子を制御する誤差アンプ１１の非反転入力端子に入力される。これにより、レギュレータＩＣ１０の出力端子ＯＵＴには、出力制御信号Ｖadjに応じた出力電圧Ｖoutが出力される。従って、上記分圧回路１４ａと誤差アンプ１４ｂとトランジスタＭ２および抵抗Ｒ３によって、出力電圧Ｖoutを出力制御信号Ｖadjに応じた電圧に変更する出力電圧変更回路１４が構成される。

ここで、出力電圧Ｖoutは、次式（１）
Ｖout＝((Ｒ１＋Ｒ２)／Ｒ１)*Ｖref＋(Ｖ２／Ｒ３)*Ｒ２ ……（１）
で表わされ、ノードＮ３の電圧Ｖ３は、次式（２）
Ｖ３＝(Ｒ４／(Ｒ４＋Ｒ５))*Ｖadj ……（２）
で表わされる。ここで、Ｖ２＝Ｖ３であるので、上記式（１），（２）より、Ｖoutは、
Ｖout＝((Ｒ１＋Ｒ２)／Ｒ１)*Ｖref＋((Ｒ４*Ｒ２)／Ｒ３*(Ｒ４＋Ｒ５))*Ｖadj……（３）
となる。

上記式（３）より、出力電圧Ｖoutは内部抵抗の相対精度により決まるため、精度良く設定可能であることが分かる。また、出力制御端子ＡＤＪに入力される出力制御信号Ｖadjは、これを生成するＤ／Ａ変換回路の出力範囲で設定可能であり、出力電圧Ｖoutに対するゲインが下がるため、出力制御信号Ｖadjの精度に対する出力電圧Ｖoutのバラつきも小さくなる。なお、出力電圧Ｖoutの可変範囲はＶref～Ｖinである。

図２には、本実施例の出力電圧可変電源装置における出力制御信号Ｖadjと出力電圧Ｖoutとの関係の一例が示されている。図２から分かるように、出力電圧Ｖoutは出力制御信号Ｖadjに比例し、Ｖout－Ｖadj特性線Ａは傾きがほぼ一定の直線となる。傾きは抵抗の値により、任意に設定することができる。
また、出力制御信号Ｖadjが０Ｖのときの出力電圧Ｖoutは、上記式（３）の第２項が「０」となることから、抵抗Ｒ１とＲ２の比および基準電圧Ｖrefにより設定されることがわかる。具体的には、例えば基準電圧Ｖrefが１．５Ｖの場合、Ｒ１とＲ２の比を１：１とすることで、Ｖadj＝０Ｖで出力電圧Ｖoutを３Ｖに設定することができる。これにより、例えば最低電圧３Ｖ以上で動作するモータに対する電源電圧を供給する電源装置を設計する場合に、モータを確実に動作させるとともに出力制御信号Ｖadjを高くすることで回転数を増大させることができる。

さらに、本実施例のレギュレータＩＣ１０には、入力電圧Ｖｉｎに基づいて基準電圧Ｖrefを生成する基準電圧源１５と誤差アンプ１１の動作電流を生成するバイアス回路１６および該バイアス回路１６をオン、オフ制御するための信号ＯＮ／ＯＦＦが入力される外部端子としてのオン・オフ制御端子ＣＮＴが設けられており、オン・オフ制御端子ＣＮＴへローレベル（０Ｖ）のオン、オフ制御信号ＯＮ／ＯＦＦが入力されると、バイアス回路１６は基準電圧源１５と誤差アンプ１１への動作電流の供給を停止し、これらの回路の動作を停止させるように構成されている。

上記誤差アンプ１１，１４ｂとしては、例えば図３に示すように、トランジスタＭ１１，Ｍ１２および定電流源ＣＣ１，ＣＣ２からなる入力部と、差動入力トランジスタＭ１３，Ｍ１４およびアクティブ負荷トランジスタＭ１５，Ｍ１６と定電流源ＣＣ３とからなる差動増幅部と、差動増幅部の出力ノードにゲート端子が接続されたトランジスタＭ１７およびそのソース端子と接地点との間に接続された抵抗Ｒ１０からなる出力部とを有する差動増幅回路を使用することができる。なお、図３に示す回路は一例であって、このような構成の回路に限定されるものではない。

次に、前述のレギュレータＩＣ１０と汎用のマイコンとを使用した出力電圧可変電源装置の構成例について、図４および図５を用いて説明する。
図４（Ａ）は汎用のマイコンとしてＤ／Ａ変換回路を内蔵しているものを使用する場合の電源装置の構成例で、図４（Ｂ）は汎用のマイコンとしてＤ／Ａ変換回路を内蔵していないものを使用する場合の電源装置の構成例である。

Ｄ／Ａ変換回路を内蔵しているものを使用する場合、図４（Ａ）に示すように、マイコン２０に内蔵されているＤ／Ａ変換回路の出力ポートから出力される信号Ｄ／Ａを出力電圧の制御信号Ｖadjとして、レギュレータＩＣ１０の外部端子ＡＤＪへ入力させるように接続を行う。また、マイコン２０の通常のＩ/ＯポートよりレギュレータＩＣ１０のＯＮ／ＯＦＦ信号を出力して、レギュレータＩＣ１０のオン・オフ制御端子ＣＮＴへ入力させるように接続を行う。このような接続を有する電源装置を構成することで、図５（Ａ）に示すように、出力制御端子ＡＤＪへ入力される制御信号Ｖadjに応じて出力電圧Ｖoutを連続的に変化させることができる出力電圧可変電源装置を実現することができる。

一方、Ｄ／Ａ変換回路を内蔵していないものを使用する場合、図４（Ｂ）に示すように、マイコン２０が備えているＩ/Ｏポートから出力電圧の切替え信号ＥＸＣを、レギュレータＩＣ１０の出力制御端子ＡＤＪへ入力させるように接続を行う。また、マイコン２０の通常のＩ/ＯポートよりレギュレータＩＣ１０のＯＮ／ＯＦＦ信号を出力して、レギュレータＩＣ１０のオン・オフ制御端子ＣＮＴへ入力させるように接続を行う。このような接続を有する電源装置を構成することで、図５（Ｂ）に示すように、出力制御端子ＡＤＪへ入力される切替え信号ＥＸＣに応じて出力電圧Ｖoutを段階的に変化させることができる出力電圧可変電源装置を実現することができる。

上記実施例のレギュレータＩＣ１０によれば、ＩＣの外付け部品をなくしかつ出力制御端子ＡＤＪへ入力される制御信号ＶadjまたはＥＸＣのみで出力電圧Ｖoutを変化させることできる出力電圧可変電源装置を実現することができる。また、基準電圧の精度及び内部抵抗の比で出力電圧が決まるため、精度および温度特性の良効となるとともに、可変入力電圧範囲が大きく、入力電圧に対するバラつき精度が小さくなる。また、誤差アンプによる電圧－電流変換でフィードバック電圧を変位させて出力電圧を変化させる構成であるため、電源ノイズの影響が少ない可変電源装置を実現することができる。
さらに、マイコン内蔵のＤ／Ａ変換機能を使用して出力制御信号を生成するようにした場合、ソフトの変更のみで出力電圧の可変が可能となるとともに、マイコンのＩ/Ｏ機能により、２段階での出力電圧の切替えが可能となる。

なお、上記実施例のレギュレータＩＣ１０においては、ＩＣの動作を停止させるためのＯＮ／ＯＦＦ信号を入力するオン・オフ制御端子ＣＮＴを設けているが、このオン・オフ制御端子ＣＮＴを省略した構成も可能である。オン・オフ制御端子ＣＮＴを省略した場合、レギュレータＩＣ１０を４端子で構成可能なため、パッケージの小型化による省スペース化およびコストの低減が可能となる。また、上記実施例のレギュレータＩＣ１０においては、電圧制御用トランジスタＭ１や出力電圧変更回路を構成するトランジスタＭ２としてＭＯＳトランジスタを使用したものを示したが、ＭＯＳトランジスタの代わりにバイポーラ・トランジスタを使用するようにしてもよい。

（変形例）
次に、前記実施形態のレギュレータＩＣ１０の変形例について、図６を用いて説明する。
図６に示す変形例は、前記実施形態のレギュレータＩＣ１０の出力制御端子ＡＤＪに接続されている分圧回路１４ａを構成する抵抗Ｒ４，Ｒ５を省き、代わりに基準電圧源１５により生成される基準電圧Ｖrefを分圧する抵抗Ｒ６，Ｒ７からなる分圧回路１７を設け、抵抗Ｒ６，Ｒ７によって分圧された電圧Ｖref’を誤差アンプ１１へ入力する。また、抵抗Ｒ６とＲ７との接続ノードＮ４と接地点との間に、出力電圧変更回路１４を構成するＭＯＳトランジスタＭ２および抵抗Ｒ３を直列に接続するとともに、出力制御端子ＡＤＪへ入力される出力制御信号Ｖadjを誤差アンプ１４ｂの非反転入力端子へ直接入力するように構成したものである。

図６の変形例のレギュレータＩＣを使用したレギュレータにおいては、ノードＮ４の電圧Ｖref'は、次式（４）
Ｖref'＝(１／Ｒ６＋Ｒ７)*(Ｒ６*Ｖref－(Ｒ６*Ｒ７／Ｒ３)*Ｖadj) ……（４）
で表わされる。従って、出力電圧Ｖoutは、
Ｖout＝((Ｒ１＋Ｒ２)／Ｒ１)*Ｖref'
＝((Ｒ１＋Ｒ２)／Ｒ１*(Ｒ６＋Ｒ７))*(Ｒ６*Ｖref－(Ｒ６*Ｒ７／Ｒ３)*Ｖadj)
……（５）
となる。
上記式（５）より、出力電圧Ｖoutは内部抵抗の相対精度により決まるため、精度良く設定可能であることが分かる。また、出力制御端子ＡＤＪへ入力する制御信号Ｖadjを変化させることで出力電圧Ｖoutを変化させることができる。

（第２実施形態）
図７は、本発明を適用した出力電圧可変電源装置としてのシリーズレギュレータを構成するレギュレータＩＣ１０の第２実施形態を示す。
本実施形態の出力電圧可変電源装置は、図１に示す第１実施形態の出力電圧変更回路１４における分圧回路１４ａを設ける代わりに、図７に示すように、互いにベース端子同士が結合されたトランジスタＴｒ１，Ｔｒ２からなる第１のカレントミラー回路１７Ａと、互いにベース端子同士が結合されたトランジスタＴｒ３，Ｔｒ４からなる第２のカレントミラー回路１７Ｂを設けたものである。

上記トランジスタＴｒ１とＴｒ３は、ベース端子とコレクタ端子とが結合されることで、電流－電圧変換素子として機能し、変換された電圧がトランジスタＴｒ２とＴｒ４にそれぞれ印加されることで、Ｔｒ１とＴｒ２のエミッタサイズ比、Ｔｒ３とＴｒ４のエミッタサイズ比に応じた電流がトランジスタＴｒ２、Ｔｒ４にそれぞれ流れる。
また、誤差アンプ１４ｂによって駆動される電圧－電流変換手段としてのトランジスタＭ２は、フィードバック電圧ＶFBを生成する分圧回路１２を構成する抵抗Ｒ２，Ｒ１の接続ノードではなく第１のカレントミラー回路１７Ａを構成するトランジスタＴｒ１と直列となるように接続され、トランジスタＭ２の電流がカレントミラー回路１７Ａと１７Ｂで転写されて、抵抗Ｒ２，Ｒ１の接続ノードＮ１から電流を引き抜くように構成されている。

さらに、特に限定されるものでないが、第２実施形態においては、レギュレータＩＣ１０をバイポーラ・トランジスタにより構成している。ただし、第１実施形態と同様にＭＯＳトランジスタ（Ｐ－ＭＯＳとＮ－ＭＯＳ）によって構成することも可能である。他の構成は、第１実施形態のレギュレータＩＣと同様である。
図７の第２実施形態のレギュレータＩＣを使用したレギュレータにおいては、カレントミラー回路１７Ａと１７Ｂの電流比をそれぞれ１：１に設定した場合、出力電圧Ｖoutは、
Ｖout＝((Ｒ１＋Ｒ２)／Ｒ１)*Ｖref＋(Ｖadj／Ｒ３)* Ｒ２ ……（６）
で表わされる。

従って、本実施形態の出力電圧可変電源装置においても、第１実施形態と同様に、出力制御端子ＡＤＪへ任意の電圧（制御信号Ｖadj）を印加することで、任意の出力電圧を設定することができるとともに、出力制御端子ＡＤＪの印加電圧に応じて、出力電圧Ｖoutをリニアに変化させることができる。
具体的には、本実施形態の出力電圧可変電源装置におけるオン・オフ制御端子ＣＮＴへの入力信号ＯＮ／ＯＦＦと、出力制御端子ＡＤＪへ入力される制御信号Ｖadjと、出力電圧Ｖoutとの関係を示すと、図９（Ａ）のようになる。図９（Ａ）より、制御信号Ｖadjを例えば０～３．３Ｖの範囲で変化させると、出力電圧ＶoutをＶ1～Ｖinの範囲で変化させることができることが分かる。なお、制御信号Ｖadjの可変範囲の０～３．３Ｖは一例であって、これに限定されるものではない。

また、図１に示す第１実施形態の出力電圧可変電源装置においては、出力制御端子ＡＤＪへの電圧（制御信号Ｖadj）の入力範囲を広くとるために、出力電圧変更回路１４に入力電圧（Ｖadj）を分圧する分圧回路１４ａ（抵抗Ｒ５，Ｒ４）を設けており、分圧回路１４ａの接続ノードＮ３の電位Ｖ３を、ばらつき含めてＶref－Ｖds(M2)以下に設定する必要がある。また、出力制御端子ＡＤＪの電圧（Ｖadj）を分圧回路１４ａで圧縮して出力電圧Ｖoutを所望の電圧範囲で変化させる構成であり、ノードＮ３の電位Ｖ３は出力電圧変更回路１４のゲイン倍されるため、分圧回路１４ａの抵抗Ｒ５,Ｒ４の抵抗比のばらつきが出力電圧Ｖoutへ大きく影響してしまう。

これに対し、第２実施形態においては、出力制御端子ＡＤＪの電圧（Ｖadj）を分圧回路１４ａで圧縮するようなことはしないため、制御信号Ｖadjによる出力電圧Ｖoutの制御精度が第１実施形態の出力電圧可変電源装置に比べて向上する。また、第２実施形態においては、出力電圧Ｖoutの可変範囲が、出力電圧変更回路１４の抵抗Ｒ３の抵抗値だけでなく、カレントミラー回路１７Ａと１７Ｂの電流比でも変更が可能であるため、設計の自由度が高くなるという利点がある。
さらに、第２実施形態によれば、制御信号Ｖadjによる出力電圧Ｖoutの可変制御論理をカレントミラー回路１７Ｂの有無で切り替えることが可能となる。

具体的には、カレントミラー回路１７Ａを構成するトランジスタＴｒ１，Ｔｒ２と、カレントミラー回路１７Ｂを構成するトランジスタＴｒ３，Ｔｒ４を、レギュレータＩＣのチップ上に予め作り込んでおいて、マスクオプションで、トランジスタＴｒ２とＴｒ３との間の接続配線をトランジスタＴｒ２とノードＮ３との接続配線に切り替えたり、ノードＮ３から誤差アンプ１１の入力端子までの配線に対するスルーホールの形成位置を切り替えたりすることによって、カレントミラー回路１７Ａのみを設けた回路またはカレントミラー回路１７Ａと１７Ｂの両方を設けた回路を実現することができる。

図８には、第２実施形態のシリーズレギュレータを構成するレギュレータＩＣ１０において、上述したような手法で、図７に示す第２実施形態のレギュレータＩＣ１０における第２のカレントミラー回路１７Ｂを省略して、第１のカレントミラー回路１７Ａを構成するトランジスタＴｒ２のコレクタ端子を、分圧回路１２を構成する抵抗Ｒ２，Ｒ１の接続ノードＮ１に接続して、トランジスタＭ２の電流をカレントミラー回路１７Ａで転写した電流を、抵抗Ｒ２，Ｒ１の接続ノードＮ１へ流し込むように構成した場合のレギュレータＩＣ１０の回路図が示されている。

図８に示すレギュレータＩＣ１０においては、カレントミラー回路１７Ａの電流比を１：１に設定した場合、出力電圧Ｖoutは、次式
Ｖout＝((Ｒ１＋Ｒ２)／Ｒ１)*Ｖref－(Ｒ１*Ｖadj／Ｒ３) ……（７）
で表わされる。この式より、第１実施形態とは論理が逆、すなわち制御信号Ｖadjを低くすると出力電圧Ｖoutが高くなることが分かる。
本変形例の出力電圧可変電源装置におけるオン・オフ制御端子ＣＮＴへの入力信号ＯＮ／ＯＦＦと、出力制御端子ＡＤＪへ入力される制御信号Ｖadjと、出力電圧Ｖoutとの関係を示すと、図９（Ｂ）のようになる。図９（Ｂ）より、制御信号Ｖadjを例えば０～３．３Ｖの範囲で変化させると、出力電圧ＶoutをＶin～Ｖ1の範囲で変化することが分かる。なお、制御信号Ｖadjの可変範囲の０～３．３Ｖは一例であって、これに限定されるものではない。

出力電圧Ｖoutの制御論理を変更すなわち制御信号Ｖadjを高くすると出力電圧Ｖoutが高くなるのではなく、制御信号Ｖadjを低くすると出力電圧Ｖoutが高くなるように制御することができる電源装置を構成したい場合、第１実施形態の出力電圧可変電源装置においては、誤差アンプ１４ｂの前段に反転増幅回路のようなアンプを別途設ける必要があるが、本変形例によれば、カレントミラー回路１７Ｂを省略するのみで制御論理を変更することができる。なお、図７及び図８におけるカレントミラー回路１７Ａと１７Ｂは、図示のような構成のものに限定されず、ウィルソン型やベース電流補償型など他の回路形式のものであっても良い。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではない。例えば、前記第１、第２実施形態においては、出力電圧Ｖoutを連続的に変化させるためマイコン内蔵のＤ／Ａ変換機能を使用しているが、Ｄ／Ａ出力の他、可変抵抗器を有するブリーダ抵抗回路などを使用するようにしても良い。また、出力電圧のフィードバック電圧ＶFBを生成する分圧回路（抵抗Ｒ１，Ｒ２）１２や抵抗Ｒ３は、レギュレータＩＣ１０の外付け素子として接続されるものであっても良い。
また、前記実施例においては、本発明をシリーズレギュレータ方式の出力電圧可変電源装置に適用した場合について説明したが、本発明はシャントレギュレータ方式の電源装置にも利用することができる。

１０……レギュレータＩＣ、１１……誤差アンプ、１２……分圧回路、１４……出力電圧変更回路、１４ａ……分圧回路、１４ｂ……誤差アンプ、１５……基準電圧源、１６……バイアス回路、１７Ａ，１７Ｂ……カレントミラー回路、Ｍ１……電圧制御用トランジスタ、ＡＤＪ……出力制御端子、ＣＮＴ……オン・オフ制御端子

Claims (9)

1. 直流電圧が入力される電圧入力端子と出力端子との間に接続された電圧制御用トランジスタと、出力のフィードバック電圧に応じて前記電圧制御用トランジスタを制御する制御回路と、出力電圧を制御するために外部から供給される出力制御信号が入力される第１外部端子とを備えた電源制御用半導体装置であって、
   前記制御回路は、
   前記出力端子の出力電圧を分圧する第１分圧回路によって分圧された電圧と所定の基準電圧との電位差に応じた電圧を出力する第１誤差アンプと、
   前記第１誤差アンプに入力される前記基準電圧または前記第１分圧回路による分圧電圧を前記第１外部端子に入力される電圧に応じて変位させる出力電圧変更回路と、を備え、
   前記出力制御信号は、連続的な値を取り得る電圧信号であり、
   前記出力電圧を前記出力制御信号の連続的な電圧変化に応じて連続的に変更するように構成されていることを特徴とする電源制御用半導体装置。
2. 前記出力電圧変更回路は、
   前記第１外部端子に入力される電圧を分圧する第２分圧回路と、
   前記第１分圧回路によって分圧された電圧が取り出されるノードと定電位点との間に直列に接続された第１トランジスタおよび第１抵抗素子と、
   前記第２分圧回路によって分圧された電圧と前記第１抵抗素子により電流－電圧変換された電圧との電位差に応じた電圧を出力する第２誤差アンプと、を備え、
   前記第２誤差アンプの出力が前記第１トランジスタの制御端子に印加されるように構成されていることを特徴とする請求項１に記載の電源制御用半導体装置。
3. 前記出力電圧変更回路は、
   前記基準電圧を分圧する第３分圧回路と、
   前記第３分圧回路によって分圧された電圧が取り出されるノードと定電位点との間に直列に接続された第２トランジスタおよび第２抵抗素子と、
   前記第１外部端子に入力される電圧と前記第２抵抗素子により電流－電圧変換された電圧との電位差に応じた電圧を出力する第３誤差アンプと、を備え、
   前記第３誤差アンプの出力が前記第２トランジスタの制御端子に印加されるように構成されていることを特徴とする請求項１に記載の電源制御用半導体装置。
4. 前記出力電圧変更回路は、
   前記第１外部端子に入力される電圧が入力される第４誤差アンプと、
   前記第４誤差アンプの出力が制御端子に印加される第３トランジスタと、
   前記電圧入力端子に接続され前記第３トランジスタに流れる電流を転写するカレントミラー回路と、
   前記第３トランジスタと直列に接続された第３抵抗素子と、
   を備え、
   前記第４誤差アンプは、前記第１外部端子に入力される電圧と前記第３抵抗素子により電流－電圧変換された電圧との電位差に応じた電圧を前記第３トランジスタの制御端子へ出力して前記第３トランジスタに前記電位差に応じた電流を流し、前記カレントミラー回路で転写された電流を前記第１分圧回路によって分圧された電圧が取り出されるノードから引き抜くかまたは流し込むように構成されていることを特徴とする請求項１に記載の電源制御用半導体装置。
5. 直流電圧が入力される電圧入力端子と出力端子との間に接続された電圧制御用トランジスタと、出力のフィードバック電圧に応じて前記電圧制御用トランジスタを制御する制御回路と、出力電圧を制御するために外部から供給される出力制御信号が入力される第１外部端子とを備えた電源制御用半導体装置であって、
   前記制御回路は、
   前記出力端子の出力電圧を分圧する第１分圧回路によって分圧された電圧と所定の基準電圧との電位差に応じた電圧を出力する第１誤差アンプと、
   前記第１誤差アンプに入力される前記基準電圧の出力ノードまたは前記第１分圧回路による分圧電圧が取り出されるノードと定電位点との間に直列に接続された第１トランジスタおよび第１抵抗素子と、
   前記第１外部端子に入力される電圧に応じた電圧と前記第１抵抗素子により電流－電圧変換された電圧との電位差に応じた電圧を出力する第２誤差アンプと、を備え、
   前記第２誤差アンプの出力が前記第１トランジスタの制御端子に印加されるように構成され、
   前記第１誤差アンプに入力される前記基準電圧または前記第１分圧回路による分圧電圧を、前記第１外部端子に入力される電圧に応じて変位させることで前記出力電圧を前記出力制御信号に応じた電圧に変更することを特徴とする電源制御用半導体装置。
6. 直流電圧が入力される電圧入力端子と出力端子との間に接続された電圧制御用トランジスタと、出力のフィードバック電圧に応じて前記電圧制御用トランジスタを制御する制御回路と、出力電圧を制御するために外部から供給される出力制御信号が入力される第１外部端子とを備えた電源制御用半導体装置であって、
   前記制御回路は、
   前記出力端子の出力電圧を分圧する第１分圧回路によって分圧された電圧と所定の基準電圧との電位差に応じた電圧を出力する第１誤差アンプと、
   前記第１外部端子に入力される電圧が入力される第２誤差アンプと、
   前記第２誤差アンプの出力が制御端子に印加される第１トランジスタと、
   前記電圧入力端子に接続され前記第１トランジスタに流れる電流を転写するカレントミラー回路と、
   前記第１トランジスタと直列に接続された第１抵抗素子と、を備え、
   前記第２誤差アンプは、前記第１外部端子に入力される電圧と前記第１抵抗素子により電流－電圧変換された電圧との電位差に応じた電圧を前記第１トランジスタの制御端子へ出力して前記第１トランジスタに前記電位差に応じた電流を流し、前記カレントミラー回路で転写された電流を前記第１分圧回路によって分圧された電圧が取り出されるノードから引き抜くかまたは流し込むように構成されていることを特徴とする電源制御用半導体装置。
7. 前記基準電圧を生成する基準電圧源と、
   前記基準電圧源および前記第１誤差アンプへ供給する動作電流を生成するバイアス回路と、
   電源装置の動作を停止させるために外部から供給される制御信号が入力される第２外部端子と、を備え、
   前記バイアス回路は、前記第２外部端子に入力される制御信号に応じて、前記基準電圧源および前記第１誤差アンプへの動作電流の供給を中止するように構成されていることを特徴とする請求項１～６のいずれかに記載の電源制御用半導体装置。
8. 請求項１～７のいずれかに記載の電源制御用半導体装置と、
   前記第１外部端子または前記第１外部端子および第２外部端子へ入力する信号を出力する制御装置と、を備え、
   前記制御装置から前記第１外部端子へ入力される信号に応じて出力電圧が変化されるように構成されていることを特徴とする出力電圧可変電源装置。
9. 前記電源制御用半導体装置の前記出力端子に接続される負荷が直流モータであることを特徴とする請求項８に記載の出力電圧可変電源装置。

Images