JP7193777B2 - 電流制限機能付き安定化電源装置 - Google Patents

電流制限機能付き安定化電源装置 Download PDF

Info

Publication number
JP7193777B2
JP7193777B2 JP2018219126A JP2018219126A JP7193777B2 JP 7193777 B2 JP7193777 B2 JP 7193777B2 JP 2018219126 A JP2018219126 A JP 2018219126A JP 2018219126 A JP2018219126 A JP 2018219126A JP 7193777 B2 JP7193777 B2 JP 7193777B2
Authority
JP
Japan
Prior art keywords
current
transistor
source
voltage
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018219126A
Other languages
English (en)
Other versions
JP2020086827A (ja
Inventor
周平 河内
高臣 中部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2018219126A priority Critical patent/JP7193777B2/ja
Publication of JP2020086827A publication Critical patent/JP2020086827A/ja
Application granted granted Critical
Publication of JP7193777B2 publication Critical patent/JP7193777B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

この発明は、出力電圧を一定電圧に維持する機能および出力電流を一定電流以内に制限する機能を有する電流制限機能付き安定化電源装置に関する。
この種の電流制限機能付き安定化電源装置に関する文献として、例えば特許文献1~3がある。特許文献1および2に開示の電流制限機能付き安定化電源装置は、出力トランジスタと同様な電圧状態を再現するセンス用トランジスタを有する。また、この電流制限機能付き安定化電源装置は、このセンス用トランジスタを用いて、出力トランジスタに流れる電流に比例する比例電流を取得し、この比例電流が一定電流値を越えると、出力トランジスタに流れる電流を制限する電流制限回路を有する。特許文献2に開示の電流制限機能付き安定化電源装置は、利得の異なるフィードバックループを持つ2個の電流制限回路を有する。
特開2005-235932号公報
特開2004-038832号公報
特開2004-038831号公報
特許文献1および2に開示の電流制限機能付き安定化電源装置は、フィードバック制御により出力トランジスタに流れる電流を制限するため、電流制限に起因する発振が発生するおそれがあり、安定性に欠ける問題がある。特許文献3に開示の電流制限機能付き安定化電源装置は、利得の異なる2個の電流制限回路を有するため、安定性が向上しているが、電流制限に起因する発振の可能性が依然として残っている。
この発明は、以上説明した事情に鑑みてなされたものであり、電流制限に起因した発振が防止され、安定性に優れた電流制限機能付き安定化電源装置を提供することを目的とする。
この発明は、出力電圧を発生する出力トランジスタと、前記出力電圧または当該出力電圧に比例した電圧と基準電圧とを比較する比較回路とを含み、前記比較回路の比較結果に応じて、前記出力トランジスタの出力電流を制御する電流制御信号を発生し、前記出力電圧を一定電圧に維持する定電圧制御部を有し、前記定電圧制御部が、前記電流制御信号を所定の上限値以内に制限するリミタを含むことを特徴とする電流制限機能付き安定化電源装置を提供する。
この発明によれば、リミタにより電流制御信号が上限値以内に制限されるので、定電圧制御を行いつつ、出力トランジスタに流れる電流を上限値以内に制限することができる。また、この発明によれば、フィードバック制御による電流制限を行わないので、電流制限に起因した発振を防止することができる。
好ましい態様において、前記リミタは、前記電流制御信号を発生する電流制御抵抗と、前記比較回路の比較結果に応じて電流が制御される制御トランジスタと、電流源とを直列接続してなり、前記電流源の電流値を所定の上限電流値以内に制限する定電流制御部を有する。
この態様によれば、電流源の電流値を上限電流値以内に制限することにより電流制御信号を上限値以内に制限することができる。
好ましい態様において、前記制御トランジスタは、ソースが前記電流制御抵抗に接続され、ドレインが前記電流源に接続され、前記比較回路の比較結果を示す信号がゲートに与えられる電界効果トランジスタである。
具体的には、前記制御トランジスタは、前記比較回路の比較結果を示す信号と連動する前記電流制御信号をソースから出力するソースフォロアとして機能する。
好ましい態様において、前記リミタの電流源は、ソースが基準電源に接続され、ドレインが前記制御トランジスタのドレインに接続された電界効果トランジスタであり、前記定電流制御部は、定電流源と、前記定電流源に直列接続され、ゲート-ソース間に基準抵抗が接続された基準電圧発生用電界効果トランジスタと、前記基準抵抗に直列接続され、前記リミタの電流源とともにカレントミラーを構成する基準電流発生用電界効果トランジスタとを有する。
この態様によれば、基準電圧発生用電界効果トランジスタと基準抵抗と定電流源の電流の関係が、出力トランジスタと電流制御抵抗と出力トランジスタに流れる電流の関係に対応しているので、出力トランジスタに上限電流値を流すゲート-ソース間電圧を基準抵抗に発生させるための条件を定めるのが容易であり、回路設計が容易であるという利点がある。
好ましい態様において、前記定電流制御部は、前記基準抵抗および前記基準電流発生用電界効果トランジスタ間に介挿され、前記定電流源および前記基準電圧発生用電界効果トランジスタ間の中間ノードにゲートが接続されたバイアス用電界効果トランジスタを有する。
この態様によれば、基準電圧発生用電界効果トランジスタを飽和領域において動作させ、基準電圧発生用電界効果トランジスタに流れる電流を安定化させることができる。
この発明の第1実施形態である電流制限機能付き安定化電源装置の構成を示す回路図である。 この発明の第2実施形態である電流制限機能付き安定化電源装置の構成を示す回路図である。
以下、図面を参照し、この発明の実施形態について説明する。
<第1実施形態>
図1はこの発明の第1実施形態である電流制限機能付き安定化電源装置1の構成を示す回路図である。図1に示すように、安定化電源装置1は、定電圧制御部10と、定電流制御部20とを有する。
定電圧制御部10において、出力トランジスタM1は、ソースが正電圧源VCCに接続され、ドレインが出力端子11に接続されたPチャネルMOSFET(Metal Oxide Semiconductor Field Effect Transistor;金属-酸化膜-半導体構造の電界効果トランジスタであり、以下、単にトランジスタという)である。出力端子11には、電流制限機能付き安定化電源装置1から出力電圧VOUTの供給を受ける負荷(図示略)が接続される。定電圧制御部10は、出力トランジスタM1が出力する出力電圧VOUTを一定電圧に維持する回路である。
出力トランジスタM1のドレインと接地線との間には抵抗R3およびR4が直列接続されている。抵抗R3およびR4は、出力電圧VOUTを分圧する分圧回路として機能する。
比較回路12は、反転入力端子に基準電圧REFが与えられ、非反転入力端子に抵抗R3およびR4間の中間ノードの電圧(すなわち、出力電圧VOUTに比例した電圧)が与えられるオペアンプである。比較回路12は、抵抗R3およびR4間の中間ノードの電圧と基準電圧REFとを比較し、比較結果を示す信号を出力する。
定電圧制御部10は、比較回路12の比較結果に応じて、出力トランジスタM1の出力電流を制御する電流制御信号を発生し、出力トランジスタM1のゲートおよびソース間に与え、出力電圧VOUTを一定電圧に維持する。そして、定電圧制御部10は、出力トランジスタM1のゲートおよびソース間に与える電流制御信号を所定の上限値以内に制限するリミタ13を含む。
リミタ13は、電流制御信号を発生する電流制御抵抗R1と、比較回路12の比較結果を示す信号に応じて電流が制御される制御トランジスタM4と、電流源M5とを正電圧源VCCおよび接地線間に直列接続してなるものである。
制御トランジスタM4は、ソースが電流制御抵抗R1を介して正電圧源VCCに接続され、ドレインが電流源M5に接続され、比較回路12の比較結果を示す信号がゲートに与えられるPチャネルトランジスタである。この制御トランジスタM4は、比較回路12の比較結果を示す信号に連動した電流制御信号をソースから出力するソースフォロアとして機能する。
電流源M5は、ソースが基準電源である接地線に接続され、ドレインが制御トランジスタM4のドレインに接続されたNチャネルトランジスタである。この電流源M5に流れる電流は、定電流制御部20により、所定の上限電流値以内に制限される。
以上説明したリミタ13において、電流制御抵抗R1に発生する電流制御信号は、比較回路12の比較結果を示す信号に連動する。しかし、電流制御抵抗R1、制御トランジスタM4および電流源M5を流れる電流は、定電流制御部20により所定の上限電流値以内に制限される。このため、電流制御抵抗R1に発生する電流制御信号もこの上限電流値に対応した上限電圧値以内に制限される。
定電流制御部20において、基準電圧発生用トランジスタM2は、ソースが正電圧源VCCに接続され、ゲートおよびソース間に基準抵抗R2が接続され、ドレインが定電流源21を介して接地されたPチャネルトランジスタである。
バイアス用トランジスタM3は、ソースが基準電圧発生用トランジスタM2のゲートと基準抵抗R2との接続点に接続され、ゲートが基準電圧発生用トランジスタM2のドレインと定電流源21との接続点に接続されている。
バイアス用トランジスタM3のゲートおよびソース間には、バイアス用トランジスタM3をONさせるに足るゲート-ソース間電圧が発生する。基準電圧発生用トランジスタM2のドレイン-ソース間電圧は、基準電圧発生用トランジスタM2のゲート-ソース間電圧に対して、バイアス用トランジスタM3のゲート-ソース間電圧を加えた電圧となる。このため、基準電圧発生用トランジスタM2は飽和領域において動作する。このようにバイアス用トランジスタM3は、基準電圧発生用トランジスタM2を飽和領域において動作させ、基準電圧発生用トランジスタM2に流れる電流を安定化させる役割を果たす。
基準電流発生用トランジスタM6は、ソースが接地され、ドレインがバイアス用トランジスタM3を介して基準抵抗R2に接続されたNチャネルトランジスタである。この基準電流発生用トランジスタM6は、ドレインおよびゲートが、リミタ13の電流源M5を構成するNチャネルトランジスタのゲートに接続されており、同Nチャネルトランジスタとともに、カレントミラーを構成している。
定電流制御部20では、基準電圧発生用トランジスタM2のゲート-ソース間電圧Vgs2が、同トランジスタM2に電流I1を流すのに必要なゲート-ソース間電圧Vgs2aとなり、この電圧Vgs2aを基準抵抗R2により除算した電流Vgs2a/R2が基準抵抗R2、バイアス用トランジスタM3および基準電流発生用トランジスタM6に流れる。
そして、基準電流発生用トランジスタM6および電流源M5からなるカレントミラーの作用により、電流制御抵抗R1に流れる電流は、電流Vgs2a/R2に比例した上限電流値以内に制限され、出力トランジスタM1のゲートおよびソース間に与えられる電流制御信号が、基準電圧発生用トランジスタM2のゲート-ソース間電圧Vgs2に対応した上限電圧値以内に制限される。このため、出力トランジスタM1の出力電流は、この上限電圧値に対応した上限電流値Ilimit1以内に制限される。
以上が本実施形態による電流制限機能付き安定化電源装置1の構成である。
次に本実施形態の動作を説明する。本実施形態において、出力電圧VOUTが上昇することにより抵抗R3およびR4間の中間ノードの電圧が上昇して基準電圧REFを越えると、比較回路12の出力信号が正方向に変化する。この結果、電流制御抵抗R1に発生する電流制御信号が減少して、出力トランジスタM1の飽和電流値が減少し、出力電圧VOUTが低下する。これにより抵抗R3およびR4間の中間ノードの電圧が低下する。
逆に出力電圧VOUTが低下することにより抵抗R3およびR4間の中間ノードの電圧が低下して基準電圧REFを下回ると、比較回路12の出力信号が負方向に変化する。この結果、電流制御抵抗R1に発生する電流制御信号が増加して、出力トランジスタM1の飽和電流値が増加し、出力電圧VOUTが上昇する。これにより抵抗R3およびR4間の中間ノードの電圧が上昇する。
このように定電圧制御部10では、比較回路12の比較結果に応じて、電流制御抵抗R1に発生する電流制御信号を増減させることにより出力トランジスタM1の飽和電流値を増減させる負帰還制御が行われる。このような負帰還制御が行われることにより出力電圧VOUTが一定値に維持される。具体的には、出力電圧VOUTは、VOUT・R4/(R3+R4)=REFの関係を満たす電圧に維持される。
ここで、出力端子11に接続された負荷の変動等により出力トランジスタM1に流れる電流が過大に増加し、出力電圧VOUTが低下したとする。出力電圧VOUTを抵抗R3およびR4により分圧した電圧が基準電圧REFを下回ると、上述したように、電流制御信号を増加させる制御が行われる。
しかしながら、本実施形態では、電流制御抵抗R1に流れる電流が電流源M5の上限電流値以内に制限されるため、電流制御抵抗R1に発生する電流制御信号も、この上限電流値に対応した上限電圧値以内に制限される。従って、出力トランジスタM1に流れる電流も、この電流制御信号の上限電圧値に対応した上限電流値以内に制限される。
次に本実施形態の設計例を説明する。まず、電流制御抵抗R1と基準抵抗R2の抵抗比は1:1、電流源M5と基準電流発生用トランジスタM6は、電流比が1:1となるトランジスタサイズ比となっている。出力トランジスタM1と基準電圧発生用トランジスタM2のトランジスタサイズ比は、出力トランジスタM1の上限電流値Ilimit1と、定電流源21の電流値I1との電流比を得るトランジスタサイズ比となっている。
出力トランジスタM1に流す上限電流値がIlimit1である場合、出力トランジスタM1の飽和電流値がIlimit1となる出力トランジスタM1のゲート-ソース間電圧Vgslimitを求め、これと同じ基準電圧Vgslimitが基準抵抗R2に発生するように出力トランジスタM1と基準電圧発生用トランジスタM2のトランジスタサイズ比を定める。
具体的には、出力トランジスタM1の上限電流値Ilimit1に対する定電流源21の電流値I1の比がa=I1/Ilimit1である場合、出力トランジスタM1に対する基準電圧発生用トランジスタM2のトランジスタサイズ比をaとする。このようにすると、定電流源21の電流I1を基準電圧発生用トランジスタM2に流すことにより、基準電圧Vgslimitが基準抵抗R2に発生する。
この場合、基準抵抗R2に流れる電流IR2は、IR2=Vgslimit/R2となる。従って、電流源M5の上限電流値は電流値IR2となり、電流制御抵抗R1に発生する電流制御信号VR1はVR1<IR2・R1=(Vgslimit/R2)・R1となり、R1=R2のため、VR1<Vgslimitとなる。ゆえに、出力トランジスタM1のゲート-ソース間電圧Vgs1はVgs1<Vgslimitに制限され、出力トランジスタM1に流れる上限電流値をIlimit1とすることができる。
以上のように、本実施形態によれば、フィードバック制御による電流制限を行わず、出力トランジスタである出力トランジスタM1に与える電流制御信号を所定の上限値以内に制限することにより電流制限を行うので、電流制限に起因した発振を防止し、安定性に優れた電流制限機能付き安定化電源装置を実現することができる。また、本実施形態によれば、特許文献3のように、電流制限回路を2個設ける必要がないので、安定性向上のための回路面積の増加を回避することができる。
<第2実施形態>
図2はこの発明の第2実施形態である電流制限機能付き安定化電源装置1’の構成を示す回路図である。
本実施形態による電流制限機能付き安定化電源装置1’は、上記第1実施形態の定電圧制御部10および定電流制御部20と同様な定電圧制御部10’および定電流制御部20’を含む。また、定電圧制御部10’は、上記第1実施形態のリミタ13と同様なリミタ13’を含む。
本実施形態において、定電圧制御部10’および定電流制御部20’の正電圧源VCCおよび接地に対する関係は、上記第1実施形態における定電圧制御部10および定電流制御部20の正電圧源VCCおよび接地に対する関係と逆になっている。
また、定電圧制御部10’では、上記第1実施形態におけるPチャネルの出力トランジスタM1、制御トランジスタM4、Nチャネルトランジスタからなる電流源M5が、Nチャネルの出力トランジスタM1’、制御トランジスタM4’、Pチャネルトランジスタからなる電流源M5’に置き換えられている。
また、定電流制御部20’では、Pチャネルの基準電圧発生用トランジスタM2、バイアス用トランジスタM3およびNチャネルの基準電流発生用トランジスタM6が、Nチャネルの基準電圧発生用トランジスタM2’、バイアス用トランジスタM3’およびPチャネルの基準電流発生用トランジスタM6’に置き換えられている。他の点は上記第1実施形態と同様である。本実施形態においても上記第1実施形態と同様な効果が得られる。
<他の実施形態>
以上、この発明の第1および第2実施形態を説明したが、この発明には他にも実施形態が考えられる。例えば次の通りである。
(1)上記各実施形態では、電圧駆動素子である電界効果トランジスタにより電流制限機能付き安定化電源装置を構成したが、電流制限機能付き安定化電源装置の一部または全部を電流駆動素子であるバイポーラトランジスタにより構成してもよい。
(2)電流制限機能付き安定化電源装置は、モノリシック集積回路により構成してもよく、ディスクリート部品を回路基板上に配置することにより構成してもよい。
(3)上記各実施形態では、出力電圧VOUTを抵抗R3およびR4により分圧した電圧と基準電圧REFとを比較したが、出力電圧VOUTを基準電圧REFと比較するようにしてもよい。
(4)上記第1実施形態では、制御トランジスタM4をソースフォロアとして機能させたが、制御トランジスタM4をNチャネルトランジスタに置き換えるとともに、比較回路12の反転入力端子に抵抗R3およびR4間の中間ノードの電圧を与え、非反転入力端子に基準電圧REFを与えてもよい。上記第2実施形態についても同様な変形が可能である。
(5)上記第1実施形態において示した各トランジスタのトランジスタサイズ比、各部の電流比は、あくまでも一例である。これらのトランジスタサイズ比、電流比は、電流制限機能付き安定化電源装置に要求される特性に応じて、適宜決定すればよい。
1,1’……電流制限機能付き安定化電源装置、10,10’……定電圧制御部、20,20’……定電流制御部、13,13’……リミタ、11……出力端子、12……比較回路、21……定電流源、M1,M1’……出力トランジスタ、R3,R4……抵抗、R1……電流制御抵抗、M4,M4’……制御トランジスタ、M5,M5’……電流源、M2,M2’……基準電圧発生用トランジスタ、R2,R2’……基準抵抗、M3,M3’……バイアス用抵抗、M6,M6’……基準電流発生用トランジスタ。

Claims (5)

  1. 出力電圧を発生する出力トランジスタと、前記出力電圧または当該出力電圧に比例した電圧と基準電圧とを比較する比較回路とを含み、前記比較回路の比較結果に応じて、前記出力トランジスタの出力電流を制御する電流制御信号を発生し、前記出力電圧を一定電圧に維持する定電圧制御部を有し、
    前記定電圧制御部が、前記電流制御信号を所定の上限値以内に制限するリミタを含み、
    前記リミタは、前記電流制御信号を発生する電流制御抵抗と、前記比較回路の比較結果に応じて電流が制御される制御トランジスタと、電流源とを直列接続してなり、
    前記電流源の電流値を所定の上限電流値以内に制限する定電流制御部を有することを特徴とする電流制限機能付き安定化電源装置。
  2. 前記制御トランジスタは、ソースが前記電流制御抵抗に接続され、ドレインが前記電流源に接続され、前記比較回路の比較結果を示す信号がゲートに与えられる電界効果トランジスタであることを特徴とする請求項1に記載の電流制限機能付き安定化電源装置。
  3. 前記制御トランジスタは、前記比較回路の比較結果を示す信号と連動する前記電流制御信号をソースから出力するソースフォロアとして機能することを特徴とする請求項2に記載の電流制限機能付き安定化電源装置。
  4. 前記リミタの電流源は、ソースが基準電源に接続され、ドレインが前記制御トランジスタのドレインに接続された電界効果トランジスタであり、
    前記定電流制御部は、
    定電流源と、
    前記定電流源に直列接続され、ゲート-ソース間に基準抵抗が接続された基準電圧発生用電界効果トランジスタと、
    前記基準抵抗に直列接続され、前記リミタの電流源とともにカレントミラーを構成する基準電流発生用電界効果トランジスタと
    を有することを特徴とする請求項2または3に記載の電流制限機能付き安定化電源装置。
  5. 前記定電流制御部は、前記基準抵抗および前記基準電流発生用電界効果トランジスタ間に介挿され、前記定電流源および前記基準電圧発生用電界効果トランジスタ間の中間ノードにゲートが接続されたバイアス用電界効果トランジスタを有することを特徴とする請求項4に記載の電流制限機能付き安定化電源装置。
JP2018219126A 2018-11-22 2018-11-22 電流制限機能付き安定化電源装置 Active JP7193777B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018219126A JP7193777B2 (ja) 2018-11-22 2018-11-22 電流制限機能付き安定化電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018219126A JP7193777B2 (ja) 2018-11-22 2018-11-22 電流制限機能付き安定化電源装置

Publications (2)

Publication Number Publication Date
JP2020086827A JP2020086827A (ja) 2020-06-04
JP7193777B2 true JP7193777B2 (ja) 2022-12-21

Family

ID=70908209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018219126A Active JP7193777B2 (ja) 2018-11-22 2018-11-22 電流制限機能付き安定化電源装置

Country Status (1)

Country Link
JP (1) JP7193777B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002501648A (ja) 1997-06-18 2002-01-15 シーメンス アクチエンゲゼルシヤフト 制御回路装置
JP2004038832A (ja) 2002-07-08 2004-02-05 Rohm Co Ltd 電流制限機能付き安定化電源装置
JP2004038831A (ja) 2002-07-08 2004-02-05 Rohm Co Ltd 電流制限機能付き安定化電源装置
JP2005235932A (ja) 2004-02-18 2005-09-02 Seiko Instruments Inc ボルテージレギュレータおよびその製造方法
JP2006260193A (ja) 2005-03-17 2006-09-28 Ricoh Co Ltd ボルテージレギュレータ回路
US20160349774A1 (en) 2015-05-27 2016-12-01 Texas Instruments Incorporated Dynamic biasing circuits for low drop out (ldo) regulators
JP2016218639A (ja) 2015-05-18 2016-12-22 ローム株式会社 出力回路、それを用いたリニアレギュレータ、オーディオアンプ、半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0749541Y2 (ja) * 1989-09-22 1995-11-13 サンケン電気株式会社 トランジスタスイッチ回路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002501648A (ja) 1997-06-18 2002-01-15 シーメンス アクチエンゲゼルシヤフト 制御回路装置
JP2004038832A (ja) 2002-07-08 2004-02-05 Rohm Co Ltd 電流制限機能付き安定化電源装置
JP2004038831A (ja) 2002-07-08 2004-02-05 Rohm Co Ltd 電流制限機能付き安定化電源装置
JP2005235932A (ja) 2004-02-18 2005-09-02 Seiko Instruments Inc ボルテージレギュレータおよびその製造方法
JP2006260193A (ja) 2005-03-17 2006-09-28 Ricoh Co Ltd ボルテージレギュレータ回路
JP2016218639A (ja) 2015-05-18 2016-12-22 ローム株式会社 出力回路、それを用いたリニアレギュレータ、オーディオアンプ、半導体装置
US20160349774A1 (en) 2015-05-27 2016-12-01 Texas Instruments Incorporated Dynamic biasing circuits for low drop out (ldo) regulators

Also Published As

Publication number Publication date
JP2020086827A (ja) 2020-06-04

Similar Documents

Publication Publication Date Title
JP4953246B2 (ja) ボルテージレギュレータ
JP4866158B2 (ja) レギュレータ回路
JP4722502B2 (ja) バンドギャップ回路
JP5516320B2 (ja) レギュレータ用半導体集積回路
JP5097664B2 (ja) 定電圧電源回路
KR101012566B1 (ko) 전압 레귤레이터
JP4807074B2 (ja) 温度検出回路及び温度検出方法
US7737674B2 (en) Voltage regulator
JP4878243B2 (ja) 定電流回路
KR102255543B1 (ko) 볼티지 레귤레이터
JP6316632B2 (ja) ボルテージレギュレータ
KR102174295B1 (ko) 전압 레귤레이터
US7863874B2 (en) Linear voltage regulator with a transistor in series with the feedback voltage divider
JP6564691B2 (ja) 安定化電源回路
US10503197B2 (en) Current generation circuit
JP2012064009A (ja) 電圧出力回路
JP6549008B2 (ja) ボルテージレギュレータ
JP4374388B2 (ja) 電圧制御回路
JP7193777B2 (ja) 電流制限機能付き安定化電源装置
JP2010003115A (ja) 定電流回路
US7358713B2 (en) Constant voltage source with output current limitation
JP7203581B2 (ja) 電源回路
JP6802644B2 (ja) 安定化電源回路
JP7240075B2 (ja) 定電圧回路
JP2019144922A (ja) レギュレータ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221122

R150 Certificate of patent or registration of utility model

Ref document number: 7193777

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150