JP2009271590A - 直流安定化電源回路及びこれを備える電子機器 - Google Patents

Abstract

【課題】従来の直流安定化電源回路よりも負荷変動が小さい直流安定化電源回路を提供する。
【解決手段】ＮＰＮ型トランジスタＱ１１と、ＰＮＰ型出力トランジスタＱ１のベースから流れるコレクタ電流Ｉｃ２に対応した出力電流Ｉｏ２を誤差増幅器２から引き抜くＮＰＮ型トランジスタＱ１２とを有する負荷変動補正回路５をさらに備え、ＮＰＮ型トランジスタＱ１１とＮＰＮ型トランジスタＱ１２とはカレントミラー回路を構成する。
【選択図】図２

Description

本発明は、直流安定化電源回路及びこれを備える電子機器に関するものである。

従来の直流安定化電源回路の一例として、ＰＮＰ型出力トランジスタ及び制御用ＩＣで構成された従来の直流安定化電源回路１０１のブロック図を図８に示す。図８に示すブロック図では、直流安定化電源回路１０１は、誤差増幅器１０２、ＰＮＰ型出力トランジスタＱ１、ドライブ回路１０３、出力電圧分圧用抵抗Ｒ１、Ｒ２及び、基準電圧回路１０４で構成されている。

図９は、従来の直流安定化電源回路１０１の回路図であり、従来の誤差増幅器１０２及び従来のドライブ回路１０３の一例を示す。図９に示す誤差増幅器１０２は、ＰＮＰ型トランジスタＱ３〜Ｑ６、ＮＰＮ型トランジスタＱ７〜Ｑ１０及び定電流源Ｉ１により構成されている。また、ドライブ回路１０３は、ＮＰＮ型トランジスタＱ２により構成されている。

ＰＮＰ型トランジスタＱ３及びＱ４、ＰＮＰ型トランジスタＱ５及びＱ６、並びにＮＰＮ型トランジスタＱ９及びＱ１０は、それぞれカレントミラー回路を構成している。誤差増幅器１０２は、基準電圧回路１０４によって非反転入力端子に与えられる一定の基準電圧Ｖｒｅｆと、反転入力端子に与えられる電圧（出力電圧調整端子電圧Ｖａｄｊ）とを比較する。

一方、直流安定化電源はいかなる外部要因に対しても、出力変動がゼロであることが理想的である。従って、出力端子に付属する負荷に依存する出力電圧Ｖｏの変動（負荷変動）も小さい方が望ましい。出力電圧Ｖｏと出力電圧調整端子電圧Ｖａｄｊとの関係について、以下の（１）式が成立するため、出力電圧調整端子電圧Ｖａｄｊの負荷変動は、出力電圧Ｖｏの負荷変動と比例する。

Ｖｏ＝｛（Ｒ１＋Ｒ２）／Ｒ２｝×Ｖａｄｊ （１）
無負荷時や軽負荷時では、誤差増幅器１０２の均衡が保たれるため、基準電圧Ｖｒｅｆと出力電圧調整端子電圧Ｖａｄｊとは等しくなり、出力電圧Ｖｏは（１）式が成り立つように安定する。トランジスタＱ３〜Ｑ１０の回路電流は少ないので、トランジスタＱ３〜Ｑ１０のベース電流を無視した場合、トランジスタＱ３〜Ｑ１０のコレクタ電流は全て同じ値になり、（Ｉ１）／２となる。よって、ＮＰＮ型トランジスタＱ７のベース−エミッタ間電圧ＶＢＥ７、Ｑ８のベース−エミッタ間電圧ＶＢＥ８も等しくなるため、基準電圧Ｖｒｅｆと出力電圧調整端子電圧Ｖａｄｊとは同電位となる。

出力電流Ｉｏが大きい場合は次のような動作となる。出力電流Ｉｏが流れることにより、コレクタ電流Ｉｃ２及びベース電流Ｉｂ２が流れ出し、以下に示す（２）式が成立する。但し、無負荷時及び軽負荷時では、ベース電流Ｉｂ２が無視できるくらい小さいので、Ｉｃ３＝Ｉｃ９となる。

Ｉｃ３＝Ｉｃ９＋Ｉｂ２ （２）
ベース電流を無視した場合、カレントミラー回路により、以下に示す（３）式、（４）式が成立する。よって、ＮＰＮ型トランジスタＱ７のコレクタ電流とＮＰＮ型トランジスタＱ８のコレクタ電流との間に、ベース電流Ｉｂ２分の電流差が生じることにより、ベース−エミッタ間電圧ＶＢＥ７とベース−エミッタ間電圧ＶＢＥ８との間にも差が生じ、Ｖｒｅｆ＞Ｖａｄｊとなる。

Ｉｃ３＝Ｉｃ４＝Ｉｃ７＝Ｉｃ８＋Ｉｂ２ （３）
Ｉｃ９＝Ｉｃ１０＝Ｉｃ６＝Ｉｃ５＝Ｉｃ８ （４）
よって、出力電流が大きくなるにつれて、出力電圧調整端子電圧Ｖａｄｊの低下は大きくなる。このため、出力電圧調整端子電圧Ｖａｄｊの負荷変動、及び出力電圧Ｖｏの負荷変動は、出力電流が大きくなるにつれて大きくなってしまう。

これを防ぐ手段として、誤差増幅器やドライブ回路のゲインを高くするという方法があるが、昨今、出力電流の増加や出力コンデンサ容量の低下が要望されているため、ゲインを高くし過ぎると、出力が発振する危険性を伴ってしまう。

先行技術を開示する文献として、特許文献１では、発光ダイオード（ＬＥＤ）を使い、出力電圧の電圧降下補償を備えた回路が開示されている。また、特許文献２では、出力電流の増加に応じて出力電圧を増加させることにより、負荷変動を低減した直流安定化電源回路が開示されている。さらに、特許文献３では、電池駆動のアナログ系回路を有する装置において、２種の電圧レギュレータを切替えて、効率的に、且つ高精度にアナログ系回路を駆動する電源供給装置が開示されている。
特開２００３−７９１４５号公報（２００３年３月１４日公開） 特開平１０−９７３２８号公報（平成１０年４月１４日公開） 特開平６−１６８０３８号公報（平成６年６月１４日公開）

上述した先行技術を開示する文献において、特許文献１の電圧降下補償を備えた電流および電圧感知回路は、直流安定化電源回路ではなく、ＬＥＤ素子等の多くの回路が必要である。また、特許文献２の安定化電源回路では、負荷変動を補償するために必要な回路素子が多い上、製造プロセスばらつきを打ち消すことができないので、製造プロセスばらつきがそのまま負荷変動に影響を及ぼすことが考えられる。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、従来の直流安定化電源回路よりも負荷変動が小さい直流安定化電源回路を提供することにある。

本発明の直流安定化電源回路は、上記課題を解決するために、入力電圧を出力する出力トランジスタと、出力電圧を帰還した出力電圧調整端子電圧と、基準電圧とを比較し、比較結果に基づき制御電流を出力する誤差増幅手段と、上記制御電流が入力される第１のトランジスタと、上記第１のトランジスタを介して入力される上記制御電流に基づき上記出力トランジスタをドライブする第２のトランジスタを有するドライブ手段とを備える直流安定化電源回路において、上記第１のトランジスタと、上記出力トランジスタのベースから流れるドライブ電流に対応した第２の制御電流を誤差増幅手段から引き抜く第３のトランジスタとを有する負荷変動補正手段をさらに備え、上記第１のトランジスタと上記第３のトランジスタとはカレントミラー回路を構成することを特徴とする。

上記発明によれば、上記第１のトランジスタと、上記第３のトランジスタとが１：１の割合のカレントミラー回路を構成しているので、上記制御電流と上記第２の制御電流とが等しくなる。よって、上記誤差増幅手段の均衡が保たれ、上記基準電圧と出力電圧調整端子電圧とが等しくなる。従って、大きな出力電流が流れた場合でも上記出力電圧調整端子電圧及び上記出力電圧が低下することはなく、従来の直流安定化電源回路よりも負荷変動が小さい直流安定化電源回路を提供することが可能となる。

上記直流安定化電源回路では、上記第１のトランジスタないし上記第３のトランジスタは、同一の製造プロセスにて製造され、且つ、同じ形状を有してもよい。

これにより、上記第１のトランジスタないし上記第３のトランジスタは、製造時に生じるプロセスのばらつき，またはそれによるデバイス特性のばらつき及び遅延のばらつきであり、拡散工程での拡散むら、エッチングむら、ゲート長のばらつき、不純物注入ばらつき等の製造プロセスばらつき、及び温度特性が同じ傾向を有する。このため、直流安定化電源回路の負荷変動は、製造プロセスばらつきや温度による影響を受けなくなる。

上記直流安定化電源回路では、上記第１のトランジスタないし上記第３のトランジスタは、バイポーラトランジスタであってもよい。

また、上記直流安定化電源回路では、上記第１のトランジスタないし上記第３のトランジスタは、電界効果トランジスタであってもよい。

これらの構成により、従来の直流安定化電源回路よりも負荷変動が小さい直流安定化電源回路を提供することが可能となる。

本発明の直流安定化電源回路は、上記課題を解決するために、入力電圧を出力する出力トランジスタと、出力電圧を帰還した出力電圧調整端子電圧と、基準電圧とを比較し、比較結果に基づき第３の制御電流を出力する誤差増幅手段と、上記第３の制御電流に基づき上記出力トランジスタをドライブする第２のトランジスタを有するドライブ手段とを備える直流安定化電源回路において、上記出力トランジスタのベースから流れるドライブ電流に対応した第２の制御電流を誤差増幅手段から引き抜く第３のトランジスタと、該第３のトランジスタ及びグランドの間に接続され、上記第２の制御電流を調整する調整抵抗とを有する負荷変動補正手段をさらに備え、上記第２のトランジスタと上記第３のトランジスタとはカレントミラー回路を構成することを特徴とする。

上記直流安定化電源回路では、上記負荷変動補正手段は、上記第３の制御電流が入力される第４のトランジスタを有し、上記第４のトランジスタと上記第２のトランジスタとはダーリントン回路を構成し、上記第２のトランジスタと上記第３のトランジスタとはカレントミラー回路を構成してもよい。

上記第３の制御電流と上記第２の制御電流を等しくすることにより、従来の直流安定化電源回路よりも負荷変動が小さい直流安定化電源回路を提供することが可能となる。さらに、上記第３の制御電流が上記制御電流と等しくなるまで上記出力電流を流すことが可能となり、上記いずれかの直流安定化電源回路よりも大きい出力電流を流すことが可能となる。

上記直流安定化電源回路では、上記第２のトランジスタないし上記第４のトランジスタは、バイポーラトランジスタであってもよい。

また、上記直流安定化電源回路では、上記第２のトランジスタ及び上記第３のトランジスタは、電界効果トランジスタであってもよい。

これらの構成により、従来の直流安定化電源回路よりも負荷変動が小さい直流安定化電源回路を提供することが可能となる。

本発明の電子機器は、上記いずれかの直流安定化電源回路を備えているので、安定した動作を行うことが可能となる。

本発明に係る直流安定化電源回路は、以上のように、第１のトランジスタと、出力トランジスタのベースから流れるドライブ電流に対応した第２の制御電流を誤差増幅手段から引き抜く第３のトランジスタとを有する負荷変動補正手段をさらに備え、上記第１のトランジスタと上記第３のトランジスタとはカレントミラー回路を構成するものである。

また、本発明に係る直流安定化電源回路は、以上のように、出力トランジスタのベースから流れるドライブ電流に対応した第２の制御電流を誤差増幅手段から引き抜く第３のトランジスタと、該第３のトランジスタ及びグランドの間に接続され、上記第２の制御電流を調整する調整抵抗とを有する負荷変動補正手段をさらに備え、上記第２のトランジスタと上記第３のトランジスタとはカレントミラー回路を構成するものである。

それゆえ、従来の直流安定化電源回路よりも負荷変動が小さい直流安定化電源回路を提供するという効果を奏する。

本発明の一実施形態について図１ないし図７に基づいて説明すると以下の通りである。

図１は、本発明の実施の形態に係る直流安定化電源回路１のブロック図である。直流安定化電源回路１は、誤差増幅器２、ＰＮＰ型出力トランジスタＱ１、ドライブ回路３、出力電圧分圧用抵抗Ｒ１、Ｒ２、基準電圧回路４及び負荷変動補正回路５を備えている。

入力電圧Ｖｉは、ＰＮＰ型出力トランジスタＱ１のエミッタに印加される。ＰＮＰ型出力トランジスタＱ１のコレクタは、出力電圧分圧用抵抗Ｒ１の一端に接続され、出力電圧Ｖｏ及び出力電流Ｉｏを出力する。出力電圧分圧用抵抗Ｒ１の他端は、出力電圧分圧用抵抗Ｒ２の一端及び誤差増幅器２の反転入力端子（−）に接続され、該反転入力端子（−）には出力電圧調整端子電圧Ｖａｄｊが印加される。基準電圧回路４の＋端子は誤差増幅器２の非反転入力端子（＋）に接続され、該非反転入力端子（＋）には基準電圧Ｖｒｅｆが印加される。

誤差増幅器２の第１出力ｏ１はドライブ回路３の入力に接続され、ドライブ回路３の出力はＰＮＰ型出力トランジスタＱ１のベースに接続される。また、誤差増幅器２の第２出力ｏ２は、負荷変動補正回路５の入力に接続され、負荷変動補正回路５の出力はドライブ回路３の入力に接続される。出力電圧分圧用抵抗Ｒ２の他端、基準電圧回路４の−端子及びドライブ回路３のＧＮＤは電気的に接地されている。

〔実施例１〕
図２は、本実施例１に係る直流安定化電源回路１の回路図であり、図１の直流安定化電源回路１の回路図である。図２の直流安定化電源回路１において、誤差増幅器２は、ＰＮＰ型トランジスタＱ３〜Ｑ６、ＮＰＮ型トランジスタＱ７〜Ｑ１０及び定電流源Ｉ１を有している。また、ドライブ回路３は、ＮＰＮ型トランジスタＱ２により構成されている。さらに、負荷変動補正回路５は、ＮＰＮ型トランジスタＱ１１、Ｑ１２を有している。

図２において、ＰＮＰ型出力トランジスタＱ１のエミッタは、ＰＮＰ型トランジスタＱ３のエミッタ、ＰＮＰ型トランジスタＱ４のエミッタ、ＰＮＰ型トランジスタＱ５のエミッタ及びＰＮＰ型トランジスタＱ６のエミッタに接続され、入力電圧Ｖｉが印加される。ＰＮＰ型出力トランジスタＱ１のコレクタは、出力電圧分圧用抵抗Ｒ１の一端に接続され、出力電圧Ｖｏ及び出力電流Ｉｏを出力する。出力電圧分圧用抵抗Ｒ１の他端は、出力電圧分圧用抵抗Ｒ２の一端及びＮＰＮ型トランジスタＱ８のベースに接続され、該ＮＰＮ型トランジスタＱ８のベースには出力電圧調整端子電圧Ｖａｄｊが印加される。基準電圧回路４の＋端子はＮＰＮ型トランジスタＱ７のベースに接続され、ＮＰＮ型トランジスタＱ７のベースには基準電圧Ｖｒｅｆが印加される。

また、ＰＮＰ型トランジスタＱ３のコレクタは、ＮＰＮ型トランジスタＱ９のコレクタ、ＮＰＮ型トランジスタＱ１１のコレクタ及びＮＰＮ型トランジスタＱ１１のベースに接続されている。ＰＮＰ型トランジスタＱ３のベースは、ＰＮＰ型トランジスタＱ４のベース及びＰＮＰ型トランジスタＱ４のコレクタに接続されている。ＰＮＰ型トランジスタＱ４のコレクタは、ＮＰＮ型トランジスタＱ７のコレクタに接続されている。

さらに、ＰＮＰ型トランジスタＱ５のベースは、ＰＮＰ型トランジスタＱ６のベース及びＰＮＰ型トランジスタＱ５のコレクタに接続されている。ＰＮＰ型トランジスタＱ５のコレクタは、ＮＰＮ型トランジスタＱ８のコレクタに接続されている。ＰＮＰ型トランジスタＱ６のコレクタは、ＮＰＮ型トランジスタＱ１０のコレクタ、ＮＰＮ型トランジスタＱ１０のベース及びＮＰＮ型トランジスタＱ１２のコレクタに接続されている。ＮＰＮ型トランジスタＱ９のベースは、ＮＰＮ型トランジスタＱ１０のベースに接続されている。

さらに、ＮＰＮ型トランジスタＱ７のエミッタは、ＮＰＮ型トランジスタＱ８のエミッタ及び定電流源Ｉ１の−端子に接続されている。ＮＰＮ型トランジスタＱ１１のベースは、ＮＰＮ型トランジスタＱ２のベース及びＮＰＮ型トランジスタＱ１２のベースに接続されている。ＮＰＮ型トランジスタＱ２のコレクタは、ＰＮＰ型出力トランジスタＱ１のベースに接続されている。

そして、基準電圧回路４の−端子、ＮＰＮ型トランジスタＱ９のエミッタ、定電流源Ｉ１の＋端子、ＮＰＮ型トランジスタＱ１０のエミッタ、ＮＰＮ型トランジスタＱ１１のエミッタ、ＮＰＮ型トランジスタＱ２のエミッタ、ＮＰＮ型トランジスタＱ１２のエミッタ及び出力電圧分圧用抵抗Ｒ２の他端は、電気的に接地されている。

ＰＮＰ型トランジスタＱ３及びＱ４、ＰＮＰ型トランジスタＱ５及びＱ６、並びにＮＰＮ型トランジスタＱ９及びＱ１０は、それぞれカレントミラー回路を構成している。誤差増幅器２は、基準電圧回路４によって非反転入力端子に与えられる一定の基準電圧Ｖｒｅｆと、反転入力端子に与えられる電圧（出力電圧調整端子電圧Ｖａｄｊ）とを比較する。

一方、直流安定化電源はいかなる外部要因に対しても、出力変動がゼロであることが理想的である。従って、出力端子に付属する負荷に依存する出力電圧Ｖｏの変動（負荷変動）も小さい方が望ましい。出力電圧Ｖｏと出力電圧調整端子電圧Ｖａｄｊとの関係について、以下の（５）式が成立するため、出力電圧調整端子電圧Ｖａｄｊの負荷変動は、出力電圧Ｖｏの負荷変動と比例する。

Ｖｏ＝｛（Ｒ１＋Ｒ２）／Ｒ２｝×Ｖａｄｊ （５）
無負荷時や軽負荷時では、後述するコレクタ電流Ｉｃ１１及びコレクタ電流Ｉｃ１２がほぼ０である、即ちＩｃ１１＝Ｉｃ１２≒０である。この場合、ＮＰＮ型トランジスタＱ７のコレクタ電流Ｉｃ７、ＮＰＮ型トランジスタＱ８のコレクタ電流をＩｃ８に関してＩｃ７＝Ｉｃ８が成立するので、誤差増幅器２の均衡が保たれる。よって、基準電圧Ｖｒｅｆと出力電圧調整端子電圧Ｖａｄｊとは同電位となり、出力電圧Ｖｏは（５）式が成り立つように安定する。トランジスタＱ３〜Ｑ１０の回路電流は少ないので、トランジスタＱ３〜Ｑ１０のベース電流を無視した場合、トランジスタＱ３〜Ｑ１０のコレクタ電流は全て同じ値になり、（Ｉ１）／２となる。よって、ＮＰＮ型トランジスタＱ７のベース−エミッタ間電圧ＶＢＥ７、及びＱ８のベース−エミッタ間電圧ＶＢＥ８も等しくなるため、基準電圧Ｖｒｅｆと出力電圧調整端子電圧Ｖａｄｊとは同電位となる。

ＮＰＮ型トランジスタＱ２は、パワートランジスタであるＰＮＰ型出力トランジスタＱ１をドライブするトランジスタである。また、ＮＰＮ型トランジスタＱ２、ＮＰＮ型トランジスタＱ１１及びＮＰＮ型トランジスタＱ１２はカレントミラー回路を構成している。通常、ＮＰＮ型トランジスタＱ１１とＮＰＮ型トランジスタＱ１２とのエミッタ面積比は１：１であり、ＮＰＮ型トランジスタＱ２とＮＰＮ型トランジスタＱ１１とのエミッタ面積比はｎ：１（ｎ：１以上の有理数）となっている。これは、ＮＰＮ型トランジスタＱ１１のコレクタ電流とＮＰＮ型トランジスタＱ１２のコレクタ電流とは等しくする必要があるが、ＮＰＮ型トランジスタＱ２のコレクタ電流はＰＮＰ型出力トランジスタＱ１のベース電流でもあるため、より多くの電流を流す必要があるためである。ＮＰＮ型トランジスタＱ２のコレクタ電流は、ＰＮＰ型出力トランジスタＱ１の電流増幅率をｈＦＥとすると以下の（６）式で表すことができる。

Ｉｃ２＝Ｉｏ／ｈＦＥ （６）
ＮＰＮ型トランジスタＱ２のベース電流、ＮＰＮ型トランジスタＱ１１のベース電流及びＮＰＮ型トランジスタＱ１２のベース電流を無視した場合、ＰＮＰ型出力トランジスタＱ１のコレクタから出力電流Ｉｏを流すために、以下の（７）式に示されるコレクタ電流Ｉｃ１１（出力電流Ｉｏ１）がＰＮＰ型トランジスタＱ３のコレクタから流れる。

Ｉｃ１１＝｛（Ｉｏ／ｈＦＥ）／ｎ｝ （７）
この時、従来の回路では上述したように誤差増幅器の均衡が崩れ、出力電圧調整端子電圧Ｖａｄｊ及び出力電圧Ｖｏが低下してしまう。しかし、本発明では、コレクタ電流Ｉｃ１１と同じ値のコレクタ電流Ｉｃ１２（出力電流Ｉｏ２）を、ＰＮＰ型トランジスタＱ６のコレクタから流しているため、誤差増幅器２の均衡は崩れることは無い。また、ＮＰＮ型トランジスタＱ７のベース−エミッタ間電圧ＶＢＥ７、及びＮＰＮ型トランジスタＱ８のベース−エミッタ間電圧ＶＢＥ８も等しくなるため、基準電圧Ｖｒｅｆと出力電圧調整端子電圧Ｖａｄｊとが等しくなる。従って、大きな出力電流が流れた場合でも出力電圧調整端子電圧Ｖａｄｊ及び出力電圧Ｖｏが低下することはなく、従来の直流安定化電源回路よりも負荷変動が小さい直流安定化電源回路１を提供することが可能となる。

また、負荷変動補正回路５を構成するＮＰＮ型トランジスタＱ１１及びＮＰＮ型トランジスタＱ１２、並びにドライブ回路３を構成するＮＰＮ型トランジスタＱ２が、同一の製造プロセスにて製造され、且つ、同じ形状を有するように形成された場合を考える。この場合、ＮＰＮ型トランジスタＱ２、ＮＰＮ型トランジスタＱ１１及びＮＰＮ型トランジスタＱ１２は、製造プロセスばらつき及び温度特性が同じ傾向を有する。このため、直流安定化電源回路の負荷変動は、製造プロセスばらつきや温度による影響を受けなくなる。

なお、上述した製造プロセスばらつきとは、製造時に生じるプロセスのばらつき，またはそれによるデバイス特性のばらつき及び遅延のばらつきであり、拡散工程での拡散むら、エッチングむら、ゲート長のばらつき、不純物注入ばらつき等がある。

〔実施例２〕
図３は、本実施例２に係る直流安定化電源回路６の回路図である。直流安定化電源回路６は、図２の直流安定化電源回路１において負荷変動補正回路５に代えて負荷変動補正回路８を設けて構成される。

図３の直流安定化電源回路６は、図１の直流安定化電源回路１から以下の点を変更している。まず、ＮＰＮ型トランジスタＱ１１を除き、ＮＰＮ型トランジスタＱ２のベース及びＮＰＮ型トランジスタＱ１２のベースを第１出力ｏ１に接続している。また、抵抗Ｒ３を備え、ＮＰＮ型トランジスタＱ１２のエミッタは、抵抗Ｒ３の一端に接続され、抵抗Ｒ３の他端は、電気的に接地されている。

図３において、ＮＰＮ型トランジスタＱ２は、パワートランジスタであるＰＮＰ型出力トランジスタＱ１をドライブするドライブ回路３を構成している。また、ＮＰＮ型トランジスタＱ１２、抵抗Ｒ３は、負荷変動補正回路８を構成している。

〔実施例３〕
図４は、本実施例３に係る直流安定化電源回路９の回路図である。直流安定化電源回路９は、図１の直流安定化電源回路１において負荷変動補正回路５に代えて負荷変動補正回路８を設けて構成される。実施例１の直流安定化電源回路１の回路構成では、出力電流Ｉｏは、多くても数十ｍＡしか流すことができないため、出力電流Ｉｏを大きくしたい場合には図４のような回路構成が好ましい。

図４の直流安定化電源回路９は、図１の直流安定化電源回路１から以下の点を変更している。まず、ＮＰＮ型トランジスタＱ１１の代わりにＮＰＮ型トランジスタＱ１３を備えており、さらに抵抗Ｒ３を備えている。次に、ＮＰＮ型トランジスタＱ１３のベースは、ＰＮＰ型トランジスタＱ３のコレクタに接続されている。また、ＮＰＮ型トランジスタＱ１３のコレクタは、ＰＮＰ型出力トランジスタＱ１のエミッタに接続され、入力電圧Ｖｉが印加される。さらに、ＮＰＮ型トランジスタＱ１３のエミッタは、ＮＰＮ型トランジスタＱ２のベース及びＮＰＮ型トランジスタＱ１２のベースに接続される。そして、ＮＰＮ型トランジスタＱ１２のエミッタは、抵抗Ｒ３の一端に接続され、抵抗Ｒ３の他端は、電気的に接地されている。

図４は、出力電流が大きい場合の直流安定化電源回路９の実施例を示す回路図である。ＮＰＮ型トランジスタＱ２及びＮＰＮ型トランジスタＱ１３は、パワートランジスタであるＰＮＰ型出力トランジスタＱ１をドライブするドライブ回路１５を構成している。また、ＮＰＮ型トランジスタＱ１２及び抵抗Ｒ３は、負荷変動補正回路８を構成している。

ＮＰＮ型トランジスタＱ２とＮＰＮ型トランジスタＱ１３とはダーリントン回路を構成しているため、図４における出力電流Ｉｏに対する誤差増幅器２の出力電流Ｉｏ３は、図２における出力電流Ｉｏ１、即ちコレクタ電流Ｉｃ１１と比べて、大幅に少なくすることができる。逆に言えば、図４における出力電流Ｉｏ３を図２における出力電流Ｉｏ１と等しくすることにより、直流安定化電源回路９は、直流安定化電源回路１よりも大きい出力電流Ｉｏを流すことが可能となる。

また、ＮＰＮ型トランジスタＱ２とＮＰＮ型トランジスタＱ１２とはカレントミラー回路を構成しているが、Ｑ１２のコレクタ電流Ｉｃ１２は、ＮＰＮ型トランジスタＱ２のコレクタ電流Ｉｃ２に対し、１／（１＋ｈＦＥ１３）・ｈＦＥ２である必要があり、以下に示す（８）式が成立する必要がある。ここで、ｈＦＥ２は、ＮＰＮ型トランジスタＱ２の電流増幅率であり、ｈＦＥ１３は、ＮＰＮ型トランジスタＱ１３の電流増幅率である。

Ｉｃ１２＝Ｉｃ２／（１＋ｈＦＥ１３）・ｈＦＥ２ （８）
（８）式が成立する必要がある理由は、誤差増幅器２の均衡を保つためである。誤差増幅器２の均衡を保つためには、（９）式に示すように誤差増幅器２の出力電流Ｉｏ３と誤差増幅器２の出力電流Ｉｏ２とが等しくなければならない。

Ｉｏ３＝Ｉｏ２ （９）
また、図４において、以下に示す（１０）式〜（１１）式が成立する。（１０）式及び（１１）式を（９）式に適用すると、（１２）式が得られる。

Ｉｏ３＝Ｉｂ１３ （１０）
Ｉｏ２＝Ｉｃ１２ （１１）
Ｉｂ１３＝Ｉｃ１２ （１２）
さらに、ＮＰＮ型トランジスタＱ１３に関して、以下に示す（１３）式が成立し、（１３）式から（１４）式が得られる。

Ｉｂ２＝Ｉｂ１３＋Ｉｃ１３
＝Ｉｂ１３＋ｈＦＥ１３Ｉｂ１３
＝（１＋ｈＦＥ１３）・Ｉｂ１３ （１３）
Ｉｂ１３＝Ｉｂ２／（１＋ｈＦＥ１３） （１４）
さらに、ＮＰＮ型トランジスタＱ２に関して、以下に示す（１５）式が成立、（１５）式から（１６）式が得られる。

Ｉｃ２＝ｈＦＥ２・Ｉｂ２ （１５）
Ｉｂ２＝Ｉｃ２／ｈＦＥ２ （１６）
そして、（１６）式を（１４）式に代入し、（１４）式を（１２）式に代入すると（８）式が得られる。

Ｉｂ１３＝Ｉｂ２／（１＋ｈＦＥ１３）
Ｉｂ１３＝（Ｉｃ２／ｈＦＥ２）／（１＋ｈＦＥ１３）
Ｉｂ１３＝Ｉｃ２／（１＋ｈＦＥ１３）・ｈＦＥ２
Ｉｃ１２＝Ｉｃ２／（１＋ｈＦＥ１３）・ｈＦＥ２ （８）
（８）式より、Ｉｃ２はＩｃ１２の｛（１＋ｈＦＥ１３）・ｈＦＥ２｝倍となる。ｈＦＥ１３＝ｈＦＥ２＝１００とすると、Ｉｃ２はＩｃ１２の約１万倍となり、ＮＰＮ型トランジスタＱ２の面積を非常に大きく（例えば約１万倍に）する必要がある。この結果、チップサイズの増大、ひいてはチップコストと増大につながる。このように、ＮＰＮ型トランジスタＱ２とＮＰＮ型トランジスタＱ１２とのコレクタ電流比を、ＮＰＮ型トランジスタＱ２とＮＰＮ型トランジスタＱ１２とのエミッタ面積比ｎで作ることが困難である。このため、ＮＰＮ型トランジスタＱ１２のエミッタに以下に示す抵抗Ｒ３を接続する。これにより、（８）式に示す関係を実現することができ、誤差増幅器２の均衡を保つことが可能となるので、従来の直流安定化電源回路よりも負荷変動が小さい直流安定化電源回路６を提供することが可能となる。なお、抵抗Ｒ３に関して、以下に示す近似式（１７）が成立する。ここで、ＶＴは熱電圧であり、常温で約２６ｍＶである。

Ｒ３≒（ＶＴ／Ｉｃ１２）・ｌｎ｛ｎ・（Ｉｃ２／Ｉｃ１２）｝ （１７）
また、（８）式より、ｎ＝（１＋ｈＦＥ１３）・ｈＦＥ２とする必要があるので、（１７）式に代入すると（１７’）式が得られる。

Ｒ３≒（ＶＴ／Ｉｃ１２）・ｌｎ｛（１＋ｈＦＥ１３）・ｈＦＥ２・（Ｉｃ２／Ｉｃ１２）｝ （１７’）
〔実施例４〕
図５は、本実施例４に係る直流安定化電源回路１１の回路図である。直流安定化電源回路１１は、実施例３の直流安定化電源回路９において、出力電圧分圧用抵抗Ｒ１に代えて３個直列に接続された発光ダイオード（Light Emitting Diode）ＬＥＤを備えている。

直流安定化電源回路１１は、ＬＥＤドライバとして使用した場合の実施例である。直流安定化電源回路１１では出力電圧調整端子電圧Ｖａｄｊが低下せず、負荷変動を低減することができるため、発光ダイオードＬＥＤに流れる電流の変動が減少し、従来よりも輝度のさらなる安定化を実現することが出来る。

なお、本実施例の直流安定化電源回路１１においては、発光ダイオードが３個直列に接続されているが、これに限定されない。発光ダイオードの個数をｎ’、発光ダイオード１個の順方向電圧をＶＦ、ＰＮＰ型出力トランジスタのコレクタ−エミッタ間電圧をＶ_ＣＥ１、抵抗Ｒ２の電圧降下をＶ_Ｒ２とすると、入力電圧Ｖｉは、以下に示す（１８）式を満足する必要がある。

Ｖｉ＞Ｖ_ＣＥ１＋ＶＦ・ｎ’＋Ｖ_Ｒ２ （１８）
また、本実施例では、実施例３の直流安定化電源回路９において、出力電圧分圧用抵抗Ｒ１に代えて発光ダイオードＬＥＤを備えることにより直流安定化電源回路１１をＬＥＤドライバとして使用したが、本発明はこれに限定されない。即ち、実施例１の直流安定化電源回路１において、出力電圧分圧用抵抗Ｒ１に代えて発光ダイオードＬＥＤを備える直流安定化電源回路を、ＬＥＤドライバとして使用してもよい。

図６は、従来の直流安定化電源回路と本発明の直流安定化電源回路との出力電圧負荷変動の出力電流依存性を示すグラフである。図６において、Ｔ１は従来の直流安定化電源回路の出力電流依存性、Ｔ２は本発明の直流安定化電源回路の出力電流依存性を示し、Ｖｎは出力電流Ｉｏ＝０Ａの時の出力電圧Ｖｏである。

出力電流Ｉｏによる出力電圧Ｖｏの変動の割合を示す負荷変動率εは、以下に示す（１９）式により求められる。

ε＝（Ｖｏ−Ｖｎ）／Ｖｎ×１００〔％〕 （１９）
従来の直流安定化電源回路では、出力電流Ｉｏが例えばＩｏ’まで上昇すると、出力電圧が０．９９Ｖｎまで低下する。この場合の負荷変動率ε１は、以下に示す（２０）式のように−１％となる。以上に示した例では、従来の直流安定化電源回路では、負荷変動率は＋１％以上及び−１％以下（＋２％、−３％等）となる。

ε１＝（０．９９Ｖｎ−Ｖｎ）／Ｖｎ×１００＝−１〔％〕 （２０）
これに対して、本発明の直流安定化電源回路では、従来の直流安定化電源回路よりも出力電流による出力電圧の変動が遥かに小さく、出力電流Ｉｏが例えばＩｏ’まで上昇しても出力電圧は０．９９９Ｖｎに低下するのみである。従って、この場合の負荷変動率ε２は、以下に示す（２１）式のように−０．１％となり、従来の直流安定化電源回路よりも負荷変動を小さくすることが可能となる。以上に示した例では、本発明の直流安定化電源回路では、負荷変動率は±１％の範囲内（−０．２％、＋０．５％等）に収まり、従来の直流安定化電源回路よりも負荷変動が小さくなる。

ε１＝（０．９９９Ｖｎ−Ｖｎ）／Ｖｎ×１００＝−０．１〔％〕 （２１）
なお、本実施の形態では、バイポーラ型トランジスタを用いて説明を行ったが、ＭＯＳ型電界効果トランジスタ（metal-oxide-semiconductor field-effect transistor：金属・酸化物・半導体電界効果トランジスタ）においても同様である。図７は、ＭＯＳ型トランジスタを用いた直流安定化電源回路の一例を示す回路図である。図７の直流安定化電源回路１２は、図２の直流安定化電源回路１においてバイポーラトランジスタＱ１〜Ｑ１２をＭＯＳ型トランジスタＭ１〜Ｍ１２に置き換え、さらにＭＯＳ型トランジスタＭ１のソース−ゲート間に抵抗Ｒ４を接続した回路である。この回路でも上述したそれぞれの直流安定化電源回路と同様に、従来の直流安定化電源回路よりも負荷変動を小さくすることが可能である。また、図４の直流安定化電源回路９及び図５の直流安定化電源回路１１において、バイポーラトランジスタをＭＯＳ型トランジスタに置き換えて直流安定化電源回路を構成しても良い。

〔実施形態の総括〕
本発明の実施形態に係る直流安定化電源回路１は、入力電圧Ｖｉを出力するＰＮＰ型出力トランジスタＱ１と、出力電圧Ｖｏを帰還した出力電圧調整端子電圧Ｖａｄｊと、基準電圧Ｖｒｅｆとを比較し、比較結果に基づき出力電流Ｉｏ１を出力する誤差増幅器２と、出力電流Ｉｏ１が入力されるＮＰＮ型トランジスタＱ１１と、ＮＰＮ型トランジスタＱ１１を介して入力される出力電流Ｉｏ１に基づきＰＮＰ型出力トランジスタＱ１をドライブするＮＰＮ型トランジスタＱ２を有するドライブ回路３とを備える直流安定化電源回路において、ＮＰＮ型トランジスタＱ１１と、ＰＮＰ型出力トランジスタＱ１のベースから流れるコレクタ電流Ｉｃ２に対応した出力電流Ｉｏ２を誤差増幅器２から引き抜くＮＰＮ型トランジスタＱ１２とを有する負荷変動補正回路５をさらに備え、ＮＰＮ型トランジスタＱ１１とＮＰＮ型トランジスタＱ１２とはカレントミラー回路を構成する。

上記構成によれば、ＮＰＮ型トランジスタＱ１１と、ＮＰＮ型トランジスタＱ１２とが１：１の割合のカレントミラー回路を構成しているので、出力電流Ｉｏ１と出力電流Ｉｏ２とが等しくなる。よって、誤差増幅器２の均衡が保たれ、基準電圧Ｖｒｅｆと出力電圧調整端子電圧Ｖａｄｊとが等しくなる。従って、大きな出力電流Ｉｏが流れた場合でも出力電圧調整端子電圧Ｖａｄｊ及び出力電圧Ｖｏが低下することはなく、従来の直流安定化電源回路よりも負荷変動が小さい直流安定化電源回路を提供することが可能となる。

直流安定化電源回路１では、ＮＰＮ型トランジスタＱ２、ＮＰＮ型トランジスタＱ１１及びＮＰＮ型トランジスタＱ１２は、同一の製造プロセスにて製造され、且つ、同じ形状を有してもよい。

これにより、ＮＰＮ型トランジスタＱ２、ＮＰＮ型トランジスタＱ１１及びＮＰＮ型トランジスタＱ１２は、製造時に生じるプロセスのばらつき，またはそれによるデバイス特性のばらつき及び遅延のばらつきであり、拡散工程での拡散むら、エッチングむら、ゲート長のばらつき、不純物注入ばらつき等の製造プロセスばらつき、及び温度特性が同じ傾向を有する。このため、直流安定化電源回路の負荷変動は、製造プロセスばらつきや温度による影響を受けなくなる。

直流安定化電源回路１では、ＮＰＮ型トランジスタＱ１１、ＮＰＮ型トランジスタＱ２及びＮＰＮ型トランジスタＱ１２は、バイポーラトランジスタであってもよい。

また、直流安定化電源回路１では、ＮＰＮ型トランジスタＱ１１、ＮＰＮ型トランジスタＱ２及びＮＰＮ型トランジスタＱ１２は、電界効果トランジスタであってもよい。

これらの構成により、従来の直流安定化電源回路よりも負荷変動が小さい直流安定化電源回路を提供することが可能となる。

本発明の実施形態に係る直流安定化電源回路６は、入力電圧Ｖｉを出力するＰＮＰ型出力トランジスタＱ１と、出力電圧Ｖｏを帰還した出力電圧調整端子電圧Ｖａｄｊと、基準電圧Ｖｒｅｆとを比較し、比較結果に基づき出力電流Ｉｏ３を出力する誤差増幅器２と、出力電流Ｉｏ３に基づきＰＮＰ型出力トランジスタＱ１をドライブするＮＰＮ型トランジスタＱ２を有するドライブ回路３とを備える直流安定化電源回路において、上記出力トランジスタのベースから流れるコレクタ電流Ｉｃ２に対応した出力電流Ｉｏ２を誤差増幅器２から引き抜くＮＰＮ型トランジスタＱ１２と、ＮＰＮ型トランジスタＱ１２及びグランドＧＮＤの間に接続され、出力電流Ｉｏ２を調整する抵抗Ｒ３とを有する負荷変動補正回路８をさらに備え、ＮＰＮ型トランジスタＱ２とＮＰＮ型トランジスタＱ１２とはカレントミラー回路を構成する。

直流安定化電源回路９、１１では、負荷変動補正回路８は、出力電流Ｉｏ３が入力されるＮＰＮ型トランジスタＱ１３を有し、ＮＰＮ型トランジスタＱ１３とＮＰＮ型トランジスタＱ２とはダーリントン回路を構成し、ＮＰＮ型トランジスタＱ２とＮＰＮ型トランジスタＱ１２とはカレントミラー回路を構成してもよい。

出力電流Ｉｏ３と出力電流Ｉｏ２を等しくすることにより、従来の直流安定化電源回路よりも負荷変動が小さい直流安定化電源回路を提供することが可能となる。さらに、出力電流Ｉｏ３が出力電流Ｉｏ１と等しくなるまで出力電流Ｉｏを流すことが可能となり、上記いずれかの直流安定化電源回路よりも大きい出力電流を流すことが可能となる。

直流安定化電源回路９、１１では、ＮＰＮ型トランジスタＱ２、ＮＰＮ型トランジスタＱ１２及びＮＰＮ型トランジスタＱ１３は、バイポーラトランジスタであってもよい。

また、直流安定化電源回路６では、ＮＰＮ型トランジスタＱ２及びＮＰＮ型トランジスタＱ１２は、電界効果トランジスタであってもよい。

これらの構成により、従来の直流安定化電源回路よりも負荷変動が小さい直流安定化電源回路を提供することが可能となる。

本発明の電子機器は、上記いずれかの直流安定化電源回路を備えているので、安定した動作を行うことが可能となる。

本発明の直流安定化電源回路は、従来の直流安定化電源回路よりも負荷変動が小さいので、負荷変動が小さい方が好ましいＬＥＤドライバ等の電子機器に用いると好適である。

本発明の実施の形態に係る直流安定化電源回路のブロック図である。 本発明の実施例に係る直流安定化電源回路の回路図である。 本発明の他の実施例に係る直流安定化電源回路の回路図である。 本発明のさらに別の実施例に係る直流安定化電源回路の回路図である。 本発明のさらに別の実施例に係る直流安定化電源回路の回路図である。 従来の直流安定化電源回路と本発明の直流安定化電源回路との出力電圧負荷変動の出力電流依存性を示すグラフである。 ＭＯＳ型トランジスタを用いた直流安定化電源回路の一例を示す回路図である。 従来の直流安定化電源回路のブロック図である。 従来の直流安定化電源回路の回路図である。

符号の説明

１、６、９、１１、１２ 直流安定化電源回路
２ 誤差増幅器（誤差増幅手段）
３ ドライブ回路（ドライブ手段）
４ 基準電圧回路
５、８ 負荷変動補正回路（負荷変動補正手段）
Ｉ１ 定電流源
Ｉｂ２ ベース電流
Ｉｃ２ コレクタ電流（ドライブ電流）
Ｉｃ１１、Ｉｃ１２ コレクタ電流
Ｉｏ 出力電流
Ｉｏ１ 誤差増幅器の出力電流（制御電流）
Ｉｏ２ 誤差増幅器の出力電流（第２の制御電流）
Ｉｏ３ 誤差増幅器の出力電流（第３の制御電流）
ＬＥＤ 発光ダイオード
Ｍ１〜Ｍ１２ ＭＯＳ型トランジスタ
Ｍ４ ＭＯＳ型トランジスタ
Ｑ１ ＰＮＰ型出力トランジスタ（出力トランジスタ）
Ｑ２ ＮＰＮ型トランジスタ（第２のトランジスタ）
Ｑ３〜Ｑ６ ＰＮＰ型トランジスタ
Ｑ７〜Ｑ１０ ＮＰＮ型トランジスタ
Ｑ１１ ＮＰＮ型トランジスタ（第１のトランジスタ）
Ｑ１２ ＮＰＮ型トランジスタ（第３のトランジスタ）
Ｑ１３ ＮＰＮ型トランジスタ（第４のトランジスタ）
Ｒ１、Ｒ２ 出力電圧分圧用抵抗
Ｒ３ 抵抗（調整抵抗）
Ｒ４ 抵抗
ＶＢＥ７、ＶＢＥ８ ベース−エミッタ間電圧
Ｖａｄｊ 出力電圧調整端子電圧
Ｖ_ＣＥ１ コレクタ−エミッタ間電圧
ＶＦ 順方向電圧
Ｖｉ 入力電圧
Ｖｏ 出力電圧
Ｖ_Ｒ２ 電圧降下
Ｖｒｅｆ 基準電圧
ＶＴ 熱電圧
ｎ エミッタ面積比
ｎ’ 個数
ｏ１ 第１出力
ｏ２ 第２出力
ε、ε１、ε２ 負荷変動率

Claims (9)

1. 入力電圧を出力する出力トランジスタと、
   出力電圧を帰還した出力電圧調整端子電圧と、基準電圧とを比較し、比較結果に基づき制御電流を出力する誤差増幅手段と、
   上記制御電流が入力される第１のトランジスタと、
   上記第１のトランジスタを介して入力される上記制御電流に基づき上記出力トランジスタをドライブする第２のトランジスタを有するドライブ手段とを備える直流安定化電源回路において、
   上記第１のトランジスタと、上記出力トランジスタのベースから流れるドライブ電流に対応した第２の制御電流を誤差増幅手段から引き抜く第３のトランジスタとを有する負荷変動補正手段をさらに備え、
   上記第１のトランジスタと上記第３のトランジスタとはカレントミラー回路を構成することを特徴とする直流安定化電源回路。
2. 上記第１のトランジスタないし上記第３のトランジスタは、同一の製造プロセスにて製造され、且つ、同じ形状を有することを特徴とする請求項１に記載の直流安定化電源回路。
3. 上記第１のトランジスタないし上記第３のトランジスタは、バイポーラトランジスタであることを特徴とする請求項１または２に記載の直流安定化電源回路。
4. 上記第１のトランジスタないし上記第３のトランジスタは、電界効果トランジスタであることを特徴とする請求項１または２に記載の直流安定化電源回路。
5. 入力電圧を出力する出力トランジスタと、
   出力電圧を帰還した出力電圧調整端子電圧と、基準電圧とを比較し、比較結果に基づき第３の制御電流を出力する誤差増幅手段と、
   上記第３の制御電流に基づき上記出力トランジスタをドライブする第２のトランジスタを有するドライブ手段とを備える直流安定化電源回路において、
   上記出力トランジスタのベースから流れるドライブ電流に対応した第２の制御電流を誤差増幅手段から引き抜く第３のトランジスタと、該第３のトランジスタ及びグランドの間に接続され、上記第２の制御電流を調整する調整抵抗とを有する負荷変動補正手段をさらに備え、
   上記第２のトランジスタと上記第３のトランジスタとはカレントミラー回路を構成することを特徴とする直流安定化電源回路。
6. 上記負荷変動補正手段は、上記制御電流が入力される第４のトランジスタを有し、
   上記第４のトランジスタと上記第２のトランジスタとはダーリントン回路を構成し、
   上記第２のトランジスタと上記第３のトランジスタとはカレントミラー回路を構成することを特徴とする請求項５に記載の直流安定化電源回路。
7. 上記第２のトランジスタないし上記第４のトランジスタは、バイポーラトランジスタであることを特徴とする請求項は６に記載の直流安定化電源回路。
8. 上記第２のトランジスタ及び上記第３のトランジスタは、電界効果トランジスタであることを特徴とする請求項５記載の直流安定化電源回路。
9. 請求項１〜８のいずれか１項に記載の直流安定化電源回路を備えることを特徴とする電子機器。

Images