JP2004350290A - バンドギャップ電圧基準発生器回路、熱検知回路、及び集積回路 - Google Patents

バンドギャップ電圧基準発生器回路、熱検知回路、及び集積回路 Download PDF

Info

Publication number
JP2004350290A
JP2004350290A JP2004150764A JP2004150764A JP2004350290A JP 2004350290 A JP2004350290 A JP 2004350290A JP 2004150764 A JP2004150764 A JP 2004150764A JP 2004150764 A JP2004150764 A JP 2004150764A JP 2004350290 A JP2004350290 A JP 2004350290A
Authority
JP
Japan
Prior art keywords
voltage
circuit
resistor
current source
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004150764A
Other languages
English (en)
Other versions
JP3808880B2 (ja
Inventor
Munehiro Yoshida
宗博 吉田
David William Boerstler
デビッド・ウイリアム・ボーアストラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
International Business Machines Corp
Original Assignee
Toshiba Corp
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, International Business Machines Corp filed Critical Toshiba Corp
Publication of JP2004350290A publication Critical patent/JP2004350290A/ja
Application granted granted Critical
Publication of JP3808880B2 publication Critical patent/JP3808880B2/ja
Anticipated expiration legal-status Critical
Active legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Abstract

【課題】トリミング回路構成が不要なバンドギャップ電圧基準発生器を提供する。
【解決手段】バンドギャップ電圧基準発生器回路は基準電圧発生器ユニット８０４を含む。基準電圧発生器ユニット８０４は、第１の出力電流源回路１２４と、第１の出力電流源回路１２４に連結された第１の抵抗器１３６とを含む。第１の抵抗器１３６と第１の出力電流源回路１２４との間に、第１の基準電圧Ｖｒｅｆ１を生成する第１の電圧基準出力ノードＮ３が配置される。基準電圧発生器ユニット８０４はまた、負の電圧供給部１５２に連結された第２の抵抗器１３８を含む。正の電圧供給部１５０に連結された第２の出力電流源回路１２６及び第１の抵抗器１３６の少なくとも１つと、第２の抵抗器１３８との間に、第２の基準電圧Ｖｒｅｆ２を生成する第２の電圧基準出力ノードＮ５が配置される。
【選択図】 図１６

Description

本発明は、一般的には、電圧基準回路を有する熱検知回路に関し、より具体的には、バンドギャップ電圧基準回路を実現する熱検知回路に関する。
熱検知回路は、電子システムにおいて基板温度をモニタするためにしばしば利用される。例えば、熱検知回路は、チップまたはプロセッサの基板温度をモニタするために使用することができる。基板温度が予め定められた温度閾値を越えると、熱検知回路は、例えば、コンピューターシステムの回路構成に信号を送って、温度を下げるように、プロセッサの減速または停止のような修正動作を行うことができるようにする。そうでないと、プロセッサは過熱して機能しなくなる可能性がある。
熱検知回路は、典型的には、個別の集積回路またはチップ上に作製され、プロセッサの１つまたは複数の外部ピンに連結される。熱検知回路は、これらの外部ピンを使用して、プロセッサの熱検知素子（例えばダイオード）を順方向伝導状態にバイアスし、熱検知素子を横切るアナログ電圧を検知することができる。熱検知回路は、アナログ電圧を、基板温度を反映するデジタル量に変換することができる。熱検知回路は、次に、基板温度が指定された温度閾値を越えた時について判断することができる。
図１は、従来の熱検知回路を示すブロック図であり、この回路は、トリミング回路５；固定された熱閾値に対応する基準電圧を生成する基準電圧発生器１０；温度と比例するベース・エミッタ間電圧を生成する熱検知素子３０；基準電圧を熱検知素子の出力電圧と比較するコンパレータ４０；及び検出される温度が熱閾値Ｔ１を越えると指示信号を生成する制御回路５０を含む。
図２は、温度の関数として、バンドギャップ基準電圧及びベース・エミッタ間電圧を示すグラフである。図２に示すように、熱閾値Ｔ１は、バンドギャップ基準電圧及びベース・エミッタ間電圧Ｖｂｅの交差で決定される。従って、温度閾値Ｔ１は、基準電圧を下げることによって上げることができ、或いは基準電圧を上げることによって下げることができる。
図３は、図１の熱検知回路によって生成される指示信号のタイミングと温度との関係を示すタイミング図である。図３に示すように、温度閾値Ｔ１は重要であり、何故なら、温度閾値線と測定された温度のプロット（三角形状の信号として示される）との交差は、指示信号OUTPUT_SIGNALがローレベルからハイレベルへ及びハイレベルからローレベルへ遷移するポイントを決定するからである。指示信号OUTPUT_SIGNALは、測定された温度のプロット（三角形状の信号として示される）が温度閾値Ｔ１の上に陽性の勾配（即ち、温度上昇）を有する時にローレベルからハイレベルへ遷移すると共に、測定された温度のプロットが温度閾値Ｔ１の下に陰性の勾配（即ち、温度下降）を有する時にハイレベルからローレベルへ遷移する。
バンドギャップ電圧基準回路は、温度変化にもかかわらず変化しない安定基準電圧を提供するためにしばしば利用される。バンドギャップ電圧基準回路は、安定基準電圧を提供するために半導体材料のバンドギャップエネルギの特性を利用する。半導体材料のバンドギャップエネルギは、典型的には、絶対零度において物理定数である。しかし、半導体材料の温度が絶対零度から上がるにつれて、材料のバンドギャップエネルギが減少すると共に負の温度係数が現れる。
順方向にバイアスされたＰＮ接合を横切る電圧は、一般的に、材料のバンドギャップエネルギの正確な指標を提供する。半導体材料の温度が上がるにつれて、順方向にバイアスされたＰＮ接合を横切る電圧は下がり、その減少率はその特定のＰＮ接合の断面積及び使用されているその特定の半導体材料に依存する。
同じ半導体材料からなるが異なる断面積を有する２つの順方向にバイアスされたＰＮ接合は、夫々のＰＮ接合の温度が変化すると異なる率で変化する電圧を有する。それにもかかわらず、これらの電圧は、絶対零度において、同じバンドギャップ電圧定数まで溯ることができる。
従来の構造のバンドギャップ電圧基準回路は、（これらの２つの順方向にバイアスされたＰＮ接合間の）電圧関係を利用し、比較的に温度に鈍感な出力電圧を達成するようにしている。この種の回路の例は図４及び図６乃至図８に示され、これらは、後に更に詳述される。この種のバンドギャップ電圧基準回路は、基準電圧を生成するため、差動増幅器として利用される演算増幅器と協働して、フィードバックループを利用する。フィードバックループは、差動増幅器の２つの入力ノードを、定常状態で概ね同じポテンシャルに維持する。差動増幅器の非反転入力は、第１のＰＮ接合（例えばダイオードまたはトランジスタ）を介して、基準電位に連結することができる。差動増幅器の反転入力は、第１のＰＮ接合より大きな断面積を有する第２のＰＮ接合と抵抗器とを介して、上記基準電位に連結することができる。第２のＰＮ接合は、複数の第１のＰＮ接合（例えば並列に接続されたダイオードのアレイ）を使用して構成することができる。
回路作動中、実質的に同等の電流が第１及び第２のＰＮ接合を通して流される。適当な構成要素値を選ぶことによって、第１のＰＮ接合に関係する負の温度係数をＰＮ接合の差に関係する正の温度係数と釣り合わせ、これによって比較的に温度に鈍感な出力電圧を生成するような、バンドギャップ電圧基準回路を提供することができる。
図４は、従来のバンドギャップ基準発生器回路１０を示す図である。このバンドギャップ基準発生器回路１０は、増幅器１１、正の電圧供給レール８、負の電圧供給レール９、電流源トランジスタ１２、抵抗器１３、ダイオード１４、抵抗器１５、抵抗器１６、及びダイオードアレイ１７Ａ−１７Ｎを含む。増幅器は２つの入力信号、電圧Ｖａ、Ｖｂ、を有し、これらは、制御ループを形成するように、夫々ノード２、３からフィードバックされる。増幅器１１の出力は、トランジスタ１２のゲートに接続されると共にバイアス電圧によりこれを駆動し、このバイアス電圧により、電流が抵抗器１３、１５、１６中を流れて電圧Ｖａ、Ｖ６、Ｖｒｅｆが夫々生成される。
トランジスタ１２のソース／ドレインは、正の電圧供給レール８に連結され、またトランジスタ１２のドレイン／ソースは、抵抗器１３と抵抗器１５との間に連結される。抵抗器１３がダイオード１４のアノードに連結され、ダイオード１４のカソードが負の電圧供給レール９に接続される。電圧Ｖａが、抵抗器１３とダイオード１４との間のノードＮ２で生成される。抵抗器１５が抵抗器１６に直列に接続されて分圧器が形成され、これはダイオードアレイ１７Ａ−１７Ｎに接続される。電圧Ｖｂが、抵抗器Ｒ２と抵抗器Ｒ３との間のノードＮ３で生成される。抵抗器１６の出力は、ダイオードアレイ１７Ａ−１７Ｎのアノードに連結される。アレイ１７Ａ−１７Ｎの各ダイオードのカソードは、負の電圧供給レール９に接続される。ノードＮ１の基準電圧Ｖｒｅｆは、約１．２５ボルトである。
図５は、従来の熱検知素子回路を示す概略回路図である。図５に示すように、この熱検知素子３０は定電流源３２を含み、これは、負の温度係数を有するダイオード３４に連結される。ベース・エミッタ間電圧Ｖｂｅが、定電流源３２とダイオード３４のアノードとの間のノードで測定される。ダイオード３４のカソードは、負の電圧供給レール９に連結される。
この種の回路を設計する場合、電圧、プロセス、及び温度の変化に対する基準電圧の安定性が、他の要因よりも、温度閾値に関して考慮する上で非常に重要である。通常、熱検知回路はプロセスの変化に影響されるために、フューズトリミング／プログラミング回路構成５による較正が必要となる。
バンドギャップ基準回路１０の１．２５ボルトの電圧は、ダイオード３４のベース・エミッタ間電圧Ｖｂｅと比較すると高過ぎるため、バンドギャップ基準回路１０及びダイオード３４を集積化することはしばしば非常にむずかしい。更に、従来のバンドギャップ基準回路１０によって生成される基準電圧は、約１．２５ボルトの値で固定される傾向があり、このため、熱閾値Ｔ１の柔軟性が基本的に排除される。
図６は、従来の他のバンドギャップ基準電圧発生器回路を示す概略回路図である。この回路では、基準電圧の値が、１．２５ボルト、或いは１．２５ボルト×［抵抗器１３Ａに対する抵抗器１９の比］に設定することができる。図６に示すように、バンドギャップ基準発生器回路１０は、増幅器１１、ＮＰＮトランジスタ１２Ａ、１２Ｂ、１２Ｃ、抵抗器１３Ａ、１６、１８、１９、ダイオード１４、及びダイオードアレイ１７Ａ−１７Ｎを含む。増幅器１１は、入力Ｖａ及びＶｂに応答する。トランジスタ１２Ａ、１２Ｂ、１２Ｃのゲートが接続されているため、増幅器１１の出力は、トランジスタ１２Ａ、１２Ｂ、１２Ｃをバイアスする。トランジスタ１２Ａ、１２Ｂ、１２Ｃのソース／ドレインは、全て正の電圧供給レール８に連結される。トランジスタ１２Ａのドレイン／ソースは、抵抗器１３Ａ及びダイオード１４を含む並列組合せ回路に接続されたノードＮ１に連結される。電圧ＶａがノードＮ１で生成される。ダイオード１４は、このノードと負の電圧供給レール９との間に接続される。
トランジスタ１２Ｂのドレイン／ソースは、ダイオードアレイ１７Ａ−１７Ｎ、抵抗器１６、及び抵抗器１８を含む並列組合せ回路に接続されたノードＮ２に接続される。抵抗器１６が、ノードＮ２と各ダイオード１７Ａ−１７Ｎのアノードとの間に接続される。ダイオード１７Ａ−１７Ｎのカソードは、負の電圧供給レール９に接続される。抵抗器１８が、ノードＮ２とグラウンドとの間に接続される。電圧ＶｂがノードＮ２で生成され、増幅器１１にフィードバックされる。
基準電圧Ｖｒｅｆは、負の電圧供給レール１９に接続された抵抗器１９にトランジスタ１２Ｃのドレイン／ソースを接続するノードＮ３で測定される。図６に示されるバンドギャップ基準回路によれば、基準電圧Ｖｒｅｆは、１．２５ボルトと、別の離散した電圧（１．２５ボルトと抵抗器１９及び抵抗器１８の比との積）との間で変わることができる。これによって、基準電圧Ｖｒｅｆは２つの異なった値を有することができる。
図７は、従来の他のバンドギャップ基準電圧発生器回路を示す概略回路図である。この回路では、基準電圧の値が、１．２５ボルト、或いは１．２５ボルトと抵抗器２０に対する抵抗器１９の比との積に設定することができる。このバンドギャップ基準発生器回路は、第１の増幅器１１、第２の増幅器１１Ｂ、トランジスタ１２Ａ、１２Ｂ、１２Ｃ、１２Ｄ、１２Ｅ、正の電圧供給レール８、負の電圧供給レール９、ダイオード１４、ダイオードアレイ１７Ａ−１７Ｎ、抵抗器１６、１９、及び出力抵抗器２０を含む。トランジスタ１２Ａのゲートは、トランジスタ１２Ｂのゲートに連結され、これはトランジスタ１２Ｃのゲートに連結される。トランジスタ１２Ｄのゲートは、トランジスタ１２Ｅのゲートに連結される。本実施形態において、第１の増幅器１１Ａは入力Ｖａ及びＶｂを有すると共に、増幅器１１Ａの出力はトランジスタ１２Ａ、１２Ｂ、１２Ｃのゲートを駆動する。同様に、第２の増幅器１１Ｂは、入力Ｖａ及びＶｃを有すると共に、トランジスタ１２Ｅ、Ｄのゲートを駆動する出力を生成する。トランジスタ１２Ａ、１２Ｂ、１２Ｃ、１２Ｄ、１２Ｅのソース／ドレインは、正の電圧供給レール８に連結される。ダイオード１４は、トランジスタ１２Ａのドレイン／ソースと負の電圧供給レール９との間に直接連結されるアノードを有する。電圧Ｖａが、トランジスタ１２Ａをダイオード１４のアノードに接続するノードＮ１で生成される。抵抗器１６は、トランジスタ１２Ｂのドレイン／ソースとアレイ１７Ａ−１７Ｎの各ダイオードのアノードとの間に接続される。アレイ１７Ａ−１７Ｎの各ダイオードのカソードは接地される。電圧Ｖｂが、トランジスタ１２Ｂに抵抗器１６を接続するノードＮ２で生成される。抵抗器１９は、トランジスタ１２Ｃのドレイン／ソースと負の電圧供給レール９との間に連結される。抵抗器１９とトランジスタ１２Ｃとは、ノードＮ３で接続される。ノードＮ３はまた、トランジスタ１２Ｄのドレイン／ソースに連結され、基準電圧がノードＮ３で測定される。
トランジスタ１２Ｅのドレイン／ソースは、負の電圧供給レール９に接続された抵抗器２０に連結される。ノードＮ４が、トランジスタ１２Ｅと抵抗器２０との間に配置されると共に、増幅器１１Ｂにフィードバックされる電圧Ｖｃを生成する。ｖａ及びＶｃは、増幅器１１Ｂを含む制御ループに入力される。
図８は、ジョウシィ（Ｊａｕｓｓｉ）等に対する米国特許番号６，５０１，２５６Ｂ１からの従来の他のバンドギャップ基準電圧発生器回路を示す概略回路図である。この刊行物は、同時に２つの基準電圧を生成するバンドギャップ電圧基準回路１２００を示す。電流Ｉ３が負の電圧供給部に接続された抵抗器１７０を通過するので、ＶＲＥＦは負の電圧供給部に相対して生成される。差動増幅器１３０によって生成されるノード１３２上のバイアス電圧は、電流源トランジスタ１２１０をバイアスするために使用される。電流源トランジスタ１２１０は電流１２１２（Ｉ４）を生成する。電流１２２２（Ｉ５）が生成されるように、Ｉ４がトランジスタ１２１４及び１２１６の作用によって反映される。電流Ｉ５は抵抗器１２１８を通過し、正の電圧レールに相対してＶＲＥＦ２が生成されるようにする。
従って、固定された動作点で作動することができると共に、バンドギャップ電圧基準発生器を較正するための精巧なフューズトリミングまたはプログラミングを必要としない、バンドギャップ基準電圧発生器を実現する熱検知方法及び装置が求められている。また、高価なチップレイアウトスペースを不必要に消費することなく複数の基準電圧を提供することができる方法及び装置が求められている。更に、熱検知回路構成は、別の熱検知素子が必要でないことが望ましい。
本発明は、トリミング回路構成が不要なバンドギャップ電圧基準発生器、熱検知回路、及び集積回路を提供することを目的とする。
本発明の第１の視点は、基準電圧発生器ユニットを具備するバンドギャップ電圧基準発生器回路であって、前記基準電圧発生器ユニットは、
第１の出力電流源回路と、
前記第１の出力電流源回路に連結された第１の抵抗器と、
前記第１の抵抗器と前記第１の出力電流源回路との間に配置された第１の電圧基準出力ノードと、前記第１の電圧基準出力ノードは第１の基準電圧を生成することと、
負の電圧供給部に連結された第２の抵抗器と、
正の電圧供給部に連結された第２の出力電流源回路及び前記第１の抵抗器の少なくとも１つと、前記第２の抵抗器との間に配置された第２の電圧基準出力ノードと、前記第２の電圧基準出力ノードは第２の基準電圧を生成することと、
を具備することを特徴とする。
本発明の第２の視点は、熱検知回路であって、
少なくとも第１のバンドギャップ基準電圧を生成するバンドギャップ電圧基準発生器回路と、
ベース・エミッタ間電圧を生成する熱検知素子と、
前記ベース・エミッタ間電圧を少なくとも前記第１のバンドギャップ基準電圧と比較し、コンパレータ出力を生成する第１のコンパレータと、
前記コンパレータ出力に応じて指示信号を生成する制御回路と、
を具備することを特徴とする。
本発明の第３の視点は、熱検知回路であって、
第１のバンドギャップ基準電圧、第２のバンドギャップ基準電圧、及び温度依存性電圧を生成するバンドギャップ電圧基準発生器回路と、
前記第１のバンドギャップ基準電圧及び前記温度依存性電圧に基づいて第１のコンパレータ出力を生成する第１のコンパレータと、
前記第２のバンドギャップ基準電圧及び前記温度依存性電圧に基づいて第２のコンパレータ出力を生成する第２のコンパレータと、
前記第１及び第２のコンパレータ出力を利用して指示信号を生成する制御回路と、
を具備することを特徴とする。
本発明の第４の視点は、基準電圧発生器ユニットを具備するバンドギャップ電圧基準発生器回路を具備する集積回路であって、前記基準電圧発生器ユニットは、
第１の出力電流源回路と、
前記第１の出力電流源回路に連結された第１の抵抗器と、
前記第１の抵抗器と前記第１の出力電流源回路との間に配置された第１の電圧基準出力ノードと、前記第１の電圧基準出力ノードは第１の基準電圧を生成することと、
負の電圧供給部に連結された第２の抵抗器と、
正の電圧供給部に連結された第２の出力電流源回路及び前記第１の抵抗器の少なくとも１つと、前記第２の抵抗器との間に配置された第２の電圧基準出力ノードと、前記第２の電圧基準出力ノードは第２の基準電圧を生成することと、
を具備することを特徴とする。
本発明によれば、バンドギャップ電圧基準発生器において、トリミング回路構成が不要となる。
以下に、本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。また、本明細書において使用される「指示信号」という用語は、温度閾値を越えると生成される信号を意味する。
本発明の幾つかの視点によれば、較正回路構成を必要とすることなく所望の熱閾値を生成することができるバンドギャップ基準回路を提供することができる。他の実施形態において、バンドギャップ基準発生器は、複数の熱閾値に関係する複数の基準電圧を同時に生成することができる。更に他の実施形態において、ノイズフィルタが、ノイズに応ずる不必要な切替えを予防するために利用される。
図９は、熱検知回路の実施形態を示すブロック図である。この熱検知回路は、バンドギャップ基準回路１００、熱検知素子２００、コンパレータ３００、及び制御回路４００を含む。バンドギャップ基準回路はバンドギャップ基準電圧を生成し、熱検知素子はベース・エミッタ間電圧Ｖｂｅを生成する。バンドギャップ基準電圧及びベース・エミッタ間電圧Ｖｂｅはコンパレータ３００に入力される。コンパレータはコンパレータ出力OUT_COMPARATORを生成し、これは制御回路４００に入力される。制御回路４００は指示信号OUTPUT_SIGNALを生成する。
基板の温度が熱閾値Ｔ１を越えると、制御回路４００が指示信号OUTPUT_SIGNALを生成する。熱閾値Ｔ１は、単に基準電圧を調整することによって変えることができる。
図１０は、温度の関数として、バンドギャップ基準電圧及びベース・エミッタ間電圧を示すグラフである。図１０に示すように、熱閾値Ｔ１は、バンドギャップ基準電圧及びベース・エミッタ間電圧Ｖｂｅの交差で決定される。従って、温度閾値Ｔ１は、基準電圧を下げることによって上げることができ、或いは基準電圧を上げることによって下げることができる。
図１１は、図９の熱検知回路によって生成される指示信号のタイミングと温度との関係を示すタイミング図である。図１１に示すように、温度閾値Ｔ１は重要であり、何故なら、温度閾値線と測定された温度のプロット（三角形状の信号として示される）との交差は、指示信号OUTPUT_SIGNALがローレベルからハイレベルへ及びハイレベルからローレベルへ遷移するポイントを決定するからである。指示信号OUTPUT_SIGNALは、測定された温度のプロット（三角形状の信号として示される）が温度閾値Ｔ１の上に陽性の勾配（即ち、温度上昇）を有する時にローレベルからハイレベルへ遷移すると共に、測定された温度のプロットが温度閾値Ｔ１の下に陰性の勾配（即ち、温度下降）を有する時にハイレベルからローレベルへ遷移する。
ある実施形態において、ヒステリシス特性を有する指示信号OUTPUT_SIGNALが生成できるように、２つの異なる閾値電圧を提供することが望ましい。他の場合には、２つの異なる指示信号を有するかまたは提供することが望ましい。
図１２は、第１のバンドギャップ基準電圧及び第２のバンドギャップ基準電圧を提供する２つのバンドギャップ基準回路を含む熱検知回路の実施形態を示すブロック図である。
図１２に示すように、この熱検知回路は、第１及び第２のバンドギャップ基準回路１００Ａ、１００Ｂ、熱検知素子２００、第１及び第２のコンパレータ３００Ａ、３００Ｂ、及び制御回路４００を含む。バンドギャップ基準回路１００Ａは、第１の熱閾値Ｔ１に対応する第１のバンドギャップ基準電圧Ｖｒｅｆ１を生成する。第２のバンドギャップ基準発生器回路１００Ｂは、第２の熱閾値Ｔ２に対応する第２のバンドギャップ基準電圧Ｖｒｅｆ２を生成する。バンドギャップ基準回路１００Ａ、１００Ｂは、このように、第１のバンドギャップ基準電圧Ｖｒｅｆ１と、第１のバンドギャップ基準電圧Ｖｒｅｆ１と異なる第２のバンドギャップ基準電圧Ｖｒｅｆ２とを提供する。
熱検知素子はベース・エミッタ間電圧Ｖｂｅ信号を生成し、これは第１及び第２のコンパレータ３００Ａ、３００Ｂの両方へ入力される。図１３は、温度の関数として、第１及び第２のバンドギャップ基準電圧及びベース・エミッタ間電圧を示すグラフである。図１３に示すように、第１及び第２のバンドギャップ基準電圧は、異なる位置でベース・エミッタ間電圧Ｖｂｅ線と交差する。第１のバンドギャップ基準電圧Ｖｒｅｆ１線とベース・エミッタ間電圧Ｖｂｅとの交差は、第１の温度閾値Ｔ１を決定する。一方、第２のバンドギャップ基準電圧Ｖｒｅｆ２線とベース・エミッタ間電圧Ｖｂｅ線との交差は、第２の温度閾値Ｔ２を決定する。第１のバンドギャップ基準電圧Ｖｒｅｆ１及び第２のバンドギャップ基準電圧Ｖｒｅｆ２は固定されるので、第１及び第２の温度閾値は、ある温度に対応する特定のベース・エミッタ間電圧となる。
第１のコンパレータ３００Ａは、第１のバンドギャップ基準電圧Ｖｒｅｆ１をベース・エミッタ間電圧Ｖｂｅと比較して、第１のコンパレータ出力OUT_COMPARATORを生成する。第２のコンパレータ３００Ｂは、第２のバンドギャップ基準電圧Ｖｒｅｆ２をベース・エミッタ間電圧Ｖｂｅと比較して、第２のコンパレータ出力OUT_COMPARATORを生成する。夫々のコンパレータ出力OUT_COMPARATORは、次に制御回路４００に入力される。
図１４は、図１２の熱検知回路によって生成される指示信号のタイミングと温度との関係を示すタイミング図である。このグラフは、第１及び第２の温度閾値及び測定された温度のプロット（三角形状の信号として示される）に対応する線を含む。制御回路は、コンパレータ出力OUT_COMPARATORを利用して図１４に示す指示信号OUTPUT_SIGNALを生成する。指示信号OUTPUT_SIGNALは、測定された温度のプロット（三角形状の信号として示される）が上昇して温度が第１の温度閾値線Ｔ１を越えると、ローからハイへ遷移する。また、指示信号OUTPUT_SIGNALは、測定された温度のプロットが下降して温度が第２の温度閾値線Ｔ２より下に落ちると、ハイからローへ遷移する。
図１２に示される熱検知回路は、複数のコンパレータ及び複数のバンドギャップ基準発生器回路を使用し、これらは高価なレイアウトスペースを消費する。本発明の実施形態は、レイアウトスペースを余分にあまり多く消費せずに、複数の異なるバンドギャップ基準電圧を生成することができるバンドギャップ基準回路を提供する。
図１５は、熱検知回路の実施形態を示すブロック図であり、これは、バンドギャップ基準発生器回路１００、熱検知素子２００、コンパレータ３００Ａ、第２のコンパレータ３００Ｂ、及び制御回路４００を含む。
バンドギャップ基準発生器回路は、第１及び第２のバンドギャップ基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２を生成する。熱検知素子２００は、ベース・エミッタ間電圧Ｖｂｅを生成し、これを第１及び第２のコンパレータ３００Ａ、３００Ｂの両方に提供する。バンドギャップ基準回路は、第１のバンドギャップ基準電圧Ｖｒｅｆ１を第１のコンパレータ３００Ａに提供すると共に、第２のバンドギャップ基準電圧Ｖｒｅｆ２を第２のコンパレータ３００Ｂに提供する。
第１のコンパレータ３００Ａはコンパレータ出力OUT_COMPARATOR１を生成し、これは制御回路４００によって受信される。第２のコンパレータ３００Ｂはコンパレータ出力OUT_COMPARATOR２を生成し、これもまた制御回路４００に送信される。制御回路４００は、夫々のコンパレータ出力を利用して指示信号OUTPUT_SIGNALを生成する。この場合、第２のバンドギャップ基準電圧Ｖｒｅｆ２は、好ましくは第１のバンドギャップ基準電圧Ｖｒｅｆ１より高い。バンドギャップ基準発生器回路は、図１６及び図１７に示されるような回路によって提供される。
図１６は、２つの異なる基準電圧を生成するように構成されたバンドギャップ基準回路の実施形態を示す概略回路図である。このバンドギャップ基準発生器回路は、制御ループ８０２及び基準電圧発生器８０４を含む。制御ループ８０２は、差動増幅器１１０、並列組合せ回路１６０、１７０、正の電圧供給部１５０、及び負の電圧供給部１５２を含む。並列組合せ回路は、電流源トランジスタ１２０、１２２、抵抗器１３０、１３２、１３４、ダイオード１４０、及びダイオードアレイ１４２Ａ−１４２Ｎを具備する。基準電圧発生器ユニット８０４は、電流源トランジスタ１２４、１２６及び出力抵抗器１３６、１３８を含む。
電流源トランジスタ１２０、１２２、１２４、１２６のドレイン／ソース端子は、ノードＮ１、Ｎ２、Ｎ３、Ｎ４に夫々連結される。電流源トランジスタ１２０、１２２、１２４、１２６のソース／ドレイン端子は、正の電圧供給レール１５０に接続される。
入力電圧ＶａがノードＮ１で生成される。並列組合せ回路１６０は、ノードＮ１と負の電圧供給レール１５２との間のダイオード１４０と並列の抵抗器１３０を具備する。ダイオード１４０のアノードはノードＮ１に接続されると共に、ダイオード１４０のカソードは負の電圧供給レール１５２に接続される。ダイオード１４０は、電流ＩＤ１として示される電流を有する。
入力電圧Ｖｂが、並列組合せ回路１７０に電流源トランジスタ１２２のドレイン／ソースを接続するノードＮ２で生成される。並列組合せ回路１７０は、第１のパスとこれと並列の第２のパスとを具備する。第１のパスは、ダイオードアレイ１４２Ａ−１４２Ｎと並列の抵抗器１３２を含む。ダイオードアレイ１４２Ａ−１４２Ｎには、電流ＩＤ２として示される電流が流れる。ダイオードアレイの各ダイオードのアノードは抵抗器１３２に連結されると共に、ダイオードアレイの各ダイオードのカソードは負の電圧供給レール１５２に接続される。第２のパスは、ノードＮ２と負の電圧供給レール１５２との間に配置された抵抗器１３４を具備する。抵抗器１３４は、電流源トランジスタ１２４のドレイン／ソース端子と負の電圧供給レール１５２との間に接続される。
上記ダイオード及びダイオードアレイ１４２Ａ−１４２Ｎの各ダイオードは、夫々ＰＮ接合を含む半導体構造からなる。以下で明らかとなるように、代わりに、ＰＮ接合を含む他のタイプの半導体デバイスを回路１００内で使用することができる。ダイオードアレイ１４２Ａ−１４２Ｎは、並列に接続された複数のダイオードを利用して、第１のダイオード１４０のＰＮ接合のそれより大きい断面積を有するＰＮ接合を実効的に提供する。ある実施形態において、例えば、第２のダイオードアレイ１４２Ａ−１４２Ｎは、並列に接続されたＮ個のダイオードからなり、各ダイオードが実質的に第１のダイオード１４０と同じサイズを有する。代わりに、ダイオードアレイ１４２Ａ−１４２Ｎは、大きい寸法を有する単一のダイオードを具備することができる。
入力電圧Ｖａ及びＶｂがノードＮ１、Ｎ２で夫々生成されて、夫々のフィードバック経路を介して増幅器１１０へ入力としてフィードバックされる。ＶＡは電流Ｉ１によって並列組合せ回路１６０に掛る電圧であり、Ｖｂは電流Ｉ２によって並列組合せ回路１７０に掛る電圧である。
入力電圧Ｖａ及びＶｂは、増幅器１１０を駆動してノード１８０にバイアス電圧を生成する。差動増幅器１１０は、このように、２つの入力電圧Ｖａ、Ｖｂの関数として、バイアス電圧を生成する。電流源トランジスタ１２０のゲートは電流源トランジスタ１２２のゲートに接続され、この後者のゲートは電流源トランジスタ１２４のゲートに連結され、この後者のゲートは電流源トランジスタ１２６のゲートに連結される。このため、ノード１８０上のバイアス電圧が、電流源トランジスタ１２０、１２２、１２４、１２６をバイアスする。
その結果、電流源トランジスタ１２０は、並列組合せ回路１６０に電流Ｉ１を供給する。電流源トランジスタ１２２は、並列組合せ回路１７０に電流Ｉ２を供給する。電流源トランジスタ１２４は、出力抵抗器１３６に電流Ｉ３を供給する。電流源トランジスタ１２６は、抵抗器１３８に電流を供給する。
ここで示した実施形態において、電流源トランジスタは、Ｐチャネル型の金属／酸化物／半導体型の電界効果トランジスタ（ＰＭＯＳＦＥＴ、或いは「ＰＦＥＴ」としても言及される）からなる。しかし、他の実施形態では、相補導電型であるＮチャネル型の金属／酸化物／半導体型の電界効果トランジスタ（ＮＭＯＳＦＥＴ、或いは「ＮＦＥＴ」としても言及される）が使用される。更に他の実施形態では、バイポーラ接合トランジスタ（ＢＪＴ）及び接合電界効果トランジスタ（ＪＦＥＴ）のような他のタイプのトランジスタが使用される。当業者であれば、他の多くのタイプのトランジスタが、本発明の範囲内において利用可能であることが理解できるであろう。
制御ループ８０２は、差動増幅器１１０、電流源トランジスタ１２０、１２２、及び並列組合せ回路１６０、１７０の動作によって形成される。差動増幅器１１０は、電流源トランジスタ１２０及び１２２を制御するバイアス電圧を調整して、Ｖａ及びＶｂ間の差をゼロ近くまで駆動する。その結果、作動中に、並列組合せ回路１６０及び１７０に掛る電圧が実質的に同等となる。本願明細書に記載の実施形態において、電流源トランジスタ１２０及び１２２が同じバイアス電圧を受信するので、電流Ｉ１及びＩ２もまたある程度実質的に同等である。
差動増幅器１１０は、好ましくは高利得増幅器である。利得は、差動増幅器１１０へ入力されるコモンモード電圧の関数として変動する傾向がある。このため、入力電圧の設計は、差動増幅器の「動作点」が高利得の領域において維持されるようにすることが望ましい。これにより、バンドギャップ基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２は、より安定で温度変化により影響され難くなる。差動増幅器１１０の利得は、特定のコモンモード入力電圧範囲内の入力電圧で動作する時、概して最も高い。抵抗器の抵抗値が固定されるため、電圧Ｖａ及びＶｂは比較的固定されたままで、差動増幅器１１０に対する入力電圧レベルが定常状態で一定になる傾向がある。バンドギャップ電圧基準発生器回路の構成要素は、このように、差動増幅器１１０に対する入力電圧レベルが、非常に高い利得を提供する範囲内に留まるように選択される。
電圧基準発生器ユニット８０４は、電流源トランジスタ１２４、１２６を含む。電流源トランジスタ１２４は、出力抵抗器１３６に電流Ｉ３を提供して、抵抗器１３６と電流源トランジスタ１２４のドレイン／ソース端子と間のノードＮ３で、第１の基準電圧Ｖｒｅｆ１を生成する。
第２のバンドギャップ基準電圧Ｖｒｅｆ２は、電流Ｉ４を提供する電流源トランジスタ１２６のドレイン／ソース端子と出力抵抗器１３８との間のノードＮ４で生成される。抵抗器１３８は、ノードＮ４と負の電圧供給レール１５２との間に接続される。定常状態において、電流Ｉ３及びＩ４は、夫々固定された基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２を提供するように固定される。電流源トランジスタ１２６及び抵抗器１３８は、第２のバンドギャップ基準電圧Ｖｒｅｆ２が生成されるようにする。第１のバンドギャップ基準電圧Ｖｒｅｆ１は、抵抗器１３６及び抵抗器１３０の比と比例する。一方、第２のバンドギャップ基準電圧Ｖｒｅｆ２は、抵抗器１３８及び抵抗器１３０の比と比例する。両方の基準電圧は、負の電圧レール１５２に相対して生成される。
図１７は、２つの異なる基準電圧を生成するように構成されたバンドギャップ基準発生器回路の他の実施形態を示す概略回路図である。このバンドギャップ基準発生器回路は、第１の制御ループ８０２、基準電圧発生器ユニット９０４、及び第２の制御ループ９０６を含む。第１の制御ループは、第１の差動増幅器２１０、電流源トランジスタ２２０、２２２、抵抗器２３２、ダイオード２４０、ダイオードアレイ２４２Ａ−２４２Ｎ、正の供給電圧２５０、及び負の供給電圧２５２を含む。基準電圧発生器ユニット９０４は、電流源トランジスタ２２４、２２５、２２６、２２７、及び負の電圧供給部２５２に接続された抵抗器２３４、２３６を含む。
第２の制御ループ９０６は、第２の差動増幅器２１２、電流源トランジスタ２２９、及び負の電圧供給部２５２に接続された抵抗器２３８を含む。電流源トランジスタ２２０、２２２、２２４、２２５、２２６、２２７、２２９のソース／ドレインは、ライン２５０に接続される。
電流源トランジスタ２２０、２２２、２２４、２２６のゲート電極は、第１の増幅器２１０の出力によって駆動される。何故なら、トランジスタ２２０のゲートは電流源トランジスタ２２２のゲートに連結され、電流源トランジスタ２２２のゲートは電流源トランジスタ２２４のゲートに連結され、電流源トランジスタ２２４のゲートは電流源トランジスタ２２６のゲートに連結される。同様に、電流源トランジスタ２２５、２２７、２２９のゲート電極は、第２の増幅器２１２の出力によってバイアスされる。何故なら、トランジスタ２２５のゲートは電流源トランジスタ２２７のゲートに連結され、電流源トランジスタ２２７のゲートは電流源トランジスタ２２９のゲートに連結される。
一旦バイアスされると、電流源トランジスタ２２０、２２２、２２４、２２５、２２６、２２７、２２９は、電流Ｉ１、Ｉ２、Ｉ３、Ｉ４、Ｉ５、Ｉ６、Ｉ７を夫々生成する。第１の増幅器２１０は、入力電圧Ｖａ及び電圧Ｖｂを有する。第２の増幅器は、入力電圧Ｖａ及び電圧Ｖｃを有する。第１の増幅器２１０は、電流源トランジスタ２２０に連結されてこれを駆動する出力を生成する。第２の増幅器２１２は、電流源トランジスタ２２９のゲートを駆動する出力を生成する。ダイオード２４０は、電流源トランジスタ２２０のドレイン／ソースと負の電圧供給レール２５２との間に提供される。
ノードＮ１は、電流源トランジスタ２２０のドレイン／ソースにダイオード２４０のアノードを接続する。電圧ＶｃがノードＮ１で生成され、第２の増幅器２１２にフィードバックされる。ノードＮ２は、電流源トランジスタ２２２のドレイン／ソースを抵抗器２３２に接続する。電圧ＶｂがノードＮ２で生成され、第１の増幅器２１０にフィードバックされる。抵抗器２３２はまた、ダイオードアレイ２４２Ａ−２４２Ｎの各アノードに接続される。ダイオードアレイ２４２Ａ−２４２Ｎの各ダイオードのカソードは、負の電圧供給レール２５２に接続される。
抵抗器２３４は、電流源トランジスタ２２４のドレイン／ソースと負の電圧供給レール２５２との間に接続され、ノードＮ３が、抵抗器２３４と電流源トランジスタ２２４との間の接続を規定する。ノードＮ３は、電流源トランジスタ２２５のドレイン／ソースに提供されたノードＮ４に接続される。第１のバンドギャップ基準電圧Ｖｒｅｆ１が、ノードＮ４で生成される。
同様に、抵抗器２３６は、ノードＮ５で電流源トランジスタ２２６のドレイン／ソース端子に接続される。抵抗器２３６は、ノードＮ５と負の電圧供給レール２５２との間に連結される。ノードＮ５は、電流源トランジスタ２２７のドレイン／ソースに提供されたノードＮ６に接続される。第２のバンドギャップ基準電圧Ｖｒｅｆ２が、ノードＮ６で生成される。
抵抗器２３８は、ノードＮ７で電流源トランジスタ２２９のドレイン／ソース端子に接続される。抵抗器２３８は、ノードＮ７と負の電圧供給レール２５２との間に連結される。
図１８は、２つの異なる基準電圧を生成するように構成された、２本の制御ループを有するバンドギャップ基準発生器回路の他の実施形態を示す概略回路図である。図１８に示すように、このバンドギャップ基準発生器回路は、第１の制御ループ８０２、基準電圧発生器ユニット１２０４、及び第２の制御ループ９０６を含む。第１の制御ループ８０２は、増幅器４１０、電流源トランジスタ４２０、４２２、抵抗器４３２、ダイオード４４０、及びダイオードアレイ４４２Ａ−４４２Ｎを含む。発生器ユニット１２０４は、電流源トランジスタ４２４、４２５及び抵抗器４３４、４３６を含む。第２の制御ループ９０６は、電流源トランジスタ４２６、抵抗器４３８、及び第２の増幅器４１２を含む。
増幅器４１０は、ノードＮ１、Ｎ２から夫々フィードバックされる入力電圧Ｖａ、Ｖｂを含む。一方、増幅器４１２は、ノードＮ１、Ｎ５から夫々フィードバックされる入力電圧Ｖａ、Ｖｃを含む。更に、図１８の実施形態が実行されるとき、電圧Ｖａは電圧Ｖｂと同一である。増幅器４１０は、電流源トランジスタ４２０、４２２、４２４のゲートを駆動する出力信号を生成する。一方、増幅器４１２は、電流源トランジスタ４２５、４２６のゲートを駆動する出力信号を生成する。電流源トランジスタ４２０のゲートは電流源トランジスタ４２２のゲートに連結され、この後者のゲートは電流源トランジスタ４２４のゲートに連結される。電流源トランジスタ４２５のゲートは、電流源トランジスタ４２６のゲートに連結される。電流源トランジスタ４２０、４２２、４２４、４２５、４２６のソース／ドレイン端子は、信号線４５０に連結される。ダイオード４４０は、電流源トランジスタ４２０のドレイン／ソース端子に提供された第１のノードと負の電圧供給レール４５２との間に接続される。電圧Ｖａが、トランジスタ４２０からの電流Ｉ１によって第１のノードで生成される。
抵抗器４３２は、ノードＮ２とダイオードアレイ４４２Ａ−４４２Ｎとの間に提供される。電圧Ｖｂが、トランジスタ４２２からの電流Ｉ２によってノードＮ２で生成される。抵抗器４３２は、アレイ４４２Ａ−４４２Ｎの各ダイオードのアノードに接続される。一方、アレイ４４２Ａ−４４２Ｎの各ダイオードのカソードは、負の電圧供給レール４５２に連結される。
抵抗器４３６は、ノードＮ３とノードＮ４との間に提供される。ノードＮ３は、電流源トランジスタ４２４のドレイン／ソース及び電流源トランジスタ４２５のドレイン／ソースに配置される。第２のバンドギャップ基準電圧Ｖｒｅｆ２が、トランジスタ４２４、４２５から流れる電流Ｉ３、Ｉ４によってノードＮ３で生成される。抵抗器４３４は、ノードＮ４と負の電圧供給レール４５２との間に提供される。第１のバンドギャップ基準電圧Ｖｒｅｆ１が、トランジスタ４２４、４２５からの電流Ｉ３、Ｉ４によってノードＮ４で生成される。トランジスタ４２４、４２５はバイアスされ、増幅器４１０、４１２の出力によって夫々制御される点に留意する必要がある。
抵抗器４３８は、ノードＮ５と負の電圧供給レール４５２との間に提供される。ノードＮ５は、電流源トランジスタ４２６のドレイン／ソース端子に提供され、電圧Ｖｃを生成する。
図１９は、単一のバンドギャップ基準発生器回路１００、第１及び第２のコンパレータ３００Ａ、３００Ｂ、及び制御回路４００を含む熱検知回路の他の実施形態を示すブロック図である。バンドギャップ基準発生器回路１００は、第１のバンドギャップ基準電圧Ｖｒｅｆ１、第２のバンドギャップ基準電圧Ｖｒｅｆ２、及び電圧Ｖａを生成する。この場合、電圧Ｖａは、ダイオード４４０のベース・エミッタ間電圧Ｖｂｅに対応する温度係数を有する。これにより、別の熱検知素子を不要とすることができる。
コンパレータ３００Ａは、第１のバンドギャップ基準電圧Ｖｒｅｆ１及び電圧Ｖａに応答する。第１のコンパレータ３００Ａは第１のコンパレータ出力OUT_COMPARATORを生成し、これは制御回路４００に送信される。第２のコンパレータ３００Ｂは、電圧Ｖａ及び第２のバンドギャップ基準電圧Ｖｒｅｆ２に応答する。第２のコンパレータ３００Ｂは第２のコンパレータ出力OUT_COMPARATORを生成し、これは制御回路４００に提供される。制御回路４００は、第１及び第２のコンパレータ出力OUT_COMPARATORを利用して指示信号OUTPUT_SIGNALを生成する。
その結果、電圧Ｖａをベース・エミッタ間電圧Ｖｂｅの代わりに使用することができ、熱検知回路が非常に単純化される。これは、熱検知回路が、第１のバンドギャップ基準電圧Ｖｒｅｆ１及び第２のバンドギャップ基準電圧Ｖｒｅｆ２を、電圧Ｖａと共に提供するからである。電圧Ｖａは温度係数に関する情報を含む。その結果、熱検知回路のために必要なレイアウト面積はかなり減少する。図１８に示す実施形態において、更に、複数の増幅器が使われるため、電圧Ｖａは電圧Ｂに等しくすることができる。
図２０は、制御ループ８０２及び基準電圧発生器１３０４を有するバンドギャップ基準発生器回路の他の実施形態を示す概略回路図である。この発生器回路は、２つの異なる基準電圧を生成するように構成される。
制御ループ８０２は、増幅器１３１０、電流源トランジスタ１３２０、１３２２、抵抗器１３３０、１３３２、１３３４、ダイオード１３４０、ダイオードアレイ１３４２Ａ−１３４２Ｎ、及び正の電圧供給部３５０を含む。電流源トランジスタ１３２０、１３２２、１３２４のソース／ドレイン端子は、正の電圧供給部１３５０に連結される。電流源トランジスタ１３２０のゲートは電流源トランジスタ１３２２のゲートに連結され、この後者のゲートは電流源トランジスタ１３２４のゲートに連結される。電圧Ｖａ、Ｖｂは、増幅器３１０に入力としてフィードバックされる制御信号として役立つ。増幅器３１０は、電流源トランジスタ１３２０、１３２２、１３２４のゲートをバイアスする出力信号を生成する。電流源トランジスタ１３２０、１３２２、１３２４は、電流Ｉ１、Ｉ２、Ｉ３を夫々生成する。
電圧ＶａがノードＮ１で生成される。電流源トランジスタ１３２０のドレイン／ソース端子は、ノードＮ１で抵抗器１３３０に連結される。抵抗器１３３０は、電圧Ｖａと負の電圧供給レール１３５２との間に配置される。ダイオード１３４０も、ノードＮ１と負の電圧供給レール１３５２との間で連結される。
電圧Ｖｂが、電流源トランジスタ１３２２のドレイン／ソース端子に提供されたノードＮ２で生成される。抵抗器１３３２は、ノードＮ２とダイオードアレイ１３４２Ａ−１３４２Ｎとの間に連結される。ダイオードアレイは、負の電圧供給レール１３５２に連結される。
抵抗器１３３４は、ノードＮ２と負の電圧供給レール１３５２との間に連結される。電圧Ｖｂと負の供給電圧１３５２との間の差に等しい電圧が、抵抗器１３３４に掛る。
抵抗器１３３２は、ノードＮ１とアレイ１３４２Ａ−１３４２Ｎの各ダイオードのアノードとの間に連結される。アレイ１３４２Ａ−１３４２Ｎの各ダイオードのカソードは、負の電圧供給レール１３５２に連結される。
基準電圧発生器１３０４は、電流パストランジスタ１３２４及び抵抗器１３３６、１３３９を含む。抵抗器１３３６、１３３９は、ノードＮ３と負の電圧供給部１３５２との間に生成される電圧を分けるのに役立つ。第２のバンドギャップ基準電圧Ｖｒｅｆ２が、負の電圧供給レール１３５２に相対して、電流源トランジスタ１３２４のドレイン／ソース端子と抵抗器１３３９の端子との間のノードＮ３で生成される。Ｖｒｅｆ２及びＶｒｅｆ１間の差に等しい電圧が、抵抗器１３３９に掛る。抵抗器１３３９の他の端子はノードＮ４に連結され、ノードＮ４で第１のバンドギャップ基準電圧Ｖｒｅｆ１が生成される。抵抗器１３３６は、ノードＮ４と負の電圧供給レール１３５２との間に接続される。
図２０において、第１のバンドギャップ基準電圧Ｖｒｅｆ１は、抵抗器１３３４に対する抵抗器１３３６の比と比例する。第２のバンドギャップ基準電圧Ｖｒｅｆ２は、抵抗器１３３４に対する抵抗器１３３６、１３３９の合計の比と比例する。これらの実施形態によれば、追加のレイアウトスペースを不必要に消費することなく、複数の異なる基準電圧を提供することができる。
更に、図２０の図示した実施形態において、中間ノードＮ１は、図４に示されるベース・エミッタ間電圧Ｖｂｅに対応する温度係数を有する。従って、中間ノードＮ１電圧が、ベース・エミッタ間電圧Ｖｂｅの代わりに使用可能となる。このように、複数の異なるバンドギャップ基準電圧を、ベース・エミッタ間電圧Ｖｂｅと等価な電圧に加えて生成する単一の回路が提供される。この後者の電圧は、図４に示されるような別の従来の熱検知素子を必要とすることなく、温度係数を供給するために使用される。
図２１は、コンパレータ回路の実施形態を示す概略回路図である。図２１に示すように、コンパレータは、増幅器３１０及びインバータ３２０を使用して構成することができる。
増幅器３１０は、バンドギャップ基準電圧及びベース・エミッタ間電圧Ｖｂｅに対応する入力に応答する。当業者であれば、例えば、図１９を参照して前述した電圧Ｖａのような、
ベース・エミッタ間電圧Ｖｂｅ以外の電圧も利用可能であることが理解できるであろう。増幅器３１０はインバータ３２０に入力される出力信号を生成する。その結果、インバータ３２０はコンパレータ出力OUT_COMPARATOR信号を生成する。
図２２は、制御回路の実施形態を示す概略回路図である。図２２に示すように、この制御回路４００は、第１のコンパレータ出力OUT_COMPARATOR1及び第２のコンパレータ出力OUT_COMPARATOR2を受信して、指示信号OUTPUT_SIGNALを生成するように構成される。制御回路４００は、インバータ５１０、第１及び第２の遅延素子５２０、５３０、ＮＡＮＤゲート５４０、５５０、５６０、５７０、及びインバータ５９０、６００を含む。遅延素子５２０及び５３０は、ノイズによる不必要な切替えを予防するために提供される。遅延素子５２０及び５３０はノイズフィルタとして作用する。遅延の時定数は、除去されるべきノイズの期間によって決定されなければならない。
第１のコンパレータ出力OUT_COMPARATOR１は、入力されてから反転され、ＮＡＮＤゲート５４０に連結される。遅延素子５２０もまた、インバータ５１０の出力を受信し、インバータ５１０の出力を遅延させた後、ＮＡＮＤゲート５４０に遅延及び反転されたインバータ５１０の出力を入力する。
第２のコンパレータ出力OUT_COMPARATOR２は、ＮＡＮＤゲート５５０の１つの入力に直接供給される。OUT_COMPARATOR２はまた、遅延素子５３０によって遅延された後、ＮＡＮＤゲート５５０に入力される。ＮＡＮＤゲート５４０及びＮＡＮＤゲート５５０の出力は、次に、一対のＮＡＮＤゲート５６０、５７０を使用して構成される従来のフリップフロップ回路５８０に入力される。代わりに、２つの出力状態を有し、外部信号（トリガー）によって１つの状態から他の状態に切り替えられる、いかなる双安定マルチバイブレータ回路も利用することができる。フリップフロップ回路５８０の出力は、次にインバータ５９０に供給され、ここで信号が反転される。この反転信号は、他のインバータ６００に送られ、これが指示信号OUTPUT_SIGNALを生成する。
図２３は、図２２に示される制御回路の動作を示すタイミング図である。温度が温度Ｔ２まで上がると、OUT_COMPARATOR２が論理ハイから論理ローへ遷移する。温度が温度Ｔ１まで上がると、OUT_COMPARATOR１が論理ハイから論理ローへ遷移する。図２３に示すように、第２のコンパレータ出力OUT_COMPARATOR２がローで、且つ第１のコンパレータ出力OUT_COMPARATOR１がハイからローに遷移すると、指示信号OUTPUT_SIGNALがローレベルからハイレベルへ遷移する。
温度が温度Ｔ１まで下がると、OUT_COMPARATOR１が論理ローから論理ハイへ遷移する。温度が温度Ｔ２まで下がると、OUT_COMPARATOR２が論理ローから論理ハイへ遷移する。その結果、第１のコンパレータOUT_COMPARATOR１の出力が論理ハイレベルにある状態で、第２のコンパレータOUT_COMPARATOR２の出力が論理ハイレベルへ遷移するまで、指示信号OUTPUT_SIGNALはハイレベルに留まる。即ち、この時、指示信号OUTPUT_SIGNALが、論理ハイレベルから論理ローレベルへ遷移する。
このように、指示信号OUTPUT_SIGNALはヒステリシス特性を有し、ここで、指示信号は、温度が温度Ｔ１に上がるとターン・オンし、温度が温度Ｔ２に下がるとターン・オフする。これは、フリップフロップ回路５８０及び制御回路４００を利用することによって可能となる。
以上述べたように、本発明の実施形態によれば、トリミング回路構成が不要なバンドギャップ電圧基準発生器を使用する方法、システム、及び熱検知装置が提供される。更に、本発明の実施形態によれば、大量のチップを使用せず且つ別の熱検知素子を必要としない、回路、システム、及び方法が提供される。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。なお、課題を解決するための手段に記載の回路は、下記のように構成することができる。
（１）第１の視点の回路において、第１の制御ループを更に具備し、前記第１の制御ループは、
第１の電流を生成すると共に、ダイオードに第１の電圧が掛るように連結された第１の電流源回路と、
並列組合せ回路と、
第２の電流を生成すると共に、前記並列組合せ回路に第２の電圧が掛るように連結された第２の電流源回路と、
前記第１の電圧及び前記第２の電圧に応答する第１の増幅器と、前記第１の増幅器は、前記第１の電流及び前記第２の電流に影響するように連結されることと、
を具備し、前記第１及び第２の電流源回路は、前記第１の増幅器に連結されたゲートを有するトランジスタからなる。
（２）上記（１）の回路において、第２の制御ループを更に具備し、前記第２の制御ループは、
第３の抵抗器と、
前記第３の抵抗器に第３の電圧が掛るように第３の電流を生成する第３の電流源回路と、
前記第１の電圧及び前記第３の電圧に応答する第２の増幅器と、前記第２の増幅器は、前記第２の増幅器に応答する第３の電流源に連結されることと、
を具備する。
（３）第１の視点の回路において、前記第２の電圧基準出力ノードは、正の電圧供給部に連結された前記第２の出力電流源回路と前記第２の抵抗器との間に配置される。
（４）第１の視点の回路において、前記第２の電圧基準出力ノードは、前記第２の抵抗器と前記第１の抵抗器との間に配置される。
（５）第１の視点の回路において、前記第１の電圧は、温度を測定するために使用される。
（６）第１の視点の回路において、前記第１の電圧基準出力ノードは、第３の出力電流源回路に連結される。
（７）第１の視点の回路において、前記第２の電圧基準出力ノードは、第４の出力電流源回路に連結される。
（８）上記第１の視点の回路において、前記第１の電圧基準出力ノードにおける前記第１の基準電圧は、前記第３の抵抗器の抵抗値に対する前記第１の抵抗器の抵抗値と前記第２の抵抗器の抵抗値との合計の比に基づく。
（９）上記（２）の回路において、前記第２の電圧基準出力ノードにおける前記第２の基準電圧は、前記第３の抵抗器の抵抗値に対する前記第２の抵抗器の抵抗値の比に基づく。
（１０）第１の視点の回路において、前記第１の電圧または前記第２の電圧と前記負の電圧供給部との間に連結された第４の抵抗器を更に具備し、前記第１の電圧基準出力ノードにおける前記第１の基準電圧は、前記第４の抵抗器の抵抗値に対する前記第１の抵抗器の抵抗値と前記第２の抵抗器の抵抗値との合計の比に基づく。
（１１）第１の視点の回路において、前記第１の電圧または前記第２の電圧と前記負の電圧供給部との間に連結された第４の抵抗器を更に具備し、前記第２の電圧基準出力ノードにおける前記第２の基準電圧は、前記第４の抵抗器の抵抗値に対する前記第２の抵抗器の抵抗値の比に基づく。
（１２）上記（１）の回路において、前記並列組合せ回路は、並列に接続された複数のダイオードを具備するダイオードアレイと直列の第５の抵抗器を具備する。
（１３）上記（１）の回路において、前記並列組合せ回路は、第２の並列組合せ回路と、前記ダイオードと並列に連結された第４の抵抗器を具備する第１の並列組合せ回路と、を具備する。
（１４）上記（１３）の回路において、前記第２の並列組合せ回路は、ダイオードアレイと直列の第５の抵抗器と並列に連結された別の第４の抵抗器を具備する。
（１５）第２の視点の回路において、前記バンドギャップ電圧基準発生器回路は基準電圧発生器ユニットを更に具備し、前記基準電圧発生器ユニットは、
第１の出力電流源回路と、
前記第１の出力電流源回路に連結された第１の抵抗器と、
前記第１の抵抗器と前記第１の出力電流源回路との間に配置された第１の電圧基準出力ノードと、前記第１の電圧基準出力ノードは第１の基準電圧を生成することと、
負の電圧供給部に連結された第２の抵抗器と、
正の電圧供給部に連結された第２の出力電流源回路及び前記第１の抵抗器の少なくとも１つと、前記第２の抵抗器との間に配置された第２の電圧基準出力ノードと、前記第２の電圧基準出力ノードは第２の基準電圧を生成することと、
を具備する。
（１６）第２の視点の回路において、前記バンドギャップ電圧基準発生器回路は第１の制御ループを更に具備し、前記第１の制御ループは、
第１の電流を生成すると共に、ダイオードに第１の電圧が掛るように連結された第１の電流源回路と、
並列組合せ回路と、
第２の電流を生成すると共に、前記並列組合せ回路に第２の電圧が掛るように連結された第２の電流源回路と、
前記第１の電圧及び前記第２の電圧に応答する第１の増幅器と、前記第１の増幅器は、前記第１の電流及び前記第２の電流に影響するように連結されることと、
を具備し、前記第１及び第２の電流源回路は、前記第１の増幅器に連結されたゲートを有するトランジスタからなる。
（１７）第２の視点の回路において、前記バンドギャップ電圧基準発生器回路は第２の制御ループを更に具備し、前記第２の制御ループは、
第３の抵抗器と、
前記第３の抵抗器に第３の電圧が掛るように第３の電流を生成する第３の電流源回路と、
前記第１の電圧及び前記第３の電圧に応答する第２の増幅器と、前記第２の増幅器は、前記第２の増幅器に応答する第３の電流源に連結されることと、
を具備する。
（１８）上記（１５）の回路において、前記第２の電圧基準出力ノードは、正の電圧供給部に連結された前記第２の出力電流源回路と前記第２の抵抗器との間に配置される。
（１９）上記（１５）の回路において、前記第２の電圧基準出力ノードは、前記第２の抵抗器と前記第１の抵抗器との間に配置される。
（２０）上記（１５）の回路において、第２の視点の回路において、前記第１の電圧基準出力ノードは、第３の出力電流源回路に連結される。
（２１）上記（１５）の回路において、前記第２の電圧基準出力ノードは、第４の出力電流源回路に連結される。
（２２）上記（１７）の回路において、前記第１の電圧基準出力ノードにおける前記第１の基準電圧は、前記第３の抵抗器の抵抗値に対する前記第１の抵抗器の抵抗値と前記第２の抵抗器の抵抗値との合計の比に基づく。
（２３）上記（１７）の回路において、前記第２の電圧基準出力ノードにおける前記第２の基準電圧は、前記第３の抵抗器の抵抗値に対する前記第２の抵抗器の抵抗値の比に基づく。
（２４）上記（１６）の回路において、前記並列組合せ回路は、並列に接続された複数のダイオードを具備するダイオードアレイと直列の第５の抵抗器を具備する。
（２５）上記（１６）の回路において、前記並列組合せ回路は、第２の並列組合せ回路と、前記ダイオードと並列に連結された第４の抵抗器を具備する第１の並列組合せ回路と、を具備する。
（２６）上記（２５）の回路において、前記第２の並列組合せ回路は、ダイオードアレイと直列の第５の抵抗器と並列に連結された別の第４の抵抗器を具備する。
（２７）第２の視点の回路において、前記第１のコンパレータ回路は、
前記第１のバンドギャップ基準電圧及び前記ベース・エミッタ間電圧に応答する増幅器と、
前記増幅器に連結され、前記第１のコンパレータ出力を生成するインバータと、
を具備する。
（２８）第２の視点の回路において、前記制御回路は、
遅延された第１のコンパレータ出力を生成すると共に、ノイズによる切替えを予防する第１の遅延素子と、
前記第１のコンパレータ出力及び前記遅延された第１のコンパレータ出力に応答する第１のＮＡＮＤゲートと、前記第１のＮＡＮＤゲートは第１の出力を生成することと、
遅延された第２のコンパレータ出力を生成すると共に、ノイズによる切替えを予防する第２の遅延素子と、
前記第２のコンパレータ出力及び前記遅延された第２のコンパレータ出力に応答する第２のＮＡＮＤゲートと、前記第２のＮＡＮＤゲートは第２の出力を生成することと、
前記第１の出力及び前記第２の出力に応答するフリップフロップ回路と、前記フリップフロップ回路はフリップフロップ出力を生成することと、前記フリップフロップ出力は、前記指示信号を生成するために使われることと、前記指示信号は、温度が第１の温度まで上がるとハイレベルへ切替わり、温度が第２の温度に下がるとローレベルへ切替わることと、
を具備する。
（２９）上記（２８）の回路において、前記第１のコンパレータ出力が論理ハイにあり且つ前記指示信号がハイレベルにある時、前記指示信号は、前記第２のコンパレータ出力が論理ハイへ遷移するまで前記ハイレベルを維持する。
（３０）上記（２８）の回路において、温度が第２の温度まで上がると、前記第２のコンパレータ出力が論理ハイから論理ローへ遷移する。
（３１）上記（２８）の回路において、温度が第１の温度まで上がると、前記第１のコンパレータ出力が論理ハイから論理ローへ遷移する。
（３２）上記（２８）の回路において、前記第２のコンパレータ出力がローで且つ前記第１のコンパレータ出力が論理ローへ遷移すると、前記指示信号がローレベルからハイレベルへ遷移する。
（３３）上記（２８）の回路において、温度が第１の温度まで下がると、前記第１のコンパレータ出力が論理ローから論理ハイへ遷移し、また、温度が第２の温度まで下がると、前記第２のコンパレータ出力が論理ローから論理ハイへ遷移する。
（３４）第３の視点の回路において、前記温度依存性電圧は、温度係数に関する情報を含む。
（３５）上記（３４）の回路において、前記温度係数は、ダイオードのベース・エミッタ間電圧に対応する。
（３６）第３の視点の回路において、前記バンドギャップ電圧基準発生器回路は、制御ループと、基準電圧発生器ユニットとを具備する。
（３７）上記（３６）の回路において、前記基準電圧発生器ユニットは、
第１の出力電流源トランジスタと、
負の電圧供給部と、
前記第１の出力電流源トランジスタと前記負の電圧供給部との間に連結された分圧器と、
を具備し、前記分圧器は、第１の電圧基準出力ノードで前記第１のバンドギャップ基準電圧を生成すると共に、第２の電圧基準出力ノードで前記第２のバンドギャップ基準電圧を生成する。
（３８）上記（３７）の回路において、前記分圧器は、第１の抵抗器及び第２の抵抗器を具備し、前記第１の電圧基準出力ノードは、前記第１の抵抗器で規定される。
（３９）上記（３８）の回路において、前記バンドギャップ電圧基準発生器回路は、前記第１の電圧または前記第２の電圧と前記負の電圧供給部との間に連結された第３の抵抗器を更に具備し、前記第１の電圧基準出力ノードにおける前記第１の基準電圧は、前記第３の抵抗器の抵抗値に対する前記第１の抵抗器の抵抗値と前記第２の抵抗器の抵抗値との合計の比に基づく。
（４０）上記（３８）の回路において、前記バンドギャップ電圧基準発生器回路は、前記第１の電圧または前記第２の電圧と前記負の電圧供給部との間に連結された第３の抵抗器を更に具備し、前記第２の電圧基準出力ノードにおける前記第２の基準電圧は、前記第３の抵抗器の抵抗値に対する前記第２の抵抗器の抵抗値の比に基づく。
（４１）上記（３６）の回路において、前記制御ループは、第１の電圧及び前記温度依存性電圧に応答する差動増幅器を含み、前記差動増幅器は、これに接続される電流源トランジスタをバイアスする出力信号を生成することと、前記温度依存性電圧は、前記差動増幅器に接続された前記電流源トランジスタのドレイン／ソース端子で生成されるることと、を具備する。
（４２）上記（３８）の回路において、前記第２の電圧基準出力ノードは、前記第２の抵抗器と前記第１の抵抗器との間に配置される。
（４３）上記（３６）の回路において、前記制御ループは並列組合せ回路を具備し、前記並列組合せ回路は、並列に接続された複数のダイオードを具備するダイオードアレイと直列の第５の抵抗器を具備する。
（４４）上記（４３）の回路において、前記並列組合せ回路は、第２の並列組合せ回路と、前記ダイオードと並列に連結された第４の抵抗器を具備する第１の並列組合せ回路と、を具備する。
（４５）上記（４４）の回路において、前記第２の並列組合せ回路は、ダイオードアレイと直列の第５の抵抗器と並列に連結された別の第４の抵抗器を具備する。
（４６）第３の視点の回路において、前記第１のコンパレータ回路は、
前記第１のバンドギャップ基準電圧及び前記ベース・エミッタ間電圧に応答する増幅器と、
前記増幅器に連結され、前記第１のコンパレータ出力を生成するインバータと、
を具備する。
（４７）第３の視点の回路において、前記制御回路は、
遅延された第１のコンパレータ出力を生成すると共に、ノイズによる切替えを予防する第１の遅延素子と、
前記第１のコンパレータ出力及び前記遅延された第１のコンパレータ出力に応答する第１のＮＡＮＤゲートと、前記第１のＮＡＮＤゲートは第１の出力を生成することと、
遅延された第２のコンパレータ出力を生成すると共に、ノイズによる切替えを予防する第２の遅延素子と、
前記第２のコンパレータ出力及び前記遅延された第２のコンパレータ出力に応答する第２のＮＡＮＤゲートと、前記第２のＮＡＮＤゲートは第２の出力を生成することと、
前記第１の出力及び前記第２の出力に応答するフリップフロップ回路と、前記フリップフロップ回路はフリップフロップ出力を生成することと、前記フリップフロップ出力は、前記指示信号を生成するために使われることと、前記指示信号は、温度が第１の温度まで上がるとハイレベルへ切替わり、温度が第２の温度に下がるとローレベルへ切替わることと、
を具備する。
（４８）第３の視点の回路において、前記第１のコンパレータ出力が論理ハイにあり且つ前記指示信号がハイレベルにある時、前記指示信号は、前記第２のコンパレータ出力が論理ハイへ遷移するまで前記ハイレベルを維持する。
（４９）第３の視点の回路において、温度が第２の温度まで上がると、前記第２のコンパレータ出力が論理ハイから論理ローへ遷移する。
（５０）第３の視点の回路において、温度が第１の温度まで上がると、前記第１のコンパレータ出力が論理ハイから論理ローへ遷移する。
（５１）第３の視点の回路において、前記第２のコンパレータ出力がローで且つ前記第１のコンパレータ出力が論理ローへ遷移すると、前記指示信号がローレベルからハイレベルへ遷移する。
（５２）第３の視点の回路において、温度が第１の温度まで下がると、前記第１のコンパレータ出力が論理ローから論理ハイへ遷移し、また、温度が第２の温度まで下がると、前記第２のコンパレータ出力が論理ローから論理ハイへ遷移する。
更に、本発明に係る実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施の形態に示される全構成要件から幾つかの構成要件が省略されることで発明が抽出された場合、その抽出された発明を実施する場合には省略部分が周知慣用技術で適宜補われるものである。
従来の熱検知回路を示すブロック図である。 温度の関数として、バンドギャップ基準電圧及びベース・エミッタ間電圧を示すグラフである。 図１の熱検知回路によって生成される指示信号のタイミングと温度との関係を示すタイミング図である。 従来のバンドギャップ基準発生器回路を示す図である。 従来の熱検知素子回路を示す概略回路図である。 従来の他のバンドギャップ基準電圧発生器回路を示す概略回路図である。 従来の他のバンドギャップ基準電圧発生器回路を示す概略回路図である。 従来の他のバンドギャップ基準電圧発生器回路を示す概略回路図である。 熱検知回路の実施形態を示すブロック図である。 温度の関数として、バンドギャップ基準電圧及びベース・エミッタ間電圧を示すグラフである。 図９の熱検知回路によって生成される指示信号のタイミングと温度との関係を示すタイミング図である。 第１のバンドギャップ基準電圧及び第２のバンドギャップ基準電圧を提供する２つのバンドギャップ基準回路を含む熱検知回路の実施形態を示すブロック図である。 温度の関数として、第１及び第２のバンドギャップ基準電圧及びベース・エミッタ間電圧を示すグラフである。 図１２の熱検知回路によって生成される指示信号のタイミングと温度との関係を示すタイミング図である。 熱検知回路の実施形態を示すブロック図である。 ２つの異なる基準電圧を生成するように構成されたバンドギャップ基準回路の実施形態を示す概略回路図である。 ２つの異なる基準電圧を生成するように構成されたバンドギャップ基準発生器回路の他の実施形態を示す概略回路図である。 ２つの異なる基準電圧を生成するように構成された、２本の制御ループを有するバンドギャップ基準発生器回路の他の実施形態を示す概略回路図である。 単一のバンドギャップ基準発生器回路、第１及び第２のコンパレータ、及び制御回路を含む熱検知回路の他の実施形態を示すブロック図である。 ２つの異なる基準電圧を生成するように構成された、制御ループを有するバンドギャップ基準発生器回路の他の実施形態を示す概略回路図である。 コンパレータ回路の実施形態を示す概略回路図である。 制御回路の実施形態を示す概略回路図である。 図２２に示される制御回路の動作を示すタイミング図である。
符号の説明
１００、１００Ａ、１００Ｂ…バンドギャップ基準回路；２００…熱検知素子；３００、３００Ａ、３００Ｂ…コンパレータ；４００…制御回路；５２０、５３０…遅延素子；８０２、９０６…制御ループ；８０４、１３０４…基準電圧発生器；９０４、１２０４…基準電圧発生器ユニット。

Claims (7)

  1. 基準電圧発生器ユニットを具備するバンドギャップ電圧基準発生器回路であって、前記基準電圧発生器ユニットは、
    第１の出力電流源回路と、
    前記第１の出力電流源回路に連結された第１の抵抗器と、
    前記第１の抵抗器と前記第１の出力電流源回路との間に配置された第１の電圧基準出力ノードと、前記第１の電圧基準出力ノードは第１の基準電圧を生成することと、
    負の電圧供給部に連結された第２の抵抗器と、
    正の電圧供給部に連結された第２の出力電流源回路及び前記第１の抵抗器の少なくとも１つと、前記第２の抵抗器との間に配置された第２の電圧基準出力ノードと、前記第２の電圧基準出力ノードは第２の基準電圧を生成することと、
    を具備することを特徴とするバンドギャップ電圧基準発生器回路。
  2. 第１の制御ループを更に具備し、前記第１の制御ループは、
    第１の電流を生成すると共に、ダイオードに第１の電圧が掛るように連結された第１の電流源回路と、
    並列組合せ回路と、
    第２の電流を生成すると共に、前記並列組合せ回路に第２の電圧が掛るように連結された第２の電流源回路と、
    前記第１の電圧及び前記第２の電圧に応答する第１の増幅器と、前記第１の増幅器は、前記第１の電流及び前記第２の電流に影響するように連結されることと、
    を具備し、前記第１及び第２の電流源回路は、前記第１の増幅器に連結されたゲートを有するトランジスタからなることを特徴とする請求項１に記載のバンドギャップ電圧基準発生器回路。
  3. 第２の制御ループを更に具備し、前記第２の制御ループは、
    第３の抵抗器と、
    前記第３の抵抗器に第３の電圧が掛るように第３の電流を生成する第３の電流源回路と、
    前記第１の電圧及び前記第３の電圧に応答する第２の増幅器と、前記第２の増幅器は、前記第２の増幅器に応答する第３の電流源に連結されることと、
    を具備することを特徴とする請求項２に記載のバンドギャップ電圧基準発生器回路。
  4. 少なくとも第１のバンドギャップ基準電圧を生成するバンドギャップ電圧基準発生器回路と、
    ベース・エミッタ間電圧を生成する熱検知素子と、
    前記ベース・エミッタ間電圧を少なくとも前記第１のバンドギャップ基準電圧と比較し、コンパレータ出力を生成する第１のコンパレータと、
    前記コンパレータ出力に応じて指示信号を生成する制御回路と、
    を具備することを特徴とする熱検知回路。
  5. 前記バンドギャップ電圧基準発生器回路は基準電圧発生器ユニットを更に具備し、前記基準電圧発生器ユニットは、
    第１の出力電流源回路と、
    前記第１の出力電流源回路に連結された第１の抵抗器と、
    前記第１の抵抗器と前記第１の出力電流源回路との間に配置された第１の電圧基準出力ノードと、前記第１の電圧基準出力ノードは第１の基準電圧を生成することと、
    負の電圧供給部に連結された第２の抵抗器と、
    正の電圧供給部に連結された第２の出力電流源回路及び前記第１の抵抗器の少なくとも１つと、前記第２の抵抗器との間に配置された第２の電圧基準出力ノードと、前記第２の電圧基準出力ノードは第２の基準電圧を生成することと、
    を具備することを特徴とする請求項４に記載の熱検知回路。
  6. 第１のバンドギャップ基準電圧、第２のバンドギャップ基準電圧、及び温度依存性電圧を生成するバンドギャップ電圧基準発生器回路と、
    前記第１のバンドギャップ基準電圧及び前記温度依存性電圧に基づいて第１のコンパレータ出力を生成する第１のコンパレータと、
    前記第２のバンドギャップ基準電圧及び前記温度依存性電圧に基づいて第２のコンパレータ出力を生成する第２のコンパレータと、
    前記第１及び第２のコンパレータ出力を利用して指示信号を生成する制御回路と、
    を具備することを特徴とする熱検知回路。
  7. 基準電圧発生器ユニットを具備するバンドギャップ電圧基準発生器回路を具備する集積回路であって、前記基準電圧発生器ユニットは、
    第１の出力電流源回路と、
    前記第１の出力電流源回路に連結された第１の抵抗器と、
    前記第１の抵抗器と前記第１の出力電流源回路との間に配置された第１の電圧基準出力ノードと、前記第１の電圧基準出力ノードは第１の基準電圧を生成することと、
    負の電圧供給部に連結された第２の抵抗器と、
    正の電圧供給部に連結された第２の出力電流源回路及び前記第１の抵抗器の少なくとも１つと、前記第２の抵抗器との間に配置された第２の電圧基準出力ノードと、前記第２の電圧基準出力ノードは第２の基準電圧を生成することと、
    を具備することを特徴とする集積回路。
JP2004150764A 2003-05-20 2004-05-20 熱検知回路 Active JP3808880B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/441,726 US7524108B2 (en) 2003-05-20 2003-05-20 Thermal sensing circuits using bandgap voltage reference generators without trimming circuitry

Publications (2)

Publication Number Publication Date
JP2004350290A true JP2004350290A (ja) 2004-12-09
JP3808880B2 JP3808880B2 (ja) 2006-08-16

Family

ID=33450066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004150764A Active JP3808880B2 (ja) 2003-05-20 2004-05-20 熱検知回路

Country Status (2)

Country Link
US (2) US7524108B2 (ja)
JP (1) JP3808880B2 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006109349A (ja) * 2004-10-08 2006-04-20 Ricoh Co Ltd 定電流回路及びその定電流回路を使用したシステム電源装置
JP2006286678A (ja) * 2005-03-31 2006-10-19 Renesas Technology Corp 半導体集積回路装置
JP2007129724A (ja) * 2005-11-04 2007-05-24 Honeywell Internatl Inc 温度補償低電圧基準回路
JP2007178342A (ja) * 2005-12-28 2007-07-12 Tdk Corp 温度検出回路及び温度検出方法
JP2007192718A (ja) * 2006-01-20 2007-08-02 Oki Electric Ind Co Ltd 温度センサ
JP2008048214A (ja) * 2006-08-17 2008-02-28 Toshiba Corp 半導体装置
JP2008269506A (ja) * 2007-04-25 2008-11-06 Oki Electric Ind Co Ltd 基準電流回路
JP2009017391A (ja) * 2007-07-06 2009-01-22 Sanyo Electric Co Ltd 音声多重放送信号の信号処理装置
US7535020B2 (en) 2005-06-28 2009-05-19 Kabushiki Kaisha Toshiba Systems and methods for thermal sensing
US7733730B2 (en) 2007-09-21 2010-06-08 Kabushiki Kaisha Toshiba Negative voltage detection circuit and semiconductor integrated circuit
JP2010197243A (ja) * 2009-02-25 2010-09-09 Terumo Corp 体温計の製造方法
JP2010216810A (ja) * 2009-03-13 2010-09-30 Kawasaki Microelectronics Inc 温度検出回路
JP2012059354A (ja) * 2011-10-24 2012-03-22 Toshiba Corp 半導体装置
JP2013054471A (ja) * 2011-09-02 2013-03-21 Toshiba Corp 基準信号発生回路
US9285821B2 (en) 2014-06-05 2016-03-15 Powerchip Technology Corporation Negative reference voltage generating circuit and negative reference voltage generating system using the same
US9397562B1 (en) 2015-01-13 2016-07-19 Powerchip Technology Corporation Negative reference voltage generating circuit and system thereof
US9502969B2 (en) 2015-01-19 2016-11-22 Powerchip Technology Corporation Negative reference voltage generating circuit

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7427158B2 (en) * 2005-01-13 2008-09-23 Kabushiki Kaisha Toshiba Advanced thermal sensor
US7356716B2 (en) * 2005-02-24 2008-04-08 International Business Machines Corporation System and method for automatic calibration of a reference voltage
US8106705B2 (en) * 2006-05-05 2012-01-31 Synopsys, Inc. Control circuit for PVT conditions of a module
US7598710B2 (en) * 2006-12-08 2009-10-06 Monolithic Power Systems, Inc. Battery charger with temperature control
KR100854463B1 (ko) * 2007-05-21 2008-08-27 주식회사 하이닉스반도체 온도센서회로 및 이를 이용한 반도체 메모리 장치
US7679352B2 (en) * 2007-05-30 2010-03-16 Faraday Technology Corp. Bandgap reference circuits
JP2009098802A (ja) * 2007-10-15 2009-05-07 Toshiba Corp 基準電圧発生回路
JP5189882B2 (ja) * 2008-04-11 2013-04-24 ルネサスエレクトロニクス株式会社 温度センサ回路
TWI361967B (en) * 2008-04-21 2012-04-11 Ralink Technology Corp Bandgap voltage reference circuit
DE102008038840A1 (de) * 2008-08-13 2010-02-18 Texas Instruments Deutschland Gmbh Integrierte Treiberschaltung für regulierten Strom
US8087823B2 (en) * 2008-08-18 2012-01-03 International Business Machines Corporation Method for monitoring thermal control
JP5144559B2 (ja) * 2008-08-29 2013-02-13 セイコーインスツル株式会社 ２端子型半導体温度センサ
US7705662B2 (en) * 2008-09-25 2010-04-27 Hong Kong Applied Science And Technology Research Institute Co., Ltd Low voltage high-output-driving CMOS voltage reference with temperature compensation
US8228072B2 (en) * 2009-04-23 2012-07-24 Tektronix, Inc. Test and measurement instrument with an automatic threshold control
US8004266B2 (en) * 2009-05-22 2011-08-23 Linear Technology Corporation Chopper stabilized bandgap reference circuit and methodology for voltage regulators
US8575976B2 (en) * 2009-11-23 2013-11-05 Samsung Electronics Co., Ltd. Frequency divider systems and methods thereof
EP2537252A4 (en) 2010-02-19 2013-11-13 Hewlett Packard Development Co GENERATION OF REFERENCE CURVES WITH ADJUSTABLE PHASES
JP5969237B2 (ja) * 2012-03-23 2016-08-17 エスアイアイ・セミコンダクタ株式会社 半導体装置
CN103034277B (zh) * 2012-11-28 2015-01-14 四川和芯微电子股份有限公司 电流源电路
US10101358B2 (en) * 2013-07-03 2018-10-16 Nxp Usa, Inc. Trimming circuit for a sensor and trimming method
CN103412611B (zh) * 2013-07-18 2015-05-20 电子科技大学 一种高精度基准电压源
CN106055010A (zh) * 2016-06-21 2016-10-26 南开大学 带修调功能的大斜率温度传感器电路
KR20190029896A (ko) * 2017-09-13 2019-03-21 에스케이하이닉스 주식회사 온도 센싱 회로
US10606292B1 (en) * 2018-11-23 2020-03-31 Nanya Technology Corporation Current circuit for providing adjustable constant circuit
US10700644B1 (en) * 2018-12-06 2020-06-30 Arm Limited Circuits and methods for providing a trimmable reference impedance
CN110514314B (zh) * 2019-08-27 2021-05-25 李拥军 一种cmos工艺低功耗高精度温度传感器

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4165642A (en) * 1978-03-22 1979-08-28 Lipp Robert J Monolithic CMOS digital temperature measurement circuit
US4287439A (en) * 1979-04-30 1981-09-01 Motorola, Inc. MOS Bandgap reference
CH661600A5 (fr) * 1985-01-17 1987-07-31 Centre Electron Horloger Source de tension de reference.
US5270591A (en) * 1992-02-28 1993-12-14 Xerox Corporation Content addressable memory architecture and circuits
US7216064B1 (en) * 1993-09-21 2007-05-08 Intel Corporation Method and apparatus for programmable thermal sensor for an integrated circuit
US5774013A (en) * 1995-11-30 1998-06-30 Rockwell Semiconductor Systems, Inc. Dual source for constant and PTAT current
US5712590A (en) * 1995-12-21 1998-01-27 Dries; Michael F. Temperature stabilized bandgap voltage reference circuit
US5933045A (en) * 1997-02-10 1999-08-03 Analog Devices, Inc. Ratio correction circuit and method for comparison of proportional to absolute temperature signals to bandgap-based signals
US5900773A (en) * 1997-04-22 1999-05-04 Microchip Technology Incorporated Precision bandgap reference circuit
US5910726A (en) 1997-08-15 1999-06-08 Motorola, Inc. Reference circuit and method
US5961215A (en) * 1997-09-26 1999-10-05 Advanced Micro Devices, Inc. Temperature sensor integral with microprocessor and methods of using same
US6172555B1 (en) * 1997-10-01 2001-01-09 Sipex Corporation Bandgap voltage reference circuit
EP0983537A1 (en) * 1997-12-02 2000-03-08 Koninklijke Philips Electronics N.V. Reference voltage source with temperature-compensated output reference voltage
US6008685A (en) * 1998-03-25 1999-12-28 Mosaic Design Labs, Inc. Solid state temperature measurement
US6037807A (en) * 1998-05-18 2000-03-14 Integrated Device Technology, Inc. Synchronous sense amplifier with temperature and voltage compensated translator
IT1301803B1 (it) * 1998-06-25 2000-07-07 St Microelectronics Srl Circuito regolatore di band-gap per produrre un riferimento ditensione avente una compensazione in temperatura degli effetti di
US6411158B1 (en) * 1999-09-03 2002-06-25 Conexant Systems, Inc. Bandgap reference voltage with low noise sensitivity
US6177788B1 (en) 1999-12-22 2001-01-23 Intel Corporation Nonlinear body effect compensated MOSFET voltage reference
GB0011542D0 (en) * 2000-05-12 2000-06-28 Sgs Thomson Microelectronics Generation of a voltage proportional to temperature with stable line voltage
DE10032527C1 (de) * 2000-07-05 2001-12-06 Infineon Technologies Ag Temperaturkompensationsschaltung für ein Hall-Element
US6531911B1 (en) * 2000-07-07 2003-03-11 Ibm Corporation Low-power band-gap reference and temperature sensor circuit
US6381491B1 (en) 2000-08-18 2002-04-30 Cardiac Pacemakers, Inc. Digitally trimmable resistor for bandgap voltage reference
US6631503B2 (en) * 2001-01-05 2003-10-07 Ibm Corporation Temperature programmable timing delay system
US6462612B1 (en) 2001-06-28 2002-10-08 Intel Corporation Chopper stabilized bandgap reference circuit to cancel offset variation
US6501256B1 (en) 2001-06-29 2002-12-31 Intel Corporation Trimmable bandgap voltage reference
DE10133736A1 (de) * 2001-07-11 2003-01-23 Philips Corp Intellectual Pty Anordnung zum Messen der Temperatur einer elektronischen Schaltung
JP4278318B2 (ja) 2001-09-03 2009-06-10 株式会社ルネサステクノロジ 半導体集積回路装置
JP2003173212A (ja) 2001-12-06 2003-06-20 Seiko Epson Corp Ｃｍｏｓ基準電圧発生回路及び電源監視回路
US6636025B1 (en) * 2002-01-09 2003-10-21 Asic Advantage, Inc. Controller for switch mode power supply
US6816351B1 (en) * 2002-08-29 2004-11-09 National Semiconductor Corporation Thermal shutdown circuit
US7285943B2 (en) * 2003-04-18 2007-10-23 Semiconductor Components Industries, L.L.C. Method of forming a reference voltage and structure therefor
US6841982B2 (en) * 2003-06-09 2005-01-11 Silicon Storage Technology, Inc. Curved fractional CMOS bandgap reference
DE10351593B4 (de) * 2003-11-05 2008-04-10 Texas Instruments Deutschland Gmbh Integrierte Vorverstärkerschaltung für die Erfassung eines Signalstroms von einer Photodiode
US7751783B2 (en) * 2004-06-30 2010-07-06 Black Sand Technologies, Inc. Power amplifier protection circuit and associated methods
US7225099B1 (en) * 2005-02-10 2007-05-29 Xilinx, Inc. Apparatus and method for temperature measurement using a bandgap voltage reference
US20060232326A1 (en) * 2005-04-18 2006-10-19 Helmut Seitz Reference circuit that provides a temperature dependent voltage
TWI256725B (en) * 2005-06-10 2006-06-11 Uli Electronics Inc Bandgap reference circuit
JP2007192718A (ja) * 2006-01-20 2007-08-02 Oki Electric Ind Co Ltd 温度センサ
US7307468B1 (en) * 2006-01-31 2007-12-11 Xilinx, Inc. Bandgap system with tunable temperature coefficient of the output voltage
US7535786B1 (en) * 2006-04-19 2009-05-19 Darryl Walker Semiconductor device having variable parameter selection based on temperature and test method
US7710190B2 (en) * 2006-08-10 2010-05-04 Texas Instruments Incorporated Apparatus and method for compensating change in a temperature associated with a host device
US7576598B2 (en) * 2006-09-25 2009-08-18 Analog Devices, Inc. Bandgap voltage reference and method for providing same
US7821320B2 (en) * 2007-02-07 2010-10-26 Denso Corporation Temperature detection circuit
JP5189882B2 (ja) * 2008-04-11 2013-04-24 ルネサスエレクトロニクス株式会社 温度センサ回路

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006109349A (ja) * 2004-10-08 2006-04-20 Ricoh Co Ltd 定電流回路及びその定電流回路を使用したシステム電源装置
JP2006286678A (ja) * 2005-03-31 2006-10-19 Renesas Technology Corp 半導体集積回路装置
US7535020B2 (en) 2005-06-28 2009-05-19 Kabushiki Kaisha Toshiba Systems and methods for thermal sensing
JP2007129724A (ja) * 2005-11-04 2007-05-24 Honeywell Internatl Inc 温度補償低電圧基準回路
JP2007178342A (ja) * 2005-12-28 2007-07-12 Tdk Corp 温度検出回路及び温度検出方法
JP2007192718A (ja) * 2006-01-20 2007-08-02 Oki Electric Ind Co Ltd 温度センサ
JP2008048214A (ja) * 2006-08-17 2008-02-28 Toshiba Corp 半導体装置
JP2008269506A (ja) * 2007-04-25 2008-11-06 Oki Electric Ind Co Ltd 基準電流回路
JP2009017391A (ja) * 2007-07-06 2009-01-22 Sanyo Electric Co Ltd 音声多重放送信号の信号処理装置
US7733730B2 (en) 2007-09-21 2010-06-08 Kabushiki Kaisha Toshiba Negative voltage detection circuit and semiconductor integrated circuit
JP2010197243A (ja) * 2009-02-25 2010-09-09 Terumo Corp 体温計の製造方法
JP2010216810A (ja) * 2009-03-13 2010-09-30 Kawasaki Microelectronics Inc 温度検出回路
JP2013054471A (ja) * 2011-09-02 2013-03-21 Toshiba Corp 基準信号発生回路
JP2012059354A (ja) * 2011-10-24 2012-03-22 Toshiba Corp 半導体装置
US9285821B2 (en) 2014-06-05 2016-03-15 Powerchip Technology Corporation Negative reference voltage generating circuit and negative reference voltage generating system using the same
US9397562B1 (en) 2015-01-13 2016-07-19 Powerchip Technology Corporation Negative reference voltage generating circuit and system thereof
JP2016130905A (ja) * 2015-01-13 2016-07-21 力晶科技股▲ふん▼有限公司 負基準電圧発生システムとその製造方法
CN106200735A (zh) * 2015-01-13 2016-12-07 力晶科技股份有限公司 负基准电压产生电路及负基准电压产生系统
US9502969B2 (en) 2015-01-19 2016-11-22 Powerchip Technology Corporation Negative reference voltage generating circuit

Also Published As

Publication number Publication date
JP3808880B2 (ja) 2006-08-16
US7524108B2 (en) 2009-04-28
US20090174468A1 (en) 2009-07-09
US7789558B2 (en) 2010-09-07
US20040233600A1 (en) 2004-11-25

Similar Documents

Publication Publication Date Title
JP3808880B2 (ja) 熱検知回路
JP4406405B2 (ja) 温度感知システム
US6794856B2 (en) Processor based integrated circuit with a supply voltage monitor using bandgap device without feedback
US6501256B1 (en) Trimmable bandgap voltage reference
JP2760594B2 (ja) 温度閾値検知回路
US20050264971A1 (en) Semiconductor integrated circuit apparatus having overheat protection circuit and overheat protection method
US7199623B2 (en) Method and apparatus for providing a power-on reset signal
JP6118599B2 (ja) パワーオンリセット回路、電源回路および電源システム
US8403559B2 (en) Two-terminal semiconductor sensor device
KR20040065489A (ko) 전원 전압과 온도 변화에 돈감한 온도 검출 회로
JPH02183126A (ja) 温度閾値検知回路
JP2004280923A (ja) 内部電源回路
TWI517573B (zh) 電源電壓監視電路及具備該電源電壓監視電路之電子電路
TWI651609B (zh) 低電壓鎖定電路及其整合參考電壓產生電路之裝置
US6870351B2 (en) Voltage regulator circuit and integrated circuit device including the same
CN109696639B (zh) 具有用于监测电源的设备的电子电路
JP2001042960A (ja) モニタ手段およびスタートアップ手段を有する基準電圧発生器
JP3556482B2 (ja) 定電圧発生回路
US7609099B2 (en) Power-on detecting circuit
CN109698610B (zh) 具有用于监测电源的装置的电子电路
US7271614B2 (en) Buffer circuit with current limiting
US6265932B1 (en) Substrate control voltage circuit of a semiconductor memory
US7576575B2 (en) Reset signal generator in semiconductor device
WO2023139678A1 (ja) 基準電圧発生回路及び半導体集積回路
KR100554840B1 (ko) 파워 업 신호 발생 회로

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060518

R150 Certificate of patent or registration of utility model

Ref document number: 3808880

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090526

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100526

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110526

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110526

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120526

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120526

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130526

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130526

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140526

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350