CN109698610B - 具有用于监测电源的装置的电子电路 - Google Patents
具有用于监测电源的装置的电子电路 Download PDFInfo
- Publication number
- CN109698610B CN109698610B CN201811219636.XA CN201811219636A CN109698610B CN 109698610 B CN109698610 B CN 109698610B CN 201811219636 A CN201811219636 A CN 201811219636A CN 109698610 B CN109698610 B CN 109698610B
- Authority
- CN
- China
- Prior art keywords
- node
- circuit
- voltage
- input
- threshold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012544 monitoring process Methods 0.000 title abstract description 9
- 230000001747 exhibiting effect Effects 0.000 claims description 4
- 101100042610 Arabidopsis thaliana SIGB gene Proteins 0.000 description 9
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 description 9
- 101100464782 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CMP2 gene Proteins 0.000 description 8
- 101100294408 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) MOT2 gene Proteins 0.000 description 5
- 101150117326 sigA gene Proteins 0.000 description 5
- 101100421503 Arabidopsis thaliana SIGA gene Proteins 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 101100171060 Caenorhabditis elegans div-1 gene Proteins 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012806 monitoring device Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L5/00—Automatic control of voltage, current, or power
- H03L5/02—Automatic control of voltage, current, or power of power
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Abstract
由监测电路监测电源电压,监测电路包括带隙电压生成器核,带隙电压生成器核包括第一节点和第二节点。控制电路被连接到第一节点和第二节点,被配置为在第一输出节点上递送控制信号,当增加的电源电压低于第一阈值时,控制信号具有第一状态,并且当增加的电源电压超过第一阈值时,控制信号具有第二状态。第一阈值至少等于带隙电压。均衡电路也被连接到第一节点和第二节点,并且具有向带隙电压生成器核的反馈,在第二输出节点处生成带隙电压。控制信号操作以控制均衡电路的致动。
Description
相关申请的交叉引用
本申请要求于2017年10月20日提交的法国专利申请号1759915的优先权,其内容在法律允许的最大程度上通过整体引用并入于此。
技术领域
实施例涉及集成电路,并且特别地涉及根据电源电压来管理集成电路的启动和操作。
背景技术
为了避免集成电路故障,存在使得可以延迟集成电路的启动、直到电路的电源电压已经达到第一阈值的装置。
如果电源电压下降到低于第二阈值,那么这些装置还可以切断集成电路,第二阈值通常能够等于或者低于第一阈值。
对于本领域技术人员来说,这些装置被称为“上电复位电路”(POR电路)。
然而,现有系统存在某些缺点,特别是10%到20%的量级的过大的误差容限。此外,该误差容限可以根据集成电路的温度、电压阈值或技术而变化。
因此需要改进该类型的装置。
发明内容
因此,根据一个实施例,提出了用于监测集成电路的电源的装置,其具有高精度水平,并且对温度、电压阈值或制造方法的改变不敏感。
根据一个方面,提出了电子电路,该电子电路包括被配置为接收电源电压的电源节点、第一输出节点和被配置为接收参考电压的参考节点,并且包括用于监测电源电压的装置。
监测装置包括带隙电压生成器核,其经由电压电源模块被耦合到电源节点,电压电源模块被配置为向核提供电压,核包括第一节点和第二节点。
监测电路进一步包括控制电路,控制电路被连接到核的两个节点以及第一输出节点。
核和控制电路被配置为使得控制电路在第一输出节点上递送控制信号,当电源电压增加并保持低于第一阈值时控制信号具有第一状态,并且当电源电压变得大于或者等于第一阈值时控制信号具有第二状态,第一阈值至少等于带隙电压。
当在电源节点处的电压达到第一阈值时,在核的两个节点处的电压相等。根据电流电源的结构,第一阈值可以等于带隙电压(通常为1.2伏)或者大于该带隙电压(例如,在1.2伏和1.4伏或1.5伏之间)。
因此,在一些情况中,1.2伏的电压可以有利地用作装置的电压阈值。
此外,核允许电压阈值的特别精确的检测,对温度、制造方法或电压阈值的变化不敏感。
电压电源模块可以包括电源节点,电源节点被耦合到中间节点,通过该中间节点向核提供电压。
电路可以被配置为使得中间节点接收电源电压,第一阈值等于带隙电压。当中间节点被直接耦合到电源节点,或者例如经由跟踪放大器被耦合到电源节点时,就是这种情况。
也就是说,电压电源模块可以包括电阻模块,电阻模块被耦合在电源节点和中间节点之间,然后,第一电压阈值大于或等于带隙电压。
因此,有利地可以通过调整电阻模块的电阻值来修改第一电压阈值。
特别易于制造并且表面积小的核结构使用PNP晶体管和三个电阻器。然而,通过利用电阻模块进行分配来使得能够容易地将第一电压阈值减小到带隙电压的该优选的示例当然是非限制性的,能够设想其它核结构。
更具体地,根据该非限制性示例,核包括两个分支,分别被耦合到两个节点,并且分别包括被配置为表现出不同电流密度的二极管安装的PNP双极晶体管,表现出最大电流密度的分支进一步包括第一电阻器。
核还包括两个辅助电阻器,分别被连接到核的两个节点,并且具有共用节点,形成所述中间节点。
控制电路可以被配置为当电源电压回落到低于第一阈值时递送处于其第一状态的控制信号。
根据一个实施例,控制电路包括第一比较器,其第一输入被耦合到第一节点,其第二输入被耦合到第二节点,并且其输出被耦合到第一输出节点。
根据一个实施例,电路可以包括包含核的带隙电压生成器,带隙电压生成器具有第二输出节点和可以被控制信号激活的均衡电路,当控制信号处于其第一状态时均衡电路被停用,并且当控制信号处于其第二状态时均衡电路被激活,第二输出节点能够在均衡电路被激活时递送带隙电压。
因此,同一核被用于装置和带隙电压生成器,与其中装置和带隙电压生成器各自使用不同的核的电路相比较,这有利地允许节省表面积。
这里应当注意,一方面针对具有可激活均衡电路的带隙电压生成器,另一方面针对用于监测电源电压的装置,而提供使用相同的核的该方面与任何核结构兼容,无论第一阈值的值如何并且无论该值等于带隙电压或者大于该带隙电压。
根据一个实施例,控制电路包括第二比较器和第三比较器,第二比较器的第一输入被耦合到第一节点,第二比较器的第二输入被耦合到第二节点,并且第二比较器的输出被配置为当电源电压大于或者等于第一电压阈值时生成具有第一状态的第一信号,第三比较器的第一输入被耦合到第二输出节点,第三比较器的第二输入被耦合到电源节点,并且第三比较器的输出被配置为当电源电压大于或者等于第一阈值时生成具有第二状态的第二信号,装置进一步包括AND(与)类型的逻辑门,其第一输入被耦合到第二比较器的输出,其第二输入经由反相逻辑门被耦合到第三比较器的输出,并且其输出被耦合到第一输出节点。
这有利地使得可以在电源电压回落到电压阈值以下时生成控制信号,尽管存在带隙电压生成器的放大器,其具有比第一比较器更高的增益。
控制电路可以被配置为当电源电压回落到第二阈值以下时递送处于其第一状态的控制信号,第二阈值低于第一阈值。
第二比较器的第二输入可以经由分压器电桥被耦合到电源节点,使得第三比较器被配置为当电源电压大于或者等于第二电压阈值时生成处于第一状态的第二信号,第二电压阈值低于第一电压阈值。
使用在电源电压的上升和下降时不同的电压阈值对装置赋予了类似迟滞的行为,并且有利地使得可以避免在使用同一阈值时可能发生的振荡现象。
附图说明
图1到图5图示了包括用于监测通用电源的装置的电子电路的实施例。
具体实施方式
图1图示了电子电路CI,其包括用于监测电路CI的通用电源的装置DIS,其被配置为在输出节点BS处生成旨在用于集成电子电路CI的控制信号CTRL。
控制信号CTRL的状态根据电路CI的通用电源电压Vcc的值而改变,并且仅当电源电压Vcc高于第一阈值(这里例如为1.2伏)时才允许电路CI操作。
控制信号CTRL可以处于第一状态(例如低态)或处于第二状态(例如高态),并且电路CI被配置为当控制信号CTRL处于其第二状态时操作,并且当控制信号CTRL处于其第一状态时被切断。
装置DIS被配置为当电源节点BV处的电压大于或等于第一电压阈值时生成具有第二状态的控制信号CTRL。
这里,集成电路CI的通用电源电压Vcc由电池(未示出)提供,电池被耦合到集成电路CI的电源节点BV。
装置DIS经由电压电源模块MA被耦合到电源节点BV,电压电源模块MA被配置为将电源电压Vcc递送到中间节点NI。这里,电压电源模块仅包括电源节点BV。
装置DIS包括核电路CR,其包括第一节点BE1和第二节点BE2。
这里,核电路CR包括第一PNP双极晶体管(标记为Q1),其是二极管安装的,并且与第一电阻器R1(这里具有1兆欧的值)串联连接在第一节点BE1和参考节点BR之间,参考节点BR旨在由参考电压(这里为接地)供电。这里,与第一电阻器R1串联连接的第一晶体管Q1形成核电路CR的第一分支BR1。
核电路CR还包括第二PNP双极晶体管(标记为Q2),其也是二极管安装的,并且连接在核电路的第二节点BE2和参考节点BR之间。这里,被耦合在第二节点BE2和参考节点BR之间的第二晶体管Q2形成核电路CR的第二分支BR2。
第一晶体管Q1的尺寸和第二晶体管Q2的尺寸不同,并且具有表面比M,使得流过第二晶体管Q2的电流密度是流过第一晶体管Q1的电流密度的M倍。
例如,这里,第一晶体管Q1的尺寸是第二晶体管Q2的尺寸的八倍。
显然,也可以并联使用晶体管Q2和M个晶体管Q1,M个晶体管Q1都与第二晶体管Q2具有相同的尺寸。
核电路CR还包括第一辅助电阻器Rx1和第二辅助电阻器Rx2,第一辅助电阻器Rx1被耦合在中间节点NI和第一节点BE1之间,第二辅助电阻器Rx2被耦合在中间节点NI和第二节点BE2之间。这里,第一辅助电阻器Rx1和第二辅助电阻器Rx2两者都具有10兆欧的值。
这里,装置DIS的核电路CR类似于带隙电压生成装置电路。
如本领域技术人员所知,带隙电压生成器除了包括类似于前面描述的核电路CR的核电路之外,通常还包括均衡电路,均衡电路包括放大器和反馈级,均衡电路被配置为均衡在核电路CR的第一节点BE1处和第二节点BE2处的电压。并且,当第一节点BE1处的电压等于第二节点BE2处的电压时,中间节点NI处的电压是带隙电压,该带隙电压等于在第一节点BE1处和第二节点BE2处的电压之和(通常为1.2伏)。
带隙电压与温度无关。
因此,均衡电路可以使得在第一节点BE1处和第二节点BE2处的电压相等,并且从而在中间节点NI处维持带隙电压。
具体地,本领域技术人员已知,当第一节点BE1和第二节点BE2处的电压相等时,中间节点NI处的电压是等于1.2伏的电压。
这在第一电阻器R1的值与辅助电阻器Rx1和Rx2的值之间的比率为10的量级的情况下是可以的。例如,第一电阻器R1具有1兆欧的值。
这里,装置DIS不包括反馈级或放大器,因此第一节点BE1和第二节点BE2处的电压不保持相等。
装置DIS包括控制电路MC,这里控制电路MC包括第一比较器CMP1,其第一输入E11被耦合到第一节点BE1,第二输入E12被耦合到第二节点BE2,并且其输出被耦合到装置DIS的第一输出节点BS1。
这里,第一比较器CMP1被配置为当第一节点BE1处的电压大于或等于第二节点BE2处的电压时生成处于其第二状态的控制信号CTRL。
换言之,当电源电压已经达到第一阈值时,第一比较器CMP1生成具有其第一状态的控制信号CTRL。
在操作中,在启动通用电源时,电压Vcc逐渐增加到其最大值。
在第一阶段,电压Vcc低于第一阈值,并且在第一节点BE1处的电压低于在第二节点BE2处的电压。
当电源电压Vcc接近第一阈值时,第一节点BE1处(即,第一比较器CMP1的第一输入E11处)的电压和第二节点处(即,第一比较器CMP1的第二输入E12处)的电压之间的差值减小。
当电源电压Vcc的值达到第一阈值时,第二阶段开始,这里带隙电压值通常等于1.2伏。然后节点BE1和BE2处的电压相等。
电源电压Vcc继续从第一阈值增加到其最大值,电源电压Vcc在其最大值处稳定。因此,在该第二阶段,在第一节点BE1处的电压等于、然后大于在第二节点BE2处的电压。
因此,第一比较器CMP1递送从而处于其第二状态的控制信号CTRL,并且电子电路CI开始其操作。
并且,在集成电路CI的操作期间,由于故障,电源可能会突然下降。在电源电压Vcc下降到第一阈值以下的情况中,也就是说如果在第一节点BE1处的电压再次变得低于在第二节点BE2处的电压,那么第一比较器CMP1递送处于其第一状态的控制信号CTRL,并且集成电路CI停止其操作。
因此,这里可以确保如果电源电压Vcc太低则集成电路CI不操作。
此外,使用类似于带隙电压生成器核的核电路CR使得可以获得具有高精度水平的第一阈值。
作为指示,本发明人已经观察到第一阈值的值具有1%到3%的量级的误差容限。
为了修改第一电压阈值的值,如图2所示,电压电源模块MA还可以包括跟踪放大器AS和电阻模块,跟踪放大器AS被配置为将电源电压Vcc递送到中间节点NI,电阻模块在这里是第一分压器电桥DIV1,其包括第二电阻器R2和第三电阻器R3,第二电阻器R2被耦合在电源节点BV和跟踪放大器AS之间,第三电阻器R3被耦合在第二电阻器R2和接地之间。
跟踪放大器AS有利地使得可以在电流方面将装置DIS与电阻模块隔离。
然而,电压电源模块可以仅包括电源节点BV和电阻模块。
因此,根据第二电阻器R2和第三电阻器R3的值,可以选择在电源节点处的第一电压阈值。
也就是说,应当注意,该电压阈值不能低于1.2伏,即当第二电阻器R2的值为零时的第一阈值。
换言之,如果第二电阻器R2和第三电阻器R3为零,那么当电压Vcc达到1.2伏的值时,电路将开始其操作。
如果电阻器R2和R3不为零,那么当电源电压Vcc达到大于1.2伏的值时,电路将开始其操作,该值取决于第二电阻器R2和第三电阻器R3的值。更具体地,第一阈值的该值等于1.2*(R2+R3)/R3。
图3图示了其中装置DIS的核电路CR是带隙电压生成器BG的一部分的一个实施例。
带隙电压生成器BG包括核电路CR和均衡电路EG,均衡电路EG包括放大器AMP和第二输出节点BS2,放大器AMP的非反相输入被耦合到核电路CR的第一节点BE1,并且放大器AMP的反相输入被耦合到核电路CR的第二节点BE2。
均衡电路EG包括经由被控制信号CTRL控制的开关INT、在放大器AMP的输出和中间节点NI之间的耦合,这里,放大器AMP的输出被耦合到第二输出节点BS2。开关INT被配置为当控制信号CTRL在其第一状态时处于断开状态,并且当控制信号CTRL在其第二状态时处于闭合状态。
同样地,放大器AMP可以被控制信号CTRL激活,并且可以被配置为当控制信号CTRL处于其第二状态时被激活。
在操作中,当电源电压达到第一阈值时,第一比较器CTRL递送处于其第二状态的控制信号CTRL,放大器AMP被激活,并且开关INT闭合。因此,第二输出节点BS2递送带隙电压Vbg。
为了避免当电源电压的值越过电压阈值时的振荡现象,这里,第一比较器CMP1是迟滞比较器。
因此,可以在集成电路中使用现有的带隙电压生成器核来生产装置DIS。与包括与装置DIS分离的带隙电压生成器的电路相比较,这有利地允许装置上的表面节省。
在这种情况下,第一比较器CMP1、跟踪放大器AS和放大器AMP同时操作,但是,由于放大器AMP具有较高的增益,它向中间节点NI施加带隙电压(这里为1.2伏)。因此,通过放大器AMP使第一节点BE1和第二节点BE2处的电压保持相等。
因此,如果电源电压Vcc降低,例如使得再次低于第一阈值,则第一节点BE1和第二节点BE2处的电压不变,因此第一比较器CMP1的输出不能递送处于其第一状态的控制信号CTRL。
因此,可能无法检测电源电压Vcc的下降,其中电源电压Vcc将再次低于第一阈值。
为了能够检测这种电压降,如图4所示,比较电路MC可以包括第二比较器CMP2和第三比较器CMP3来代替第一比较器CMP1,以便接收电源电压Vcc,第二比较器CMP2的第一输入E21被耦合到第一节点BE1,第二比较器CMP2的第二输入E22被耦合到第二节点BE2,第三比较器CMP3的第一输入E31被耦合到第二输出节点BS2,并且第三比较器CMP3的第二输入E32耦合到电源节点BV。
为了避免当电源电压的值越过电压阈值时的振荡现象,这里,第二比较器CMP2和第三比较器CMP3是迟滞比较器。
此外,放大器AMP和第三比较器CMP3可以由控制信号CTRL激活。
特别地,当控制信号CTRL处于其第一状态时,放大器AMP和第三比较器CMP3被停用,并且当控制信号CTRL处于其第二状态时,放大器AMP和第三比较器CMP3被激活。
第二比较器CMP2被配置为递送第一信号SIG1,如果电源电压低于第一电压阈值(也就是说,如果第一节点BE1处的电压低于第二节点BE2处的电压),则第一信号SIG1具有第一状态(这里是低态),并且如果电源电压大于或等于第一电压阈值(也就是说,如果第一节点BE1处的电压大于或等于第二节点BE2处的电压),则第一信号SIG1具有第二状态(这里是高态)。
第三比较器CMP3被配置为:当其被激活时,如果其第二输入E32上的电压(这里是电源电压Vcc)大于或等于其第一输入上的电压(这里是第二输出节点BS2上的电压),则递送具有第一状态(这里是低态)的第二信号SIG2,并且如果其第二输入E32上的电压低于其第一输入E31上的电压,则递送处于第二状态(这里是高态)的第二信号SIG2。
当第三比较器CMP3被停用时,其输出递送低态。例如,第三比较器CMP3的输出可以被耦合到包括下拉晶体管的电路,该下拉晶体管可以由控制信号CTRL激活。
这里,第二比较器CMP2和第三比较器CMP3各自将其输出耦合到逻辑门PL的输入。
逻辑门PL的输出被耦合到装置DIS的第一输出节点BS,并且逻辑门PL被配置为递送控制信号CTRL。
在操作中,例如在电路CI启动时,电源电压Vcc逐渐增加到其最大值。
在第一阶段,其间电源电压Vcc增加但保持在第一阈值以下,第一节点BE1处的电压低于第二节点BE2处的电压,并且第二比较器CMP2递送处于其第一状态的第一信号SIG1。
第三比较器CMP3被停用,并递送低态。因此,反相门PI在逻辑门PL的输入处递送高态。
因此,AND类型的逻辑门PL的两个输入的状态是不同的,因此逻辑门PL递送处于其第一状态的控制信号CTRL。
在第二阶段,该阶段从达到第一电压阈值开始,也就是说当第一节点BE1和第二节点BE2处的电压相等时,第二比较器CMP2递送具有高态的第一信号SIG1。
因此,逻辑门PL的输入都处于高态,并且逻辑门PL递送具有高态的控制信号CTRL,其中逻辑门PL的输出被耦合到输出节点BS。
在接收到具有第二值的控制信号CTRL时,电路CI开始其操作,开关INT切换到闭合位置,并且放大器AMP和第三比较器CMP3被激活。
因此,被耦合到第二输出节点BS2的第三比较器CMP3的第一输入E31接收带隙电压Vbg,带隙电压Vbg在这里等于第一阈值,并且因此在第二阶段中带隙电压Vbg低于在第二输入E32上接收到的电源电压Vcc。
因此,第三比较器CMP3继续递送具有低态的第二信号SIG2。
由于放大器AMP具有更高的增益,所以它在中间节点NI上施加带隙电压(这里是1.2伏)。
并且,如果电源电压Vcc再次降低到低于第一阈值,则第三比较器CMP3递送具有高态的第二信号SIG2。
因此,反相门PI递送高态,因此AND类型的逻辑门PL输入是不同的。
因此,逻辑门PL递送具有第一状态(这里是低态)的控制信号CTRL,然后电路CI停止其操作。
还可以定义当电源电压下降时使用的低于第一电压阈值的第二阈值。
这有利地使得可以避免当电源电压的值达到电压阈值时装置的振荡现象,从而使得装置更加稳定。
如图5所示,为此,电压电源模块MA应当包括第一分压器电桥DIV1,以便第一阈值大于带隙电压。
这里,第三比较器CMP3的第二输入E32经由第二分压器电桥DIV2被耦合到电源节点BV,第二分压器电桥DIV2递送如下电压,该电压等于电源电压Vcc除以第一因子。
这里,第二分压器电桥DIV2包括第一电桥电阻器R11和第二电桥电阻器R12,第一电桥电阻器R11和第二电桥电阻器R12的值被选择为使得第二电压阈值乘以所述第一因子等于带隙电压。
然而,可以选择等于带隙电压的第二阈值,并且在该情况中,第三比较器CMP3的第二输入E32将被直接耦合到电源节点BV。
本发明不限于刚刚描述的实施例,而是涵盖所有变型。
因此,本发明与任何核结构和任何电压电源模块结构兼容。
Claims (35)
1.一种电子电路,包括:
电源节点,被配置为接收电源电压;
第一输出节点;以及
装置,被配置为监测所述电源电压,所述装置包括:
带隙电压生成器核,被耦合到所述电源节点,并且包括第一节点和第二节点;
控制电路,被连接到所述带隙电压生成器核的所述第一节点和所述第二节点,并且被配置为在所述第一输出节点上递送控制信号:
当增加的电源电压低于第一阈值时,所述控制信号具有第一状态;
当所述增加的电源电压变得大于或者等于所述第一阈值时,所述控制信号具有第二状态,所述第一阈值至少等于带隙电压;以及
当减小的电源电压下降到低于所述第一阈值时,所述控制信号具有所述第一状态;以及
均衡电路,所述均衡电路具有第一输入、第二输入和输出,所述第一输入被耦合到所述第一节点,所述第二输入被耦合到所述第二节点,所述输出被耦合在向所述带隙电压生成器核的反馈中,当所述控制信号处于其第一状态时所述均衡电路被停用,并且当所述控制信号处于其第二状态时所述均衡电路被激活,以在所述均衡电路的所述输出处递送所述带隙电压。
2.根据权利要求1所述的电路,进一步包括电压电源模块,所述电压电源模块被配置为在中间节点处向所述带隙电压生成器核提供从所述电源电压导出的电压。
3.根据权利要求2所述的电路,其中所述中间节点接收所述电源电压,并且所述第一阈值等于所述带隙电压。
4.根据权利要求2所述的电路,其中所述电压电源模块包括电阻模块,所述电阻模块被耦合在所述电源节点和所述中间节点之间,并且所述第一阈值大于所述带隙电压。
5.根据权利要求1所述的电路,其中所述带隙电压生成器核包括:
第一电路分支和第二电路分支,分别被耦合到所述第一节点和所述第二节点,并且分别包括被配置为表现出不同的电流密度的二极管安装的PNP双极晶体管;
第一电阻器,处于所述第一电路分支和所述第二电路分支中的表现出较高的电流密度的电路分支中;以及
两个辅助电阻器,分别被连接到所述第一节点和所述第二节点,并且在中间节点处具有共用节点,所述中间节点接收从所述电源电压导出的电压。
6.根据权利要求1所述的电路,其中所述控制电路包括:
第一比较器,具有第一输入、第二输入和输出,所述第一输入被耦合到所述第一节点,所述第二输入被耦合到所述第二节点,所述输出被耦合到所述第一输出节点。
7.根据权利要求1所述的电路,进一步包括开关,所述开关与所述反馈串联耦合,其中所述开关的致动由所述控制信号控制。
8.根据权利要求1所述的电路,其中所述均衡电路的所述输出在中间节点处被耦合在向所述带隙电压生成器核的反馈中,所述中间节点接收从所述电源电压导出的电压。
9.根据权利要求1所述的电路,其中所述控制电路包括:
第一比较器,具有第一输入、第二输入和输出,所述第一比较器的第一输入被耦合到所述第一节点,所述第一比较器的第二输入被耦合到所述第二节点,所述第一比较器的输出被配置为当所述电源电压大于或等于所述第一阈值时生成具有第一状态的第一信号;
第二比较器,具有第一输入、第二输入和输出,所述第二比较器的第一输入被耦合以接收所述带隙电压,所述第二比较器的第二输入被耦合到所述电源节点,所述第二比较器的输出被配置为当所述电源电压大于或等于所述第一阈值时生成具有第一状态的第二信号;以及
逻辑电路,被配置为逻辑地组合所述第一信号和所述第二信号,以生成所述控制信号。
10.根据权利要求9所述的电路,其中所述逻辑电路包括:
反相器,被配置为使所述第二信号反相;以及
AND门,具有第一输入和第二输入,所述AND门的第一输入被配置为接收所述第一信号,所述AND门的第二输入被配置为接收经反相的第二信号。
11.根据权利要求9所述的电路,其中所述控制电路被配置为当减小的电源电压下降到低于第二阈值时递送处于所述第一状态的所述控制信号,所述第二阈值低于所述第一阈值。
12.根据权利要求11所述的电路,其中所述第二比较器的所述第二输入经由分压器电桥被耦合到所述电源节点,使得所述第二比较器被配置为当所述电源电压大于或等于第二电压阈值时生成处于所述第二状态的所述第二信号,所述第二电压阈值不同于所述第一阈值。
13.根据权利要求1所述的电路,其中第一电压和第二电压分别由穿过所述带隙电压生成器核的电路的、具有两个不同电流密度的第一电流和第二电流在所述第一节点和所述第二节点处生成。
14.一种电子电路,包括:
电源节点,被配置为接收电源电压;
第一输出节点;以及
装置,被配置为监测所述电源电压,所述装置包括:
带隙电压生成器核,被耦合到所述电源节点,并且包括第一节点和第二节点;
控制电路,被连接到所述带隙电压生成器核的所述第一节点和所述第二节点,并且被配置为在所述第一输出节点上递送控制信号:
当增加的电源电压低于第一阈值时,所述控制信号具有第一状态;以及
当所述增加的电源电压变得大于或者等于所述第一阈值时,所述控制信号具有第二状态,所述第一阈值至少等于带隙电压;以及
均衡电路,所述均衡电路具有第一输入、第二输入和输出,所述第一输入被耦合到所述第一节点,所述第二输入被耦合到所述第二节点,所述输出被耦合在向所述带隙电压生成器核的反馈中,当所述控制信号处于其第一状态时所述均衡电路被停用,并且当所述控制信号处于其第二状态时所述均衡电路被激活,以在所述均衡电路的所述输出处递送所述带隙电压。
15.根据权利要求14所述的电路,进一步包括电压电源模块,所述电压电源模块被配置为在中间节点处向所述带隙电压生成器核提供从所述电源电压导出的电压。
16.根据权利要求15所述的电路,其中所述中间节点接收所述电源电压,并且所述第一阈值等于所述带隙电压。
17.根据权利要求15所述的电路,其中所述电压电源模块包括电阻模块,所述电阻模块被耦合在所述电源节点和所述中间节点之间,并且所述第一阈值大于所述带隙电压。
18.根据权利要求14所述的电路,其中所述带隙电压生成器核包括:
第一电路分支和第二电路分支,分别被耦合到所述第一节点和所述第二节点,并且分别包括被配置为表现出不同的电流密度的二极管安装的PNP双极晶体管;
第一电阻器,处于所述第一电路分支和所述第二电路分支中的表现出较高的电流密度的电路分支中;以及
两个辅助电阻器,分别被连接到所述第一节点和所述第二节点,并且在中间节点处具有共用节点,所述中间节点接收从所述电源电压导出的电压。
19.根据权利要求14所述的电路,其中所述控制电路包括:
第一比较器,具有第一输入、第二输入和输出,所述第一输入被耦合到所述第一节点,所述第二输入被耦合到所述第二节点,所述输出被耦合到所述第一输出节点。
20.根据权利要求14所述的电路,进一步包括开关,所述开关与所述反馈串联耦合,其中所述开关的致动由所述控制信号控制。
21.根据权利要求14所述的电路,其中所述均衡电路的所述输出在中间节点处被耦合在向所述带隙电压生成器核的反馈中,所述中间节点接收从所述电源电压导出的电压。
22.根据权利要求14所述的电路,其中所述控制电路包括:
第一比较器,具有第一输入、第二输入和输出,所述第一比较器的第一输入被耦合到所述第一节点,所述第一比较器的第二输入被耦合到所述第二节点,所述第一比较器的输出被配置为当所述电源电压大于或等于所述第一阈值时生成具有第一状态的第一信号;
第二比较器,具有第一输入、第二输入和输出,所述第二比较器的第一输入被耦合以接收所述带隙电压,所述第二比较器的第二输入被耦合到所述电源节点,所述第二比较器的输出被配置为当所述电源电压大于或等于所述第一阈值时生成具有第一状态的第二信号;以及
逻辑电路,被配置为逻辑地组合所述第一信号和所述第二信号,以生成所述控制信号。
23.根据权利要求22所述的电路,其中所述逻辑电路包括:
反相器,被配置为使所述第二信号反相;以及
AND门,具有第一输入和第二输入,所述AND门的第一输入被配置为接收所述第一信号,所述AND门的第二输入被配置为接收经反相的第二信号。
24.根据权利要求22所述的电路,其中所述控制电路被配置为当减小的电源电压下降到低于第二阈值时递送处于所述第一状态的所述控制信号,所述第二阈值低于所述第一阈值。
25.根据权利要求24所述的电路,其中所述第二比较器的所述第二输入经由分压器电桥被耦合到所述电源节点,使得所述第二比较器被配置为当所述电源电压大于或等于第二电压阈值时生成处于所述第二状态的所述第二信号,所述第二电压阈值不同于所述第一阈值。
26.根据权利要求14所述的电路,其中第一电压和第二电压分别由穿过所述带隙电压生成器核的电路的、具有两个不同电流密度的第一电流和第二电流在所述第一节点和所述第二节点处生成。
27.一种电子电路,包括:
电源节点,被配置为接收电源电压;
输出节点;以及
装置,被配置为监测所述电源电压,所述装置包括:
带隙电压生成器核,被耦合到所述电源节点,并且包括第一节点和第二节点;
控制电路,被连接到所述带隙电压生成器核的所述第一节点和所述第二节点,并且被配置为在所述输出节点上递送控制信号:
当增加的电源电压低于第一阈值时,所述控制信号具有第一状态;以及
当所述增加的电源电压变得大于或者等于所述第一阈值时,所述控制信号具有第二状态,所述第一阈值至少等于带隙电压;以及
其中所述控制电路包括:
第一比较器,具有第一输入、第二输入和第一输出,所述第一比较器的第一输入被耦合到所述第一节点,所述第一比较器的第二输入被耦合到所述第二节点,所述第一比较器的第一输出被配置为当所述电源电压大于或等于所述第一阈值时生成第一信号;
第二比较器,具有第一输入、第二输入和第二输出,所述第二比较器的第一输入被耦合以接收所述带隙电压,所述第二比较器的第二输入被耦合到所述电源节点,所述第二比较器的第二输出被配置为当所述电源电压大于或等于所述第一阈值时生成第二信号;以及
逻辑电路,被配置为逻辑地组合所述第一信号和所述第二信号,以在所述输出节点处生成所述控制信号。
28.根据权利要求27所述的电路,其中所述逻辑电路包括:
反相器,被配置为使所述第二信号反相;以及
AND门,具有第一输入和第二输入,所述AND门的第一输入被配置为接收所述第一信号,所述AND门的第二输入被配置为接收经反相的第二信号。
29.根据权利要求27所述的电路,其中所述控制电路被配置为当减小的电源电压下降到低于第二阈值时递送处于第一逻辑状态的所述控制信号,所述第二阈值低于所述第一阈值。
30.根据权利要求29所述的电路,其中所述第二比较器的所述第二输入经由分压器电桥被耦合到所述电源节点,使得所述第二比较器被配置为当所述电源电压大于或等于第二电压阈值时生成所述第二信号,所述第二电压阈值不同于所述第一阈值。
31.根据权利要求27所述的电路,进一步包括电压电源模块,所述电压电源模块被配置为在中间节点处向所述带隙电压生成器核提供从所述电源电压导出的电压。
32.根据权利要求31所述的电路,其中所述中间节点接收所述电源电压,并且所述第一阈值等于所述带隙电压。
33.根据权利要求31所述的电路,其中所述电压电源模块包括电阻模块,所述电阻模块被耦合在所述电源节点和所述中间节点之间,并且所述第一阈值大于所述带隙电压。
34.根据权利要求27所述的电路,其中所述带隙电压生成器核包括:
第一电路分支和第二电路分支,分别被耦合到所述第一节点和所述第二节点,并且分别包括被配置为表现出不同的电流密度的二极管安装的PNP双极晶体管;
第一电阻器,处于所述第一电路分支和所述第二电路分支中的表现出较高的电流密度的电路分支中;以及
两个辅助电阻器,分别被连接到所述第一节点和所述第二节点,并且在中间节点处具有共用节点,所述中间节点接收从所述电源电压导出的电压。
35.根据权利要求27所述的电路,其中第一电压和第二电压分别由穿过所述带隙电压生成器核的电路的、具有两个不同电流密度的第一电流和第二电流在所述第一节点和所述第二节点处生成。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1759915A FR3072842A1 (fr) | 2017-10-20 | 2017-10-20 | Circuit electronique avec dispositif de surveillance de l'alimentation |
FR1759915 | 2017-10-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109698610A CN109698610A (zh) | 2019-04-30 |
CN109698610B true CN109698610B (zh) | 2021-04-20 |
Family
ID=60955226
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201821696518.3U Withdrawn - After Issue CN208924100U (zh) | 2017-10-20 | 2018-10-19 | 电子电路 |
CN201811219636.XA Active CN109698610B (zh) | 2017-10-20 | 2018-10-19 | 具有用于监测电源的装置的电子电路 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201821696518.3U Withdrawn - After Issue CN208924100U (zh) | 2017-10-20 | 2018-10-19 | 电子电路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10560089B2 (zh) |
CN (2) | CN208924100U (zh) |
FR (1) | FR3072842A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3072842A1 (fr) * | 2017-10-20 | 2019-04-26 | Stmicroelectronics (Rousset) Sas | Circuit electronique avec dispositif de surveillance de l'alimentation |
CN110875733A (zh) * | 2018-09-03 | 2020-03-10 | 雅特力科技(重庆)有限公司 | 上电复位信号产生器以及相关的电子装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101795128A (zh) * | 2009-01-13 | 2010-08-04 | 精工电子有限公司 | 检测电路和传感器装置 |
CN105388960A (zh) * | 2014-08-28 | 2016-03-09 | 株式会社村田制作所 | 带隙基准电压电路 |
JP2017005926A (ja) * | 2015-06-12 | 2017-01-05 | 富士電機株式会社 | スイッチング電源用制御icにおける入力前置回路および該入力前置回路を有するスイッチング電源制御装置 |
US9639133B2 (en) * | 2013-12-16 | 2017-05-02 | Intel Corporation | Accurate power-on detector |
CN208924100U (zh) * | 2017-10-20 | 2019-05-31 | 意法半导体(鲁塞)公司 | 电子电路 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2767589B1 (fr) | 1997-08-21 | 2000-07-21 | Sgs Thomson Microelectronics | Dispositif de surveillance de tension d'alimentation de type "reset" |
US6559629B1 (en) * | 2001-07-09 | 2003-05-06 | Cygnal Integrated Products, Inc. | Supply voltage monitor using bandgap device without feedback |
US6911861B2 (en) | 2003-08-07 | 2005-06-28 | Texas Instruments Incorporated | Current biasing circuit with temperature compensation and related methods of compensating output current |
US7274250B2 (en) * | 2005-06-28 | 2007-09-25 | Intel Corporation | Low-voltage, buffered bandgap reference with selectable output voltage |
JP2007060544A (ja) * | 2005-08-26 | 2007-03-08 | Micron Technol Inc | 温度係数が小さいパワー・オン・リセットを生成する方法及び装置 |
US7570090B2 (en) * | 2007-10-30 | 2009-08-04 | Ramtron International Corporation | Fast power-on detect circuit with accurate trip-points |
US7876135B2 (en) * | 2008-02-29 | 2011-01-25 | Spectra Linear, Inc. | Power-on reset circuit |
US8022752B2 (en) * | 2009-12-31 | 2011-09-20 | Nxp B.V. | Voltage reference circuit for low supply voltages |
US9958895B2 (en) | 2011-01-11 | 2018-05-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bandgap reference apparatus and methods |
FR3001060A1 (fr) * | 2013-01-14 | 2014-07-18 | Cddic | Circuit de reset combine avec un bandgap a faible courant de consommation |
JP6046522B2 (ja) * | 2013-03-05 | 2016-12-14 | ルネサスエレクトロニクス株式会社 | 半導体装置及び無線通信装置 |
US20150042386A1 (en) * | 2013-08-06 | 2015-02-12 | Cirel Systems Private Limited | Highly accurate power-on reset circuit with least delay |
JP2016086253A (ja) * | 2014-10-24 | 2016-05-19 | ソニー株式会社 | パワーオンリセット回路及び高周波通信装置 |
FR3072841A1 (fr) * | 2017-10-20 | 2019-04-26 | Stmicroelectronics (Rousset) Sas | Circuit electronique avec dispositif de surveillance de l'alimentation utilisant un seuil de declenchement choisi dans une plage de tensions autour d'une tension de bande interdite |
-
2017
- 2017-10-20 FR FR1759915A patent/FR3072842A1/fr not_active Withdrawn
-
2018
- 2018-10-16 US US16/161,531 patent/US10560089B2/en active Active
- 2018-10-19 CN CN201821696518.3U patent/CN208924100U/zh not_active Withdrawn - After Issue
- 2018-10-19 CN CN201811219636.XA patent/CN109698610B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101795128A (zh) * | 2009-01-13 | 2010-08-04 | 精工电子有限公司 | 检测电路和传感器装置 |
US9639133B2 (en) * | 2013-12-16 | 2017-05-02 | Intel Corporation | Accurate power-on detector |
CN105388960A (zh) * | 2014-08-28 | 2016-03-09 | 株式会社村田制作所 | 带隙基准电压电路 |
JP2017005926A (ja) * | 2015-06-12 | 2017-01-05 | 富士電機株式会社 | スイッチング電源用制御icにおける入力前置回路および該入力前置回路を有するスイッチング電源制御装置 |
CN208924100U (zh) * | 2017-10-20 | 2019-05-31 | 意法半导体(鲁塞)公司 | 电子电路 |
Also Published As
Publication number | Publication date |
---|---|
FR3072842A1 (fr) | 2019-04-26 |
US20190123736A1 (en) | 2019-04-25 |
US10560089B2 (en) | 2020-02-11 |
CN208924100U (zh) | 2019-05-31 |
CN109698610A (zh) | 2019-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109696639B (zh) | 具有用于监测电源的设备的电子电路 | |
US9946282B2 (en) | LDO regulator with improved load transient performance for internal power supply | |
US9819173B2 (en) | Overheat protection circuit and voltage regulator | |
US20050264971A1 (en) | Semiconductor integrated circuit apparatus having overheat protection circuit and overheat protection method | |
JP4981267B2 (ja) | 過熱検出回路 | |
JP2008219486A (ja) | パワーオン検知回路 | |
JP4636461B2 (ja) | 電源電圧監視回路、および該電源電圧監視回路を備える電子回路 | |
US8928374B2 (en) | Semiconductor device and wireless communication device | |
CN109698610B (zh) | 具有用于监测电源的装置的电子电路 | |
CN108415500B (zh) | 低电压锁定电路及其整合参考电压产生电路的装置 | |
TWI672572B (zh) | 電壓調節器 | |
JP2009277122A (ja) | 電源電圧監視回路 | |
JP3556482B2 (ja) | 定電圧発生回路 | |
US20070201283A1 (en) | Boost voltage generating circuit and method thereof | |
CN110875733A (zh) | 上电复位信号产生器以及相关的电子装置 | |
US7973526B2 (en) | Reference voltage generator having improved setup voltage characteristics and method of controlling the same | |
US10073484B2 (en) | Power on reset (POR) circuit with current offset to generate reset signal | |
US11705902B2 (en) | Supply voltage detecting circuit and circuit system using the same | |
JP2011188361A (ja) | パワーオンリセット回路 | |
JP4707066B2 (ja) | 電子装置、及びその接続部の接触状態検出装置 | |
KR102658159B1 (ko) | 과열 보호 회로 및 이것을 구비한 반도체 장치 | |
US20210191444A1 (en) | Voltage generator with multiple voltage vs. temperature slope domains | |
KR20030085237A (ko) | 파워 온 리셋 회로 | |
JP2006105810A (ja) | 電圧検出回路 | |
KR20090000386A (ko) | 기준전압 발생회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |