CN115185332A - 无电流镜高精度能隙电路 - Google Patents

Abstract

一种不具有电流镜能隙基准电路的制作方法，包括：一差分放大器，有着第一和第二输入端和第一输出端，其中第一输出端子输出经调节的输出电压控制提供到第一、第二电路参考电压的第一和第二输入端的电压值；和第二差分放大器，包括第三和第四输入端及用于提供一个能隙基准电压，其中所述第三和第四输入端被连接到第一差分放大器，使得第三输入端接收第三输入电压。即第二输出端来自于第一电路参考电压，第四输入端接收从第二电路的参考电压得到的第四输入电压。

Description

无电流镜高精度能隙电路

技术领域

本发明一般涉及一种整合电路(IC)设计，更具体地涉及一种高精度的能隙参照电压电路。

背景技术

用于携带式设备低电路电压的技术需求。电压产生器是众多整合电路(IC)的重要基石之一。从1V电源供应的电压产生器使用，例如，在应用于DRAM和快闪储存器。能隙参照电压对温度、电源供应和负载变化上不敏感。

能隙电路的操作由两组二极管连接而成的双极结型晶体管(BJT)发射极电流密度运行。通过取消晶体管于PN端的负极温度依赖，从PTAT(比例-绝对温度)电路输出一固定直流电压—Vref，此电压不受温度变化而改变。该电压通常为1.26伏，约等于硅的能隙电压。

IC设计是的目标为低功耗和低电压，近期IC设计通常需分1伏特的操作区域。此外，在热传感器或3-D整合电路应用中使用的电路，其具有非常小的温度系数能隙基准电压用来感测温度变化。但，传统的能隙基准电路，其参考电路的运算差分放大器和输入电压的变异性大。应用于运算差分放大器的低输入偏移电压，电流镜不协调效应很大，且会降低一般能隙基准电路的准确性。

发明内容

图1中显示带有电流镜的能隙基准电路的参考电压，其中Vref为电路的输出参考电压；Io是输出电流，等于I1，I2的总和；其为电流镜不协调电流；R1,10R2和R3的电阻，如图1VEB是第一双极结型晶体管(BJT)Q1的发射极，基极电压VEB 2是第二BJT Q2的发射极，N是Q1/Q2；VOS为失调电压，q是平均值电荷等于1.6×10-19库仑。

VOS不完全与温度无关，其值只由R3/R1扩增。图1所示，传统能隙电路中，如果VOS等于120毫伏，而与电流镜不协调为1％，那么，在Vref的电流镜误差将约是VOS电流镜误差的七倍。

因此提供一种改进的低电压能隙基准电路，其可以提供低温度系数(TCF)的参考电压并无电流镜不协调的缺陷是很重要的。

一般来说，附图的各种特征不一定按比例绘制。也就是，各种特征的尺寸可能为了强调而任意地放大或缩小。

附图说明

图1为电流镜能隙基准电路的简化示意图。

图2为无电流镜能隙基准电路的简化示意图，根据本发明的一个实施例。

图3显示各种操作参数的常规能隙基准电路比较

图4的曲线图显示的CF ppm与一个常规的能隙电路(串联1)相比，本发明(串联2)的能隙电路进行蒙特卡洛计算器仿真的数目。

图5的曲线图，显示Vref与一个常规的能隙电路(串联1)相比，本发明(串联2)的能隙电路进行蒙特卡洛计算器仿真的数目。

附图标记说明：

201：正负缘侦测器

202：相位锁定侦测器

203：频率锁定侦测器

204：运算器

205：计数器

具体实施方式

本发明并不限于这些实施例。其他实施例如因结构的变化做出相同效果者亦不脱离本发明的范围。

图1为具有电流镜的能隙基准电路的示意图。该电路的电流镜M3和电阻器R3由金属氧化物半导体晶体管(MOSFET)形成，如图所示。为了克服上述电流镜呈现的缺点，本发明取代了电流镜组件(M3和R3图1)。

图2为一种新的能隙基准电路200，具有一个电流镜，包括两个双极晶体管202和204，十个电阻器206，208，210，212，214，216，218，220和222，二MOSFET晶体管224和226，以及四个差分放大器228,230，232和234。

在实施例中，两个双极型晶体管202和204连接基极端，而其电极端子也连接PNP双极型晶体管。第一PNP型双极晶体管202的发射极连接到电阻器206的第一端子和第二PNP双极型的发射极晶体管，204连接到电阻器208的第二端子和第一端子，电阻206连接到电阻器210的第一端子和第二端子，电阻210连接一MOSFET晶体管224的第二的漏极端子，电阻208连接到第二MOSFET晶体管的漏极端子226。

在这个实施例中，第一和第二MOSFET晶体管224和226连接到一个电压源为VDD的PMOS晶体管。该PMOS晶体管224和226闸端连接差动差分放大器228。电阻212的第一端子接地，电阻212的第二端子连接到差分放大器228正输入端子。电阻206的第二端子连接到所述第二电阻212的端子与差分放大器的正输入端。第一电阻214的端子连接到地而电阻214的第二端子连接到差分放大器228的负输入端。第一终端电阻208的差分放大器228正端和负端输出经调节的电压以控制PMOS晶体管224和226。

能隙基准电路的操作原理，为产生一个通过两个电压且有着一乘法常数相反讯号的温度系数，以获得不易受温度影响的电压。双极结晶体管202和204的压降变化处--Vbe，其随着绝对温度(CTAT)而改变。然而，如果两个双极晶体管202和204操作不等于发射极的电流密度，例如，由于额外的电阻206连接在晶体管202和电阻器210的发射极之间，则基极-发射极电压差ΔVbe由晶体管的绝对温度(PTAT)比例ΔVbe＝VT算出。而其中VT＝KT/Q，K是玻尔兹曼常数，T是绝对温度，Q是电子电荷，n是两个双极的电流密度的比。然而晶体管PTAT电压加上CTAT电压可与合适加权常数用来获得一个恒定参考电压。

差分放大器228正端子电压比电阻器206负端子电压高。差分放大器228和PMOS晶体管224、226连接反应回路与电压源(VDD)，使差分放大器228在正和负输入端的电压差相等。因此，电流通过电阻器212与内置二极管电压—Vbe的电流成正比且电流通过电阻器206与两个内置电压(ΔVbe)的差异亦成正比。电阻器212与电阻器214设定其有相同电流，由于PMOS 224的电流为电阻器206和212的和，且与Vbe+αΔVbe成正比，这也正是温度独立的参照。基于这样的事实：在两个术语总和具有不同的符号，从而通过调节因子α的温度系数，它们可以使彼此抵消。

能隙参考电路200操作时，电压正极和负极端子同时改变，差分放大器228将感测两个输入端之间的电压差，以在其输出端控制PMOS晶体管224和226，并提供已调节的信号。由此进一步调节电阻206，210和210的电流。

差分放大器228连接到一输出闸电流镜的PMOS晶体管体管，如图1中的能隙电路所示。图2的能隙电路连接PMOS晶体管224到第二差分放大器230的负输入端，

第二差分放大器230的负输入端输出图2中作为VREF1所示的第一电路参考电压。第三差分放大器232输出被反应到差分放大器232的负输入端，并输出在图2中作为VREF2所示的第二电路的参考电压。VREF1和VREF2，230和232的差分放大器的第二和第三差分，分别再通过两个相应的串联电阻216和218提供到第四差分放大器234的正、负输入端，如图2。一电阻220的第一端子连接到电源电压VDD，而电阻220的第二端子连接到所述第四差分放大器234，个电阻222的第一端子连接到第四差分放大器234输出正端，而电阻222的第二端子连接到第四差分放大器234负输入端子。

第四差分放大器234的输出是能隙参考电压(VREF)由图2所示的能隙参考电路提供。其函数可以由以下等式来表示：

其中R1对应电阻器212，R2对应电阻器214，R3对应电阻器206，R5对应电阻器210，R6对应电阻器208，R7对应电阻216，R8对应电阻器218，R9对应电阻器220，VREF1是第二差分放大器230的输出，VREF2是第三差分放大器232的输出，VOS1是第二差分差分放大器230正和负端输入的电压差，VOS2是第三差分放大器232的正端和负端正和负端输入的电压差，VOS3是第四差分放大器234正和负端子输入电压差，VOS4是第一差分放大器228正和负端差分输入的电压差。VP是第三差分放大器232正输入端子的输入电压，VP2是第二差分放大器230正输入端子的输入电压，VEB2是PNP晶体管202的base emitter电压。

在实施例中，以下的电阻值可用于：R1＝R2＝6千欧；R 3＝1K奥姆；R5＝R6＝60千奥姆；R7＝R8＝2千奥姆；和R9＝40千欧。如果VREF被设定为等于0.6伏，且VOS4被设定为1毫伏，总误差项等于3.5毫伏，而导致0.49％准确度范围。

因此，如图2所示新颖的能隙电路比之前的能隙基准电路(图3)大大地增加基准电压的精度。如图3中提供的表中，在-25～125度的温度范围内的高温，1.8伏的电源电压，在本发明的新的新颖的能隙电路的VREF准确性的标准偏差相比，常规的能隙参考电路从2.10％提高至0.80％的精度。温度系数(TCF)的标准偏差改善为30ppm至10ppm以下。当电流负载为300微安增加到600微安，并从736平方微米MOS总面积增加至1376平方微米。虽然本发明的新的能隙电路，需要增加10的MOS区，这在许多提高精准度的能隙基准电路上是可接受的。

图4曲线图的常规能隙基准电路(串联1)的温度系数(TCF)标准偏差，图2中的能隙参考电路作为增加电路蒙特卡洛计算器仿真数的功能。

图5能隙基准电路(串联1)和图4能隙参考电路的参考输出电压(VREF)精度标准偏差曲线图。

实施例或多个示范性实施例不限制其范围，其适用本发明不同的结构。也就是，组件的功能和配置如在所附的权利范围相同仍不脱离本发明的范围。

Claims (10)

1.一种无电流镜高精度能隙电路，其特征在于，其包含：第一差分放大器，包括第一和第二输入端和一个输出端；包括连接到所述第一差分放大器第一输出端的第一闸极端子的第一MOSFET晶体管，一第一源极端子连接的电压源，以及第一漏极端子；第一电阻串联MOSFET晶体管的第一漏极端子和所述第一差分放大器的第一输入端之间；第二差分放大器，其包括连接到第一漏极端子的第三输入端，第四输入端并连接到第四输入端子，其中，第二输出端被配置成提供第一电路的参考电压的第二输出端；第三差分放大器，其包括的第一第五输入端接到第一差分放大器的第一输入端，一个第六输入端和第三输出端连接到第六输入端子，其中，所述第三输出端子被配置为提供一个第二电路的参考电压；第四差分放大器，其包括一第七输入端接到第二差分放大器的第二输出端，第八输入端接到所述第三差分放大器的第三输出端，第四输出端接到第八输入端，其中，所述第四输出端配置提供一个能隙参照电压。

2.根据权利要求1所述的电路，还包括连接到第二MOSFET晶体管的能隙参照电路。其特征在于，其第二闸极端子接到第一差分放大器的第一输出端，第二漏端子连接到所述第一差分放大器的第二输入端。

3.根据权利要求2所述的电路，其特征在于，包括第2电阻串联连接第二漏极端和第二输入端之间。

4.根据权利要求3所述的电路，其特征在于，进一步包括能隙参照电路：具有第一发射极端连接到所述第一输入端的第一双极型晶体管，其连接到所述参考电路接地和连接到第一电极端子的第一基极端地面；具有第二发射极端连接至第二输入端，第二电极端子的第二基极端接地。

5.根据权利要求4所述的电路，其特征在于，还包括第三电阻的第一发射极端子与第一输入端串联。

6.根据权利要求5所述的电路，其特征在于，还包括：第四电阻串联连接在地与第一输入端子之间；第五电阻串联连接在地和第二输入端子之间。

7.根据权利要求5所述的电路，其特征在于，还包括：第六电阻器串联连接的第二输出端和第七输入端之间；第七电阻器串联连接的第三输出端和第八输入端之间。

8.一种能隙参照电路，其特征在于，其包含：第一差分放大器，包括第一和第二输入端以及第一输出端，其中第一输出端子输出经调节的输出电压，第一和第二输入的控制值的电压提供在第一和第二个输入端与第一和第二电路的参考电压；用于提供能隙参考电压，其中第三和第四输入端连接到第一差分放大器，使得第三输入端接收从第一电路参照图的电压导出的第三输入电压。第二输出端子第四输入端接收从第二电路的参考电压得到的第四输入电压。

9.根据权利要求8所述的电路，其特征在于，还包括：一第一MOSFET晶体管，包括连接到第一差分放大器，连接到电压源的第一电源终端的第一输出端的第一闸极端子，以及第一漏端；连接到所述第一MOSFET晶体管的第一漏极端子，第二端子连接到第一差分放大器第一输入端的第一电阻。

10.根据权利要求9所述的电路，其特征在于，其包括第一差分放大器，连接到电压源的第二源极端子的第一输出端的第二闸极端子；第二MOSFET晶体管和一个第二漏端子连接到所述第一差分放大器的第二输入端；根据权利范围10的能隙参照电路，还包括一个第二电阻串联连接的第二漏极端和第二输入端。

Images