CN105320201B - 半导体集成电路装置及其输出电压调整方法 - Google Patents

Abstract

本发明题为“半导体集成电路装置及其输出电压调整方法”。本发明提供一种半导体集成电路装置，其包含能够经由调整输入端子输入电压及电流并使阈值电压变化的存储器元件，能够根据该阈值电压而使输出电压变化。进而，提供一种输出电压调整方法，在该半导体集成电路装置中，以使对调整输入端子的输入电压变化，从而使输出电压变化的方法设定任意的输出电压。

Description

半导体集成电路装置及其输出电压调整方法

技术领域

本发明涉及具有恒压输出、恒压检测功能的半导体集成电路装置及其输出电压的调整方法。

背景技术

用于电气设备的电路用电池等的外部电源来驱动，但是当该外部电源的电压值变动时有可能引起电路的误动作、各种异常现象，因此一般通常在电路与外部电源之间设置调整外部电源并输出一个恒压、或者监视电源的变动的功率管理IC，从而谋求稳定动作。特别是近年来在进行低电压化的微机、CPU等的半导体集成电路中，对于向功率管理IC输出的一个恒压的恒压性、监视的电压值等的高精度化要求越来越严格。

作为从外部电源向电路输出一个恒压的功率管理IC，能举出例如图3那样的降压型串联稳压器。

该半导体集成电路中，由PMOS输出元件104及电阻元件102构成的分压电路103对施加在接地端子105与电源端子106之间的外部电源电压进行分压。将由电阻元件102分压的电压输入误差放大器101的一个输入端子，与由基准电压电路100生成的恒定的基准电压值进行比较，按照其大小用误差放大器101来控制PMOS输出元件104的输入电压，使PMOS输出元件104的源极/漏极电阻变化。作为结果具有对输出端子107输出与基准电压电路100的基准电压值和分压电路103的电阻分压比对应的无电源电压依赖性的恒定的输出电压的功能。该输出电压通过以下的式（1）来计算。

输出电压＝基准电压值×分压电路电阻分压比 （1）。

该输出电压的调整中通过使电阻元件102的电阻值按照后述的方法变化，从而使分压电路103的分压比变化，基于式（1）设定为期望的输出电压值。因此，按每个作为目标的输出电压需要对半导体集成电路的分压电路进行加工/校正。

另外如图4那样的、具有当电源电压成为一个恒压时输出信号的功能的电压检测器也是功率管理IC之一。

该半导体集成电路中，将从电源端子106输入的电源电压转换为以由电阻元件102构成分压电路103分压后的电压，用比较器108与基准电压电路100的基准电压值进行比较，根据其大小从输出端子107输出电压信号。通过这样的机构实现监视电源电压、以为在成为某一固定的电压以上或以下的情况下进行适当处理而输出信号这样的功能的电压检测器。

在该图4的例中也通过使电阻元件102变化而使分压电路103的分压比变化，基于（1）式设定期望的电压检测值。因此，按每个作为目标的输出电压需要对半导体集成电路的分压电路进行加工/校正。

在半导体集成电路的分压电路中使用的先前的电阻元件中，使用向单晶硅半导体衬底注入了与半导体衬底相反导电型的杂质的扩散电阻、注入杂质的由多晶硅构成的电阻等。在分压电路的设计中使用多个该电阻器的情况下，设定其长度/宽度/电阻率全部同一。这是因为通过这样各个电阻元件会均等地承受决定形状的蚀刻加工工艺时的形状偏差、杂质注入偏差，即便电阻元件的绝对值出现偏差，也能将电阻元件彼此的电阻比率保持一定。

在分压电路内使用具有基于该一定形状/一定电阻率的一定电阻值的电阻元件的情况下，如图5的电阻群201至204那样，通过串联连接或并联连接单位电阻元件200实现各种电阻值。该单位电阻元件200如先前所述，是同一形状/同一电阻率的电阻元件，因此也能高精度地保持由该电阻比率高的单位电阻元件构成的电阻群的电阻比。

另外对于电阻群201至204并联设置例如由多晶硅构成的熔丝301至304，以能从外部进行激光照射而切断。而且以能根据该激光照射进行的熔丝的切断/未切断，根据需要改变从端子109到端子110之间的电阻值。而且从端子110输出与在端子110到端子111之间形成的固定电阻的分压比。

如以上那样在具有高精度的电阻比的分压电路中，通过多激光切断晶硅熔丝能够高精度地得到期望的分压比，能够一边使用同一半导体集成电路一边做出具有各种目标的输出电压的制品。

一般的输出电压的调整方法如图2所示。

首先，将最初在半导体加工工厂中精加工的制品的输出电压原样测定（图2（1））。接着响应该输出电压而基于预先准备的计算式或数据库，用激光加工设置在分压电路的多晶硅熔丝，从而进行输出电压的微调（图2（2））。最后再次测定加工的制品的输出电压，确认是否落在期望的规格标准内（图2（3））。在此不入规格标准的制品定为不可出货。除此以外，也有一边监视输出电压一边慢慢加工电阻器，当达到期望的输出电压时停止加工的联机修整法。图2的方法对比于联机修整法，称为脱机修整法。

接着根据图6（1）、（2）对在图3、4中同样使用的基准电压电路进行说明。

基准电压电路在以往最基本的电路中，由耗尽型NMOS晶体管402和增强型NMOS晶体管401构成。如图6（1）所示，各个晶体管形成在半导体衬底1内的P型阱区域5上，包括栅极电极6、栅极氧化膜9、N型源极/漏极区域12，各自差异在于：在栅极氧化膜9下形成的用于决定阈值电压的杂质区域中，耗尽型NMOS晶体管402的情况下形成有N型沟道杂质区域10，增强型NMOS晶体管403的情况下形成有P型沟道杂质区域11。而且分别具有用于控制晶体管动作的漏极端子2、源极端子3、用于固定P型阱区域的电位的主体端子4。

如图6（2）那样将这样的耗尽型NMOS晶体管402和增强型NMOS晶体管401串联连接在电源端子403与接地端子404间，从作为电流源的耗尽型NMOS晶体管402输出恒定电流，向成为负载元件的增强型NMOS晶体管401的漏极端子2输入，从而将在增强型NMOS晶体管401的漏极端子产生的电压作为恒定电压向基准电压输出端子405输出。（例如，参照专利文献1）

现有技术文献

专利文献

专利文献1：日本特开2008－198775号公报。

发明内容

发明要解决的课题

现有的半导体集成电路装置的输出电压调整方法存在如下课题。

关于脱机修整法：

1）由于需要测定2次、加工1次，所以工期变长，会妨碍迅速送货；

2）为此而进行的加工或用于测定的装置投资负担会变得庞大；

3）进行图2（3）的测定，成为非标准的制品的再调整变得困难，且难以抑制成品率的下降；等。

特别是关于上述3），脱机修整法中以电阻分压成为理想情况为前提进行用于调整的计算式、数据库的构建，但是在半导体集成电路制造中因制造上的不稳定而即便没有做到电阻值的绝对值程度，电阻分压比也依然会出现偏差，因此不能使发生非标准的可能性成为零。

进而，该脱机修整方法中，需要设置多个电阻元件和用于修整的多个熔丝，无法避免制品芯片尺寸的增大。如前所述在不追究电阻分压比的高精度化的情况下，需要增加电阻元件的尺寸、件数，因此有规格标准越严则成本增加的程度就越大的倾向。

另外关于联机修整法，存在因电阻值的不稳定性而难以得到高精度的输出电压的根本性课题。这是因为在激光加工中被激光照射的电阻元件发热，在具有温度依赖性的情况下电阻值会变化、或者在激光照射后的电阻元件的再结晶化等中电阻值会偏离。

用于解决课题的方案

为了解决上述课题，本发明设为如下。即，

为半导体集成电路装置，包含具备调整输入端子和输出电压端子、通过从调整输入端子施加电压及电流从而阈值电压变动，能够根据该存储器元件的阈值电压的变化量而使来自输出电压端子的输出电压变化。

进而，为半导体集成电路装置，具有基准电压电路，其包含具备调整输入端子的存储器元件，根据该存储器元件的阈值电压的变化，从基准电压电路输出的基准电压变化，并能够根据该基准电压变化量而使输出电压变化。

进而，为半导体集成电路装置，包含分压电路，该分压电路由包含具备调整输入端子的存储器元件的基准电压电路、误差放大器、PMOS输出元件和电阻构成，PMOS输出元件的源极电极与电源端子连接，PMOS输出元件的漏极电极与输出电压端子连接，由分压电路对从输出电压端子输出的输出电压进行分压，将该分压后的电压和从基准电压电路输出的基准电压输入误差放大器，将输入的各个电压进行比较，误差放大器输出根据其差而放大的电压并输入PMOS输出元件的栅极电极。

或者，为半导体集成电路装置，包含分压电路，该分压电路由包含具备调整输入端子的存储器元件的基准电压电路、比较器和电阻构成，由分压电路对从电源端子输入的电源电压进行分压，将该分压后的电压和从基准电压电路输出的基准电压输入比较器，将输入的各个电压进行比较，从输出端子电压输出根据其差的信号。

另一方面，为半导体集成电路装置，上述存储器元件为具有浮动栅极电极及控制栅极电极的N沟道型MOS晶体管。

进而为半导体集成电路装置，使基准电压电路由作为具有浮动栅极电极及控制栅极电极的N沟道型耗尽MOS晶体管的存储器元件和N沟道型增强MOS晶体管构成。

而且，为输出电压调整方法，一边经由调整输入端子将电压及电流输入存储器元件一边监视输出电压，在输出电压落在非规格标准时停止经由输入端子输入的电压及电流，从而任意设定输出电压。

发明效果

依据本发明，能够缩小半导体集成电路装置的芯片尺寸，同时能够简化输出电压的调整方法。另外通过进行高精度化，还能够期待成品率的提高。

附图说明

图1是示出本发明的半导体集成电路装置的输出电压调整方法的工序流程图。

图2是示出现有的半导体集成电路装置的输出电压调整方法的工序流程图。

图3是依据现有的半导体集成电路装置的降压型串联稳压器的电路的概要。

图4是依据现有的半导体集成电路装置的电压检测器的电路的概要。

图5是组合了现有的电阻元件的分压电路的一个例子。

图6（1）是构成现有的基准电压电路的示意截面图。（2）现有的基准电压电路的一个例子。

图7（1）是构成本发明的基准电压电路的示意截面图。（2）是本发明的基准电压电路的一个例子。

图8是依据本发明的半导体集成电路装置的降压型串联稳压器的结构概要。

图9是依据本发明的半导体集成电路装置的电压检测器的结构概要。

具体实施方式

以下基于附图说明本发明的实施方式。

首先在本发明中，对图3、图4的降压型串联稳压器及电压检测器之中的基准电压电路100，增加能够从外部输入施加电压/电流的调整输入端子112，以成为如图8、图9那样。将该基准电压电路内的特定元件置换为存储器元件，该存储器元件能够按照对调整输入端子112的来自外部的输入电压/电流改变阈值电压。而且以图1所示的以下描述的方法调整输出电压。

首先对在半导体加工工厂中精加工后的制品的输出电压进行原样测定（图1（1））。

接着经由调整输入端子对基准电压电路内的存储器元件施加电压/电流，从而使存储器元件的阈值电压变化（图1（2））。在如图8、图9的构成的半导体集成电路中，如果从基准电压电路输出的基准电压值变化，则输出电压也按照（1）式成比例地变化，因此对调整输入端子的电压/电流施加量和输出电压量成为比例。

随后测定输出电压，如果该输出电压非制品所要求的公差规格标准，则返回图1（2），再开始对存储器元件的电压/电流施加。此时，以使初始的输出电压值预先成为非规格标准的方式设定基准电压电路的基准电压值，对存储器元件缓缓沿＋或者－的一个方向施加电压/电流，从而接近规格的标准范围，这种方法易于调整且理想。

重复图1（2）、图1（3），在输出电压值落入规格标准内的时间点，结束一系列的处理（图1（4））。该图1（2）和（3）的行为实际上不是间断性的，而是以电性连续处理来进行，因此如果编辑程序软件并进行自动控制，则能够在非常短的时间内结束将非规格标准的制品调合到规格标准内。

通过采取这样的方法，能够以一次的电处理结束如以往图2（1）至（3）那样的再运行无效果的3个步骤的工序，简化输出电压的调整方法，能够实现大幅度的工期缩短。进而，由于是和确认输出电压一样的联机修整调整，所以抑制发生非规格标准的不良，能够期待成品率的提高。

另外由于能够排除如现有的利用激光的电阻加工进行的联机修整这样的高热影响（电阻的温度系数、再结晶化），所以无需担心输出电压误差及其再调整，能够维持稳定的输出电压。

另外，由于该调整方法是不问制品形态（晶圆、封装件）的电处理，假设制品形态变化、受其影响而特性变动，也能通过端子进行电性再调整。例如，在晶圆状态下调整的输出电压在封装件安装后因热经历、树脂应力等的影响而变化并脱离到非规格标准的情况下，能够在封装件状态下再次调整从而调合到规格标准内。或者仅在最终形态时进行输出电压调整，通过省去晶圆状态下的调查，还能够进一步进行测试频度的缩短及工序缩短。

另外，由于不需要如上述的测试频度的缓冲，并且也不需要激光修整工序，所以还提高测定装置、激光装置等的装置投资抑制效果。

而且，图8、9中的包含电阻元件102的分压电路103并不需要高精度化，即便精度差也能以包含该精度的形态用本发明的方法调合输出电压值，因此不需要如现有例那样准备均匀的多个电阻元件或设计其图案布局，也不需要熔丝元件，因此有预计到芯片尺寸的缩小、布局负担的减少的优点。

接着基于图7（1）、（2）说明实现本发明的基准电压电路。如图7（2）所示基准电压电路在调整输入端子406与接地端子404间串联连接耗尽型NMOS晶体管402和增强型NMOS晶体管401，从作为电流源的耗尽型NMOS晶体管402输出一个恒流，将在成为负载元件的增强型NMOS晶体管401的漏极端子产生的电压作为一个恒压向基准电压输出端子405输出。

仅在此如图7（1）所示，本发明所使用的耗尽型NMOS晶体管402采用这样的结构，即，层叠多晶硅栅极电极，上层为电压控制的控制栅极电极8，下层为注入/蓄积电荷的浮动栅极电极7。

在图7（2）的该电路构成例中若使输入端子406的电压上升，则基准电压输出端子405与接地端子404之间的电压始终固定为一定值，因此在调整输入端子406与基准电压输出端子405之间承担该电压上升量，耗尽型NMOS晶体管402的漏极电压上升会显著产生热载流子。在此产生的热载流子之中热空穴的一部分经由栅极氧化膜，飞入电位低的浮动栅极电极7，使浮动电极带正电，因此从控制电极侧观看，该耗尽型NMOS晶体管的阈值电压下降。受其影响而耗尽型NMOS晶体管的电流上升，相应地基准电压输出端子405的电位也上升。

若基准电压电路的基准电压值上升，则按照（1）式，图8的降压型串联稳压器的输出电压上升。

即，通过控制基准电压电路输入端子的电压，能够任意变更降压型串联稳压器电路的输出电压。在该情况下，存储器元件的阈值电压通过经由调整输入端子的电压调整，会向降低的方向变化，即从基准电压电路输出的基准电压会向变高的方向变化，相应地输出电压也向变高的方向变化，因此，如果在用调整输入端子进行的调整前，将本发明的降压型串联稳压器的输出电压设计成比要求规格低的值，则通过利用该调整输入端子进行的输出电压调整，能够对应于较宽范围的输出电压要求规格。

另外，用该方法对既定目标电压值进行的调合，不经激光修整工序而仅以电控制能够高精度进行。

同样地图4的电压检测电路中的基准电压电路也用同样的电路进行实现，从而能够以附属于基准电压电路的调整输入端子的电压控制来同样地控制/设定各个半导体集成电路装置的输出电压。

另外在基准电压电路中，如果成为电流源的元件和成为负载的元件的、如上所述的组合为基本动作，则不用说无论是何种结构的电路都能应用并适用本发明。

另外在此描述的存储器元件是指虽然以借助热载流子注入的电荷对浮动栅极电极的注入为原理加以利用，但是也可为经由栅极氧化膜的借助FN隧道电流的载流子的注入、或使载流子被俘获到绝缘膜中存在的能级的方法，能够实现载流子注入带来的阈值电压的偏移的所有元件。

另外，通过本发明，不限于如以上描述的降压型串联稳压器、电压检测器，在包含带有根据来自调整输入端子的输入电信号能够使阈值电压可变的存储器端子的基准电压电路的各种用于功率管理的半导体集成电路装置中，能够通过输入电信号使输出电压可变。因此，输出电压的设定方法也能以一次的电调整来高精度地设定，很显然其成本方面、工期方面上的有效性显著。

附图标记说明

1半导体衬底；2漏极端子；3源极端子；4主体端子；5P型阱区域；6栅极电极；7浮动栅极电极；8控制栅极电极；9栅极氧化膜；10N型沟道杂质区域；11P型沟道杂质区域；12N型源极/漏极区域；100基准电压电路；101误差放大器；102电阻元件；103分压电路；104PMOS输出元件；105接地端子；106电源端子；107输出端子；108比较器；109端子A；110端子B；111端子C；112调整输入端子；200单位电阻元件；201电阻群1；202电阻群2；203电阻群3；204电阻群4；301熔丝1；302熔丝2；303熔丝3；304熔丝4；401增强型NMOS晶体管；402耗尽型NMOS晶体管；403电源端子；404接地端子；405基准电压输出端子；406调整输入端子。

Claims (7)

1.一种半导体集成电路装置，是在电路与外部电源之间设置的、调整外部电源并输出恒压、或者监视电源的变动的功率管理IC，其特征在于，

包含具备调整输入端子和输出电压端子、通过从所述调整输入端子施加电压及电流从而阈值电压变动的存储器元件，能够根据所述存储器元件的阈值电压的变化量而使来自所述输出电压端子的输出电压变化。

2.一种半导体集成电路装置，是在电路与外部电源之间设置的、调整外部电源并输出恒压、或者监视电源的变动的功率管理IC，其特征在于，

具有具备调整输入端子和输出电压端子、通过从所述调整输入端子施加电压及电流从而阈值电压变动的存储器元件以及包含所述存储器元件的基准电压电路，根据所述存储器元件的阈值电压的变化，从所述基准电压电路输出的基准电压变化，并能够根据该所述基准电压变化量而使来自所述输出电压端子的输出电压变化。

3.如权利要求2所述的半导体集成电路装置，其特征在于，

包含由误差放大器、PMOS输出元件及电阻构成的分压电路，

所述PMOS输出元件的源极电极与电源端子连接，所述PMOS输出元件的漏极电极与输出电压端子连接，由所述分压电路对从所述输出电压端子输出的输出电压进行分压，将该分压后的电压和从所述基准电压电路输出的基准电压输入所述误差放大器，将所述输入的各个电压进行比较，所述误差放大器输出根据其差而放大的电压并输入所述PMOS输出元件的栅极电极。

4.如权利要求2所述的半导体集成电路装置，其特征在于，

包含由比较器及电阻构成的分压电路，

由所述分压电路对从电源端子输入的电源电压进行分压，将该分压后的电压和从所述基准电压电路输出的基准电压输入所述比较器，将所述输入的各个电压进行比较，从所述输出电压端子输出根据其差的信号。

5.如权利要求2所述的半导体集成电路装置，其特征在于，所述存储器元件为具有浮动栅极电极及控制栅极电极的N沟道型MOS晶体管。

6.如权利要求2所述的半导体集成电路装置，其特征在于，所述基准电压电路由作为具有浮动栅极电极及控制栅极电极的N沟道型耗尽MOS晶体管的存储器元件和N沟道型增强MOS晶体管构成。

7.一种半导体集成电路装置的输出电压调整方法，是如权利要求1或2所述的半导体集成电路装置的输出电压调整方法，其特征在于，

一边经由调整输入端子将电压及电流输入存储器元件一边监视输出电压，在所述输出电压落在规格标准内时停止经由所述调整输入端子输入的电压及电流，从而任意设定所述输出电压。