CN113223979A - 栅氧化层工艺中的厚度补偿方法 - Google Patents

栅氧化层工艺中的厚度补偿方法 Download PDF

Info

Publication number
CN113223979A
CN113223979A CN202110466998.4A CN202110466998A CN113223979A CN 113223979 A CN113223979 A CN 113223979A CN 202110466998 A CN202110466998 A CN 202110466998A CN 113223979 A CN113223979 A CN 113223979A
Authority
CN
China
Prior art keywords
gate oxide
thickness
oxide layer
growth
compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110466998.4A
Other languages
English (en)
Other versions
CN113223979B (zh
Inventor
刘俊
李灵均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202110466998.4A priority Critical patent/CN113223979B/zh
Publication of CN113223979A publication Critical patent/CN113223979A/zh
Application granted granted Critical
Publication of CN113223979B publication Critical patent/CN113223979B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Formation Of Insulating Films (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种栅氧化层工艺中的厚度补偿方法，根据每lot批次晶圆上栅氧化层生长前已具有的氧化层厚度与最终形成的掺杂栅氧化层电学厚度的相关性，按比例进行栅氧化层厚度的自动补偿。补偿系数是根据每lot批次栅氧化层生长前已具有的氧化层厚度与最终形成的掺杂栅氧化层电学厚度的相关性按比例获得栅氧化层生长厚度补偿系数K值，进行栅氧化层厚度的自动补偿。通过对栅氧化层生产过程中，在晶圆上本身已经具有不同厚度氧化层的基础上，根据现有的不同厚度的氧化层进行栅氧化层生长厚度自动补偿，使得同一lot批次的晶圆的栅氧化层一致性更高，提高器件的工艺窗口。

Description

栅氧化层工艺中的厚度补偿方法
技术领域
本发明涉及半导体器件的制造及测试领域，特别是指一种栅氧化层工艺中的厚度补偿方法。
背景技术
在集成电路CMOS芯片的制造过程中，栅氧化层是很重要的工艺。栅氧化层的厚度对于MOS管的Vt（阈值电压)和Ion（饱和电流）的影响很大。如何保持各lot批次之间栅氧化层的厚度尽可能地保持一致是量产过程中很重要的课题。
经过研究发现在前层经过高温干法去光刻胶工艺后，对于硅片表面会形成一层薄的氧化膜＞10Å。如果在其上生长栅氧化层，则上述该薄氧化膜的厚度变化会造成各lot批次之间最终栅氧化层厚度改变。而通过设定合适的栅氧生长的厚度自动补偿可以消除这个差别。
如图1所示，是栅氧化层生长前硅片上的氧化层厚度与栅氧化层生长后硅片上的氧化层厚度的数据图表，发现栅氧化层生长前硅片上的氧化层厚度与栅氧化层生长后硅片上的氧化层厚度有很强的正相关性。图2是栅氧化层生长后硅片上的氧化层厚度与最终的N型栅氧化层电学厚度的数据图表，发现栅氧化层生长后硅片上的氧化层厚度与最终的N型栅氧化层电学厚度有很强的正相关性。图3是栅氧化层生长前硅片上的氧化层厚度与最终的N型栅氧化层电学厚度的数据图表，显示栅氧化层生长前硅片上的氧化层厚度与最终的N型栅氧化层电学厚度有很强的正相关性。
前层经过高温干法去光刻胶工艺后，对于硅片表面会形成一层薄的氧化膜＞10Å。如果在其上生长栅氧化层的情况下，通过图1、2、3，我们可以得出结论：
栅氧化层生长前硅片上的氧化层厚度造成栅氧化层生长后硅片上的氧化层厚度相应的变化，并进一步造成了最终的N型栅氧化层电学厚度相应的变化。
如图4所示，从长期趋势来看，也可以发现栅氧化层生长前硅片上的氧化层厚度会造成最终的N型栅氧化层电学厚度发生相应的而且是明显的变化。而当前的栅氧化层工艺中，对于栅氧化层生长前硅片上的已有的氧化层厚度不做相应调整。
发明内容
本发明所要解决的技术问题在于提供一种栅氧化层工艺中的厚度补偿方法，最终形成厚度稳定一致的栅氧化层。
为解决上述问题，本发明所述的栅氧化层工艺中的厚度补偿方法，是根据每lot批次晶圆上栅氧化层生长前已具有的氧化层厚度与最终形成的掺杂栅氧化层电学厚度的相关性，按比例进行栅氧化层厚度的自动补偿。
进一步的改进是，所述的每lot批次的栅氧化层已具有的氧化层厚度大于10Å。
进一步的改进是，根据每lot批次栅氧化层生长前已具有的氧化层厚度与最终形成的掺杂栅氧化层电学厚度的相关性按比例获得栅氧化层生长厚度补偿系数K值，进行栅氧化层厚度的自动补偿。
进一步的改进是，所述的栅氧化层工艺中的厚度补偿方法，其补偿过程包含：
步骤一，测得每lot批次栅氧化层生长前已具有的氧化层厚度a；
步骤二，设定硅表面氧化层厚度目标值t；
步骤三，栅氧化层新生长厚度目标值为T；
步骤四，计算栅氧化层生长总厚度目标值为L=T+K*（a-t），其中0＜K≤1；
步骤五，根据计算得到的栅氧化层生长总厚度目标值L，选择相应的栅氧化层生长工艺参数。
在本发明中，所述的栅氧化层，其掺杂类型一般为N型。
所述栅氧化层生长厚度补偿系数K值是根据每lot批次栅氧化层生长前硅片上的氧化层厚度与最终形成的栅氧化层电学厚度的线性关系的斜率获得。
进一步的改进是，所述每lot批次晶圆上栅氧化层生长前已具有的氧化层，是由前层光刻工艺中干法刻蚀去除光刻胶的过程中的高温过程所形成。
本发明所述的栅氧化层工艺中的厚度补偿方法，通过对栅氧化层生产过程中，在晶圆上本身已经具有不同厚度氧化层的基础上，根据现有的不同厚度的氧化层进行栅氧化层生长厚度自动补偿，使得同一lot批次的晶圆的栅氧化层一致性更高，提高器件的工艺窗口。
附图说明
图1 是栅氧化层生长前硅片上的氧化层厚度与栅氧化层生长后硅片上的氧化层厚度的数据图表。
图2是栅氧化层生长后硅片上的氧化层厚度与最终的N型栅氧化层电学厚度的数据图表。
图3 是栅氧化层生长前硅片上的氧化层厚度与最终的N型栅氧化层电学厚度的数据图表。
图4 是栅氧化层生长前氧化层厚度与最终的N型栅氧化层电学厚度长期趋势的数据图表。
图5 是本发明栅氧化层厚度补偿的方法示意图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。应当理解，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
本发明所述的栅氧化层工艺中的厚度补偿方法，主要针对在前层经过高温干法去光刻胶工艺后，对于硅片表面会形成一层大于10Å厚度的氧化膜的问题。由于不同晶圆之间上具有的氧化膜厚度不一致。如果直接在其上生长栅氧化层，则上述该薄的氧化膜的厚度变化会造成各lot批次之间最终栅氧化层的厚度改变且参差不齐，导致器件之间性能差异较大。本发明提出一种补偿方法，是根据每lot批次晶圆上栅氧化层生长前已具有的氧化层厚度与最终形成的掺杂栅氧化层电学厚度的相关性，按比例进行栅氧化层厚度的自动补偿。
根据每lot批次栅氧化层生长前已具有的氧化层厚度与最终形成的掺杂栅氧化层电学厚度的相关性按比例获得栅氧化层生长厚度补偿系数K值，进行栅氧化层厚度的自动补偿。所述K值是根据每lot批次栅氧化层生长前硅片上的氧化层厚度与最终形成的栅氧化层电学厚度的线性关系的斜率获得。例如图1所示，图中显示了栅氧化层生长前硅片上的氧化层厚度与栅氧生长后硅片上的氧化层厚度有很强的正相关性，通过数据点的分布可以得出一条倾斜的直线，同理如图2及图3所示，最终的N型栅氧化层电学厚度与栅氧化层生长前后的已有氧化膜厚度具有很强的正相关性，整体分布都呈一条左下至右上角倾斜的直线。由此测得该直线的斜率作为补偿系数K值。从长期趋势来看，如图4所示，我们也可以发现栅氧化层生长前硅片上的氧化层厚度会造成最终的N型栅氧电学厚度发生相应的而且是明显的变化，栅氧生长前硅片上的氧化层厚度比目标值厚1Å，栅氧生长前硅片上的氧化层厚度增加1Å会造成最终的N型栅氧化层电学厚度增加约0.61Å，则补偿时栅氧化层生长厚度-0.6Å。所述补偿系数K值，如根据图1中的数据测得其直线方程为y=0.9482X+21.578，斜率为0.9482，图2中的数据测得其直线方程为y=0.8207X+13.488，斜率为0.8207，图3中的数据测得其直线方程为y=0.8381X+30.425，斜率为0.8381。
确定K值之后，所述的栅氧化层工艺中的厚度补偿方法，其补偿过程包含：
步骤一，测得每lot批次栅氧化层生长前已具有的氧化层厚度a；该氧化层厚度a一般大于10Å, 本身氧化层厚度a大于10Å的在后续工艺中需要进行厚度补偿，本身氧化层厚度a小于10Å的影响很小，可以直接生长栅氧化层而无需考虑对厚度进行补偿。
步骤二，设定硅表面氧化层厚度目标值t；
步骤三，栅氧化层新生长厚度目标值为T；
步骤四，计算栅氧化层生长总厚度目标值为L=T+K*（a-t），其中0＜K≤1；
步骤五，根据计算得到的栅氧化层生长总厚度目标值L，选择相应的栅氧化层生长工艺参数进行栅氧化层的生长，则能对栅氧化层的厚度进行补偿，达到设计目标值，保证同一Lot批次的晶圆的工艺稳定性一致性。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种栅氧化层工艺中的厚度补偿方法，其特征在于：根据每lot批次晶圆上栅氧化层生长前已具有的氧化层厚度与最终形成的掺杂栅氧化层电学厚度的相关性，按比例进行栅氧化层厚度的自动补偿。
2.如权利要求1所述的栅氧化层工艺中的厚度补偿方法，其特征在于：所述的每lot批次的栅氧化层已具有的氧化层厚度大于10Å。
3.如权利要求1所述的栅氧化层工艺中的厚度补偿方法，其特征在于：根据每lot批次栅氧化层生长前已具有的氧化层厚度与最终形成的掺杂栅氧化层电学厚度的相关性按比例获得栅氧化层生长厚度补偿系数K值，进行栅氧化层厚度的自动补偿。
4.如权利要求3所述的栅氧化层工艺中的厚度补偿方法，其特征在于：包含：
步骤一，测得每lot批次栅氧化层生长前已具有的氧化层厚度a；
步骤二，设定硅表面氧化层厚度目标值t；
步骤三，栅氧化层新生长厚度目标值为T；
步骤四，计算栅氧化层生长总厚度目标值为L=T+K*（a-t），其中0＜K≤1；
步骤五，根据计算得到的栅氧化层生长总厚度目标值L，选择相应的栅氧化层生长工艺参数。
5.如权利要求1所述的栅氧化层工艺中的厚度补偿方法，其特征在于：所述的掺杂栅氧化层，其掺杂类型为N型。
6.如权利要求1所述的栅氧化层工艺中的厚度补偿方法，其特征在于：其中栅氧化层生长厚度补偿系数K值是根据每lot批次栅氧化层生长前硅片上的氧化层厚度与最终形成的栅氧化层电学厚度的线性关系的斜率获得。
7.如权利要求1所述的栅氧化层工艺中的厚度补偿方法，其特征在于：所述每lot批次晶圆上栅氧化层生长前已具有的氧化层，是由前层光刻工艺中干法刻蚀去除光刻胶的过程中的高温过程所形成。
8.如权利要求2所述的栅氧化层工艺中的厚度补偿方法，其特征在于：当每lot批次的栅氧化层已具有的氧化层厚度小于10Å时则无需考虑对晶圆栅氧化层生长厚度进行补偿，直接进行栅氧化层生长。
CN202110466998.4A 2021-04-28 2021-04-28 栅氧化层工艺中的厚度补偿方法 Active CN113223979B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110466998.4A CN113223979B (zh) 2021-04-28 2021-04-28 栅氧化层工艺中的厚度补偿方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110466998.4A CN113223979B (zh) 2021-04-28 2021-04-28 栅氧化层工艺中的厚度补偿方法

Publications (2)

Publication Number Publication Date
CN113223979A true CN113223979A (zh) 2021-08-06
CN113223979B CN113223979B (zh) 2023-08-22

Family

ID=77089669

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110466998.4A Active CN113223979B (zh) 2021-04-28 2021-04-28 栅氧化层工艺中的厚度补偿方法

Country Status (1)

Country Link
CN (1) CN113223979B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101364535A (zh) * 2007-08-09 2009-02-11 中芯国际集成电路制造(上海)有限公司 可调整栅极氧化层厚度的半导体器件制造方法
CN101740510A (zh) * 2008-11-27 2010-06-16 上海华虹Nec电子有限公司 形成厚度均匀的栅氧化层的方法
CN102420130A (zh) * 2011-07-01 2012-04-18 上海华力微电子有限公司 通过离子注入工艺来控制氧化膜厚度的方法
CN102945830A (zh) * 2012-11-02 2013-02-27 上海华力微电子有限公司 一种控制浅沟道绝缘层制程中衬底氧化层的均匀性的方法
CN105448687A (zh) * 2014-07-08 2016-03-30 中芯国际集成电路制造(上海)有限公司 在后栅工艺中形成不同厚度的栅氧化层的方法
CN105489481A (zh) * 2016-01-13 2016-04-13 成都芯源系统有限公司 一种阶梯型厚栅氧化层的制作方法
CN110364449A (zh) * 2019-07-24 2019-10-22 上海华力集成电路制造有限公司 栅氧掺氮退火温度的监控方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101217137B (zh) * 2007-12-26 2011-11-30 上海宏力半导体制造有限公司 一种提高p阱栅氧化层电学厚度测量精确性的测量结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101364535A (zh) * 2007-08-09 2009-02-11 中芯国际集成电路制造(上海)有限公司 可调整栅极氧化层厚度的半导体器件制造方法
CN101740510A (zh) * 2008-11-27 2010-06-16 上海华虹Nec电子有限公司 形成厚度均匀的栅氧化层的方法
CN102420130A (zh) * 2011-07-01 2012-04-18 上海华力微电子有限公司 通过离子注入工艺来控制氧化膜厚度的方法
CN102945830A (zh) * 2012-11-02 2013-02-27 上海华力微电子有限公司 一种控制浅沟道绝缘层制程中衬底氧化层的均匀性的方法
CN105448687A (zh) * 2014-07-08 2016-03-30 中芯国际集成电路制造(上海)有限公司 在后栅工艺中形成不同厚度的栅氧化层的方法
CN105489481A (zh) * 2016-01-13 2016-04-13 成都芯源系统有限公司 一种阶梯型厚栅氧化层的制作方法
CN110364449A (zh) * 2019-07-24 2019-10-22 上海华力集成电路制造有限公司 栅氧掺氮退火温度的监控方法

Also Published As

Publication number Publication date
CN113223979B (zh) 2023-08-22

Similar Documents

Publication Publication Date Title
US9299622B2 (en) On-chip plasma charging sensor
CN104835755A (zh) 一种离子注入损伤深度的测试方法
JP5751531B2 (ja) 半導体基板の評価方法、評価用半導体基板、半導体装置
US7033846B2 (en) Method for manufacturing semiconductor devices by monitoring nitrogen bearing species in gate oxide layer
US5306939A (en) Epitaxial silicon wafers for CMOS integrated circuits
CN113223979B (zh) 栅氧化层工艺中的厚度补偿方法
CN109449095B (zh) 一种监控离子注入掺杂浓度的方法
US6754553B2 (en) Implant monitoring using multiple implanting and annealing steps
US4701422A (en) Method of adjusting threshold voltage subsequent to fabrication of transistor
US4218267A (en) Microelectronic fabrication method minimizing threshold voltage variation
TW320778B (zh)
US5841294A (en) Method for measuring leakage current in junction region of semiconductor device
US5702973A (en) Method for forming epitaxial semiconductor wafer for CMOS integrated circuits
CN107731662A (zh) 一种提高器件均匀性的方法
CN109473369B (zh) 一种监控高温炉管内掺杂浓度的方法
CN111769102A (zh) 用于监控外延工艺对晶体管性能影响的测试结构及方法
US6130138A (en) Methods of forming integrated circuit capacitors having doped dielectric regions therein
CN212570984U (zh) 用于监控外延工艺对晶体管性能影响的测试结构
US7351595B2 (en) Method for manufacturing semiconductor device
JPH0982768A (ja) 半導体ウエハの評価方法
US7043328B2 (en) Method for manufacturing semiconductor device utilizing monitor wafers
JPH10270517A (ja) ｐ型シリコンエピタキシャル層のキャリア濃度測定方法
JPH10509276A (ja) Ｃｍｏｓ集積回路用のエピタキシャル半導体ウエーハ
JP3163756B2 (ja) 半導体装置および半導体装置の製造方法
CN117393448A (zh) 改善薄片电阻稳定性的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant