CN105448687A - 在后栅工艺中形成不同厚度的栅氧化层的方法 - Google Patents
在后栅工艺中形成不同厚度的栅氧化层的方法 Download PDFInfo
- Publication number
- CN105448687A CN105448687A CN201410322652.7A CN201410322652A CN105448687A CN 105448687 A CN105448687 A CN 105448687A CN 201410322652 A CN201410322652 A CN 201410322652A CN 105448687 A CN105448687 A CN 105448687A
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- layer
- region
- device region
- core devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种在后栅工艺中形成不同厚度的栅氧化层的方法,包括:提供半导体衬底,包括核心器件区域和IO器件区域,所述核心器件区域和IO器件区域的半导体衬底上覆盖有氧化层;形成覆盖所述半导体衬底和氧化层的介质层,该介质层在所述核心器件区域和IO器件区域分别具有栅极开口;依次形成高K材料层和帽层,该高K材料层覆盖所述介质层的表面、该栅极开口的底部和侧壁,该帽层覆盖所述高K材料层;在所述核心器件区域中注入氧净化剂;对所述半导体衬底进行退火,以使所述氧净化剂移除所述核心器件区域的至少部分氧元素。本发明无需移除核心器件区域的栅氧化层,能够避免介质层损失、IO器件栅氧化层的损失、非均匀性等问题。
Description
技术领域
本发明涉及后栅工艺(gate-last),尤其涉及一种在后栅工艺中形成不同厚度的栅氧化层的方法。
背景技术
随着半导体技术的发展,特征尺寸(CD,CriticalDimension)不断缩小,栅氧化层的厚度的精确控制变得比过去更加重要。
在高K介质层加金属栅极的后栅工艺(HKMGlasttechnology)中,因为在多个热工艺步骤中,例如源漏注入激活退火,栅氧化层的厚度变得更厚,所以在伪栅极(dummygate)被移除后,栅氧化层被移除并再次生长。栅氧化层的厚度越小,热工艺步骤中增加的厚度比例就越大。
现有技术中,核心器件(coredevice)和IO器件(IOdevice)常要生产在同一晶圆上。由于IO器件和核心器件的栅氧化层厚度的要求并不相同,例如IO器件的栅氧化层厚度为而核心器件的栅氧化层厚度为因此,需要一些额外的工艺步骤来形成不同厚度栅氧化层。
但是,在实际工艺中,移除栅氧化层带来了很多问题,例如,如果不使用光刻胶来保护IO器件区域,那么会导致介质层(ILD)的损失、拉应力氮化硅(tensileSiN)的损失、IO器件的栅氧化层的损失以及不均匀性(non-uniformity);如果使用光刻胶来保护IO器件区域,那么在IO器件的栅极开口处会造成光刻胶曝光和去除的问题。
下面结合图1至图7对现有技术中一种形成不同厚度的栅氧化层的方法进行简单说明。
参考图1,提供半导体衬底10,该半导体衬底10包括核心器件区域(CORE)和IO器件区域(IO)。该半导体衬底10中可以形成有隔离结构101,例如STI结构。之后,在核心器件区域和IO器件区域形成IO栅氧化层11。
参考图2,去除核心器件区域内的IO栅氧化层11,仅保留IO器件区域内的IO栅氧化层11。
参考图3,在核心器件区域内形成核心栅氧化层12。
参考图4,在半导体衬底10上形成介质层13,该介质层13在核心器件区域和IO器件区域的适当位置具有栅极开口131,栅极开口131周围的介质层13中可以具有侧墙(spacer)132,栅极开口131两侧的半导体衬底10中可以具有源区133和漏区134。
参考图5,去除核心器件区域的IO栅氧化层11。
参考图6,在核心器件区域的栅极开口131的底部形成核心栅氧化层14。
参考图7,形成高K材料层15,该高K材料层15覆盖介质层13、栅极开口131的底部以及侧壁。在形成高K材料层15之后,可以进行退火。
仍然参考图5,在去除核心器件区域的IO栅氧化层11的过程中,如果不使用光刻胶来保护IO器件区域,那么会导致介质层13的损失、IO器件区域的IO栅氧化层11的损失等问题;如果使用光刻胶来保护IO器件区域,那么在IO器件区域的栅极开口131处会造成光刻胶的曝光和去除问题。
发明内容
本发明要解决的技术问题是提供一种在后栅工艺中形成不同厚度的栅氧化层的方法,无需移除核心器件区域的栅氧化层,能够避免介质层损失、IO器件栅氧化层的损失、非均匀性等问题。
为解决上述技术问题,本发明提供了一种在后栅工艺中形成不同厚度的栅氧化层的方法,包括:
提供半导体衬底,该半导体衬底包括核心器件区域和IO器件区域,所述核心器件区域和IO器件区域的半导体衬底上覆盖有氧化层;
形成覆盖所述半导体衬底和氧化层的介质层,该介质层在所述核心器件区域和IO器件区域分别具有栅极开口,该栅极开口的底部暴露出所述氧化层;
依次形成高K材料层和帽层,该高K材料层覆盖所述介质层的表面、该栅极开口的底部和侧壁,该帽层覆盖所述高K材料层;
在所述核心器件区域中注入氧净化剂;
对所述半导体衬底进行退火,以使所述氧净化剂移除所述核心器件区域的至少部分氧元素。
根据本发明的一个实施例,对所述半导体衬底进行退火之前,该方法还包括:在所述高K材料层中注入Zr离子,以加强所述氧净化剂的氧元素移除效应。
根据本发明的一个实施例,对所述半导体衬底进行退火之前,该方法还包括:去除所述IO器件区域内的帽层,所述退火是在含氧的气氛中进行的。
根据本发明的一个实施例,对所述半导体衬底进行退火时的工艺参数如下:退火温度为550℃~650℃,退火气氛为N2和O2的混合气体,其中O2的比例为4%~5%,退火时间为20秒~2分钟,压强为1atm~20atm。
根据本发明的一个实施例,去除所述IO器件区域内的帽层包括:
形成光刻胶层,该光刻胶层覆盖所述帽层并填充所述栅极开口;
对所述光刻胶层进行图形化,去除所述IO器件区域内的光刻胶层;
以图形化后的光刻胶层为掩膜对所述帽层进行刻蚀,以去除所述IO器件区域内的帽层。
根据本发明的一个实施例,所述刻蚀为湿法刻蚀。
根据本发明的一个实施例,对所述半导体衬底进行退火时的工艺参数如下:温度为550℃~650℃,退火气氛为N2和O2的混合气体,其中O2的比例不超过2%,退火时间为20秒~2分钟,压强为1atm~20atm。
根据本发明的一个实施例,所述核心器件区域内的氧化层和所述IO器件区域的氧化层具有不同的厚度,其中,该核心器件区域内的氧化层为具有第一厚度的核心器件栅氧化层,该IO器件区域的氧化层为具有第二厚度的IO器件栅氧化层,该第二厚度大于该第一厚度。
根据本发明的一个实施例,所述核心器件栅氧化层和IO器件栅氧化层的形成方法包括:
在所述核心器件区域和IO器件区域的半导体衬底上形成所述IO器件栅氧化层;
去除所述核心器件区域内的IO器件栅氧化层;
在所述核心器件区域的半导体衬底上形成所述核心器件栅氧化层。
根据本发明的一个实施例,所述氧净化剂为Ti离子、Hf离子、Al离子其中之一或者任意组合。
本发明还提供了另一种在后栅工艺中形成不同厚度的栅氧化层的方法,包括:
提供半导体衬底,该半导体衬底包括核心器件区域和IO器件区域,所述核心器件区域和IO器件区域的半导体衬底上覆盖有氧化层;
形成覆盖所述半导体衬底和氧化层的介质层,该介质层在所述核心器件区域和IO器件区域分别具有栅极开口,该栅极开口的底部暴露出所述氧化层;
依次形成高K材料层和帽层,该高K材料层覆盖所述介质层的表面、该栅极开口的底部和侧壁,该帽层覆盖所述高K材料层;
去除所述IO器件区域内的帽层;
在含氧的气氛中对所述半导体衬底进行退火。
根据本发明的一个实施例,对所述半导体衬底进行退火时的工艺参数如下:退火温度为550℃~650℃,退火气氛为N2和O2的混合气体,其中O2的比例为4%~5%,退火时间为20秒~2分钟,压强为1atm~20atm。
根据本发明的一个实施例,去除所述IO器件区域内的帽层包括:
形成光刻胶层,该光刻胶层覆盖所述帽层并填充所述栅极开口;
对所述光刻胶层进行图形化,去除所述IO器件区域内的光刻胶层;
以图形化后的光刻胶层为掩膜对所述帽层进行刻蚀,以去除所述IO器件区域内的帽层。
根据本发明的一个实施例,所述刻蚀为湿法刻蚀。
与现有技术相比,本发明具有以下优点:
本发明实施例的一种方法中,在形成高K材料层(HK)和帽层(cappinglayer)之后,在核心器件区域中注入氧净化剂(oxygenscavenger),在退火过程中,该氧净化剂会吸收核心器件区域的氧元素,尤其是高K材料层下方的氧化层中的氧元素,使得核心器件区域的栅氧化层的等效厚度下降。使用该方法,无需移除核心器件区域的氧化层即可得到等效厚度较小的栅氧化层,因而可以避免移除氧化层带来的一系列问题,例如介质层损失、IO器件栅氧化层的损失、非均匀性等等。
本发明实施例的另一种方法中,在形成高K材料层和帽层之后,将IO器件区域内的帽层移除,然后在含氧的气氛中进行退火,在退火过程中,IO器件区域内的氧化层将比核心器件区域内的氧化层更快地再生长(regrow),使得IO器件区域内可以得到等效厚度较厚的栅氧化层。使用该方法,无需移除核心器件区域的氧化层即可得到等效厚度较小的栅氧化层,因而可以避免移除氧化层带来的一系列问题,例如介质层损失、IO器件栅氧化层的损失、非均匀性等等。
另外,上述两种方法还可以结合,也就是在形成高K材料层和帽层之后,在核心器件区域注入氧净化剂,并且将IO器件区域内的帽层移除,然后再进行退火,从而兼具前两种方法的有益之处。
附图说明
图1至图7示出了现有技术中一种形成不同厚度的栅氧化层的方法中各步骤对应的剖面结构示意图;
图8是本发明第一实施例的在后栅工艺中形成不同厚度的栅氧化层的方法的流程示意图;
图9至图15是本发明第一实施例的形成不同厚度的栅氧化层的方法中各步骤对应的剖面结构示意图;
图16是本发明第二实施例的在后栅工艺中形成不同厚度的栅氧化层的方法的流程示意图;
图17至图21是本发明第二实施例的形成不同厚度的栅氧化层的方法中各步骤对应的剖面结构示意图。
具体实施方式
下面结合具体实施例和附图对本发明作进一步说明,但不应以此限制本发明的保护范围。
第一实施例
参考图8,第一实施例在后栅工艺中形成不同厚度的栅氧化层的方法包括如下步骤:
步骤S21,提供半导体衬底,该半导体衬底包括核心器件区域和IO器件区域,所述核心器件区域和IO器件区域的半导体衬底上覆盖有氧化层;
步骤S22,形成覆盖所述半导体衬底和氧化层的介质层,该介质层在所述核心器件区域和IO器件区域分别具有栅极开口,该栅极开口的底部暴露出所述氧化层;
步骤S23,依次形成高K材料层和帽层,该高K材料层覆盖所述介质层的表面、该栅极开口的底部和侧壁,该帽层覆盖所述高K材料层;
步骤S24,在所述核心器件区域中注入氧净化剂;
步骤S25,对所述半导体衬底进行退火,以使所述氧净化剂移除所述核心器件区域的至少部分氧元素。
下面结合图9至图15对第一实施例的方法进行详细说明。
参考图9,提供半导体衬底20,该半导体衬底20包括核心器件区域(CORE)和IO器件区域(IO)。该半导体衬底20例如可以是硅衬底,或者半导体工艺使用的其他适当衬底。该半导体衬底20中可以形成有隔离结构201,例如浅沟槽隔离结构(STI)等。
核心器件区域和IO器件区域内半导体衬底20上形成有IO器件栅氧化层21,该IO器件栅氧化层21具有第二厚度。
参考图10,去除核心器件区域内的IO器件栅氧化层21,保留IO器件区域内的IO器件栅氧化层21。核心器件区域内的IO器件栅氧化层21被去除之后,半导体衬底20的表面被暴露出来。
参考图11,在核心器件区域内的半导体衬底20上形成核心器件栅氧化层22,该核心器件栅氧化层22具有第一厚度,该第一厚度小于第二厚度,也就是核心器件栅氧化层22比IO器件栅氧化层21薄。
参考图12,形成介质层23,该介质层23覆盖半导体衬底20、IO器件栅氧化层21以及核心器件栅氧化层22。该介质层23在核心器件区域和IO器件区域分别具有栅极开口231,该栅极开口231的底部分别暴露出核心器件栅氧化层22和IO器件栅氧化层21。
下面对介质层23以及栅极开口231的形成过程作简单介绍。首先,在核心器件栅氧化层22和IO器件栅氧化层21上分别形成伪栅极(dummygate),另外还可以在伪栅极的周围形成侧墙232;之后,以伪栅极为掩膜,对半导体衬底20进行离子注入,从而在伪栅极两侧的半导体衬底20中形成源区233和漏区234;之后形成介质层23,该介质层23覆盖半导体衬底20、源区233、漏区234、侧墙232等暴露出的部分;之后,将伪栅极去除,从而在原先伪栅极的位置留下栅极开口231。
参考图13,依次形成高K材料层(也成为高介电常数材料层)25和帽层26。该高K材料层25覆盖介质层23的表面、栅极开口231的底部和侧壁,该帽层26覆盖高K材料层25。
参考图14,在核心器件区域内注入氧净化剂(oxygenscavenger),该氧净化剂例如可以是Ti离子、Hf离子、Al离子其中之一或者任意组合,但并不限于此。该氧净化剂至少注入至核心器件栅氧化层22内。
更进一步而言,可以在帽层26上形成光刻胶层27并对其进行图形化,使得图形化后的光刻胶层27覆盖IO器件区域;之后,以图形化后的光刻胶层27为掩膜进行离子注入,将Ti离子、Hf离子、Al离子等氧净化剂注入核心器件区域内的核心器件栅氧化层22;接下来,可以将图形化后的光刻胶层27去除。
参考图15,对半导体衬底20进行退火,使得注入的氧净化剂移除核心器件区域内的至少部分氧元素。在退火过程中,氧净化剂将至少吸收氧元素,使得核心器件栅氧化层22’的等效厚度下降。
优选地,退火的工艺参数如下:温度为550℃~650℃,退火气氛为N2和O2的混合气体,其中O2的比例不超过2%,退火时间为20秒~2分钟,压强为1atm~20atm。需要说明的是,上述优选参数是彼此强烈相关的,各个参数之间并非是相互独立的。
优选地,在退火之前,还可以在高K材料层25中注入Zr离子,以加强氧净化剂的氧元素移除效应,使得氧净化剂能够更快地移除氧元素。当然,注入Zr离子的步骤是可选的,并非必须,而且注入的离子不限于Zr离子,只要能加强氧元素的移除效应即可。
第二实施例
参考图16,第二实施例在后栅工艺中形成不同厚度的栅氧化层的方法包括如下步骤:
步骤S31,提供半导体衬底,该半导体衬底包括核心器件区域和IO器件区域,所述核心器件区域和IO器件区域的半导体衬底上覆盖有氧化层;
步骤S32,形成覆盖所述半导体衬底和氧化层的介质层,该介质层在所述核心器件区域和IO器件区域分别具有栅极开口,该栅极开口的底部暴露出所述氧化层;
步骤S33,依次形成高K材料层和帽层,该高K材料层覆盖所述介质层的表面、该栅极开口的底部和侧壁,该帽层覆盖所述高K材料层;
步骤S34,去除所述IO器件区域内的帽层;
步骤S35,在含氧的气氛中对所述半导体衬底进行退火。
下面结合图17至图21对第二实施例的方法进行详细说明。
参考图17,提供半导体衬底30,该半导体衬底30包括核心器件区域(CORE)和IO器件区域(IO)。该半导体衬底30例如可以是硅衬底,或者半导体工艺使用的其他适当衬底。该半导体衬底30中可以形成有隔离结构301,例如浅沟槽隔离结构(STI)等。
核心器件区域和IO器件区域内半导体衬底20上形成有IO器件栅氧化层31。第二实施例中,并不去除核心器件区域的IO器件栅氧化层,也无需再生长核心器件栅氧化层。
参考图18,形成介质层33,该介质层33覆盖半导体衬底30、IO器件栅氧化层31以及隔离结构301。该介质层33在核心器件区域和IO器件区域分别具有栅极开口331,该栅极开口331的底部暴露出IO器件栅氧化层31。
下面对介质层33以及栅极开口331的形成过程作简单介绍。首先,在核心器件区域和IO器件区域内的IO器件栅氧化层31上分别形成伪栅极(dummygate),另外还可以在伪栅极的周围形成侧墙332;之后,以伪栅极为掩膜,对半导体衬底30进行离子注入,从而在伪栅极两侧的半导体衬底30中形成源区333和漏区334;之后形成介质层33,该介质层33覆盖半导体衬底30、源区333、漏区334、侧墙332等暴露出的部分;之后,将伪栅极去除,从而在原先伪栅极的位置留下栅极开口331。
参考图19,依次形成高K材料层(也成为高介电常数材料层)35和帽层36。该高K材料层35覆盖介质层33的表面、栅极开口331的底部和侧壁,该帽层36覆盖高K材料层35。
参考图20,在帽层36上形成光刻胶层37并对其进行图形化,图形化后的光刻胶层37覆盖核心器件区域,也就是IO器件区域的光刻胶层37被移除。
参考图20和图21,以图形化后的光刻胶层37为掩膜对帽层36进行刻蚀,例如湿法刻蚀,从而将IO器件区域内的帽层36移除。核心器件区域内的帽层36由于有光刻胶层37的保护,并未被移除。
参考图21,在含氧的气氛中对半导体衬底30进行退火。在退火过程中,IO器件区域内的IO器件栅氧化层31’再生长,其厚度增大,大于核心区域内的IO器件栅氧化层31的厚度。
优选地,退火时的工艺参数如下:退火温度为550℃~650℃,退火气氛为N2和O2的混合气体,其中O2的比例为4%~5%,退火时间为20秒~2分钟,压强为1atm~20atm。需要说明的是,上述优选参数是彼此强烈相关的,各个参数之间并非是相互独立的。
第三实施例
第三实施例中组合了第一实施例在核心器件区域注入氧净化剂的步骤以及第二实施例中去除IO器件区域内的帽层的步骤,下面仍然参考图9至图15进行详细说明。
首先,可以提供图13所示的结构,其形成过程例如可以是图9至图12所示的过程。
之后,参考图14,在核心器件区域内注入氧净化剂,氧净化剂可以是Ti离子、Hf离子、Al离子其中之一或者任意组合。
之后,将光刻胶层27移除,并形成新的光刻胶层。对新的光刻胶层图形化,去除IO器件区域内的光刻胶层;以图形化后的光刻胶层为掩膜对帽层26进行刻蚀,移除IO器件区域内的帽层26;之后可以将光刻胶层去除。
接下来在含氧的气氛中对半导体衬底进行退火,一方面,氧净化剂将吸收核心器件区域内的氧元素,降低栅氧化层的等效厚度;另一方面,IO器件区域内的栅氧化层将再生长,其等效厚度增大,从而得到不同厚度的栅氧化层。
优选地,退火过程中的参数如下:退火温度为550℃~650℃,退火气氛为N2和O2的混合气体,其中O2的比例为4%~5%,退火时间为20秒~2分钟,压强为1atm~20atm。需要说明的是,上述优选参数是彼此强烈相关的,各个参数之间并非是相互独立的。
与第一实施例类似地,在退火之前,也可以在高K材料层中注入Zr离子,以加强氧净化剂的氧元素移除效应,使得氧净化剂能够更快地移除氧元素。当然,注入Zr离子的步骤是可选的,并非必须,而且注入的离子不限于Zr离子,只要能加强氧元素的移除效应即可。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (14)
1.一种在后栅工艺中形成不同厚度的栅氧化层的方法,其特征在于,包括:
提供半导体衬底,该半导体衬底包括核心器件区域和IO器件区域,所述核心器件区域和IO器件区域的半导体衬底上覆盖有氧化层;
形成覆盖所述半导体衬底和氧化层的介质层,该介质层在所述核心器件区域和IO器件区域分别具有栅极开口,该栅极开口的底部暴露出所述氧化层;
依次形成高K材料层和帽层,该高K材料层覆盖所述介质层的表面、该栅极开口的底部和侧壁,该帽层覆盖所述高K材料层;
在所述核心器件区域中注入氧净化剂;
对所述半导体衬底进行退火,以使所述氧净化剂移除所述核心器件区域的至少部分氧元素。
2.根据权利要求1所述的方法,其特征在于,对所述半导体衬底进行退火之前,还包括:
在所述高K材料层中注入Zr离子,以加强所述氧净化剂的氧元素移除效应。
3.根据权利要求1或2所述的方法,其特征在于,对所述半导体衬底进行退火之前,还包括:去除所述IO器件区域内的帽层,所述退火是在含氧的气氛中进行的。
4.根据权利要求3所述的方法,其特征在于,对所述半导体衬底进行退火时的工艺参数如下:退火温度为550℃~650℃,退火气氛为N2和O2的混合气体,其中O2的比例为4%~5%,退火时间为20秒~2分钟,压强为1atm~20atm。
5.根据权利要求3所述的方法,其特征在于,去除所述IO器件区域内的帽层包括:
形成光刻胶层,该光刻胶层覆盖所述帽层并填充所述栅极开口;
对所述光刻胶层进行图形化,去除所述IO器件区域内的光刻胶层;
以图形化后的光刻胶层为掩膜对所述帽层进行刻蚀,以去除所述IO器件区域内的帽层。
6.根据权利要求5所述的方法,其特征在于,所述刻蚀为湿法刻蚀。
7.根据权利要求1或2所述的方法,其特征在于,对所述半导体衬底进行退火时的工艺参数如下:温度为550℃~650℃,退火气氛为N2和O2的混合气体,其中O2的比例不超过2%,退火时间为20秒~2分钟,压强为1atm~20atm。
8.根据权利要求1所述的方法,其特征在于,所述核心器件区域内的氧化层和所述IO器件区域的氧化层具有不同的厚度,其中,该核心器件区域内的氧化层为具有第一厚度的核心器件栅氧化层,该IO器件区域的氧化层为具有第二厚度的IO器件栅氧化层,该第二厚度大于该第一厚度。
9.根据权利要求8所述的方法,其特征在于,所述核心器件栅氧化层和IO器件栅氧化层的形成方法包括:
在所述核心器件区域和IO器件区域的半导体衬底上形成所述IO器件栅氧化层;
去除所述核心器件区域内的IO器件栅氧化层;
在所述核心器件区域的半导体衬底上形成所述核心器件栅氧化层。
10.根据权利要求1、2、8、9中任一项所述的方法,其特征在于,所述氧净化剂为Ti离子、Hf离子、Al离子其中之一或者任意组合。
11.一种在后栅工艺中形成不同厚度的栅氧化层的方法,其特征在于,包括:
提供半导体衬底,该半导体衬底包括核心器件区域和IO器件区域,所述核心器件区域和IO器件区域的半导体衬底上覆盖有氧化层;
形成覆盖所述半导体衬底和氧化层的介质层,该介质层在所述核心器件区域和IO器件区域分别具有栅极开口,该栅极开口的底部暴露出所述氧化层;
依次形成高K材料层和帽层,该高K材料层覆盖所述介质层的表面、该栅极开口的底部和侧壁,该帽层覆盖所述高K材料层;
去除所述IO器件区域内的帽层;
在含氧的气氛中对所述半导体衬底进行退火。
12.根据权利要求11所述的方法,其特征在于,对所述半导体衬底进行退火时的工艺参数如下:退火温度为550℃~650℃,退火气氛为N2和O2的混合气体,其中O2的比例为4%~5%,退火时间为20秒~2分钟,压强为1atm~20atm。
13.根据权利要求11所述的方法,其特征在于,去除所述IO器件区域内的帽层包括:
形成光刻胶层,该光刻胶层覆盖所述帽层并填充所述栅极开口;
对所述光刻胶层进行图形化,去除所述IO器件区域内的光刻胶层;
以图形化后的光刻胶层为掩膜对所述帽层进行刻蚀,以去除所述IO器件区域内的帽层。
14.根据权利要求13所述的方法,其特征在于,所述刻蚀为湿法刻蚀。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410322652.7A CN105448687B (zh) | 2014-07-08 | 2014-07-08 | 在后栅工艺中形成不同厚度的栅氧化层的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410322652.7A CN105448687B (zh) | 2014-07-08 | 2014-07-08 | 在后栅工艺中形成不同厚度的栅氧化层的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105448687A true CN105448687A (zh) | 2016-03-30 |
CN105448687B CN105448687B (zh) | 2018-09-21 |
Family
ID=55558748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410322652.7A Active CN105448687B (zh) | 2014-07-08 | 2014-07-08 | 在后栅工艺中形成不同厚度的栅氧化层的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105448687B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110634735A (zh) * | 2019-09-26 | 2019-12-31 | 上海华力集成电路制造有限公司 | 双重栅极氧化层生长方法及半导体器件的制造方法 |
CN113223979A (zh) * | 2021-04-28 | 2021-08-06 | 上海华虹宏力半导体制造有限公司 | 栅氧化层工艺中的厚度补偿方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101577224A (zh) * | 2008-05-05 | 2009-11-11 | 中芯国际集成电路制造(北京)有限公司 | 栅氧化层形成方法 |
CN102117774A (zh) * | 2009-12-30 | 2011-07-06 | 台湾积体电路制造股份有限公司 | 集成电路元件的形成方法 |
US20110254063A1 (en) * | 2010-04-20 | 2011-10-20 | Institute of Microelectronics, Chinese Academy of Sciences | Semiconductor device structure and method for manufacturing the same |
US20130175630A1 (en) * | 2012-01-06 | 2013-07-11 | International Business Machines Corporation | Replacement gate structure for transistor with a high-k gate stack |
CN103531540A (zh) * | 2012-07-02 | 2014-01-22 | 中国科学院微电子研究所 | 半导体器件制造方法 |
-
2014
- 2014-07-08 CN CN201410322652.7A patent/CN105448687B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101577224A (zh) * | 2008-05-05 | 2009-11-11 | 中芯国际集成电路制造(北京)有限公司 | 栅氧化层形成方法 |
CN102117774A (zh) * | 2009-12-30 | 2011-07-06 | 台湾积体电路制造股份有限公司 | 集成电路元件的形成方法 |
US20110254063A1 (en) * | 2010-04-20 | 2011-10-20 | Institute of Microelectronics, Chinese Academy of Sciences | Semiconductor device structure and method for manufacturing the same |
US20130175630A1 (en) * | 2012-01-06 | 2013-07-11 | International Business Machines Corporation | Replacement gate structure for transistor with a high-k gate stack |
CN103531540A (zh) * | 2012-07-02 | 2014-01-22 | 中国科学院微电子研究所 | 半导体器件制造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110634735A (zh) * | 2019-09-26 | 2019-12-31 | 上海华力集成电路制造有限公司 | 双重栅极氧化层生长方法及半导体器件的制造方法 |
CN113223979A (zh) * | 2021-04-28 | 2021-08-06 | 上海华虹宏力半导体制造有限公司 | 栅氧化层工艺中的厚度补偿方法 |
CN113223979B (zh) * | 2021-04-28 | 2023-08-22 | 上海华虹宏力半导体制造有限公司 | 栅氧化层工艺中的厚度补偿方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105448687B (zh) | 2018-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007150320A (ja) | 埋め込み型l字形スペーサを使用して半導体デバイスを形成する方法およびその半導体デバイス | |
US8574978B1 (en) | Method for forming semiconductor device | |
US20170200650A1 (en) | Method for fabricating semiconductor device structure and product thereof | |
US10014314B2 (en) | Semiconductor device and methods of manufacture thereof | |
CN104183470B (zh) | 一种半导体器件的制造方法 | |
CN105226022B (zh) | 半导体结构的形成方法 | |
CN105448687A (zh) | 在后栅工艺中形成不同厚度的栅氧化层的方法 | |
CN104112657B (zh) | 一种mos器件的制造方法 | |
US8691643B2 (en) | Methods of forming semiconductor devices | |
CN102117773B (zh) | 半导体器件和使用应力记忆技术工艺制造半导体器件的方法 | |
CN107093577A (zh) | 接触孔的制造方法 | |
US20160163859A1 (en) | Nitride layer protection between pfet source/drain regions and dummy gate during source/drain etch | |
CN106971977A (zh) | 半导体装置及其制造方法 | |
US9006058B1 (en) | Method for fabricating semiconductor device | |
TWI573189B (zh) | 氮化物材料移除方法 | |
CN105097683B (zh) | 一种半导体器件的制造方法 | |
US20200111872A1 (en) | Structure with superimposed semiconductor bars having a uniform semiconductor casing | |
US8691659B2 (en) | Method for forming void-free dielectric layer | |
KR20080033130A (ko) | 실리사이드 공정 전에 스페이서 제거 | |
US9502556B2 (en) | Integrated fabrication of semiconductor devices | |
TWI828907B (zh) | 半導體製程 | |
CN104716042A (zh) | 一种半导体器件的制造方法 | |
KR20110048166A (ko) | 엘씨디 구동소자의 제조방법 | |
US20170125599A1 (en) | Semiconductor device and manufacturing mehod thereof | |
CN107978606A (zh) | 一种嵌入式闪存工艺集成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |