CN117393448A - 改善薄片电阻稳定性的方法 - Google Patents
改善薄片电阻稳定性的方法 Download PDFInfo
- Publication number
- CN117393448A CN117393448A CN202311188970.4A CN202311188970A CN117393448A CN 117393448 A CN117393448 A CN 117393448A CN 202311188970 A CN202311188970 A CN 202311188970A CN 117393448 A CN117393448 A CN 117393448A
- Authority
- CN
- China
- Prior art keywords
- ion implantation
- oxide layer
- sacrificial oxide
- sheet resistance
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000005468 ion implantation Methods 0.000 claims abstract description 65
- 238000002347 injection Methods 0.000 claims abstract description 23
- 239000007924 injection Substances 0.000 claims abstract description 23
- 230000008569 process Effects 0.000 claims abstract description 21
- 230000004888 barrier function Effects 0.000 claims abstract description 19
- 238000002513 implantation Methods 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 12
- 238000005259 measurement Methods 0.000 claims abstract description 7
- 238000000137 annealing Methods 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims description 32
- 239000004065 semiconductor Substances 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910002601 GaN Inorganic materials 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 238000001994 activation Methods 0.000 claims 1
- 238000005137 deposition process Methods 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 230000004913 activation Effects 0.000 abstract description 3
- 230000000903 blocking effect Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种改善薄片电阻稳定性的方法：形成一层牺牲氧化层作为离子注入的注入阻挡层；测量得到牺牲氧化层的厚度T；打开离子注入窗口进行离子注入，注入的剂量根据所述牺牲氧化层的厚度测量值T进行调整补偿，得到补偿后的离子注入剂量D，以离子注入剂量D对所述的离子注入窗口进行离子注入；完成注入后，去除光刻胶，并完成退火激活；去除所述的牺牲氧化层，采用低功率刻蚀工艺，降低刻蚀的等离子损伤。本发明通过对离子注入的剂量与注入阻挡层的厚度以及晶格损伤的相关性，对不同批次计算离子注入补偿，降低离子注入后的批次间差异；低功率的刻蚀去除工艺提高面内均一性，改善薄片电阻的稳定性。
Description
技术领域
本发明涉及半导体集成电路工艺制造领域，特别是涉及一种改善注入后薄片电阻稳定性的方法。
背景技术
由于半导体工业所制造的集成电路元件尺寸越来越小，对半导体各器件性能的要求越来越高，而薄片电阻作为表征半导体器件性能的一个重要参数，其稳定性显得尤为重要。
通常在集成电路制造过程中，薄片电阻掺杂前会有一道牺牲氧化层的生长，作为注入阻挡层，这层牺牲氧化层的厚度(Thickness，T)会影响后续掺杂工艺，进而影响到薄片电阻；后续采用干法刻蚀去除这道氧化层时，由于等离子plasma的引入，高能粒子会与晶格上的原子碰撞，使得一些晶格原子发生位移，原本在替代位置上的杂质原子散射到间隙位置，因此同样也会导致薄片电阻的变化。
从注入阻挡层厚度的角度来分析：
经过测试获得的数据显示，薄片电阻同注入阻挡层的厚度成正比，同注入剂量成反比。因此，根据注入阻挡层厚度对后续注入剂量进行补偿，能很好的降低注入阻挡层膜厚波动对薄片电阻的影响。
从降低晶格损伤的角度：
传统注入工艺中，对于不同注入阻挡层厚度，注入剂量固定，后续干法刻蚀去除阻挡层时为高功率等离子体刻蚀。
注入阻挡层如果通过干法刻蚀去除，在plasma接触到薄片电阻界面时，大量高能的粒子则会对薄片电阻晶格结构进行破坏影响到薄片电阻的面内均一性。
研究发现，去除注入阻挡层所采用的干法刻蚀工艺，其刻蚀功率的大小对薄片电阻的晶格结构存在明显影响。对两批产品进行不同刻蚀功率的对比测试，采用低功率刻蚀能明显降低电阻的均一性波动，如下表：
发明内容
本发明所要解决的技术问题在于提供一种改善注入后薄片电阻稳定性的方法。
为解决上述问题，本发明所述的一种改善注入后薄片电阻稳定性的方法，包含：
提供一半导体衬底，在所述半导体衬底上形成一层牺牲氧化层，所述牺牲氧化层作为离子注入的注入阻挡层；
对所述半导体衬底的牺牲氧化层的厚度进行测量，得到厚度测量值T；
涂覆光刻胶并进行光刻工艺，打开光刻胶的离子注入窗口；
对打开的离子注入窗口进行离子注入，注入的离子穿过牺牲氧化层进入所述半导体衬底中；注入的剂量根据所述牺牲氧化层的厚度测量值T进行调整补偿，得到补偿后的离子注入剂量D，以离子注入剂量D对所述的离子注入窗口进行离子注入；
完成注入后，去除光刻胶，并完成退火激活；
去除所述的牺牲氧化层，采用刻蚀功率不高于150W的低功率刻蚀工艺，降低刻蚀的等离子损伤。
进一步地，所述的半导体衬底包括硅衬底、锗硅衬底、砷化镓衬底、氮化镓衬底、碳化硅衬底。
进一步地，对打开的离子注入窗口进行离子注入，离子注入剂量是根据每批次注入前测量得到的牺牲氧化层的厚度T，按比例对注入剂量进行自动补偿；所述的牺牲氧化层的膜厚波动中心值为T0。
进一步地，所述的离子注入中，还包括：
牺牲氧化层的厚度对产品薄片电阻的影响因子K1、注入剂量对薄片电阻的影响因子K2；未调整的现有工艺中的注入剂量D0；
则所述的离子注入剂量为D，D= D0+K1/K2*(T-T0)。
进一步地，所述的去除所述的牺牲氧化层，是采用低功率的等离子体干法刻蚀工艺去除所述牺牲氧化层。
本发明所述的改善注入后薄片电阻稳定性的方法，通过对离子注入的剂量与注入阻挡层的厚度以及晶格损伤的相关性，通过对不同批次的注入阻挡层的厚度差异进行测量并计算离子注入补偿，形成新的离子注入剂量值，降低离子注入后的批次间差异；对注入阻挡层采用低功率的刻蚀去除工艺能进一步降低界面结构损伤，提高面内均一性，改善薄片电阻的稳定性。
附图说明
图1 是本发明工艺的步骤流程图。
实施方式
以下结合附图给出本发明的具体实施方式，对本发明中的技术方案进行清楚、完整的描述，但本发明不限于以下的实施方式。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大，自始至终相同附图标记表示相同的元件。在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
本发明所述的改善注入后薄片电阻稳定性的方法，包含：
提供一半导体衬底，所述半导体衬底包含但不仅限于硅衬底、锗硅衬底、砷化镓衬底、氮化镓衬底、碳化硅衬底等中的任意一种。业内使用的广泛的半导体材料均可。以硅衬底为例，在所述硅衬底上先形成一层牺牲氧化层，所述牺牲氧化层作为后续离子注入的注入阻挡层。在产线中，不同批次（lot）的晶圆，形成的注入阻挡层的厚度存在差异，会在一定的范围内波动。因此，在所述注入阻挡层形成之后，对所述半导体衬底的牺牲氧化层的厚度进行测量，得到当前的注入阻挡层的厚度测量值T。
涂覆光刻胶并进行固膜及光刻工艺，将所述的光刻胶进行图案化，打开光刻胶的相应区域的离子注入窗口，露出窗口内硅衬底上的注入阻挡层。
对打开的离子注入窗口进行离子注入，注入的离子穿过牺牲氧化层进入所述半导体衬底中；注入的剂量根据所述牺牲氧化层的厚度测量值T进行按比例的自动调整补偿，得到补偿后的离子注入剂量值D，以离子注入剂量值D对所述的离子注入窗口进行离子注入。这其中，包含两个重要参数，即牺牲氧化层的厚度对产品薄片电阻的影响因子K1，所述影响因子K1为薄片电阻与牺牲氧化层厚度之间的线性关系系数；注入剂量对薄片电阻的影响因子K2，所述影响因子K2为薄片电阻与注入剂量之间的线性关系系数；所述的影响因子K1、K2这两个参数可以通过有限次的实验测试得到。另外，所述的牺牲氧化层的膜厚波动中心值为T0。按照现有工艺中的离子注入剂量D0，形成一个新的补偿之后的离子注入剂量D，其计算如下：
D=D0+K1/K2*(T-T0)。
按照新计算出的补偿之后的离子注入剂量D对打开的离子注入窗口进行离子注入。根据注入阻挡层厚度对后续注入剂量进行补偿能很好的降低阻挡层膜厚对薄片电阻均值的影响。
完成离子注入后，去除光刻胶，并完成杂质的退火激活。
去除所述的牺牲氧化层。采用刻蚀功率不高于150W的低功率刻蚀工艺去除所述的牺牲氧化层。低功率的等离子刻蚀工艺能减轻等离子体对薄片电阻界面的轰击力度，降低传统工艺的大功率等离子刻蚀对晶格结构的破坏影响到薄片电阻的面内均一性。
本发明所述的改善注入后薄片电阻稳定性的方法，通过对离子注入的剂量与注入阻挡层的厚度以及晶格损伤的相关性，通过对不同批次的注入阻挡层的厚度差异进行测量并计算离子注入补偿，形成新的离子注入剂量值D，相比传统工艺中的固定离子注入剂量D0，更能根据当前膜厚选择更合适的离子注入剂量值，降低离子注入后的批次间差异；对注入阻挡层采用低功率的刻蚀去除工艺能进一步降低界面结构损伤，提高面内均一性，改善薄片电阻的稳定性。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种改善薄片电阻稳定性的方法，其特征在于：
提供一半导体衬底，在所述半导体衬底上形成一层牺牲氧化层，所述牺牲氧化层作为离子注入工艺中的注入阻挡层；
对所述半导体衬底的形成的所述牺牲氧化层的厚度进行测量，得到所述牺牲氧化层的当前厚度测量值T；
涂覆光刻胶并进行光刻工艺，打开光刻胶的离子注入窗口；所述离子注入窗口内露出所述的牺牲氧化层，未打开的区域的所述牺牲氧化层仍被所述光刻胶覆盖；
对打开的离子注入窗口进行离子注入，注入的离子穿过牺牲氧化层进入所述半导体衬底中；注入的剂量是根据所述牺牲氧化层的厚度测量值T进行补偿计算，得到补偿后的离子注入剂量D，以离子注入剂量D对所述的离子注入窗口进行离子注入；
完成所述离子注入后，去除所述光刻胶，并完成退火激活工艺以激活杂质，修复离子注入所造成的晶格损伤；
去除所述的牺牲氧化层，采用对薄片电阻晶格结构损伤较小的低刻蚀功率进行刻蚀。
2.如权利要求1所述的改善薄片电阻稳定性的方法，其特征在于：所述的半导体衬底包括硅衬底、锗硅衬底、砷化镓衬底、氮化镓衬底、碳化硅衬底。
3.如权利要求1所述的改善薄片电阻稳定性的方法，其特征在于：对打开的离子注入窗口进行离子注入，离子注入剂量是根据每lot批次注入前测量得到的牺牲氧化层的厚度T，按比例对注入剂量进行自动补偿；所述的牺牲氧化层的膜厚波动中心值为T0。
4.如权利要求3所述的改善薄片电阻稳定性的方法，其特征在于：所述的离子注入中，还包括：
牺牲氧化层的厚度对产品薄片电阻的影响因子K1，所述影响因子K1为薄片电阻与牺牲氧化层厚度之间的线性关系系数；注入剂量对薄片电阻的影响因子K2，所述影响因子K2为薄片电阻与注入剂量之间的线性关系系数；以及未调整的现有工艺中的注入剂量D0；
则所述的补偿后的离子注入剂量D=D0+K1/K2*(T-T0)。
5.如权利要求1所述的改善薄片电阻稳定性的方法，其特征在于：所述的去除所述的牺牲氧化层，是采用低功率的等离子体干法刻蚀工艺去除所述牺牲氧化层。
6.如权利要求1所述的改善薄片电阻稳定性的方法，其特征在于：所述的牺牲氧化层，其形成工艺为热氧化工艺，或者是淀积工艺，在所述半导体衬底上形成到预设的厚度。
7.如权利要求1所述的改善薄片电阻稳定性的方法，其特征在于：所述的去除所述的牺牲氧化层，其刻蚀功率不高于150W。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311188970.4A CN117393448A (zh) | 2023-09-14 | 2023-09-14 | 改善薄片电阻稳定性的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311188970.4A CN117393448A (zh) | 2023-09-14 | 2023-09-14 | 改善薄片电阻稳定性的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117393448A true CN117393448A (zh) | 2024-01-12 |
Family
ID=89438062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311188970.4A Pending CN117393448A (zh) | 2023-09-14 | 2023-09-14 | 改善薄片电阻稳定性的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117393448A (zh) |
-
2023
- 2023-09-14 CN CN202311188970.4A patent/CN117393448A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7018880B2 (en) | Method for manufacturing a MOS transistor having reduced 1/f noise | |
| JP2001512904A (ja) | 非均一イオン注入法を用いる半導体処理の補償 | |
| CN102468139A (zh) | 制造半导体装置的方法 | |
| JP3045946B2 (ja) | 半導体デバイスの製造方法 | |
| CN117747422B (zh) | 一种低应力深沟槽多晶栅及其制备方法 | |
| CN117393448A (zh) | 改善薄片电阻稳定性的方法 | |
| JP2001332723A (ja) | 半導体装置の製造方法 | |
| KR960000360B1 (ko) | 저 접촉 저항값을 갖는 집적 회로의 제조 방법 | |
| TWI273630B (en) | A method of fabricating calibration standards | |
| US9099461B2 (en) | Method of manufacturing scaled equivalent oxide thickness gate stacks in semiconductor devices and related design structure | |
| EP0017719A1 (en) | Microelectronic fabrication method minimizing threshold voltage variation | |
| CN109473369B (zh) | 一种监控高温炉管内掺杂浓度的方法 | |
| CN109065465B (zh) | 浅沟槽隔离台阶高度稳定性测量方法 | |
| CN113013236A (zh) | 氮掺杂栅氧化层的形成工艺的监控方法 | |
| CN111243993A (zh) | 注入机角度监控方法 | |
| JP4083878B2 (ja) | 不純物量の測定方法 | |
| JPH08321443A (ja) | 半導体装置の製造方法 | |
| CN113223979B (zh) | 栅氧化层工艺中的厚度补偿方法 | |
| CN116666223B (zh) | 一种改善sgt阈值电压稳定性的工艺方法及sgt器件 | |
| US7601549B2 (en) | Method of processing semiconductor wafers | |
| JPS63272037A (ja) | 半導体基板の処理方法 | |
| CN112259448A (zh) | 栅极形成后的离子注入方法 | |
| CN116564944A (zh) | 一种高阻值多晶硅电阻的制造方法 | |
| JP4828790B2 (ja) | Ｍｏｓｆｅｔ型半導体装置の製造方法 | |
| CN113097058A (zh) | 半导体器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |