JP2014092869A - 電圧レギュレータ - Google Patents
電圧レギュレータ Download PDFInfo
- Publication number
- JP2014092869A JP2014092869A JP2012241904A JP2012241904A JP2014092869A JP 2014092869 A JP2014092869 A JP 2014092869A JP 2012241904 A JP2012241904 A JP 2012241904A JP 2012241904 A JP2012241904 A JP 2012241904A JP 2014092869 A JP2014092869 A JP 2014092869A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- transistor
- power supply
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
【課題】オペアンプが動作していない状況でも、負荷回路に仕様上の動作電圧を超える電圧が印加されることのない電圧レギュレータを提供する。
【解決手段】フィードバック電圧と参照電圧を比較し、その比較結果に基く信号で出力トランジスタの導通を制御するオペアンプを備える。オペアンプの動作状態を、検知回路で監視し、オペアンプが動作していない場合には、検知回路の出力により、出力トランジスタをオフにする。
【選択図】図１
【解決手段】フィードバック電圧と参照電圧を比較し、その比較結果に基く信号で出力トランジスタの導通を制御するオペアンプを備える。オペアンプの動作状態を、検知回路で監視し、オペアンプが動作していない場合には、検知回路の出力により、出力トランジスタをオフにする。
【選択図】図１
Description
本発明の実施形態は、負荷回路の保護機能を備えた電圧レギュレータに関する。
従来、電圧レギュレータとしては、出力電圧を安定化させるために、出力電圧に比例したフィードバック電圧と参照電圧をオペアンプで比較し、その比較結果に応じて出力トランジスタの導通状態を制御する構成が知られている。また、電圧レギュレータは通常の動作電源電圧範囲以外に、電源投入時など電源電圧が動作範囲より低い時にも、仕様を満足する安定した出力電圧を負荷回路に供給する必要がある。この為、電源電圧を電源電圧監視回路で監視し、電源電圧が十分に立ち上がった後に、電圧レギュレータを起動する構成も知られている。
しかしながら、電圧レギュレータが十分に起動する電源電圧になるまで電源電圧を待ち電圧レギュレータを起動する方法では、電源投入から電圧レギュレータが起動し始めるまでの起動時間が長くなってしまう。また電源電圧監視回路を組み込む為、電圧レギュレータを構成する半導体デバイスのサイズが大きくなる問題がある。
本発明の一つの実施形態は、負荷回路が仕様上の動作電圧より高い電圧に晒されることを抑制する電圧レギュレータを提供することを目的とする。
本発明の一つの実施形態によれば、入力電圧が印加される第１の電源端子を備える。基準電圧が印加される第２の電源端子を備える。出力電圧を出力する出力端子を備える。前記出力電圧に比例した電圧と、所定の参照電圧を比較し、その比較結果に応じた出力信号を出力するオペアンプを備える。前記第１の電源端子と前記出力端子間に接続され、前記オペアンプの出力信号により動作状態が制御される出力トランジスタを備える。前記オペアンプの動作状態を監視する検知回路を備える。前記検出回路は、前記入力電圧が前記第１の電源端子に印加されている状態で前記オペアンプが動作していない場合に、前記出力トランジスタをオフにすることを特徴とする電圧レギュレータが提供される。
以下に添付図面を参照して、実施形態にかかる電圧レギュレータを詳細に説明する。なお、これら実施形態により本発明が限定されるものではない。
（第１の実施形態）
図１は、第１の実施形態の電圧レギュレータの構成を示す図である。入力電圧(ＶＩＮ)が、第１の電源端子（１）に供給される。第２の電源端子（２）には、基準電圧として接地電位が供給される。出力端子（３）から出力電圧(ＶＯＵＴ)が得られる。出力端子（３）と第２の電源端子（２）間には、抵抗（８）と抵抗（９）を有する分圧回路（７）が接続される。その抵抗の接続部には、出力電圧(ＶＯＵＴ)に比例したフィードバック電圧（ＶＦＢ）が得られる。端子（１１）には、所定の参照電圧（ＶＲＥＦ）が供給され、オペアンプ（４）の反転入力端子（−）に供給される。オペアンプ（４）の非反転入力端子（＋）には、分圧回路（７）からのフィードバック電圧(ＶＦＢ)が供給される。第１の電源端子（１）にソースが接続され、ドレインが出力端子（３）に接続された出力トランジスタ（５）のゲートに、オペアンプ（４）の出力が供給される。出力端子（３）から得られた出力電圧（ＶＯＵＴ）が、出力端子（３）と第２の電源端子（２）間に接続された負荷回路（１０）に供給される。
図１は、第１の実施形態の電圧レギュレータの構成を示す図である。入力電圧(ＶＩＮ)が、第１の電源端子（１）に供給される。第２の電源端子（２）には、基準電圧として接地電位が供給される。出力端子（３）から出力電圧(ＶＯＵＴ)が得られる。出力端子（３）と第２の電源端子（２）間には、抵抗（８）と抵抗（９）を有する分圧回路（７）が接続される。その抵抗の接続部には、出力電圧(ＶＯＵＴ)に比例したフィードバック電圧（ＶＦＢ）が得られる。端子（１１）には、所定の参照電圧（ＶＲＥＦ）が供給され、オペアンプ（４）の反転入力端子（−）に供給される。オペアンプ（４）の非反転入力端子（＋）には、分圧回路（７）からのフィードバック電圧(ＶＦＢ)が供給される。第１の電源端子（１）にソースが接続され、ドレインが出力端子（３）に接続された出力トランジスタ（５）のゲートに、オペアンプ（４）の出力が供給される。出力端子（３）から得られた出力電圧（ＶＯＵＴ）が、出力端子（３）と第２の電源端子（２）間に接続された負荷回路（１０）に供給される。
オペアンプ（４）は、参照電圧（ＶＲＥＦ）とフィードバック電圧(ＶＦＢ)とを比較し、その比較結果に応じた出力信号を出力する。その比較結果に応じた出力信号が出力トランジスタ（５）のゲートに供給され、分圧回路（７）からのフィードバック電圧(ＶＦＢ)と参照電圧(ＶＲＥＦ)が等しくなるようにフィードバック動作が行われる。
オペアンプ（４）には、検知回路（６）が接続される。検知回路（６）は、オペアンプ（４）の動作状態を監視する回路である。入力電圧（ＶＩＮ）が、第１の電源端子（１）に供給されている状態で、オペアンプ（４）が動作していない場合に、出力トランジスタ（５）をオフにする信号を出力する。
本実施形態では、入力電圧（ＶＩＮ）が、第１の電源端子（１）に供給されているにも拘わらず、オペアンプ（４）が動作していない場合に、出力トランジスタ（５）をオフさせる。これにより、出力端子（３）の出力電圧(ＶＯＵＴ)は、０Ｖとなり、出力端子（３）から、負荷回路（１０）の仕様を超えた、意図しない高い電圧が出力されるといった事態を回避することが出来る。
例えば、入力電圧(ＶＩＮ)が１．８Ｖ±０．１５Ｖの時に、出力電圧(ＶＯＵＴ)が１．２Ｖ±０．１Ｖという仕様がある場合、入力電圧(ＶＩＮ)が、１．５Ｖ程度の時にオペアンプ（４）が動作しない状況が発生し得る。この時、ＰＭＯＳトランジスタである出力トランジスタ（５）にＬｏｗレベルの信号が供給されて、出力トランジスタ（５）がオンとなり、出力電圧(ＶＯＵＴ)が仕様上の電圧を超えて、入力電圧である１．５Ｖ程度の電圧となることが起こりうる。本実施形態では、オペアンプ（４）が動作していない場合には、出力トランジスタ（５）をオフさせる為、出力電圧(ＶＯＵＴ)は０Ｖとなる。従って、仕様上の電圧を越える出力電圧(ＶＯＵＴ)が出力される事態が回避される。特に、負荷回路（１０）に薄膜トランジスタの様な、耐圧制限の厳しい素子が使用されている場合、仕様を超える高い電圧の印加がないことが保証される電圧レギュレータは重要である。
本実施形態は、オペアンプ（４）が動作していない状況を、検知回路（６）が検知し、その検知結果で、出力トランジスタ（５）の導通状態を制御する構成である。電源電圧を監視し、電源電圧が十分立ち上がるまで電圧レギュレータの動作を遅らせる必要がない為、本実施形態の電圧レギュレータの動作の立ち上がりが早い。
（第２の実施形態）
図２は、第２の実施形態を示す図で、検知回路（６）の構成と、オペアンプ（４）の構成の一部を具体的にした実施形態を示す図である。図１の実施形態と同一の構成要素については、同一の符号を付し、説明を省略する。オペアンプ（４）は、下記の構成の差動増幅器を含む。ＰＭＯＳトランジスタ（４０）は、ソースが第１の電源端子（１）に接続され、ゲートにバイアス電圧（ＶＢ）が供給される。ＰＭＯＳトランジスタ（４０）のドレインには、ＰＭＯＳトランジスタ（４１）と（４２）のソースが接続される。ＰＭＯＳトランジスタ（４１）のドレインには、ＮＭＯＳトランジスタ（４３）のドレインが接続される。ＮＭＯＳトランジスタ（４３）のソースは、第２の電源端子（２）に接続される。ＰＭＯＳトランジスタ（４２）のドレインは、ＮＭＯＳトランジスタ（４４）のドレインに接続される。ＮＭＯＳトランジスタ（４４）のソースは、第２の電源端子（２）に接続される。ＮＭＯＳトランジスタ（４３）と（４４）のゲートは共通接続され、ＰＭＯＳトランジスタ（４１）のドレインに接続される。ＰＭＯＳトランジスタ（４０）が、差動増幅器の電流源を構成し、ＰＭＯＳトランジスタ（４１）と（４２）が、差動増幅器の差動対を構成する。ＮＭＯＳトランジスタ（４３）と（４４）が、差動増幅器の負荷回路を構成する。
図２は、第２の実施形態を示す図で、検知回路（６）の構成と、オペアンプ（４）の構成の一部を具体的にした実施形態を示す図である。図１の実施形態と同一の構成要素については、同一の符号を付し、説明を省略する。オペアンプ（４）は、下記の構成の差動増幅器を含む。ＰＭＯＳトランジスタ（４０）は、ソースが第１の電源端子（１）に接続され、ゲートにバイアス電圧（ＶＢ）が供給される。ＰＭＯＳトランジスタ（４０）のドレインには、ＰＭＯＳトランジスタ（４１）と（４２）のソースが接続される。ＰＭＯＳトランジスタ（４１）のドレインには、ＮＭＯＳトランジスタ（４３）のドレインが接続される。ＮＭＯＳトランジスタ（４３）のソースは、第２の電源端子（２）に接続される。ＰＭＯＳトランジスタ（４２）のドレインは、ＮＭＯＳトランジスタ（４４）のドレインに接続される。ＮＭＯＳトランジスタ（４４）のソースは、第２の電源端子（２）に接続される。ＮＭＯＳトランジスタ（４３）と（４４）のゲートは共通接続され、ＰＭＯＳトランジスタ（４１）のドレインに接続される。ＰＭＯＳトランジスタ（４０）が、差動増幅器の電流源を構成し、ＰＭＯＳトランジスタ（４１）と（４２）が、差動増幅器の差動対を構成する。ＮＭＯＳトランジスタ（４３）と（４４）が、差動増幅器の負荷回路を構成する。
差動増幅器の差動対を構成するＰＭＯＳトランジスタ（４１）のゲートには、参照電圧（ＶＲＥＦ）が印加される。差動対のもう一方のＰＭＯＳトランジスタ（４２）のゲートには、分圧回路（７）からのフィードバック電圧(ＶＦＢ)が印加される。
検知回路（６）は、差動増幅器の電流源を構成するＰＭＯＳトランジスタ（４０）とゲートが共通接続されたＰＭＯＳトランジスタ（６１）を含む。ＰＭＯＳトランジスタ（６１）のソースは、第１の電源端子（１）に接続される。共通接続されたＰＭＯＳトランジスタ（４０）と（６１）のゲートには、バイアス電圧（ＶＢ）が印加される。
検知回路（６）は、差動増幅器の差動対を構成するＰＭＯＳトランジスタ（４１）とゲートが共通接続されたＰＭＯＳトランジスタ（６２）を含む。ＰＭＯＳトランジスタ（６２）のソースは、ＰＭＯＳトランジスタ（６１）のドレインに接続される。ドレインは、抵抗（６４）を介して、第２の電源端子（２）に接続される。共通接続されたＰＭＯＳトランジスタ（４１）と（６２）のゲートには、参照電圧（ＶＲＥＦ）が印加される。
検知回路（６）は、更に増幅回路（６５）及びＰＭＯＳトランジスタ（６３）を含む。増幅回路（６５）の入力は、ＰＭＯＳトランジスタ（６２）と抵抗（６４）の接続部の入力と接続される。増幅回路（６５）の出力は、ＰＭＯＳトランジスタ（６３）のゲートに供給される。ＰＭＯＳトランジスタ（６３）のソースは第１の電源端子（１）に接続され、ドレインは、出力トランジスタ（５）のゲートに接続される。
オペアンプ（４）の出力は、出力トランジスタ（５）のゲートに供給される。オペアンプ（４）は、上記の差動増幅器の出力を受け、最終の出力を出力トランジスタ（５）に供給する構成を更に備えるが、これらの構成は省略する。
検知回路（６）を構成するＰＭＯＳトランジスタ（６１）のゲートは、オペアンプ（４）の差動増幅器を構成するＰＭＯＳトランジスタ（４０）のゲートと接続される。ＰＭＯＳトランジスタ（６２）のゲートは、オペアンプ（４）の差動増幅器を構成するＰＭＯＳトランジスタ（４１）のゲートに接続される。ＰＭＯＳトランジスタ（４０）と（６１）、並びに、ＰＭＯＳトランジスタ（４１）と（６２）の寸法を同一にすることにより、検知回路（６）のＰＭＯＳトランジスタ（６１）と（６２）には、オペアンプ（４）の差動増幅器を構成するＰＭＯＳトランジスタ（４０）及び（４１）と同じ電流が流れる。出力電圧に応じて変動するフィードバック電圧（ＶＦＢ）ではなく、一定電圧である参照電圧（ＶＲＥＦ）が印加されるＰＭＯＳトランジスタ（４１）の動作状態を検知回路（６）により検知することで、オペアンプ（４）の動作状態を確実に検知することが出来る。すなわち、入力電圧（ＶＩＮ）が低い場合には、フィードバック電圧（ＶＦＢ）も低くなる。この為、フィードバック電圧（ＶＦＢ）がゲートに印加されるＰＭＯＳトランジスタ（４２）は、オンし易い状態となる。これに対し、一定電圧である参照電圧（ＶＲＥＦ）を、ゲートに受けるＰＭＯＳトランジスタ（４１）は、オンし難い。入力電圧（ＶＩＮ）が低い状態の時に、オンし難いＰＭＯＳトランジスタ（４１）の動作状態を検知することにより、差動増幅器の動作状態、従って、オペアンプ（４）の動作状態を確実に検知することが出来る。
オペアンプ（４）が、動作していない状態、すなわち、検知回路（６）のＰＭＯＳトランジスタ（６２）のドレイン電流が出力されていない状態では、ＰＭＯＳトランジスタ（６２）のドレインと抵抗（６４）の接続部の電位はＬｏｗレベルとなる。この信号が増幅回路（６５）により増幅されてＰＭＯＳトランジスタ（６３）のゲートに供給される。この結果、ＰＭＯＳトランジスタ（６３）は、オンとなる。その結果、出力トランジスタ（５）のゲートに、入力電圧（ＶＩＮ）に略等しい電圧が印加される。これにより、出力トランジスタ（５）はオフし、出力端子（３）の出力電圧（ＶＯＵＴ）は、０Ｖとなる。従って、オペアンプ（４）が動作していない状態の時、出力端子（３）の出力電圧(ＶＯＵＴ)は、０Ｖとなり、負荷回路（１０）に、仕様を超えた、意図しない高い電圧が印加されるといった事態を回避することができる。また、電源電圧を監視し、電源電圧が十分立ち上がるまで電圧レギュレータの動作を遅らせる必要がない為、本実施形態の電圧レギュレータの動作の立ち上がりが早い。
（第３の実施形態）
図３は、第３の実施形態を示す図である。図２の実施形態の構成要素と同一の構成要素については、同一の符号を付し、説明を省略する。本実施形態においては、検知回路（６）を構成するＰＭＯＳトランジスタ（６２）のドレインに定電流源（６６）が接続される。オペアンプ（４）を構成する差動増幅器のＰＭＯＳトランジスタ（４０）と（４１）の電流に応じた電流を流すＰＭＯＳトランジスタ（６１）と（６２）の電流が流れていない場合、すなわち、オペアンプ（４）が動作していない場合には、ＰＭＯＳトランジスタ（６２）と定電流源（６６）の接続部の電位がＬｏｗレベルとなる。この信号が、増幅回路（６５）により増幅されて、ＰＭＯＳトランジスタ（６３）のゲートに印加される。これにより、ＰＭＯＳトランジスタ（６３）がオンし、出力トランジスタ（５）のゲートに、入力電圧（ＶＩＮ）に略等しい電圧が供給され、出力トランジスタ（５）がオフになる。これにより、出力端子（３）の出力電圧(ＶＯＵＴ)は、０Ｖとなる。この為、オペアンプ（４）が動作していないときに、負荷回路（１０）に、仕様を超えた、意図しない高い電圧が印加されるといった事態を回避することができる。また、電源電圧を監視し、電源電圧が十分立ち上がるまで電圧レギュレータの動作を遅らせる必要がない為、本実施形態の電圧レギュレータの動作の立ち上がりが早い。
図３は、第３の実施形態を示す図である。図２の実施形態の構成要素と同一の構成要素については、同一の符号を付し、説明を省略する。本実施形態においては、検知回路（６）を構成するＰＭＯＳトランジスタ（６２）のドレインに定電流源（６６）が接続される。オペアンプ（４）を構成する差動増幅器のＰＭＯＳトランジスタ（４０）と（４１）の電流に応じた電流を流すＰＭＯＳトランジスタ（６１）と（６２）の電流が流れていない場合、すなわち、オペアンプ（４）が動作していない場合には、ＰＭＯＳトランジスタ（６２）と定電流源（６６）の接続部の電位がＬｏｗレベルとなる。この信号が、増幅回路（６５）により増幅されて、ＰＭＯＳトランジスタ（６３）のゲートに印加される。これにより、ＰＭＯＳトランジスタ（６３）がオンし、出力トランジスタ（５）のゲートに、入力電圧（ＶＩＮ）に略等しい電圧が供給され、出力トランジスタ（５）がオフになる。これにより、出力端子（３）の出力電圧(ＶＯＵＴ)は、０Ｖとなる。この為、オペアンプ（４）が動作していないときに、負荷回路（１０）に、仕様を超えた、意図しない高い電圧が印加されるといった事態を回避することができる。また、電源電圧を監視し、電源電圧が十分立ち上がるまで電圧レギュレータの動作を遅らせる必要がない為、本実施形態の電圧レギュレータの動作の立ち上がりが早い。
（第４の実施形態）
図４は、第４の実施形態を示す図である。図３の第３の実施形態と同一の構成要素については、同一の符号を付し、説明を省略する。本実施形態においては、検知回路（６）はオペアンプ（４）の差動増幅器の差動対と接続された負荷回路のトランジスタに流れる電流を監視することにより、オペアンプ（４）の動作状態を監視する実施形態である。検知回路（６）は、ＮＭＯＳトランジスタ（６７）を備える。ＮＭＯＳトランジスタ（６７）のゲートは、オペアンプ（４）の差動増幅器の負荷回路を構成するＮＭＯＳトランジスタ（４３）と（４４）のゲートに接続される。ＮＭＯＳトランジスタ（６７）とＮＭＯＳトランジスタ（４３）は、各々のゲートが共通接続され、各々のドレインが第２の電源端子（２）に共通接続される為、ＮＭＯＳトランジスタ（４３）と（６７）は、カレントミラー回路を構成する。従って、ＮＭＯＳトランジスタ（４３）とＮＭＯＳトランジスタ（６７）の寸法を同一にすることにより、ＮＭＯＳトランジスタ（６７）には、ＮＭＯＳトランジスタ（４３）と同じ値のドレイン電流が流れる。ＮＭＯＳトランジスタ（４３）のドレイン電流は、オペアンプ（４）の差動増幅器の差動対を構成するＰＭＯＳトランジスタ（４１）のドレイン電流に等しい。したがって、ＰＭＯＳトランジスタ（６７）ドレインには、ＰＭＯＳトランジスタ（４１）のドレイン電流に等しい電流が流れる。すなわち、ＮＭＯＳトランジスタ（６７）のドレイン電流を検知することにより、オペアンプ（４）の動作状態を検知することが出来る。
図４は、第４の実施形態を示す図である。図３の第３の実施形態と同一の構成要素については、同一の符号を付し、説明を省略する。本実施形態においては、検知回路（６）はオペアンプ（４）の差動増幅器の差動対と接続された負荷回路のトランジスタに流れる電流を監視することにより、オペアンプ（４）の動作状態を監視する実施形態である。検知回路（６）は、ＮＭＯＳトランジスタ（６７）を備える。ＮＭＯＳトランジスタ（６７）のゲートは、オペアンプ（４）の差動増幅器の負荷回路を構成するＮＭＯＳトランジスタ（４３）と（４４）のゲートに接続される。ＮＭＯＳトランジスタ（６７）とＮＭＯＳトランジスタ（４３）は、各々のゲートが共通接続され、各々のドレインが第２の電源端子（２）に共通接続される為、ＮＭＯＳトランジスタ（４３）と（６７）は、カレントミラー回路を構成する。従って、ＮＭＯＳトランジスタ（４３）とＮＭＯＳトランジスタ（６７）の寸法を同一にすることにより、ＮＭＯＳトランジスタ（６７）には、ＮＭＯＳトランジスタ（４３）と同じ値のドレイン電流が流れる。ＮＭＯＳトランジスタ（４３）のドレイン電流は、オペアンプ（４）の差動増幅器の差動対を構成するＰＭＯＳトランジスタ（４１）のドレイン電流に等しい。したがって、ＰＭＯＳトランジスタ（６７）ドレインには、ＰＭＯＳトランジスタ（４１）のドレイン電流に等しい電流が流れる。すなわち、ＮＭＯＳトランジスタ（６７）のドレイン電流を検知することにより、オペアンプ（４）の動作状態を検知することが出来る。
オペアンプ（４）の差動増幅器の差動対を構成するＰＭＯＳトランジスタ（４１）に電流が流れていない場合、検知回路（６）のＮＭＯＳトランジスタ（６７）のドレインにも電流が流れない。この為、ＮＭＯＳトランジスタ（６７）と抵抗（６９）の接続部の電位は、Ｈｉｇｈレベルとなる。この信号が、インバータ（６８）で反転され、ＰＭＯＳトランジスタ（６３）のゲートに供給される。これにより、ＰＭＯＳトランジスタ（６３）は、オン状態となり、出力トランジスタ（５）のゲートに、入力電圧（ＶＩＮ）に略等しい電圧が印加される。この為、出力トランジスタ（５）は、オフする。これにより、出力端子（３）の出力電圧(ＶＯＵＴ)は、０Ｖとなる。かかる動作により、オペアンプ（４）が、動作していないときに、負荷回路（１０）に、仕様を超えた、意図しない高い電圧が印加されるといった事態を回避することができる。また、電源電圧を監視し、電源電圧が十分立ち上がるまで電圧レギュレータの動作を遅らせる必要がない為、本実施形態の電圧レギュレータの動作の立ち上がりが早い。
（第５の実施形態）
図５は、第５の実施形態を示す図である。図４の第４の実施形態と同一の構成要素については、同一の符号を付し、説明を省略する。本実施形態においては、検知回路（６）を構成するＮＭＯＳトランジスタ（６７）のドレインに定電流源（７０）が接続される。オペアンプ（４）の差動増幅器の負荷回路を構成するＮＭＯＳトランジスタ（４３）のドレインに電流が流れていない場合、ＮＭＯＳトランジスタ（６７）のドレインにも電流が流れない。この為、ＮＭＯＳトランジスタ（６７）のドレインと定電流源（７０）の接続部の電位がＨｉｇｈレベルとなる。この信号が、インバータ（６８）により反転されて、ＰＭＯＳトランジスタ（６３）のゲートに印加される。これにより、ＰＭＯＳトランジスタ（６３）がオンし、出力トランジスタ（５）のゲートに、入力電圧（ＶＩＮ）に略等しい電圧が供給され、出力トランジスタ（５）がオフになる。この為、出力端子（３）の出力電圧(ＶＯＵＴ)は、０Ｖとなり、オペアンプ（４）が、動作していないときに、負荷回路（１０）に、仕様を超えた、意図しない高い電圧が印加されるといった事態を回避することができる。また、電源電圧を監視し、電源電圧が十分立ち上がるまで電圧レギュレータの動作を遅らせる必要がない為、本実施形態の電圧レギュレータの動作の立ち上がりが早い。
図５は、第５の実施形態を示す図である。図４の第４の実施形態と同一の構成要素については、同一の符号を付し、説明を省略する。本実施形態においては、検知回路（６）を構成するＮＭＯＳトランジスタ（６７）のドレインに定電流源（７０）が接続される。オペアンプ（４）の差動増幅器の負荷回路を構成するＮＭＯＳトランジスタ（４３）のドレインに電流が流れていない場合、ＮＭＯＳトランジスタ（６７）のドレインにも電流が流れない。この為、ＮＭＯＳトランジスタ（６７）のドレインと定電流源（７０）の接続部の電位がＨｉｇｈレベルとなる。この信号が、インバータ（６８）により反転されて、ＰＭＯＳトランジスタ（６３）のゲートに印加される。これにより、ＰＭＯＳトランジスタ（６３）がオンし、出力トランジスタ（５）のゲートに、入力電圧（ＶＩＮ）に略等しい電圧が供給され、出力トランジスタ（５）がオフになる。この為、出力端子（３）の出力電圧(ＶＯＵＴ)は、０Ｖとなり、オペアンプ（４）が、動作していないときに、負荷回路（１０）に、仕様を超えた、意図しない高い電圧が印加されるといった事態を回避することができる。また、電源電圧を監視し、電源電圧が十分立ち上がるまで電圧レギュレータの動作を遅らせる必要がない為、本実施形態の電圧レギュレータの動作の立ち上がりが早い。
（第６の実施形態）
図６は、第６の実施形態を示す図である。図５の第５の実施形態と同一の構成要素については同一の符号を付し、説明を省略する。本実施形態においては、オペアンプ（４）の動作を検知する検知回路（６）の検知結果を、オペアンプ（４）にフィードバックする構成としている。出力トランジスタ（５）のゲートと第２の電源端子（２）間には、ＮＭＯＳトランジスタ（８２）と（８３）のソース・ドレイン路が接続される。すなわち、ＮＭＯＳトランジスタ（８２）のドレインは、出力トランジスタ（５）のゲートに接続される。ＮＭＯＳトランジスタ（８２）のソースは、ＮＭＯＳトランジスタ（８３）のドレインに接続される。ＮＭＯＳトランジスタ（８３）のソースは、第２の電源端子（２）に接続される。ＮＭＯＳトランジスタ（８２）のゲートは、オペアンプ（４）の差動増幅器の差動対を構成するＰＭＯＳトランジスタ（４２）のドレインに接続される。ＮＭＯＳトランジスタ（８２）と（８３）が、オペアンプ（４）の出力段を構成する。すなわち、差動増幅器による、参照電圧（ＶＲＥＦ）とフィードバック電圧（ＶＦＢ）の比較結果に応じた信号がＮＭＯＳトランジスタ（８２）のドレインから出力トランジスタ（５）に供給される。ＮＭＯＳトランジスタ（８２）のドレインと第１の電源端子（１）間には、定電流源（８０）が接続される。検知回路（６）の出力信号は、ＮＭＯＳトランジスタ（８３）のゲートに供給される。
図６は、第６の実施形態を示す図である。図５の第５の実施形態と同一の構成要素については同一の符号を付し、説明を省略する。本実施形態においては、オペアンプ（４）の動作を検知する検知回路（６）の検知結果を、オペアンプ（４）にフィードバックする構成としている。出力トランジスタ（５）のゲートと第２の電源端子（２）間には、ＮＭＯＳトランジスタ（８２）と（８３）のソース・ドレイン路が接続される。すなわち、ＮＭＯＳトランジスタ（８２）のドレインは、出力トランジスタ（５）のゲートに接続される。ＮＭＯＳトランジスタ（８２）のソースは、ＮＭＯＳトランジスタ（８３）のドレインに接続される。ＮＭＯＳトランジスタ（８３）のソースは、第２の電源端子（２）に接続される。ＮＭＯＳトランジスタ（８２）のゲートは、オペアンプ（４）の差動増幅器の差動対を構成するＰＭＯＳトランジスタ（４２）のドレインに接続される。ＮＭＯＳトランジスタ（８２）と（８３）が、オペアンプ（４）の出力段を構成する。すなわち、差動増幅器による、参照電圧（ＶＲＥＦ）とフィードバック電圧（ＶＦＢ）の比較結果に応じた信号がＮＭＯＳトランジスタ（８２）のドレインから出力トランジスタ（５）に供給される。ＮＭＯＳトランジスタ（８２）のドレインと第１の電源端子（１）間には、定電流源（８０）が接続される。検知回路（６）の出力信号は、ＮＭＯＳトランジスタ（８３）のゲートに供給される。
オペアンプ（４）の差動増幅器の差動対を構成するＰＭＯＳトランジスタ（４１）のドレイン電流が流れていない場合、検知回路（６）のＮＭＯＳトランジスタ（６７）のドレイン電流も流れないため、ＮＭＯＳトランジスタ（６７）と定電流源（７０）の接続部の電位は、Ｈｉｇｈレベルとなる。この信号が、インバータ（６８）で反転され、ＮＭＯＳトランジスタ（８３）のゲートに供給される。これにより、ＮＭＯＳトランジスタ（８３）には、Ｌｏｗレベルの信号が印加される為、オフ状態となる。ＮＭＯＳトランジスタ（８３）がオフすることにより、ＮＭＯＳトランジスタ（８２）のドレイン電流も流れない。この為、ＮＭＯＳトランジスタ（８２）のドレインと定電流源（８０）の接続部の電位はＨｉｇｈレベルとなり、出力トランジスタ（５）は、オフする。これにより、出力端子（３）の出力電圧(ＶＯＵＴ)は、０Ｖとなる。この動作により、オペアンプ（４）が、動作していないときに、負荷回路（１０）に、仕様を超えた、意図しない高い電圧が印加されるといった事態を回避することができる。また、電源電圧を監視し、電源電圧が十分立ち上がるまで電圧レギュレータの動作を遅らせる必要がない為、本実施形態の電圧レギュレータの動作の立ち上がりが早い。
図２乃至図５の実施形態で説明した回路構成、すなわち、出力トランジスタ（５）のソース・ゲート間にソース・ドレインが接続されたＰＭＯＳトランジスタ（６３）のゲートに検知回路（６）の制御信号を供給する構成と、図６に示す実施形態で説明した回路構成、すなわち、オペアンプ（４）に検知回路（６）の出力をフィードバックし、オペアンプ（４）の出力信号で出力トランジスタ（５）をオフさせる構成を併設させる構成とすることも出来る。この構成においても、検知回路（６）の出力により出力トランジスタ（５）の導通が制御される構成となる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 第１の電源端子、２ 第２の電源端子、３ 出力端子、４ オペアンプ、５ 出力トランジスタ、６ 検知回路、７ 分圧回路、８及び９ 抵抗、１０ 負荷回路、４０乃至４２ ＰＭＯＳトランジスタ、４３及び４４ ＮＭＯＳトランジスタ、６１乃至６３ ＰＭＯＳトランジスタ、６４ 抵抗、６５ 増幅回路、６６ 定電流源、６７ ＮＭＯＳトランジスタ、６８ インバータ、６９ 抵抗、７０及び８０ 定電流源、８２及び８３ ＮＭＯＳトランジスタ。
Claims (5)
- 入力電圧が印加される第１の電源端子と、
基準電圧が印加される第２の電源端子と、
出力電圧を出力する出力端子と、
ソースが前記第１の電源端子に接続される第２のＰＭＯＳトランジスタと、ソースが前記第２のＰＭＯＳトランジスタのドレインに接続され、ゲートに所定の参照電圧が供給される第３のＰＭＯＳトランジスタと、ソースが前記第２のＰＭＯＳトランジスタのドレインに接続され、ゲートに前記出力電圧に比例した電圧が供給される第４のＰＭＯＳトランジスタと、前記第３のＰＭＯＳトランジスタのドレインにドレインが接続され、ソースが前記第２の電源端子に接続される第１のＮＭＯＳトランジスタと、前記第４のＰＭＯＳトランジスタのドレインにドレインが接続され、ソースが前記第２の電源端子に接続され、ゲートが前記第１のＮＭＯＳトランジスタのゲートに接続される第２のＮＭＯＳトランジスタとを有する差動増幅器を具備するオペアンプと、
前記オペアンプの動作状態を監視する検知回路と、
ソースが前記第１の電源端子に接続され、ドレインが前記出力端子に接続され、ゲートに前記検知回路の出力が供給される第１のＰＭＯＳトランジスタと、
を具備し、
前記検知回路は、前記入力電圧が前記第１の電源端子に印加されている状態で前記第３のＰＭＯＳトランジスタのドレイン電流が出力されていない場合に、前記出力トランジスタをオフにすることを特徴とする電圧レギュレータ。 - 入力電圧が印加される第１の電源端子と、
基準電圧が印加される第２の電源端子と、
出力電圧を出力する出力端子と、
前記出力電圧に比例した電圧と、所定の参照電圧を比較し、その比較結果に応じた出力信号を出力するオペアンプと、
前記第１の電源端子と前記出力端子間に接続され、前記オペアンプの出力信号により動作状態が制御される出力トランジスタと、
前記オペアンプの動作状態を監視する検知回路と、
を具備し、
前記検知回路は、前記入力電圧が前記第１の電源端子に印加されている状態で前記オペアンプが動作していない場合に、前記出力トランジスタをオフにすることを特徴とする電圧レギュレータ。 - 前記出力トランジスタは、そのソースが前記第１の電源端子に接続され、そのドレインが前記出力端子に接続され、そのゲートに前記検知回路の出力が供給される第１のＰＭＯＳトランジスタを具備することを特徴とする請求項２に記載の電圧レギュレータ。
- 前記オペアンプは、
ソースが前記第１の電源端子に接続される第２のＰＭＯＳトランジスタと、
ソースが前記第２のＰＭＯＳトランジスタのドレインに接続され、ゲートに前記参照電圧が供給される第３のＰＭＯＳトランジスタと、
ソースが前記第２のＰＭＯＳトランジスタのドレインに接続され、ゲートに前記出力電圧に比例した電圧が供給される第４のＰＭＯＳトランジスタと、
前記第３のＰＭＯＳトランジスタのドレインにドレインが接続され、ソースが前記第２の電源端子に接続される第１のＮＭＯＳトランジスタと、
前記第４のＰＭＯＳトランジスタのドレインにドレインが接続され、ソースが前記第２の電源端子に接続され、ゲートが前記第１のＮＭＯＳトランジスタのゲートに接続される第２のＮＭＯＳトランジスタとを有する差動増幅器を具備することを特徴とする請求項２または３に記載の電圧レギュレータ。 - 前記検知回路の出力により前記オペアンプの出力を制御し、これにより前記出力トランジスタをオフにすることを特徴とする請求項１乃至４のいずれか一項に記載の電圧レギュレータ。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012241904A JP5971720B2 (ja) | 2012-11-01 | 2012-11-01 | 電圧レギュレータ |
| US14/015,990 US9141120B2 (en) | 2012-11-01 | 2013-08-30 | Voltage regulator |
| US14/838,069 US9645592B2 (en) | 2012-11-01 | 2015-08-27 | Voltage regulator |
| US15/466,347 US9886046B2 (en) | 2012-11-01 | 2017-03-22 | Voltage regulator |
| US15/888,438 US10209724B2 (en) | 2012-11-01 | 2018-02-05 | Voltage regulator |
| US16/271,666 US10558231B2 (en) | 2012-11-01 | 2019-02-08 | Voltage regulator |
| US16/786,030 US10955866B2 (en) | 2012-11-01 | 2020-02-10 | Voltage regulator |
| US17/209,108 US11429126B2 (en) | 2012-11-01 | 2021-03-22 | Voltage regulator |
| US17/893,772 US11675377B2 (en) | 2012-11-01 | 2022-08-23 | Voltage regulator |
| US18/332,756 US20230324939A1 (en) | 2012-11-01 | 2023-06-12 | Voltage regulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012241904A JP5971720B2 (ja) | 2012-11-01 | 2012-11-01 | 電圧レギュレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014092869A true JP2014092869A (ja) | 2014-05-19 |
| JP5971720B2 JP5971720B2 (ja) | 2016-08-17 |
Family
ID=50546460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012241904A Active JP5971720B2 (ja) | 2012-11-01 | 2012-11-01 | 電圧レギュレータ |
Country Status (2)
| Country | Link |
|---|---|
| US (9) | US9141120B2 (ja) |
| JP (1) | JP5971720B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5971720B2 (ja) | 2012-11-01 | 2016-08-17 | 株式会社東芝 | 電圧レギュレータ |
| CN103200734B (zh) * | 2013-02-20 | 2015-09-02 | 英飞特电子（杭州）股份有限公司 | 一种降低电流源输出电流纹波的方法及电路 |
| US9342085B2 (en) * | 2014-10-13 | 2016-05-17 | Stmicroelectronics International N.V. | Circuit for regulating startup and operation voltage of an electronic device |
| US9531331B2 (en) * | 2015-02-19 | 2016-12-27 | Sumitomo Electric Device Innovations, Inc. | Amplifier compensating drift after sudden decrease of drain current |
| TWI578325B (zh) * | 2015-08-18 | 2017-04-11 | 力旺電子股份有限公司 | 反熔絲型一次編程的記憶胞及其相關的陣列結構 |
| JP2017054253A (ja) * | 2015-09-08 | 2017-03-16 | 株式会社村田製作所 | 電圧レギュレータ回路 |
| WO2017154863A1 (ja) * | 2016-03-10 | 2017-09-14 | パナソニックＩｐマネジメント株式会社 | レギュレータ回路および半導体記憶装置 |
| CN107450649B (zh) * | 2016-05-31 | 2018-11-16 | 展讯通信（上海）有限公司 | 电源闸控电路的峰值电流抑制方法及电路 |
| CN106094959B (zh) * | 2016-06-21 | 2018-09-21 | 杰华特微电子（杭州）有限公司 | 线性稳压电路 |
| US10042380B1 (en) * | 2017-02-08 | 2018-08-07 | Macronix International Co., Ltd. | Current flattening circuit, current compensation circuit and associated control method |
| US10013005B1 (en) * | 2017-08-31 | 2018-07-03 | Xilinx, Inc. | Low voltage regulator |
| US11923371B2 (en) | 2017-09-29 | 2024-03-05 | Intel Corporation | Voltage regulator circuit including one or more thin-film transistors |
| CN114629490A (zh) * | 2021-02-07 | 2022-06-14 | 台湾积体电路制造股份有限公司 | 双模供电电路及方法 |
| DE102021111003B4 (de) | 2021-02-07 | 2024-05-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dual-mode-versorgungsschaltung und verfahren |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007128454A (ja) * | 2005-11-07 | 2007-05-24 | Sanyo Electric Co Ltd | レギュレータ回路 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5212616A (en) * | 1991-10-23 | 1993-05-18 | International Business Machines Corporation | Voltage regulation and latch-up protection circuits |
| JP3008686B2 (ja) | 1992-08-10 | 2000-02-14 | 日本電気株式会社 | タイマシステム |
| JPH0659910U (ja) | 1993-01-28 | 1994-08-19 | 新日本無線株式会社 | 過電流保護回路 |
| JP2002258955A (ja) * | 2001-02-27 | 2002-09-13 | Toshiba Corp | 半導体装置 |
| JP2002312043A (ja) * | 2001-04-10 | 2002-10-25 | Ricoh Co Ltd | ボルテージレギュレータ |
| WO2003007681A2 (en) * | 2001-07-18 | 2003-01-30 | Playtex Products, Inc. | Bottle with mixing system |
| US7116088B2 (en) * | 2003-06-09 | 2006-10-03 | Silicon Storage Technology, Inc. | High voltage shunt regulator for flash memory |
| JP4616067B2 (ja) | 2005-04-28 | 2011-01-19 | 株式会社リコー | 定電圧電源回路 |
| US7615977B2 (en) * | 2006-05-15 | 2009-11-10 | Stmicroelectronics S.A. | Linear voltage regulator and method of limiting the current in such a regulator |
| US7502719B2 (en) * | 2007-01-25 | 2009-03-10 | Monolithic Power Systems, Inc. | Method and apparatus for overshoot and undershoot errors correction in analog low dropout regulators |
| JP4914738B2 (ja) | 2007-02-17 | 2012-04-11 | セイコーインスツル株式会社 | ボルテージレギュレータ |
| JP2010170171A (ja) * | 2009-01-20 | 2010-08-05 | Renesas Electronics Corp | 電圧レギュレータ回路 |
| JP2011108153A (ja) * | 2009-11-20 | 2011-06-02 | Renesas Electronics Corp | 半導体装置 |
| JP5516320B2 (ja) * | 2010-10-21 | 2014-06-11 | ミツミ電機株式会社 | レギュレータ用半導体集積回路 |
| JP5829072B2 (ja) * | 2011-08-11 | 2015-12-09 | ルネサスエレクトロニクス株式会社 | 電圧発生回路 |
| JP5971720B2 (ja) * | 2012-11-01 | 2016-08-17 | 株式会社東芝 | 電圧レギュレータ |
| US8710914B1 (en) * | 2013-02-08 | 2014-04-29 | Sandisk Technologies Inc. | Voltage regulators with improved wake-up response |
| US9461539B2 (en) * | 2013-03-15 | 2016-10-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-calibrated voltage regulator |
| US9104223B2 (en) * | 2013-05-14 | 2015-08-11 | Intel IP Corporation | Output voltage variation reduction |
-
2012
- 2012-11-01 JP JP2012241904A patent/JP5971720B2/ja active Active
-
2013
- 2013-08-30 US US14/015,990 patent/US9141120B2/en active Active
-
2015
- 2015-08-27 US US14/838,069 patent/US9645592B2/en active Active
-
2017
- 2017-03-22 US US15/466,347 patent/US9886046B2/en active Active
-
2018
- 2018-02-05 US US15/888,438 patent/US10209724B2/en active Active
-
2019
- 2019-02-08 US US16/271,666 patent/US10558231B2/en active Active
-
2020
- 2020-02-10 US US16/786,030 patent/US10955866B2/en active Active
-
2021
- 2021-03-22 US US17/209,108 patent/US11429126B2/en active Active
-
2022
- 2022-08-23 US US17/893,772 patent/US11675377B2/en active Active
-
2023
- 2023-06-12 US US18/332,756 patent/US20230324939A1/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007128454A (ja) * | 2005-11-07 | 2007-05-24 | Sanyo Electric Co Ltd | レギュレータ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10558231B2 (en) | 2020-02-11 |
| JP5971720B2 (ja) | 2016-08-17 |
| US20230324939A1 (en) | 2023-10-12 |
| US9645592B2 (en) | 2017-05-09 |
| US20150362934A1 (en) | 2015-12-17 |
| US20170192444A1 (en) | 2017-07-06 |
| US20190171240A1 (en) | 2019-06-06 |
| US20210208614A1 (en) | 2021-07-08 |
| US20140117957A1 (en) | 2014-05-01 |
| US10209724B2 (en) | 2019-02-19 |
| US20180157282A1 (en) | 2018-06-07 |
| US11675377B2 (en) | 2023-06-13 |
| US20220404851A1 (en) | 2022-12-22 |
| US11429126B2 (en) | 2022-08-30 |
| US9141120B2 (en) | 2015-09-22 |
| US9886046B2 (en) | 2018-02-06 |
| US20200174507A1 (en) | 2020-06-04 |
| US10955866B2 (en) | 2021-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5971720B2 (ja) | 電圧レギュレータ | |
| TWI585565B (zh) | 電壓調節器 | |
| US10061335B2 (en) | Voltage regulator | |
| KR102252365B1 (ko) | 과열 보호 회로 및 전압 레귤레이터 | |
| US9740222B2 (en) | Overcurrent protection circuit for controlling a gate of an output transistor based on an output current | |
| KR102255543B1 (ko) | 볼티지 레귤레이터 | |
| JP6211889B2 (ja) | ボルテージレギュレータ | |
| WO2010103931A1 (ja) | パワーオンリセット回路 | |
| JP5279544B2 (ja) | ボルテージレギュレータ | |
| TWI639909B (zh) | 電壓調節器 | |
| JP6445878B2 (ja) | 定電流駆動回路 | |
| JP2017123091A (ja) | レギュレータ | |
| JP2016162216A (ja) | 基準電圧回路 | |
| JPWO2016002329A1 (ja) | パワー半導体素子の電流検出装置 | |
| JP5815433B2 (ja) | 増幅器及び半導体装置 | |
| JP2016015769A (ja) | 増幅器及び半導体装置 | |
| JP2010277437A (ja) | 電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150209 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20151102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160607 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160706 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5971720 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |