CN114629490A - 双模供电电路及方法 - Google Patents

双模供电电路及方法 Download PDF

Info

Publication number
CN114629490A
CN114629490A CN202110168468.1A CN202110168468A CN114629490A CN 114629490 A CN114629490 A CN 114629490A CN 202110168468 A CN202110168468 A CN 202110168468A CN 114629490 A CN114629490 A CN 114629490A
Authority
CN
China
Prior art keywords
node
voltage
switching device
mode
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110168468.1A
Other languages
English (en)
Inventor
李维
金永亮
马亚琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TSMC China Co Ltd
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
TSMC China Co Ltd
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TSMC China Co Ltd, Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical TSMC China Co Ltd
Priority to CN202110168468.1A priority Critical patent/CN114629490A/zh
Priority to US17/238,837 priority patent/US11509224B2/en
Priority to DE102021111003.3A priority patent/DE102021111003B4/de
Priority to KR1020210079191A priority patent/KR102469122B1/ko
Priority to TW110149233A priority patent/TWI789186B/zh
Publication of CN114629490A publication Critical patent/CN114629490A/zh
Priority to US18/053,022 priority patent/US11695339B2/en
Priority to US18/343,425 priority patent/US20230344346A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Stereo-Broadcasting Methods (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Transmitters (AREA)
  • Amplifiers (AREA)

Abstract

本公开涉及双模供电电路及方法。一种电路包括：位于电源节点和偏置节点之间的第一无源器件、位于偏置节点和参考节点之间的第一开关器件和第二无源器件、位于电源节点和输出节点之间的晶体管、位于输出节点和反馈节点之间的第三无源器件和第二开关器件、位于反馈节点和参考节点之间的第四无源器件、位于电源节点和输出节点之间的第三开关器件、以及基于偏置节点和反馈节点电压控制晶体管的放大器。在第一模式中，第一开关器件和第二开关器件关断，第三开关器件接通，并且电源节点接收第一电压电平。在第二模式中，第一开关器件和第二开关器件接通，第三开关器件关断，并且在电源节点上接收大于第一电压电平的第二电压电平。

Description

双模供电电路及方法
技术领域
本公开总体涉及双模供电电路及方法。
背景技术
集成电路(IC)通常包括核心部分和输入输出(I/O)部分。I/O部分用作核心电路和IC外部电路之间的接口或缓冲器，并且具有基于用于制造IC的技术(例如，基线特征尺寸技术节点)的工作电压范围。在一些应用中，I/O缓冲器需要能够在双电源模式下工作：外部电源电压电平与内部工作电压范围相匹配的第一电源模式，以及外部电源电压电平大于内部工作电压范围(例如，是内部工作电压范围的两倍)的第二电源模式。示例应用包括安全数字(SD)卡和减少的千兆媒体独立接口(gigabit media-independent interface；RGMII)电路。
发明内容
根据本公开的一个实施例，提供了一种双模电路，包括：电源节点；参考节点；偏置节点；输出节点；反馈节点；第一无源器件，耦合在所述电源节点和所述偏置节点之间；第一开关器件和第二无源器件，串联耦合在所述偏置节点和所述参考节点之间；第一晶体管，耦合在所述电源节点和所述输出节点之间；第三无源器件和第二开关器件，串联耦合在所述输出节点和所述反馈节点之间；第四无源器件，耦合在所述反馈节点和所述参考节点之间；第三开关器件，耦合在所述电源节点和所述输出节点之间；以及放大器，被配置为基于所述偏置节点上的偏置电压和所述反馈节点上的反馈电压来控制所述第一晶体管，其中，所述电路被配置为：在第一工作模式中，关断所述第一开关器件和所述第二开关器件，接通所述第三开关器件，并且在所述电源节点上接收第一电压电平，以及在第二工作模式中，接通所述第一开关器件和所述第二开关器件，关断所述第三开关器件，并且在所述电源节点上接收第二电压电平，所述第二电压电平大于所述第一电压电平。
根据本公开的另一实施例，提供了一种操作双模电路的方法，所述方法包括：在电源节点处接收电源电压；在第一反相器处接收模式选择信号，所述模式选择信号具有第一逻辑电平，所述第一逻辑电平指示所述电源电压具有第一电压电平；响应于具有所述第一逻辑电平的模式选择信号，使用所述第一反相器生成具有与所述第一逻辑电平互补的第二逻辑电平的第一模式控制信号；以及响应于具有所述第二逻辑电平的第一模式控制信号，执行以下操作：使用第一开关器件将偏置路径与参考节点解耦，所述偏置路径耦合到放大器的第一输入端子，所述放大器的第一输入端子被配置为控制输出节点上的输出电压，使用第二开关器件将反馈路径与所述输出节点解耦，所述反馈路径耦合到所述放大器的第二输入端子，以及使用第三开关器件将所述输出节点耦合到所述电源节点。
根据本公开的又一实施例，提供了一种双模电路，包括：电源节点，被配置为具有电源电压；参考节点，被配置为具有参考电压电平；输出节点；第一分压器，耦合在所述电源节点和所述参考节点之间；第一开关器件，耦合在所述第一分压器和所述参考节点之间；第二分压器，耦合在所述输出节点和所述参考节点之间；第二开关器件，耦合在所述输出节点和所述第二分压器之间；第一晶体管和第三开关器件，并联耦合在所述电源节点和所述输出节点之间；以及放大器，被配置为基于由所述第一分压器生成的偏置电压和由所述第二分压器生成的反馈电压来控制所述第一晶体管，其中，所述电路被配置为：响应于具有指示所述电源电压具有第一电压电平的第一逻辑电平的模式选择信号，关断所述第一开关器件和所述第二开关器件，并且接通所述第三开关器件，以及响应于具有指示所述电源电压具有大于所述第一电压电平的第二电压电平的第二逻辑电平的模式选择信号，接通所述第一开关器件和所述第二开关器件，并且关断所述第三开关器件。
附图说明
在结合附图阅读下面的具体实施方式时，可以从下面的具体实施方式中最佳地理解本公开的各方面。应当注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可以被任意增大或减小。
图1A-图1C是根据一些实施例的双模电路的示意图。
图2是根据一些实施例的双模电路工作参数的图。
图3A-图3D是根据一些实施例的无源器件的示意图。
图4A-图4D是根据一些实施例的开关器件的示意图。
图5A-图5C是根据一些实施例的电容器件的示意图。
图6是根据一些实施例的操作双模电路的方法的流程图。
具体实施方式
下面的公开内容提供了用于实现所提供的主题的不同特征的许多不同的实施例或示例。下文描述了组件、值、操作、材料和布置等的具体示例以简化本公开。当然，这些仅仅是示例而不旨在是限制性的。考虑到其他组件、值、操作、材料和布置等。例如，在下面的描述中，在第二特征之上或上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可以包括可在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。此外，本公开在各个示例中可能重复参考标号和/或字母。这种重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
此外，本文中可能使用了空间相关术语(例如，“之下”、“下方”、“下”、“上方”、“上”等)，以易于描述图中所示的一个要素或特征相对于另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相关术语旨在涵盖器件在使用或工作中除了图中所示朝向之外的不同朝向。装置可能以其他方式定向(旋转90度或处于其他朝向)，并且本文中所用的空间相关描述符同样可被相应地解释。
在各个实施例中，双模供电电路包括耦合到放大器输入端子的使能电路，使得参考电压和反馈电压的产生仅用于高电压模式工作。通过禁用用于低电压模式操作的参考电压和反馈电压的产生，通电序列包括在放大器能够控制输出节点之前将输出节点耦合到功率输入节点。与不包括耦合到放大器输入端子的使能电路的方法相比，双模供电电路因此提高了用于低电压模式工作的通电序列的可靠性。此外，与不包括耦合到放大器输入端子的使能电路的方法相比，禁用参考电压和反馈电压的产生降低了低电压模式工作期间的备用泄漏电流。
图1A-图1C是根据一些实施例的双模电路100的示意图。双模电路100(在一些实施例中也被称为中偏压供电电路100)是被配置为在下面讨论的两种工作模式中的每一种模式下工作的IC。下面参考图1A讨论双模电路100的配置，下面分别参考图1B和图1C讨论第一工作模式和第二工作模式，并且下面参考图2讨论与第一工作模式相对应的通电序列。
双模电路100包括：被配置为接收具有参考电压电平(例如，接地电压电平，也被称为参考电压电平VSS)的参考电压VSS；和被配置为接收电源电压VDDPST33的电源节点VDDN。电源电压VDDPST33被配置为具有大于第一电压电平的第一电压电平或第二电压电平中的一者。在对应于第一电压电平的第一工作模式和对应于第二电压电平的第二工作模式中的每一者中，双模电路100被配置为在输出节点OUT上产生输出电压VDDPST18并且在输出节点OUTL上产生输出电压VDDPST18L。
双模电路100的功率部分包括从电源节点VDDN延伸到参考节点VSSN的分支B1-B4。分支B1包括串联耦合的第一无源器件PD1和第二无源器件PD2以及开关器件SW1；分支B2包括放大器A1；分支B3包括串联耦合的晶体管P1和P2、输出节点OUT、开关器件SW2以及无源器件PD3和PD4；分支B4包括串联耦合的开关器件SW3、输出节点OUT和反相器INV1。在各种实施例中，分支B1-B4中的一个或多个包括除了图1A-图1C中所示的那些之外的一个或多个电路元件(例如，开关器件)和/或双模电路100包括除了1A-图1C图中所示的分支B1-B4之外的一个或多个分支(例如，静电放电(ESD)分支)。
无源器件(例如，无源器件PD1-PD4)是双端子电路元件，其包括一个或多个IC结构(例如电阻器或二极管)，所述一个或多个IC结构被配置为响应于所施加的电流而产生预定的电压降和/或响应于工作中所施加的电压而传导预定的电流水平。在各种实施例中，无源器件是下文关于图3A-3D所讨论的无源器件300A-300D中的一个或多个。
开关器件(例如，开关器件SW1-SW3)是有源电路组件，其包括一个或多个IC结构(例如晶体管)，所述一个或多个IC结构被配置为响应于一个或多个控制信号选择性地将两个端子耦合和解耦，从而在工作中在接通状态下提供低电阻路径并且在关断状态下提供高电阻路径。在各种实施例中，开关器件是下文关于图4A-图4D所讨论的开关器件400A-400D中的一个。
基于两个或更多个电路元件之间的一个或多个直接信号连接和/或一个或多个间接信号连接(包括一个或多个电阻元件和/或一个或多个逻辑器件，例如反相器或逻辑门)，两个或更多个电路元件被认为是耦合的。在一些实施例中，两个或更多个耦合电路元件之间的信号通信能够被一个或多个逻辑器件修改(例如，反转或创造条件)。
在分支B1中，无源器件PD1和PD2以及开关器件SW1的串联配置包括位于无源器件PD1和PD2之间的偏置节点NB，以及位于偏置节点NB和参考节点VSSN之间的开关器件SW1。因此，在工作中，无源器件PD1和PD2以及开关器件SW1被布置为能够在偏置节点NB上产生偏置电压Vb的可配置分压器。在一些实施例中，开关器件SW1被称为偏置电压使能电路SW1。
开关器件SW1包括一个或多个输入端子(未标记)，所述一个或多个输入端子被配置为接收下面进一步讨论的信号MODE18或MODE18B中的一者或两者，并且因此开关器件SW1在工作中被配置为响应于信号MODE18或MODE18B中的一者或两者而接通和关断。在一些实施例中，开关器件SW1是下文关于图4A-图4D所讨论的开关器件400A-400D中的一者。
在第一工作模式中，开关器件SW1被配置为关断，使得偏置节点NB与参考节点VSSN解耦，并且偏置电压Vb通过无源器件PD1跟随电源电压节点VDDN上的电源电压VDDPST33，如下文关于图1B进一步讨论的。在第二工作模式中，开关器件SW1被配置为接通，使得偏置节点NB通过无源器件PD2耦合到参考节点VSSN，并且偏置电压Vb具有通过无源器件PD1和PD2的分压器划分的电源电压VDDPST33的值，如下文关于图1C进一步讨论的。
在图1A-图1C所示的实施例中，开关器件SW1位于无源器件PD2和参考节点VSSN之间。在一些实施例中，开关器件SW1位于偏置节点NB和无源器件PD2之间。
在一些实施例中，双模电路100包括耦合在偏置节点NB和参考节点VSSN之间的电容器件C1，电容器件C1由此被配置为与无源器件PD2和开关器件SW1并联。
电容器件(例如电容器件C1)是包括一个或多个IC结构(例如电容器)的双端电路部件，其被配置为在两个端子之间具有预定的电容水平。在各种实施例中，电容器件是下文关于图5A-图5C所讨论的电容器件500A-500C中的一者。。
在工作中，电容器件C1(如果存在)用于例如通过经由偏置节点NB和参考节点VSSN之间的低阻抗路径使一个或多个交流(AC)噪声信号衰减来稳定偏置节点NB上的偏置电压Vb。
在分支B2中，放大器A1是包括多个IC结构(例如晶体管)的电子电路，其被配置为基于非反相输入端子处的电压和反相输入端子处的电压之间的差来产生具有幅值和极性的电压Vo。放大器A1包括耦合到电源节点VDDN和参考节点VSSN的功率输入端子(未标记)，因此被配置为在电源电压VDDPST33的电压域中工作。
在图1A-图1C所示的实施例中，非反相输入端子耦合到偏置节点NB，并且反相输入端子耦合到被配置为具有反馈电压Vfb的反馈节点NF；放大器A1因此被配置为基于偏置电压Vb和反馈电压Vfb之间的差产生电压Vo。在一些实施例中，放大器A1以其他方式配置，例如，通过耦合到反馈节点NF的非反相输入端子和耦合到偏置节点NB的反相输入端子来基于偏置电压Vb和反馈电压Vfb之间的差来产生电压Vo。
在分支B3中，晶体管P1和P2、输出节点OUT、无源器件PD3和PD4以及开关器件SW2的串联配置包括在电源节点VDDN和输出节点OUT之间串联耦合的晶体管P1和P2。晶体管P1的栅极被配置为接收输出电压VDDPST18L，并且晶体管P2的栅极被配置为接收电压Vo。在一些实施例中，晶体管P1的栅极被配置为接收信号MODE18B而不是电压VDDPST18L。
在图1A-图1C所示的实施例中，晶体管P1和P2中的每一个都是p型晶体管，并且晶体管P1和P2由此被配置为响应于输出电压VDDPST18L和电压Vo而选择性地将输出节点OUT耦合到电源电压节点VDDN。在各种实施例中，晶体管P1或P2中的一者或两者是n型晶体管，并且晶体管P1和P2以其它方式被配置为响应于输出电压VDDPST18L和电压Vo而选择性地耦合输出节点到电源电压节点VDDN。
开关器件SW2和无源器件PD3在输出节点OUT和反馈节点NF之间串联耦合，并且无源器件PD4在反馈节点NF和参考节点VSSN之间耦合。在工作中，无源器件PD3和PD4以及开关器件SW2因此被布置为能够在反馈节点NF上产生反馈电压Vfb的可配置分压器。在一些实施例中，开关器件SW2被称为反馈电压使能电路SW2。
开关器件SW2包括一个或多个输入端子(未标记)，所述一个或多个输入端子被配置为接收信号MODE18或MODE18B中的一者或两者，并且因此在工作中开关器件SW2被配置为响应于的信号MODE18或MODE18B中的一者或两者而接通和关断。在一些实施例中，开关器件SW2是下文关于图4A-图4D所讨论的开关器件400A-400D中的一者。
在第一工作模式中，开关器件SW2被配置为关断，使得输出节点OUT与参考节点VSSN解耦，并且反馈电压Vfb通过无源器件PD4跟随参考电压节点VSSN上的参考电压VSS，如下文关于图1B进一步讨论的。在第二工作模式中，开关器件SW2被配置为接通，使得反馈节点NF通过无源器件PD3耦合到输出节点OUT，并且反馈电压Vfb具有通过无源器件PD3和PD4的分压器划分的输出电压VDDPST18的值，如下文关于图1C进一步讨论的。
在图1A-图1C所示的实施例中，开关器件SW2位于输出节点OUT和无源器件PD3之间。在一些实施例中，开关器件SW2位于无源器件PD3和反馈节点NF之间。
在分支B4中，开关器件SW3、输出节点OUT和反相器INV1的串联配置包括耦合在电源节点VDDN和输出节点OUT之间的开关器件SW3、以及耦合在输出节点OUT和参考节点VSSN之间的反相器INV1。
开关器件SW3包括被配置为接收下文将进一步讨论的信号MODE33的输入端子(未标记)，并且因此在工作中开关器件SW3被配置为响应于信号MODE33而接通和关断。在一些实施例中，开关器件SW3是下文关于图4A-图4D所讨论的开关器件400A-400D中的一者。
在第一工作模式中，开关器件SW3被配置为接通，使得输出节点OUT耦合到电源节点VDDN，并且输出电压VDDPST18通过开关器件SW3跟随电源节点VDDN上的电源电压VDDPST33，如下文关于图1B进一步讨论的。在第二工作模式中，开关器件SW3被配置为关断，使得输出节点OUT不通过开关器件SW3耦合到电源节点VDDN，并且输出节点OUT上的输出电压VDDPST18由双模电路100的分支B1-B3控制，如下文关于图1C进一步讨论的。在一些实施例中，根据第二工作模式配置的分支B1-B3被统称为低压差调节器。
反相器(例如，反相器INV1)是包括多个IC结构(例如晶体管)的电子器件，所述多个IC结构被配置为产生与输入信号互补的输出信号，并且具有与相应功率输入端子处的电压电平相对应的逻辑高电压电平和逻辑低电压电平。因此，反相器被配置为在功率输入端子处的电压电平的电压域中工作。
在一些实施例中，反相器(例如，反相器INV1)包括多个IC结构，所述多个IC结构能够产生(sourcing)足够大的电流，使得反相器能够产生可用作稳定电源的输出信号，在这样的实施例中，输出信号也被称为输出电压。在一些实施例中，被配置为产生输出电压的反相器包括比被配置为产生输出信号的反相器更大和/或更多数量的晶体管，晶体管的尺寸和数量对应于总沟道尺寸。在一些实施例中，被配置为产生输出电压的反相器的总沟道尺寸比被配置为产生输出信号的反相器的总沟道尺寸大200倍以上。在一些实施例中，由于寄生栅极电容随着总沟道尺寸的增加而增大，因此反相器开关速度随着总沟道尺寸的增加而降低。
表1是对应于输出信号生成的第一反相器实施例和对应于输出电压生成的第二反相器实施例的总沟道尺寸的非限制性示例。对于每种反相器类型，每种p型和n型晶体管具有以纳米(nm)为单位的沟道宽度和以纳米(nm)为单位的沟道长度，并且该反相器包括每种类型的等于个数(multiple)的多个晶体管实例。因此，总沟道尺寸(单位为nm2)通过由两倍的沟道宽度(p型加n型)乘以个数而得到。在表1所示的示例中，被配置为产生输出电压的反相器的总沟道尺寸等于被配置为产生输出信号的反相器的总沟道尺寸的205倍。
输出类型 宽度 长度 个数 沟道尺寸
信号 338 135 4 2,704
电压 578 135 480 554,880
表1——反相器沟道尺寸示例
反相器INV1包括被配置为接收信号MODE18的输入端子(未标记)和耦合到输出节点OUT和参考节点VSSN的电源输入端子(未标记)，并且由此被配置为通过在输出电压VDDPST18的电压域中工作来产生与信号MODE18互补的输出电压VDDPST18L。
双模电路100的信号部分包括耦合在输出节点OUT和参考节点VSSN之间的反相器INV2、耦合在电源节点VDDN和输出节点OUTL之间的电平移位器(level shifter)LVL1以及耦合在输出节点OUT和参考节点VSSN之间的反相器INV3。为清楚起见，反相器INV2和INV3的输入和输出端子以及电平移位器LVL1没有被标记。
电平移位器(例如，电平移位器LVL1)是包括多个IC结构(例如，晶体管)的电子器件，所述多个IC结构被配置为产生与在第一输入端子处接收到的输入信号互补的输出信号，并且由在第二输入端子处接收到的控制信号使能。输出信号具有与相应功率输入端子处的电压电平相对应的逻辑高电压电平和逻辑低电压电平，并且输出信号的逻辑高电压电平能够大于输入信号的逻辑高电压电平。因此，电平移位器被配置为在功率输入端子处的电压电平的电压域中工作。
反相器INV2包括被配置为接收信号MSCORE的输入端子；电平移位器LVL1包括耦合到反相器INV1的输出端子的第一输入端子和耦合到输出节点OUT的第二输入端子；并且反相器INV3包括耦合到反相器INV2的输出端子的输入端子。
在一些实施例中，信号MSCORE(也被称为模式选择信号MSCORE)是从双模电路100外部的电路(未示出)接收的信号，并且被配置为具有对应于双模电路100的第一工作模式的逻辑低电压电平(例如，参考电压电平VSS)以及对应于双模电路100的第二工作模式的逻辑高电压电平(例如，下文讨论的核心电压电平Vc)。在一些实施例中，双模电路100被包括在IC的I/O或接口部分中，并且从IC的核心部分接收信号MSCORE。
在一些实施例中，信号MSCORE的逻辑高电压电平具有小于电源电压VDDPST33的第一电压电平的值。在一些实施例中，信号MSCORE的逻辑高电压电平的值小于电源电压VDDPST33的第一电压电平的一半。在一些实施例中，信号MSCORE的逻辑高电压电平具有从0.5伏(V)到1.0伏的值。信号MSCORE的逻辑高电压电平的降低值对应于信号MSCORE源(例如IC的核心部分)的降低的功耗电平。
反相器INV2被配置为产生信号MODE18，在一些实施例中也称为模式控制信号MODE18，与信号MSCORE互补。信号MODE18具有对应于输出电压VDDPST18的电压电平的逻辑高电压电平和对应于参考电压电平VSS的逻辑低电压电平。
电平移位器LVL1被配置为产生与信号MODE18互补的信号MODE33(在一些实施例中，也称为模式控制信号MODE33)。信号MODE33具有与电源电压VDDPST33的电压电平相对应的逻辑高电压电平和与输出电压VDDPST18L的电压电平相对应的逻辑低电压电平。
电平移位器LVL1被配置为基于输出电压VDDPST18的电压电平选择性地产生信号MODE33，使得电平移位器LVL1由具有逻辑高电压电平的输出电压VDDPST18启用，并由具有逻辑低电压电平的输出电压VDDPST18禁用。
反相器INV3被配置为产生与信号MODE18互补的信号MODE18B(在一些实施例中，也称为模式控制信号MODE18B)。信号MODE18B具有与输出电压VDDPST18的电压电平相对应的逻辑高电压电平和与参考电压电平VSS相对应的逻辑低电压电平。
在一些实施例中，反相器INV3中包括的晶体管的总沟道尺寸小于反相器INV1中包括的晶体管的总沟道尺寸，并且反相器INV3由此被配置为具有大于反相器INV1的开关速度的开关速度。在一些实施例中，反相器INV1中包括的晶体管的总沟道尺寸大于反相器INV3的总沟道尺寸200倍以上。
在一些实施例中，双模电路100不包括被配置为产生信号MODE18B的反相器INV3，并且开关器件SW1或SW2中的一者或两者被配置为接收由反相器INV1产生的电压VDDPST18L。
通过以上讨论的配置，双模电路100能够在图1B所示的第一工作模式下稳态工作，其中电源电压VDDPST33具有对应于所包括的IC结构的工作电压范围的第一电压电平V1，并且双模电路100能够在图1C所示的第二工作模式下稳态工作，其中电源电压VDDPST33具有大于第一电压电平的第二电压电平V2。
在各种实施例中，第一电压电平V1和第二电压电平V2对应于一个或多个电路(未示出，例如在双模电路100外部)的工作电压电平，使得第一工作模式或第二工作模式中的一者或两者被配置为在双模电路100和一个或多个电路之间提供兼容性。在一些实施例中，第一电压电平V1或第二电压电平V2中的一者或两者对应于SD卡或RGMII操作。
在一些实施例中，电源电压VDDPST33具有从1.0V到2.0V的第一电压电平V1。在一些实施例中，电源电压VDDPST33具有从1.5V到1.8V的第一电压电平V1。
在一些实施例中，电源电压VDDPST33具有从2.5V到4.0V的第二电压电平V2。在一些实施例中，电源电压VDDPST33具有从3.0V到3.3V的第二电压电平V2。
在图1B和图1C所示的实施例中，开关器件SW1和SW2中的每一个被配置为接收信号MODE18和MODE18B中的每一个，并且因此被配置为响应于信号MODE18和/或MODE18B而被接通和关断。在各种实施例中，开关器件SW1或SW2中的一者或两者被配置为接收信号MODE18或MODE18B中的仅一个，并且因此，被配置为响应于信号MODE18或MODE18B中的一者而接通和关断。
在一些实施例中，开关器件SW1包括n型晶体管，例如，下文关于图4B所讨论的开关器件400B的晶体管N2，并且因此开关器件SW1被配置为响应于信号MODE18B而接通和关断。
在一些实施例中，开关器件SW2包括传输门，例如，下文关于图4A所讨论的开关器件400A的传输门TG1，并且因此开关器件SW2被配置为响应于信号MODE18和MODE18B而接通和关断。
在一些实施例中，开关器件SW3包括多个p型晶体管，例如，下文关于图4D所讨论的开关器件400D的晶体管P5和P6，因此开关器件SW3被配置为响应于信号MODE33而接通和关断。
在图1B所示的第一工作模式的稳态工作中，电源节点VDDN上的电源电压VDDPST33和输出节点OUT上产生的输出电压VDDPST18中的每一个具有第一电压电平V1，如下所述。
基于具有参考电压电平VSS的信号MSCORE，反相器INV2产生具有第一电压电平V1的信号MODE18，并且反相器INV3产生具有参考电压电平VSS的信号MODE18B。基于具有电压电平V1的信号MODE18或具有参考电压电平VSS的信号MODE18B中的一者或两者，开关器件SW1和SW2中的每一个被关断。
基于具有电压电平V1的信号MODE18，电平移位器LVL1产生具有参考电压电平VSS的信号MODE33，从而接通开关器件SW3，并且反相器INV1产生具有参考电压电平VSS的输出电压VDDPST18L，从而接通晶体管P1。
因此，分支B1被配置为在放大器A1的非反相输入处产生具有第一电压电平V1的偏置电压Vb，并且分支B3由此被配置为在放大器A1的反相输入处产生具有参考电压电平VSS的反馈电压Vfb。基于第一电压电平V1大于参考电压电平VSS，放大器A1产生具有第一电压电平V1的电压Vo，从而关断晶体管P2。
基于输出节点OUT通过晶体管P2与电源节点VDDN解耦，通过开关器件SW2与参考节点VSSN解耦，并且通过开关器件SW3耦合到电源节点VDDN，输出节点OUT具有第一电压电平V1。
在图1C所示的第二工作模式的稳态工作中，电源节点VDDN上的电源电压VDDPST33具有第二电压电平V2，并且在输出节点OUT上产生的输出电压VDDPST18具有等于第二电压电平V2的一半的电压电平V2/2，如下所述。
基于具有核心电压电平Vc的信号MSCORE，反相器INV2产生具有参考电压电平VSS的信号MODE18，并且反相器INV3产生具有电压电平V2/2的信号MODE18B。基于具有参考电压电平VSS的信号MODE18或具有电压电平V2/2的信号MODE18B中的一者或两者，开关器件SW1和SW2中的每一个被接通。
基于具有参考电压电平VSS的信号MODE18，电平移位器LVL1产生具有第二电压电平V2的信号MODE33，从而关断开关器件SW3，并且反相器INV1产生具有电压电平V2/2的输出电压VDDPST18L，从而接通晶体管P1。电压电平V2/2具有相对于第二电压电平V2的值，使得第二电压电平V2和电压电平V2/2之间的差小于晶体管P1的最大指定工作电压。
基于在无源器件PD1和PD2上的相对电压降，分支B1被配置为在放大器A1的非反相输入处产生具有电压V3的偏置电压Vb。放大器A1产生电压Vo以便控制流过晶体管P2的电流，使得无源器件PD3和PD4上的相对电压降在放大器A1的反相输入处产生具有电压电平V3的反馈电压Vfb。
双模电路100包括无源器件PD1-PD4，无源器件PD1-PD4被配置为产生偏置电压Vb和反馈电压Vfb中的每一个，偏置电压Vb和反馈电压Vfb的电压电平V3等于预定分数的电压电平V2/2。在一些实施例中，双模电路100包括无源器件PD1-PD4，无源器件PD1-PD4被配置为产生偏置电压Vb和反馈电压Vfb中的每一个，偏置电压Vb和反馈电压Vfb的电压电平V3等于从0.4到0.6的分数的电压电平V2/2。在一些实施例中，双模电路100包括无源器件PD1-PD4，无源器件PD1-PD4被配置为产生偏置电压Vb和反馈电压Vfb中的每一个，置电压Vb和反馈电压Vfb的电压电平V3在从0.9V到1.1V之间。
因此，双模电路100包括无源器件PD1-PD4，无源器件PD1-PD4被配置为在放大器A1的输入处产生具有电压电平V3的偏置电压Vb和反馈电压Vfb中的每一个，使得输出电压VDDPST18和VDDPST18L中的每一个具有电压电平V2/2。
通过上面讨论的配置，双模电路100能够产生输出电压VDDPST18，输出电压VDDPST18在第一工作模式中具有第一电压电平V1并且在第二工作模式中具有电压电平V2/2，每一个电压电平对应于双模电路100中包括的IC结构的工作电压范围。在第一工作模式中，由于开关器件SW1和SW2被关断，与在偏置和反馈电压路径中不包括开关器件的方法相比，双模电路100产生具有显著减小的待机泄漏电流的输出电压VDDPST18。在一些实施例中，与在偏置和反馈电压路径中不包括开关器件的方法相比，双模电路100在待机电流减少大于98％的第一工作模式下工作。
如上文关于图2所讨论的，通过上述配置，双模电路100还能够在放大器A1能够以其他方式控制输出节点OUT之前通过将输出节点OUT耦合到电源节点VDDN来在第一工作模式下通电，从而与在偏置和反馈电压路径中不包括开关器件的方法相比，提高了通电可靠性。
图2是根据一些实施例的双模电路100工作参数的图示。在一些实施例中，图2中描绘的工作参数被称为通电序列。图2示出了非限制性示例，包括针对电源电压VDDPST33、输出电压VDDPST18(也表示信号MODE18)和信号MODE33中的每一个绘制在x轴上的时间和绘制在y轴上的电压。
图2描绘了沿x轴的三个特定时间：对应于启动通电序列的时间t0、中间时间t1和对应于双模电路100在图1C所示的第一工作模式下达到稳态工作的时间t2。根据第一工作模式中的操作，信号MSCORE(未显示)在整个通电序列中具有逻辑低电压电平。
电源电压VDDPST33、输出电压VDDPST18(信号MODE18)和信号MODE33中的每一个相对于上文关于图1A-图1C所讨论的参考电压电平VSS和第一电压电平V1绘制。电源电压VDDPST33表示双模电路100在电源节点VDDN处接收的电源电压电平。
在时间t0之前，电源电压VDDPST33、输出电压VDDPST18和信号MODE33中的每一个具有对应于断电状态的参考电压电平VSS。在图2所示的实施例中，从时间t0到时间t2，电源电压VDDPST33从参考电压电平VSS线性地斜升到第一电压电平V1，从而在时间t1达到电压电平Vt。在一些实施例中，电源VDDPST33非线性地从参考电压电平VSS斜升到第一电压电平V1，从而在时间t1达到电压电平Vt。
电压电平Vt对应于电源电压VDDPST33的值，在该值之上电平移位器LVL1被启用以基于输出电压VDDPST18和信号MODE18产生信号MODE33，如上文关于图1B所讨论的。在一些实施例中，电压电平Vt对应于电平移位器LVL1中包括的一个或多个晶体管的阈值电压电平。在一些实施例中，电压电平Vt具有从0.4V到0.7V的值。
从时间t0到时间t1，晶体管P1和P2部分接通，使得输出电压VDDPST18被电源节点VDDN上的电源电压VDDPST33上拉，同时滞后电源VDDPST33的斜升。响应于输出电压VDDPST18和对应于第一工作模式的信号MSCORE(未示出)的低逻辑电平，上文关于图1B所讨论的反相器INV2产生跟随输出电压VDDPST18的信号MODE18。
由于电源电压VDDPST33低于电压电平Vt，电平移位器LVL1对输出电压VDDPST18和信号MODE18不响应，并且跟随电源电压VDDPST33的斜升产生信号MODE33。
在时间t1，电源电压VDDPST33交叉电压电平Vt导致电平移位器LVL1被启用，从而响应于输出电压VDDPST18和信号MODE18的逻辑高电压电平而产生具有参考电压电平VSS的信号MODE33。
具有参考电压电平VSS的信号MODE33使开关器件SW3接通，从而将输出节点耦合到电源节点VDDN，使得输出电压VDDPST18通过开关器件SW3跟随电源电压VDDPST33，信号MODE18继续跟随输出电压VDDPST18。
因此，从时间t1到时间t2，电源电压VDDPST33、输出电压VDDPST18和信号MODE18中的每一个斜升到第一电压电平V1，而信号MODE33保持在参考电压电平VSS，并且双模电路100达到稳态工作。
从时间t0到时间t2，跟随输出电压VDDPST18的信号MODE18使上文关于图1B所讨论的反相器INV3产生具有参考电压电平VSS的信号MODE18B，从而关断开关器件SW1和SW2中的每一个。被关断的开关器件SW1将偏置节点NB、并且从而将放大器A1的非反相输入端子与参考节点VSSN解耦，并且被关断的开关器件SW2将输出节点OUT与反馈节点NF、并且从而与放大器A1的反相输入端子解耦。
将放大器A1的输入端子与参考节点VSSN和输出节点OUT中的每一个解耦会导致输出电压VDDPST18和信号MODE18比在不使用开关器件将放大器输入端子与相应节点解耦的方法中更快地斜升。输出电压VDDPST18和信号MODE18斜升的上升速率使开关器件SW3接通，从而在放大器A1通过晶体管P2控制输出节点OUT之前(例如通过将输出节点OUT与电源节点VDDN解耦)，将输出节点OUT耦合到电源节点VDDN。因此，输出电压VDDPST18斜升到第一电压电平V1比在不使用开关器件来将放大器输入端子与相应节点解耦的方法中更可靠。
图3A-图3D是根据一些实施例的相应无源器件300A-300D的示意图。无源器件300A-300D中的每一个可用作上文关于图1A-图2所讨论的无源器件PD1-PD4中的一些或全部。无源器件300A-300D中的每一个包括为清晰起见未标记的两个端子。
无源器件300A包括电阻器件R1(例如，一个或多个电阻器)，电阻器件R1耦合在两个端子之间，因此被配置为具有预定的电阻值，从而在工作时，通过电阻器件R1施加给定的电流水平在两个端子之间产生预定的电压降和/或在两个端子上施加给定的电压电平通过电阻器件R1产生预定的电流水平。
无源器件300B包括在两个端子之间串联耦合的n个二极管D1-Dn；无源器件300C包括在两个端子之间串联耦合的n个二极管配置的n型晶体管N1-Nn；并且无源器件300D包括在两个端子之间串联耦合的n个二极管配置的p型晶体管。在各种实施例中，无源器件300B-300D中的一个或多个包括从1到3的数量n。在一些实施例中，无源器件300B-300D中的一个或多个包括大于3的数量n。无源器件300B-300D中的每一个因此被配置为在工作中响应于施加给定的电流水平而在两个端子之间具有预定电压降和/或响应于在两个端子上施加给定的电压电平而传导预定电流水平。
通过包括无源器件300A-300D中的一个或多个作为无源器件PD1-PD4中的一个或多个中的一些或全部，双模电路能够实现上文关于双模电路100所讨论的优点。
图4A-图4D是根据一些实施例的相应开关器件400A-400D的示意图。开关器件400A-400D中的每一个都可用作上文关于图1A-图2所讨论的开关器件SW1-SW3中的一个。开关器件400A-400D中的每一个包括为清楚起见未标记的两个端子。
开关器件400A包括耦合在两个端子之间的传输门TG1，传输门包括被配置为接收互补控制信号(例如上文关于图1A-图2所讨论的信号MODE18和MODE18B)的两个门。因此，开关器件400A被配置为在工作中，响应于具有第一对逻辑电平的互补信号在两个端子之间提供低电阻路径，并且响应于具有相反的一对逻辑电平的互补信号在两个端子之间提供高电阻路径。
开关器件400B包括耦合在两个端子之间的n型晶体管N2，晶体管N2包括被配置为接收控制信号(例如，上文关于图1A-图2所讨论的信号MODE18B)的栅极。开关器件400B由此被配置为在工作中，响应于具有逻辑高电平的控制信号在两个端子之间提供低电阻路径，并且响应于具有逻辑低电平的控制信号在两个端子之间提供高电阻路径。
开关器件400C包括耦合在两个端子之间的p型晶体管P4，晶体管P4包括被配置为接收控制信号(例如，上文关于图1A-图2所讨论的信号MODE18)的栅极。开关器件400C由此被配置为在工作中，响应于具有逻辑低电平的控制信号在两个端子之间提供低电阻路径，并且响应于具有逻辑高电平的控制信号在两个端子之间提供高电阻路径。
开关器件400D包括在两个端子之间串联耦合的p型晶体管P5和P6，晶体管P5和P6中的每一个包括被配置为接收控制信号(例如，上文关于图1A-图2所讨论的信号MODE33)的栅极。开关器件400D由此被配置为在工作中，响应于具有逻辑低电平的控制信号在两个端子之间提供低电阻路径，并且响应于具有逻辑高电平的控制信号在两个端子之间提供高电阻路径。
通过包括开关器件400A-400D中的一个或多个作为开关器件SW1-SW3中的一个或多个，双模电路能够实现上文关于双模电路100所讨论的优点。
图5A-图5C是根据一些实施例的相应电容器件500A-500C的示意图。电容器件500A-500C中的每一个可用作上文关于图1A-图2所讨论的电容器件C1。电容器件500A-500C中的每一个都包括为清楚起见未标记的两个端子。
电容器件500A包括耦合在两个端子之间的电容器C1。电容器C1是包括由相应的电介质层间隔开的两个或更多个电极的IC结构，并且因此被配置为在工作中在两个端子之间提供预定的电容水平。
电容器件500B包括n型晶体管N3，n型晶体管N3的栅极耦合到两个端子中的一个，并且源极/漏极端子彼此耦合并且耦合到两个端子中的另一个。因此，电容器件500B被配置为在工作中在两个端子之间提供预定的电容水平。
电容器件500C包括p型晶体管P7，p型晶体管P7的栅极耦合到两个端子中的一个，并且源极/漏极端子彼此耦合并且耦合到两个端子中的另一个。因此，电容器件500C被配置为在工作中在两个端子之间提供预定的电容水平。
通过包括电容器件500A-500C中的一个或多个作为电容器件C1，双模电路能够实现上文关于双模电路100所讨论的优点。
图6是根据一个或多个实施例的操作双模电路的方法600的流程图。方法600可用于双模电路，例如，上文关于图1A-图5C所讨论的双模电路100。
图6中描述的方法600的操作的顺序仅用于说明；方法600的操作能够以不同于图6所示的顺序执行。在一些实施例中，除了图6所示的那些操作之外，在图6所示的操作之前、之间、期间和/或之后执行。在一些实施例中，方法600的操作是操作电路(例如SD或RGMII电路)的一部分。
在操作610，在一些实施例中，在电源节点处接收电源电压。在一些实施例中，接收电源电压包括接收对应于SD或RGMII电路的电源电压。在一些实施例中，在电源节点处接收电源电压包括在电源节点VDDN处接收上文关于图1A-图2所讨论的电源电压VDDPST33。
在一些实施例中，在电源节点处接收电源电压包括在参考节点处接收具有参考电压电平的参考电压。在一些实施例中，在参考节点处接收参考电压包括在上文关于图1A-图2所讨论的参考节点VSSN处接收具有参考电压电平VSS的参考电压VSS。
在一些实施例中，在电源节点处接收电源电压包括从参考电压电平斜升到电压电平的电源电压。在一些实施例中，从参考电压电平斜升到电压电平的电源电压包括从上文关于图1A-图2所讨论的参考电压水平VSS斜升到第一电压电平(例如，第一电压电平V1)或第二电压电平(例如，第二电压电平V2)之一的电源电压VDDPST33。
在操作620，接收具有指示电源电压具有第一电压电平的第一逻辑电平的模式选择信号，并且产生具有与第一逻辑电平互补的第二逻辑电平的第一模式控制信号。在第一反相器处接收模式选择信号，并且第一反相器用于响应于具有第一逻辑电平的模式选择信号来产生第一模式控制信号。在一些实施例中，第一逻辑电平是逻辑低电平，并且第二逻辑电平是逻辑高电平。
在一些实施例中，接收模式选择信号包括从IC的核心部分接收模式选择信号。在一些实施例中，接收模式选择信号包括接收上文关于图1A-图2所讨论的信号MSCORE。
在一些实施例中，接收具有指示电源电压具有第一电压电平的第一逻辑电平的模式选择信号包括从参考电压电平斜升到第一电压电平的电源电压。在一些实施例中，指示电源电压具有第一电压电平的第一逻辑电平包括具有第一电压电平(例如，第一电压电平V1)的电源电压VDDPST33，如上文关于图1A-图2所讨论的。
在一些实施例中，响应于具有第一逻辑电平的模式选择信号，在第一反相器处接收模式选择信号并使用第一反相器来产生第一模式控制信号包括使用反相器INV2来产生信号MODE18，如上文关于图1A-图2所讨论的。
在一些实施例中，使用第一反相器产生第一模式控制信号包括使用第二反相器从第一模式控制信号产生第二模式控制信号，第二模式控制信号具有第一逻辑电平。在一些实施例中，使用第二反相器从第一模式控制信号产生第二模式控制信号包括使用反相器INV3从信号MODE18产生信号MODE18B，如上文关于图1A-图2所讨论的。在一些实施例中，使用第二反相器从第一模式控制信号产生第二模式控制信号包括使用反相器INV1从信号MODE18产生电压VDDPST18L，如上文关于图1A-图2所讨论的。
在操作630，响应于具有第二逻辑电平的第一模式控制信号，第一开关器件用于将偏置路径从参考节点解耦，第二开关器件用于将反馈路径从输出节点解耦，并且使用第三开关器件将输出节点耦合到电源节点。偏置路径耦合到放大器的第一输入端，该放大器的第一输入端被配置为控制输出节点上的输出电压，并且反馈路径耦合到放大器的第二输入端。
使用第一开关器件将偏置路径从参考节点解耦包括使用第一开关器件将第一分压器的无源器件与耦合到放大器的第一输入端子的偏置节点或参考节点之一解耦。在一些实施例中，使用第一开关器件从参考节点解耦偏置路径包括使用开关器件SW1从偏置节点NB或参考节点VSSN中的一个解耦无源器件PD2，如上文关于图1A-图2所讨论的。
使用第二开关器件将反馈路径从输出节点解耦包括使用第二开关器件将第二分压器的无源器件与耦合到放大器的第二输入端子的输出节点或反馈节点之一解耦。在一些实施例中，使用第二开关器件将反馈路径从输出节点解耦包括使用开关器件SW2将无源器件PD3与输出节点OUT或反馈节点NF中的一个解耦，如上文关于图1A-图2所讨论的。
在一些实施例中，响应于具有第二逻辑电平的第一模式控制信号执行以下操作中的一者或两者：使用第一开关器件将偏置路径与参考节点解耦，或者使用第二开关器件将反馈路径与输出节点解耦，包括响应于具有第一逻辑电平的第二模式控制信号。在一些实施例中，响应于具有第一逻辑电平的第二模式控制信号包括响应于具有参考电压电平VSS的信号MODE18B，如上文关于图1A-图2所讨论的。在一些实施例中，响应于具有第一逻辑电平的第二模式控制信号包括响应于具有参考电压电平VSS的电压VDDPST18L，如上文关于图1A-图2所讨论的。
使用第三开关器件将输出节点耦合到电源节点包括使用第三开关器件在输出和电源节点之间提供低电阻路径。在一些实施例中，使用第三开关器件在输出和电源节点之间提供低电阻路径包括使用开关器件SW3将输出节点耦合到电源节点VDDN，如上文关于图1A-图2所讨论的。
在一些实施例中，响应于具有第二逻辑电平的第一模式控制信号，使用第三开关器件将输出节点耦合到电源节点是：响应于从第一模式控制信号产生的第三模式控制信号，第三模式控制信号具有第一逻辑电平。在一些实施例中，响应于具有第二逻辑电平的第一模式控制信号，使用第三开关器件将输出节点耦合到电源节点包括：使用电平移位器从第一模式控制信号产生第三模式控制信号。在一些实施例中，使用电平移位器从第一模式控制信号产生第三模式控制信号包括：使用电平移位器LVL1来产生具有参考电压电平VSS的信号MODE33，如上文关于图1A-图2所讨论的。
在一些实施例中，使用第三开关器件将输出节点耦合到电源节点包括：在将输出节点耦合到电源节点之后，使用放大器关断耦合在电源节点和输出节点之间的晶体管。在一些实施例中，使用放大器关断耦合在电源节点和输出节点之间的晶体管包括：使用放大器A1关断耦合在电源节点VDDN和输出节点OUT之间的晶体管P2，如上文关于图1A-图2所讨论的。
在操作640，在一些实施例中，接收具有指示电源电压具有大于第一电压电平的第二电压电平的第二逻辑电平的模式选择信号。如上文关于操作620所讨论的，在第一反相器处接收模式选择信号，并且第一反相器用于响应于具有第二逻辑电平的模式选择信号来产生具有第一逻辑电平的第一模式控制信号。
在一些实施例中，接收具有指示电源电压具有第二电压电平的第二逻辑电平的模式选择信号包括：从参考电压电平斜升到第二电压电平的电源电压。在一些实施例中，指示电源电压具有第二电压电平的第二逻辑电平包括具有第二电压电平(例如，第二电压电平V2)的电源电压VDDPST33，如上文关于图1A-图2所讨论的。
在一些实施例中，使用第一反相器产生第一模式控制信号包括使用第二反相器从第一模式控制信号产生第二模式控制信号，第二模式控制信号具有第二逻辑电平，例如，使用反相器INV3从信号MODE18产生信号MODE18B或使用反相器INV1从信号MODE18产生电压VDDPST18L，每一者均如上文关于图1A-图2所讨论的。
在一些实施例中，具有第二逻辑电平的模式选择信号(例如，信号MSCORE)包括具有第三电压电平的模式选择信号，具有第二逻辑电平的第二模式控制信号包括具有第四电压电平的第二模式控制信号，例如具有电压电平V2/2的信号MODE18，该电压电平V2/2大于第三电压电平并且小于第二电压电平(例如，电压电平V2)，如上文关于图1A-图1C所讨论的。
在操作650，在一些实施例中，响应于具有第一逻辑电平的第一模式控制信号，第一开关器件用于将偏置路径耦合到参考节点，第二开关器件用于将反馈路径耦合到输出节点，第三开关器件用于将输出节点与电源节点解耦，并且放大器用于控制输出节点上的输出电压。
使用第一开关器件将偏置路径耦合到参考节点包括使用第一开关器件将第一分压器的无源器件耦合到偏置节点(其耦合到放大器的第一输入端子)或参考节点之一。在一些实施例中，使用第一开关器件将偏置路径耦合到参考节点包括使用开关器件SW1将无源器件PD2耦合到偏置节点NB或参考节点VSSN之一，如上文关于图1A-图2所讨论的。
使用第一开关器件将偏置路径耦合到参考节点，从而包括使用第一分压器基于第二电压电平在放大器的第一输入端子处产生偏置电压，例如，基于具有第二电压电平(第二电压电平V2)的电源电压VDDPST33在放大器A1的非反相输入端子处产生偏置电压Vb，如上文关于图1A-图2所讨论的。
使用第二开关器件将反馈路径耦合到输出节点包括使用第二开关器件将第二分压器的无源器件耦合到输出节点或耦合到放大器的第二输入端子的反馈节点之一。在一些实施例中，使用第二开关器件将反馈路径耦合到输出节点包括使用开关器件SW2将无源器件PD3耦合到输出节点OUT或反馈节点NF之一，如上文关于图1A-图2所讨论的。
使用第二开关器件将反馈路径耦合到输出节点，从而包括使用第二分压器基于输出电压的输出电压电平在放大器的第二输入端子处产生反馈电压，例如，基于例如具有电压电平V2/2的输出电压VDDPST18在放大器A1的反相输入端子处产生反馈电压Vfb，如上文关于图1A-图2所讨论的。
在一些实施例中，响应于具有第一逻辑电平的第一模式控制信号，执行以下操作中的一者或两者：使用第一开关器件将偏置路径耦合到参考节点或者使用第二开关器件将反馈路径耦合到输出节点，包括响应于具有第二逻辑电平的第二模式控制信号，例如，响应于具有参考电压电平VSS的信号MODE18B或电压VDDPST18L，如上文关于图1A-图2所讨论的。
使用第三开关器件将输出节点与电源节点解耦包括：使用第三开关器件在输出节点和电源节点之间提供高电阻路径，例如，使用开关器件SW3将输出节点与电源节点VDDN解耦，如上文关于图1A-图2所讨论的。
使用放大器来控制输出节点上的输出电压包括：基于偏置和反馈电压产生控制信号，以及使用控制信号来控制耦合在电源节点和输出节点之间的晶体管，例如，使用放大器A1来基于偏置电压Vb和反馈电压Vfb产生电压Vo，并且使用电压Vo来控制晶体管P2，如上文关于图1A-图2所讨论的。
在一些实施例中，响应于具有第一逻辑电平的第一模式控制信号，使用第三开关器件将输出节点与电源节点解耦是：响应于具有第二逻辑电平的第三模式控制信号，例如，通过使用电平移位器LVL1来产生具有第二电压电平(例如，第二电压电平V2)的信号MODE33，如上文关于图1A-图2所讨论的。
通过执行方法600中的一些或全部操作，双模电路操作包括在第一工作模式期间使用开关器件来选择性地将放大器的端子与参考和输出节点解耦，从而获得上文关于双模电路100所讨论的优点。
在一些实施例中，一种电路包括：电源节点；参考节点；偏置节点；输出节点；反馈节点；第一无源器件，耦合在所述电源节点和所述偏置节点之间；第一开关器件和第二无源器件，串联耦合在所述偏置节点和所述参考节点之间；第一晶体管，耦合在所述电源节点和所述输出节点之间；第三无源器件和第二开关器件，串联耦合在所述输出节点和所述反馈节点之间；第四无源器件，耦合在所述反馈节点和所述参考节点之间；第三开关器件，耦合在所述电源节点和所述输出节点之间；以及放大器，被配置为基于所述偏置节点上的偏置电压和所述反馈节点上的反馈电压来控制所述第一晶体管。所述电路被配置为：在第一工作模式中，关断所述第一开关器件和所述第二开关器件，接通所述第三开关器件，并且在所述电源节点上接收第一电压电平，以及在第二工作模式中，接通所述第一开关器件和所述第二开关器件，关断所述第三开关器件，并且在所述电源节点上接收第二电压电平，所述第二电压电平大于所述第一电压电平。在一些实施例中，所述电路还包括：第一反相器，耦合在所述输出节点和所述参考节点之间，所述第一反相器被配置为基于所述输出节点上的第一输出电压和模式选择信号来生成第一模式控制信号，其中，所述第一开关器件和所述第二开关器件中的每一者被配置为基于所述第一模式控制信号而接通和关断。在一些实施例中，所述电路还包括：第二反相器，耦合在所述输出节点和所述参考节点之间，所述第二反相器被配置为生成与所述第一模式控制信号互补的第二模式控制信号，其中，所述第一开关器件和所述第二开关器件中的每一个被配置为接收所述第二模式控制信号。在一些实施例中，所述第一开关器件包括n型晶体管，所述n型晶体管被配置为接收所述第二模式控制信号。在一些实施例中，所述第二开关器件包括传输门，所述传输门被配置为接收所述第一模式控制信号和所述第二模式控制信号。在一些实施例中，所述电路包括：第二反相器，耦合在所述输出节点和所述参考节点之间，所述第二反相器被配置为生成与所述第一模式控制信号互补的第二输出电压；以及第二晶体管，耦合在所述第一晶体管和所述电源节点之间，所述第二晶体管被配置为接收所述第二输出电压。在一些实施例中，所述电路还包括电平移位器，所述电平移位器耦合在所述电源节点和所述第二反相器的输出端子之间，其中所述电平移位器被配置为基于所述第一模式控制信号和所述第一输出电压来生成第二模式控制信号，并且所述第三开关器件被配置为基于所述第二模式控制信号而接通和关断。在一些实施例中，所述第一开关器件耦合在所述参考节点和所述第二无源器件之间。在一些实施例中，所述第二开关器件耦合在所述输出节点和所述第四无源器件之间。在一些实施例中，所述放大器包括被配置为接收所述偏置电压的非反相输入和被配置为接收所述反馈电压的反相输入，并且所述第一晶体管是p型晶体管。在一些实施例中，所述电路包括电容器件，耦合在所述偏置节点和所述参考节点之间。
在一些实施例中，一种操作双模电路的方法包括：在电源节点处接收电源电压；在第一反相器处接收模式选择信号，所述模式选择信号具有第一逻辑电平，所述第一逻辑电平指示所述电源电压具有第一电压电平；响应于具有所述第一逻辑电平的模式选择信号，使用所述第一反相器生成具有与所述第一逻辑电平互补的第二逻辑电平的第一模式控制信号；以及响应于具有所述第二逻辑电平的第一模式控制信号，执行以下操作：使用第一开关器件将偏置路径与参考节点解耦，所述偏置路径耦合到放大器的第一输入端子，所述放大器的第一输入端子被配置为控制输出节点上的输出电压，使用第二开关器件将反馈路径与所述输出节点解耦，所述反馈路径耦合到所述放大器的第二输入端子，以及使用第三开关器件将所述输出节点耦合到所述电源节点。在一些实施例中，在所述电源节点处接收电源电压包括：所述电源电压从在所述参考节点上接收的参考电压电平斜升到所述第一电压电平，并且在使用所述第三开关器件将所述输出节点耦合到所述电源节点之后，使用所述放大器来关断耦合在所述电源节点和所述输出节点之间的晶体管。在一些实施例中，响应于使用第二反相器从所述第一模式控制信号生成的第二模式控制信号，执行以下操作中的每一者：使用所述第一开关器件将所述偏置路径与所述参考节点解耦，以及使用所述第二开关器件将所述反馈路径与所述输出节点解耦，其中，所述第二模式控制信号具有第一逻辑电平。在一些实施例中，响应于使用电平移位器从所述第一模式控制信号生成的第二模式控制信号，使用所述第三开关器件将所述输出节点耦合到所述电源节点，其中，所述第二模式控制信号具有所述第一逻辑电平。在一些实施例中，所述方法还包括：在所述第一反相器处，接收具有所述第二逻辑电平的模式选择信号，所述第二逻辑电平指示所述电源电压具有大于所述第一电压电平的第二电压电平；响应于具有所述第二逻辑电平的模式选择信号，使用所述第一反相器生成具有所述第一逻辑电平的第一模式控制信号；以及响应于具有所述第一逻辑电平的第一模式控制信号，执行以下操作：使用所述第一开关器件将所述偏置路径耦合到所述参考节点，使用所述第二开关器件将所述反馈路径耦合到所述输出节点，使用所述第三开关器件将所述输出节点与所述电源节点解耦，以及使用所述放大器基于在所述第一输入端子处生成的偏置电压和在所述第二输入端子处生成的反馈电压来控制所述输出节点上的输出电压。在一些实施例中，具有所述第二逻辑电平的模式选择信号包括具有第三电压电平的模式选择信号，响应于使用第二反相器从所述第一模式控制信号生成的第二模式控制信号，执行以下操作中每一者：使用所述第一开关器件将所述偏置路径耦合到所述参考节点，以及使用第二开关器件将所述反馈路径耦合到所述输出节点，其中，所述第二模式控制信号具有所述第二逻辑电平，并且具有所述第二逻辑电平的第二模式控制信号包括具有大于所述第三电压电平且小于所述第二电压电平的第四电压电平的第二模式控制信号。
在一些实施例中，一种电路包括：电源节点，被配置为具有电源电压；参考节点，被配置为具有参考电压电平；输出节点；第一分压器，耦合在所述电源节点和所述参考节点之间；第一开关器件，耦合在所述第一分压器和所述参考节点之间；第二分压器，耦合在所述输出节点和所述参考节点之间；第二开关器件，耦合在所述输出节点和所述第二分压器之间；第一晶体管和第三开关器件，并联耦合在所述电源节点和所述输出节点之间；以及放大器，被配置为基于由所述第一分压器生成的偏置电压和由所述第二分压器生成的反馈电压来控制所述第一晶体管。所述电路被配置为：响应于具有指示所述电源电压具有第一电压电平的第一逻辑电平的模式选择信号，关断所述第一开关器件和所述第二开关器件，并且接通所述第三开关器件，以及响应于具有指示所述电源电压具有大于所述第一电压电平的第二电压电平的第二逻辑电平的模式选择信号，接通所述第一开关器件和所述第二开关器件，并且关断所述第三开关器件。在一些实施例中，所述电路还包括：一对反相器，被配置为响应于所述模式选择信号而生成第一模式控制信号和第二模式控制信号，其中所述第一开关器件包括n型晶体管，所述n型晶体管被配置为接收所述第一模式控制信号，并且所述第二开关器件包括传输门，所述传输门被配置为接收所述第一模式控制信号和所述第二模式控制信号中的每一者。在一些实施例中，具有所述第一逻辑电平的模式选择信号包括具有所述参考电压电平的模式选择信号，并且具有所述第二逻辑电平的模式选择信号包括具有小于第一电压电平和第二电压电平中的每一者的第三电压电平的模式选择信号。
以上概述了若干实施例的特征，使得本领域技术人员可以更好地理解本公开的各方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改其他工艺和结构以实现本文介绍的实施例的相同目的和/或实现本文介绍的实施例的相同优点的基础。本领域技术人员还应该认识到，这样的等同构造不脱离本公开的精神和范围，并且他们可以在不脱离本公开的精神和范围的情况下在本文中进行各种改变、替换和变更。
示例1是一种双模电路，包括：电源节点；参考节点；偏置节点；输出节点；反馈节点；第一无源器件，耦合在所述电源节点和所述偏置节点之间；第一开关器件和第二无源器件，串联耦合在所述偏置节点和所述参考节点之间；第一晶体管，耦合在所述电源节点和所述输出节点之间；第三无源器件和第二开关器件，串联耦合在所述输出节点和所述反馈节点之间；第四无源器件，耦合在所述反馈节点和所述参考节点之间；第三开关器件，耦合在所述电源节点和所述输出节点之间；以及放大器，被配置为基于所述偏置节点上的偏置电压和所述反馈节点上的反馈电压来控制所述第一晶体管，其中，所述电路被配置为：在第一工作模式中，关断所述第一开关器件和所述第二开关器件，接通所述第三开关器件，并且在所述电源节点上接收第一电压电平，以及在第二工作模式中，接通所述第一开关器件和所述第二开关器件，关断所述第三开关器件，并且在所述电源节点上接收第二电压电平，所述第二电压电平大于所述第一电压电平。
示例2是示例1所述的电路，还包括：第一反相器，耦合在所述输出节点和所述参考节点之间，所述第一反相器被配置为基于所述输出节点上的第一输出电压和模式选择信号来生成第一模式控制信号，其中，所述第一开关器件和所述第二开关器件中的每一者被配置为基于所述第一模式控制信号而接通和关断。
示例3是示例2所述的电路，还包括：第二反相器，耦合在所述输出节点和所述参考节点之间，所述第二反相器被配置为生成与所述第一模式控制信号互补的第二模式控制信号，其中，所述第一开关器件和所述第二开关器件中的每一者被配置为接收所述第二模式控制信号。
示例4是示例3所述的电路，其中，所述第一开关器件包括n型晶体管，所述n型晶体管被配置为接收所述第二模式控制信号。
示例5是示例3所述的电路，其中，所述第二开关器件包括传输门，所述传输门被配置为接收所述第一模式控制信号和所述第二模式控制信号。
示例6是示例2所述的电路，还包括：第二反相器，耦合在所述输出节点和所述参考节点之间，所述第二反相器被配置为生成与所述第一模式控制信号互补的第二输出电压；以及第二晶体管，耦合在所述第一晶体管和所述电源节点之间，所述第二晶体管被配置为接收所述第二输出电压。
示例7是示例6所述的电路，还包括：电平移位器，所述电平移位器耦合在所述电源节点和所述第二反相器的输出端子之间，其中所述电平移位器被配置为基于所述第一模式控制信号和所述第一输出电压来生成第二模式控制信号，并且所述第三开关器件被配置为基于所述第二模式控制信号而接通和关断。
示例8是示例1所述的电路，其中，所述第一开关器件耦合在所述参考节点和所述第二无源器件之间。
示例9是示例1所述的电路，其中，所述第二开关器件耦合在所述输出节点和所述第四无源器件之间。
示例10是示例1所述的电路，其中，所述放大器包括被配置为接收所述偏置电压的非反相输入和被配置为接收所述反馈电压的反相输入，并且所述第一晶体管是p型晶体管。
示例11是示例1所述的电路，还包括：电容器件，耦合在所述偏置节点和所述参考节点之间。
示例12是一种操作双模电路的方法，所述方法包括：在电源节点处接收电源电压；在第一反相器处接收模式选择信号，所述模式选择信号具有第一逻辑电平，所述第一逻辑电平指示所述电源电压具有第一电压电平；响应于具有所述第一逻辑电平的模式选择信号，使用所述第一反相器生成具有与所述第一逻辑电平互补的第二逻辑电平的第一模式控制信号；以及响应于具有所述第二逻辑电平的第一模式控制信号，执行以下操作：使用第一开关器件将偏置路径与参考节点解耦，所述偏置路径耦合到放大器的第一输入端子，所述放大器的第一输入端子被配置为控制输出节点上的输出电压，使用第二开关器件将反馈路径与所述输出节点解耦，所述反馈路径耦合到所述放大器的第二输入端子，以及使用第三开关器件将所述输出节点耦合到所述电源节点。
示例13是示例12所述的方法，其中，在所述电源节点处接收电源电压包括：所述电源电压从在所述参考节点上接收到的参考电压电平斜升到所述第一电压电平，并且在使用所述第三开关器件将所述输出节点耦合到所述电源节点之后，使用所述放大器来关断耦合在所述电源节点和所述输出节点之间的晶体管。
示例14是示例12所述的方法，其中，响应于使用第二反相器从所述第一模式控制信号生成的第二模式控制信号，执行以下操作中的每一者：使用所述第一开关器件将所述偏置路径与所述参考节点解耦，以及使用所述第二开关器件将所述反馈路径与所述输出节点解耦，其中，所述第二模式控制信号具有所述第一逻辑电平。
示例15是示例12所述的方法，其中，响应于使用电平移位器从所述第一模式控制信号生成的第二模式控制信号，使用所述第三开关器件将所述输出节点耦合到所述电源节点，其中，所述第二模式控制信号具有所述第一逻辑电平。
示例16是示例12所述的方法，还包括：在所述第一反相器处，接收具有所述第二逻辑电平的模式选择信号，所述第二逻辑电平指示所述电源电压具有大于所述第一电压电平的第二电压电平；响应于具有所述第二逻辑电平的模式选择信号，使用所述第一反相器生成具有所述第一逻辑电平的第一模式控制信号；以及响应于具有所述第一逻辑电平的第一模式控制信号，执行以下操作：使用所述第一开关器件将所述偏置路径耦合到所述参考节点，使用所述第二开关器件将所述反馈路径耦合到所述输出节点，使用所述第三开关器件将所述输出节点与所述电源节点解耦，以及使用所述放大器基于在所述第一输入端子处生成的偏置电压和在所述第二输入端子处生成的反馈电压来控制所述输出节点上的输出电压。
示例17是示例16所述的方法，其中，具有所述第二逻辑电平的模式选择信号包括具有第三电压电平的模式选择信号，响应于使用第二反相器从所述第一模式控制信号生成的第二模式控制信号，执行以下操作中每一者：使用所述第一开关器件将所述偏置路径耦合到所述参考节点，以及使用第二开关器件将所述反馈路径耦合到所述输出节点，其中，所述第二模式控制信号具有所述第二逻辑电平，并且具有所述第二逻辑电平的第二模式控制信号包括具有大于所述第三电压电平且小于所述第二电压电平的第四电压电平的第二模式控制信号。
示例18是一种双模电路，包括：电源节点，被配置为具有电源电压；参考节点，被配置为具有参考电压电平；输出节点；第一分压器，耦合在所述电源节点和所述参考节点之间；第一开关器件，耦合在所述第一分压器和所述参考节点之间；第二分压器，耦合在所述输出节点和所述参考节点之间；第二开关器件，耦合在所述输出节点和所述第二分压器之间；第一晶体管和第三开关器件，并联耦合在所述电源节点和所述输出节点之间；以及放大器，被配置为基于由所述第一分压器生成的偏置电压和由所述第二分压器生成的反馈电压来控制所述第一晶体管，其中，所述电路被配置为：响应于具有指示所述电源电压具有第一电压电平的第一逻辑电平的模式选择信号，关断所述第一开关器件和所述第二开关器件，并且接通所述第三开关器件，以及响应于具有指示所述电源电压具有大于所述第一电压电平的第二电压电平的第二逻辑电平的模式选择信号，接通所述第一开关器件和所述第二开关器件，并且关断所述第三开关器件。
示例19是示例18所述的电路，还包括：一对反相器，被配置为响应于所述模式选择信号而生成第一模式控制信号和第二模式控制信号，其中，所述第一开关器件包括n型晶体管，所述n型晶体管被配置为接收所述第一模式控制信号，并且所述第二开关器件包括传输门，所述传输门被配置为接收所述第一模式控制信号和所述第二模式控制信号中的每一者。
示例20是示例18所述的电路，其中，具有所述第一逻辑电平的模式选择信号包括具有所述参考电压电平的模式选择信号，并且具有所述第二逻辑电平的模式选择信号包括具有小于第一电压电平和第二电压电平中的每一者的第三电压电平的模式选择信号。

Claims (10)

1.一种双模电路，包括：
电源节点；
参考节点；
偏置节点；
输出节点；
反馈节点；
第一无源器件，耦合在所述电源节点和所述偏置节点之间；
第一开关器件和第二无源器件，串联耦合在所述偏置节点和所述参考节点之间；
第一晶体管，耦合在所述电源节点和所述输出节点之间；
第三无源器件和第二开关器件，串联耦合在所述输出节点和所述反馈节点之间；
第四无源器件，耦合在所述反馈节点和所述参考节点之间；
第三开关器件，耦合在所述电源节点和所述输出节点之间；以及
放大器，被配置为基于所述偏置节点上的偏置电压和所述反馈节点上的反馈电压来控制所述第一晶体管，
其中，所述电路被配置为：
在第一工作模式中，关断所述第一开关器件和所述第二开关器件，接通所述第三开关器件，并且在所述电源节点上接收第一电压电平，以及
在第二工作模式中，接通所述第一开关器件和所述第二开关器件，关断所述第三开关器件，并且在所述电源节点上接收第二电压电平，所述第二电压电平大于所述第一电压电平。
2.根据权利要求1所述的电路，还包括：
第一反相器，耦合在所述输出节点和所述参考节点之间，所述第一反相器被配置为基于所述输出节点上的第一输出电压和模式选择信号来生成第一模式控制信号，
其中，所述第一开关器件和所述第二开关器件中的每一者被配置为基于所述第一模式控制信号而接通和关断。
3.根据权利要求2所述的电路，还包括：
第二反相器，耦合在所述输出节点和所述参考节点之间，所述第二反相器被配置为生成与所述第一模式控制信号互补的第二模式控制信号，
其中，所述第一开关器件和所述第二开关器件中的每一者被配置为接收所述第二模式控制信号。
4.根据权利要求3所述的电路，其中，所述第一开关器件包括n型晶体管，所述n型晶体管被配置为接收所述第二模式控制信号。
5.根据权利要求3所述的电路，其中，所述第二开关器件包括传输门，所述传输门被配置为接收所述第一模式控制信号和所述第二模式控制信号。
6.根据权利要求2所述的电路，还包括：
第二反相器，耦合在所述输出节点和所述参考节点之间，所述第二反相器被配置为生成与所述第一模式控制信号互补的第二输出电压；以及
第二晶体管，耦合在所述第一晶体管和所述电源节点之间，所述第二晶体管被配置为接收所述第二输出电压。
7.根据权利要求6所述的电路，还包括：电平移位器，所述电平移位器耦合在所述电源节点和所述第二反相器的输出端子之间，其中
所述电平移位器被配置为基于所述第一模式控制信号和所述第一输出电压来生成第二模式控制信号，并且
所述第三开关器件被配置为基于所述第二模式控制信号而接通和关断。
8.根据权利要求1所述的电路，其中，所述第一开关器件耦合在所述参考节点和所述第二无源器件之间。
9.一种操作双模电路的方法，所述方法包括：
在电源节点处接收电源电压；
在第一反相器处接收模式选择信号，所述模式选择信号具有第一逻辑电平，所述第一逻辑电平指示所述电源电压具有第一电压电平；
响应于具有所述第一逻辑电平的模式选择信号，使用所述第一反相器生成具有与所述第一逻辑电平互补的第二逻辑电平的第一模式控制信号；以及
响应于具有所述第二逻辑电平的第一模式控制信号，执行以下操作：
使用第一开关器件将偏置路径与参考节点解耦，所述偏置路径耦合到放大器的第一输入端子，所述放大器的第一输入端子被配置为控制输出节点上的输出电压，
使用第二开关器件将反馈路径与所述输出节点解耦，所述反馈路径耦合到所述放大器的第二输入端子，以及
使用第三开关器件将所述输出节点耦合到所述电源节点。
10.一种双模电路，包括：
电源节点，被配置为具有电源电压；
参考节点，被配置为具有参考电压电平；
输出节点；
第一分压器，耦合在所述电源节点和所述参考节点之间；
第一开关器件，耦合在所述第一分压器和所述参考节点之间；
第二分压器，耦合在所述输出节点和所述参考节点之间；
第二开关器件，耦合在所述输出节点和所述第二分压器之间；
第一晶体管和第三开关器件，并联耦合在所述电源节点和所述输出节点之间；以及
放大器，被配置为基于由所述第一分压器生成的偏置电压和由所述第二分压器生成的反馈电压来控制所述第一晶体管，
其中，所述电路被配置为：
响应于具有指示所述电源电压具有第一电压电平的第一逻辑电平的模式选择信号，关断所述第一开关器件和所述第二开关器件，并且接通所述第三开关器件，以及
响应于具有指示所述电源电压具有大于所述第一电压电平的第二电压电平的第二逻辑电平的模式选择信号，接通所述第一开关器件和所述第二开关器件，并且关断所述第三开关器件。
CN202110168468.1A 2021-02-07 2021-02-07 双模供电电路及方法 Pending CN114629490A (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN202110168468.1A CN114629490A (zh) 2021-02-07 2021-02-07 双模供电电路及方法
US17/238,837 US11509224B2 (en) 2021-02-07 2021-04-23 Dual mode supply circuit and method
DE102021111003.3A DE102021111003B4 (de) 2021-02-07 2021-04-29 Dual-mode-versorgungsschaltung und verfahren
KR1020210079191A KR102469122B1 (ko) 2021-02-07 2021-06-18 듀얼 모드 공급 회로 및 방법
TW110149233A TWI789186B (zh) 2021-02-07 2021-12-28 雙模電路及其操作方法
US18/053,022 US11695339B2 (en) 2021-02-07 2022-11-07 Dual mode supply circuit and method
US18/343,425 US20230344346A1 (en) 2021-02-07 2023-06-28 Dual mode supply circuit and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110168468.1A CN114629490A (zh) 2021-02-07 2021-02-07 双模供电电路及方法

Publications (1)

Publication Number Publication Date
CN114629490A true CN114629490A (zh) 2022-06-14

Family

ID=81897528

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110168468.1A Pending CN114629490A (zh) 2021-02-07 2021-02-07 双模供电电路及方法

Country Status (3)

Country Link
US (1) US11509224B2 (zh)
CN (1) CN114629490A (zh)
TW (1) TWI789186B (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8564583B2 (en) * 2009-12-17 2013-10-22 Advanced Micro Devices, Inc. Bias circuit for a complementary current mode logic drive circuit
US8369805B2 (en) 2010-06-07 2013-02-05 Skyworks Solutions, Inc. High linearity CMOS RF switch passing large signal and quiescent power amplifier current
US8896156B2 (en) * 2011-01-25 2014-11-25 Honeywell International, Inc. Automatic power supply selection for dual mode component
JP5971720B2 (ja) * 2012-11-01 2016-08-17 株式会社東芝 電圧レギュレータ
JP5982510B2 (ja) 2015-02-09 2016-08-31 力晶科技股▲ふん▼有限公司 電圧発生回路、レギュレータ回路、半導体記憶装置及び半導体装置
US10802079B2 (en) 2018-07-17 2020-10-13 Semiconductor Components Industries, Llc System and method for bidirectional current sense circuits
US11201613B2 (en) * 2018-07-31 2021-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Driver circuit and method of operating the same
KR102215287B1 (ko) 2019-04-19 2021-02-15 윈본드 일렉트로닉스 코포레이션 전압 제너레이터

Also Published As

Publication number Publication date
TW202234825A (zh) 2022-09-01
TWI789186B (zh) 2023-01-01
US11509224B2 (en) 2022-11-22
US20220255426A1 (en) 2022-08-11

Similar Documents

Publication Publication Date Title
JP2547491B2 (ja) 出力駆動回路
US7696805B2 (en) Level shifter circuit incorporating transistor snap-back protection
US7696804B2 (en) Method for incorporating transistor snap-back protection in a level shifter circuit
EP2241009B1 (en) Low-swing cmos input circuit
JP5690341B2 (ja) 選択的にａｃ結合又はｄｃ結合されるように適合される集積回路
KR20100016050A (ko) 트랜지스터 스냅백 보호를 탑재한 레벨 시프터 회로
JPH0265268A (ja) 半導体集積回路
US20210157350A1 (en) Switchable power supply
US9780647B2 (en) Input-output circuits
CN113641200B (zh) 电压调节系统及其方法
US10382033B2 (en) Stress tolerant power supply voltage detector circuit operable over a wide range of power supply voltages
US7071763B2 (en) Transistor circuits for switching high voltages and currents without causing snapback or breakdown
CN114629490A (zh) 双模供电电路及方法
US8373457B2 (en) Power-up signal generation circuit in semiconductor integrated circuit
TWI527349B (zh) 初始裝置、積體電路以及電荷幫浦操作方法
US11695339B2 (en) Dual mode supply circuit and method
US20060145749A1 (en) Bias circuit having reduced power-up delay
CN114744605B (zh) 一种io发送器、芯片和电子设备
US7088139B1 (en) Low power tri-level decoder circuit
JP4080696B2 (ja) 半導体集積回路
US8994448B2 (en) Systems and methods for generation of internal chip supply bias from high voltage control line inputs
US11791817B2 (en) Input supply circuit and method for operating an input supply circuit
US20220238509A1 (en) Electrostatic discharge circuit and electrostatic discharge control system
US20090189643A1 (en) Constant voltage generating device
CN115912904A (zh) 一种衬底切换电路与半导体结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination