CN114879810B - 低压差线性稳压器、电流控制方法及芯片 - Google Patents

Abstract

本发明公开了一种低压差线性稳压器、电流控制方法及芯片，低压差线性稳压器包括：第一电流镜、第九MOS管、电流采样电路以及基准电流电路。第一电流镜用于稳定低压差线性稳压器的输出电压VOUT，第一电流镜包括共栅连接的第一MOS管和第二MOS管；第九MOS管与第三MOS管和第一MOS管的连接；电流采样电路用于对流过第一MOS管的电流进行采样获得采样电流；基准电流电路用于提供一恒定电流IB；通过将恒定电流IB与采样电流进行比较，并输出VCTR信号至第九MOS管的栅极。根据本发明实施方式的低压差线性稳压器，在第二MOS管进入线性区后，通过将流过第一MOS管上的电流锁定为电流I，从而能够有效防止第一MOS管和第三MOS管因电流过大而损坏。

Description

低压差线性稳压器、电流控制方法及芯片

技术领域

本发明是关于集成电路领域，特别是关于一种低压差线性稳压器、电流控制方法及芯片。

背景技术

低压差线性稳压器(Low Dropout regulator，LDO)具有输出噪声小、电路结构简单、占用芯片面积小和电压纹波小等优点，已成为电源管理芯片中的一类重要电路。低压差线性稳压器能够为模拟电路和射频电路等噪声敏感电路提供低输出纹波的电源，而且由于结构相对简单，外围元器件少，因而被广泛应用于片上系统芯片中。

参图1所示，低压差线性稳压器的输出电压VOUT经过第一电阻R1和第二电阻R2分压产生反馈电压FB，反馈电压FB和基准电压REF通过误差放大器EA产生信号来控制第三MOS管M3，最终控制第二MOS管M2的栅极端电压从而将输出电压VOUT稳定在：VOUT＝REF*(R2+R1)/R1。

第一MOS管的M1栅极和漏极短接可以改善低压差线性稳压器的电源抑制比，但是这种结构所存在的问题是在第二MOS管M2进入线性区域后，第一MOS管M1和第三MOS管M3的电流非常大，其原因在于第二MOS管M2进入线性区后，第一MOS管M1仍然处在饱和区，所以第一MOS管M1和第二MOS管M2上流过的电流之比不是第一MOS管M1与第二MOS管M2的宽长比之比。第一MOS管M1的栅极和源极之间的电压VGS＝VIN-VDS，VDS为第三MOS管M3的漏极和源极之间的电压。由于VDS(第三MOS管M3)只有几百毫伏，所以第一MOS管M1所在通路的电流非常大，高输入电压下极易导致第一MOS管M1和第三MOS管M3烧毁。

公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

发明内容

本发明的目的在于提供一种低压差线性稳压器、电流控制方法及芯片，其能够在第二MOS管进入线性区后，防止第一MOS管和第三MOS管烧毁。

为实现上述目的，本发明的实施例提供了一种低压差线性稳压器，包括：分压电路、误差放大器、第三MOS管、第一电流镜、第九MOS管、电流采样电路以及基准电流电路。

分压电路用于根据所述低压差线性稳压器的输出电压VOUT产生反馈电压FB；误差放大器用于根据所述反馈电压FB与基准电压REF的差值输出误差放大信号；所述第三MOS管的栅极与所述误差放大器的输出端相连；第一电流镜与所述分压电路连接，用于稳定所述低压差线性稳压器的输出电压VOUT，所述第一电流镜包括共栅连接的第一MOS管和第二MOS管，所述第一MOS管的栅极和漏极短接；第九MOS管的源极与所述第三MOS管的漏极连接，所述第九MOS管的漏极与所述第一MOS管的栅极连接；电流采样电路与所述第一MOS管的栅极连接，用于对流过所述第一MOS管的电流进行采样获得采样电流；基准电流电路用于提供一恒定电流IB；通过恒定电流IB与采样电流的比较以输出VCTR信号至所述第九MOS管的栅极。

在本发明的一个或多个实施方式中，若所述第二MOS管进入线性区，通过所述VCTR信号控制所述第九MOS管以将流过所述第一MOS管上的电流锁定为电流I。

在本发明的一个或多个实施方式中，所述基准电流电路包括输出恒定电流IB的恒流源。

在本发明的一个或多个实施方式中，所述稳压器还包括连接于第八MOS管的漏极和基准电流电路之间的第二电流镜和/或第三电流镜，所述第二电流镜和/或第三电流镜同时与第九MOS管的栅极相连。

在本发明的一个或多个实施方式中，所述第二电流镜包括第六MOS管和第七MOS管，所述第三电流镜包括第五MOS管和第四MOS管；

所述第六MOS管和第七MOS管共栅连接，所述第六MOS管的栅极和漏极短接并连接第八MOS管的漏极，所述第六MOS管和第七MOS管的源极相连并接地，所述第七MOS管的漏极连接第九MOS管的栅极；

所述第五MOS管和第四MOS管共栅连接，所述第五MOS管和第四MOS管的源极相连并连接电源VIN，所述第四MOS管的栅极和漏极短接并连接基准电流电路，所述第五MOS管的漏极连接第九MOS管的栅极。

在本发明的一个或多个实施方式中，若所述第八MOS管的漏极和基准电流电路之间连接有第二电流镜和第三电流镜，所述电流I＝IB*M*N*K；

若所述第八MOS管的漏极和基准电流电路之间连接有第二电流镜，所述电流I＝IB*N*K；

若所述第八MOS管的漏极和基准电流电路之间连接有第三电流镜，所述电流I＝IB*M*K；

其中，M为所述第五MOS管的宽长比和所述第四MOS管的宽长比之比，N为所述第六MOS管的宽长比和所述第七MOS管的宽长比之比，K为所述第一MOS管的宽长比和所述第八MOS管的宽长比之比。

本发明的实施例还提供了一种基于低压差线性稳压器的电流控制方法，所述低压差线性稳压器包括误差放大器、第三MOS管、由第一MOS管和第二MOS管共栅连接组成的第一电流镜以及分压电路，所述第三MOS管的栅极连接误差放大器的输出端，所述第一MOS管的栅极和漏极短接并连接第三MOS管的漏极，所述第二MOS管的漏极连接分压电路，电流控制方法包括：

提供一恒定电流IB；

对流过所述第一MOS管的电流进行采样获得采样电流；

将采样电流和恒定电流IB进行比较获得VCTR信号，通过VCTR信号控制第一MOS管上的电流。

在本发明的一个或多个实施方式中，还包括：

若所述第二MOS管进入线性区，通过所述VCTR信号将流过第一MOS管上的电流锁定为电流I。

本发明的实施例还提供了一种芯片，包括所述的低压差线性稳压器。

与现有技术相比，根据本发明实施方式的低压差线性稳压器，通过电流采样电路对流过第一MOS管的电流进行采样获得采样电流，通过基准电流电路提供一恒定电流IB，通过将采样电流和恒定电流IB进行比较产生控制第九MOS管的VCTR信号；在第二MOS管进入线性区后，通过对应的VCTR信号来控制第九MOS管以将流过第一MOS管上的电流锁定为电流I，从而能够有效防止第一MOS管和第三MOS管因电流过大而损坏。

附图说明

图1是现有技术中的低压差线性稳压器的电路原理图。

图2是根据本发明一实施方式的低压差线性稳压器的电路原理图。

图3是根据本发明一实施方式的基于低压差线性稳压器的电流控制方法的流程图。

具体实施方式

下面结合附图，对本发明的具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。

除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。

实施例1

如图2所示，一种低压差线性稳压器，包括：分压电路10、误差放大器EA、第三MOS管M3、第一电流镜20、第九MOS管M9、电流采样电路30、第二电流镜40、基准电流电路50以及第三电流镜60。

其中，分压电路10位于低压差线性稳压器的输出端且与负载电阻RL并联，分压电路10用于根据低压差线性稳压器的输出电压VOUT产生反馈电压FB。具体的，分压电路10包括串联的第一电阻R1和第二电阻R2。第二电阻R2的一端与负载电阻RL的一端连接且连接输出电压VOUT，第二电阻R2的另一端与第一电阻R1的一端连接，第一电阻R1的另一端与负载电阻RL的另一端连接且接地。第一电阻R1和第二电阻R2的连接点与误差放大器EA的第二输入端连接，第一电阻R1和第二电阻R2的连接点处的电压为反馈电压FB。本实施方式中，低压差线性稳压器的输出电压VOUT通过第一电阻R1和第二电阻R2的分压从而向误差放大器EA提供反馈电压FB。

误差放大器EA的第一输入端接收基准电压REF，误差放大器EA的第二输入端接收上述反馈电压FB，从而根据反馈电压FB与基准电压REF的差值输出误差放大信号。误差放大器EA由电源VIN供电。

如图2所示，第三MOS管M3的栅极与误差放大器EA的输出端相连，第三MOS管M3的源极连地，误差放大器EA通过输出误差放大信号来控制第三MOS管M3。

如图2所示，第九MOS管M9的源极与第三MOS管M3的漏极连接，第九MOS管M9的漏极与第一电流镜20连接，第一电流镜20同时与分压电路10连接，第一电流镜20用于稳定低压差线性稳压器的输出电压VOUT。第九MOS管M9的栅极同时与第二电流镜40和第三电流镜60连接。

第一电流镜20包括共栅连接的第一MOS管M1和第二MOS管M2。第一MOS管M1和第二MOS管M2共源连接且连接电源VIN，第一MOS管M1的栅极和漏极短接，第九MOS管M9的漏极与第一MOS管M1的栅极相连。第二MOS管M2为功率管。

如图2所示，电流采样电路30与第一MOS管M1的栅极以及第二电流镜40连接，电流采样电路30用于对流过第一MOS管M1的电流进行采样获得采样电流。

具体的，电流采样电路包括第八MOS管M8，第八MOS管M8与第一MOS管M1共栅连接，第八MOS管M8的源极连接电源VIN，第八MOS管M8的漏极输出采样电流至第二电流镜40。通过将第八MOS管M8与第一MOS管M1也组成电流镜从而对流过第一MOS管M1的电流进行采样，通过设置第八MOS管M8的宽长比以及第一MOS管M1的宽长比，使得流过第八MOS管M8的电流和流过第一MOS管M1的电流成比例。

第二电流镜40包括第六MOS管M6和第七MOS管M7。第六MOS管M6和第七MOS管M7共栅连接，第六MOS管M6的栅极和漏极短接并连接第八MOS管M8的漏极，第六MOS管M6和第七MOS管M7的源极相连并接地，第七MOS管M7的漏极连接第九MOS管M9的栅极。第二电流镜40用于复制采样电流。

如图2所示，基准电流电路50用于提供一恒定电流IB，基准电流电路50与第三电流镜60连接。

基准电流电路50包括输出恒定电流IB的恒流源A，恒流源A的一端接地、另一端连接第三电流镜60，恒流源A上的电流方向指向地。

第三电流镜60包括第五MOS管M5和第四MOS管M4。第五MOS管M5和第四MOS管M4共栅连接，第五MOS管M5和第四MOS管M4的源极相连并连接电源VIN，第四MOS管M4的栅极和漏极短接并连接基准电流电路50，第五MOS管M5的漏极连接第九MOS管M9的栅极。第三电流镜60用于复制恒定电流IB。

本实施方式中，通过恒定电流IB与采样电流进行比较以输出VCTR信号至第九MOS管M9的栅极。在第二MOS管进入线性区后，通过对应的VCTR信号来控制第九MOS管M9以将流过第一MOS管M1上的电流锁定为电流I。

本实施方式中，通过第八MOS管M8对流过第一MOS管M1的电流进行采样获得采样电流，通过恒流源A提供恒定电流IB，并将采样电流和恒定电流IB进行比较。由于第二MOS管M2进入线性区后，第一MOS管M1仍处于饱和区，所以第一MOS管M1上的电流非常大，采样电流也非常大而大于恒定电流IB，采样电流和恒定电流IB进行比较则产生对应的VCTR信号来控制第九MOS管M9以将流过第一MOS管M1的电流锁定为电流I，从而防止第一MOS管M1和第三MOS管M3因电流过大而损坏。

电流I＝IB*M*N*K，其中，M为第五MOS管M5的宽长比和第四MOS管M4的宽长比之比，N为第六MOS管M6的宽长比和第七MOS管M7的宽长比之比，K为第一MOS管M1的宽长比和第八MOS管M8的宽长比之比。

在本实施方式中，第三MOS管M3、第九MOS管M9、第六MOS管M6和第七MOS管M7均为NMOS管，第一MOS管M1、第二MOS管M2、第四MOS管M4、第五MOS管M5和第八MOS管M8均为PMOS管。在其他实施方式中，NMOS管和PMOS管之间也可以进行替换。

如图3所示，基于上述的低压差线性稳压器结构，本发明还提供了一种基于低压差线性稳压器的电流控制方法，具体包括：

提供一恒定电流IB；

对流过第一MOS管M1的电流进行采样获得采样电流；

将采样电流和恒定电流IB进行比较获得VCTR信号，通过VCTR信号控制第一MOS管M1上的电流；若第二MOS管M2进入线性区，通过所述VCTR信号将流过第一MOS管M1上的电流锁定为电流I。

另外，本发明还提供了一种芯片，包括前面描述的低压差线性稳压器。

实施例2

本实施方式和实施例1中的区别在于，在第八MOS管的漏极和基准电流电路之间仅连接有第二电流镜40。

第二电流镜40的第六MOS管M6和第七MOS管M7共栅连接，第六MOS管M6的栅极和漏极短接并连接第八MOS管M8的漏极，第六MOS管M6和第七MOS管M7的源极相连并接地，第七MOS管M7的漏极连接第九MOS管M9的栅极以及基准电流电路50。

电流I＝IB*N*K；其中，N为所述第六MOS管的宽长比和所述第七MOS管的宽长比之比，K为所述第一MOS管的宽长比和所述第八MOS管的宽长比之比。

实施例3

本实施方式和实施例1中的区别在于，在第八MOS管的漏极和基准电流电路之间仅连接有第三电流镜60。

第三电流镜60的第五MOS管M5和第四MOS管M4共栅连接，第五MOS管M5和第四MOS管M4的源极相连并连接电源VIN，第四MOS管M4的栅极和漏极短接并连接基准电流电路50，第五MOS管M5的漏极连接第九MOS管M9的栅极以及电流采样电路30的第八MOS管M8的漏极。

电流I＝IB*M*K；其中，M为所述第五MOS管的宽长比和所述第四MOS管的宽长比之比，K为所述第一MOS管的宽长比和所述第八MOS管的宽长比之比。

前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。

Claims (8)

1.一种低压差线性稳压器，其特征在于，包括：

分压电路，用于根据所述低压差线性稳压器的输出电压VOUT产生反馈电压FB；

误差放大器，用于根据所述反馈电压FB与基准电压REF的差值输出误差放大信号；

第三MOS管，所述第三MOS管的栅极与所述误差放大器的输出端相连；

第一电流镜，与所述分压电路连接，用于稳定所述低压差线性稳压器的输出电压VOUT，所述第一电流镜包括共栅连接的第一MOS管和第二MOS管，所述第一MOS管的栅极和漏极短接；

第九MOS管，所述第九MOS管的源极与所述第三MOS管的漏极连接，所述第九MOS管的漏极与所述第一MOS管的栅极连接；

电流采样电路，与所述第一MOS管的栅极连接，用于对流过所述第一MOS管的电流进行采样获得采样电流；以及基准电流电路，用于提供一与采样电流进行比较的恒定电流IB，通过恒定电流IB和采样电流的比较以输出VCTR信号至所述第九MOS管的栅极；

若所述第二MOS管进入线性区，通过所述VCTR信号控制所述第九MOS管以将流过所述第一MOS管上的电流锁定为电流I。

2.如权利要求1所述的低压差线性稳压器，其特征在于，所述电流采样电路包括第八MOS管，所述第八MOS管与所述第一MOS管共栅连接，所述第八MOS管的源极连接电源VIN，所述第八MOS管的漏极输出采样电流。

3.如权利要求1所述的低压差线性稳压器，其特征在于，所述基准电流电路包括输出恒定电流IB的恒流源。

4.如权利要求2所述的低压差线性稳压器，其特征在于，所述稳压器还包括连接于第八MOS管的漏极和基准电流电路之间的第二电流镜和/或第三电流镜，所述第二电流镜和/或第三电流镜同时与第九MOS管的栅极相连。

5.如权利要求4所述的低压差线性稳压器，其特征在于，所述第二电流镜包括第六MOS管和第七MOS管，所述第三电流镜包括第五MOS管和第四MOS管；

所述第六MOS管和第七MOS管共栅连接，所述第六MOS管的栅极和漏极短接并连接第八MOS管的漏极，所述第六MOS管和第七MOS管的源极相连并接地，所述第七MOS管的漏极连接第九MOS管的栅极；

所述第五MOS管和第四MOS管共栅连接，所述第五MOS管和第四MOS管的源极相连并连接电源VIN，所述第四MOS管的栅极和漏极短接并连接基准电流电路，所述第五MOS管的漏极连接第九MOS管的栅极。

6.如权利要求5所述的低压差线性稳压器，其特征在于，若所述第八MOS管的漏极和基准电流电路之间连接有第二电流镜和第三电流镜，所述电流I=IB*M*N*K；

若所述第八MOS管的漏极和基准电流电路之间连接有第二电流镜，所述电流I=IB* N*K；

若所述第八MOS管的漏极和基准电流电路之间连接有第三电流镜，所述电流I=IB* M*K；

其中，M为所述第五MOS管的宽长比和所述第四MOS管的宽长比之比，N为所述第六MOS管的宽长比和所述第七MOS管的宽长比之比，K为所述第一MOS管的宽长比和所述第八MOS管的宽长比之比。

7.一种基于低压差线性稳压器的电流控制方法，所述低压差线性稳压器包括误差放大器、第三MOS管、由第一MOS管和第二MOS管共栅连接组成的第一电流镜、第九MOS管、电流采样电路、基准电流电路以及分压电路，所述第三MOS管的栅极连接误差放大器的输出端，所述第九MOS管的源极与所述第三MOS管的漏极连接，所述第一MOS管的栅极和漏极短接并连接第九MOS管的漏极，所述第二MOS管的漏极连接分压电路，所述电流采样电路与所述第一MOS管的栅极连接，所述基准电流电路与电流采样电路以及第九MOS管的栅极相连，其特征在于，包括：

提供一恒定电流IB；

对流过所述第一MOS管的电流进行采样获得采样电流；

将采样电流和恒定电流IB进行比较获得VCTR信号，通过VCTR信号控制第一MOS管上的电流；

若所述第二MOS管进入线性区，通过所述VCTR信号将流过第一MOS管上的电流锁定为电流I。

8.一种芯片，其特征在于，包括如权利要求1~6任一项所述的低压差线性稳压器。