JP6553660B2 - スイッチング電源装置 - Google Patents

Description

本発明は、入力電圧を中間電圧に変換する安定型のスイッチングコンバータと、中間電圧を出力電圧に変換する非安定型のスイッチングコンバータとを備えたスイッチング電源装置に関する。

従来、この種のスイッチング電源装置として、図１１に示すスイッチング電源装置１０があった。スイッチング電源装置１０は、第一の電力変換部１２、第二の電力変換部１４、第一の制御部１６、第二の制御部１８及びソフトスタート制御部４８で構成されている。

第一の電力変換部１２は、いわゆる安定型のスイッチングコンバータであり、第一のスイッチング素子２０が第一オン時比率Don1でスイッチング動作を行い、入力電源２２から供給された入力電圧Viを中間電圧Vo1に変換する。第一オン時比率Don1は、後述する第一の制御部１６によって可変制御される。

第二の電力変換部１４は、いわゆる非安定型のスイッチングコンバータであり、第二のスイッチング素子２４が一定の第二オン時比率Don2でスイッチング動作を行い、中間電圧Vo1を出力電圧Vo2に変換し、出力端に接続された負荷２６に出力電圧Vo2及び出力電流Ioを供給する。第二オン時比率Don2が一定なので、出力電圧Vo2は中間電圧Vo1に略比例した電圧となり、中間電圧Vo1が変動するとこれに応じて出力電圧Vo2も変化する。

第一の制御部１６は、中間電圧Vo1を抵抗２８(1)，２８(2)で分圧し、抵抗２８(2)の両端から中間電圧Vo1の検出信号である第一検出電圧Va1を出力する中間電圧検出回路２８を備えている。

また、第一の制御部１６は、第一電源電圧E1を分圧用抵抗３０(1)及び分圧用可変抵抗素子３０(2)で分圧し、分圧用可変抵抗素子３０(2)の両端から第一基準電圧Vr1を出力する分圧回路３０を備えている。分圧用抵抗３０(1)は、両端の抵抗値R30(1)が一定の固定抵抗である。分圧用可変抵抗素子３０(2)は、例えば固定抵抗とトランジスタの並列回路であり、トランジスタに流れる電流が後述する第二の制御部１８によって制御され、等価的に両端の合成抵抗値R30(2)が可変制御される。

さらに、第一の制御部１６は、増幅回路３２、三角波発生器３４及びＰＷＭ比較器３６で構成されたパルス幅変調回路３８を備えている。増幅回路３２は、第一検出電圧Va1と第一基準電圧Vr1との差を増幅して出力し、三角波発生器３４は、変調用の基準三角波を出力する。ＰＷＭ比較器３６は、増幅回路３２の出力信号と基準三角波を比較し、第一のスイッチング素子２０の第一オン時比率Don1を制御するパルス電圧を出力する。その結果、第一オン時比率Don1は、第一検出電圧Va1が第一基準電圧Vr1より低いとき、その差に応じて大きくなり、第一検出電圧Va1が第一基準電圧Vr1より高いとき、その差に応じて小さくなる。

つまり、第一の制御部１６は、中間電圧Vo1の検出信号である第一検出電圧Va1が、第一電源電圧E1に応じて変化する第一基準電圧Vr1に近づくように、第一オン時比率Don1を可変制御する。

第二の制御部１８は、出力電圧Vo2を抵抗４０(1)，４０(2)で分圧し、抵抗４０(2)の両端から出力電圧Vo2の検出信号である第二検出電圧Va2を出力する出力電圧検出回路４０を備えている。

また、第二の制御部１８は、第二電源電圧E2を分圧用抵抗４２(1)及び分圧用可変抵抗器４２(2)で分圧し、分圧用可変抵抗器４２(2)の両端から第二基準電圧Vr2（第二電源電圧E2のα倍（０＜α≦１）の電圧）を出力する分圧回路４２を備えている。分圧用抵抗４２(1)は、両端の抵抗値が一定の固定抵抗であり、分圧用可変抵抗器４２(2)は、ドライバ等を用いて摺動子を回すと抵抗値が変化するボリューム等である。

さらに、第二の制御部１８は増幅回路４４及び絶縁回路４６を備え、第二検出電圧Va2と第二基準電圧Vr2との差を増幅し、絶縁回路４６から増幅信号Sr2を出力する。絶縁回路４６は、例えば発光側ダイオードと受光側トランジスタから成るフォトカプラであり、この場合、受光側トランジスタが分圧用可変抵抗素子３０(2)のトランジスタとして兼用される。増幅回路４４及び絶縁回路４６は、可変抵抗素子制御回路として働き、第二検出電圧Va2と第二基準電圧Vr2とを比較して、第二検出電圧Va2が第二基準電圧Vr2より低いときは、その差に応じて分圧用可変抵抗素子３０(2)の合成抵抗値R30(2)を大きくし、第二検出電圧Va2が第二基準電圧Vr2より高いときは、その差に応じて合成抵抗値R30(2)を小さくする。

つまり、第二の制御部１８は、出力電圧Vo2の検出信号である第二検出電圧Va2が、第二電源電圧E2を分圧した第二基準電圧Vr2に近づくように、第一の制御部１６の動作を制御する。

第二の制御部１８は、第二の電力変換部１４の内部抵抗の電圧降下による出力電圧Vo2の変動（負荷変動）を抑制し、出力電圧Vo2の設定精度を向上させる働きをする。また、第二の制御部１８の分圧用可変抵抗器４２(2)は、出力電圧Vo2の設定を外部可変するために設けられ、使用者が分圧用可変抵抗器４２(2)の抵抗値を可変し、例えば第二基準電圧Vr2の値を１／２にすると、出力電圧Vo2の設定を１／２に変更することができる（例えば、Vo2＝24Vの設定をVo2＝12Vに変更することができる）。

ここまで説明したスイッチング電源装置１０の構成（ソフトスタート制御部４８を除く）は、特許文献１の図４に開示された電源装置と類似したものである。ただし、特許文献１の電源装置の場合、フィードバック回路（第二の制御部１８に相当する部分）は、出力電圧Vo2の設定を外部可変する構成を備えていない。

さらにスイッチング電源装置１０には、起動時に動作するソフトスタート回路４８が設けられている。ここで、起動時とは、第一及び第二のスイッチング素子２０，２４がスイッチング動作を開始した後、定常時に至るまでの期間のことで、定常時とは、第一及び第二の制御部１６，１８に制御され、第一及び第二のスイッチング素子２０，２４が継続して安定にスイッチング動作を行っているときのことである。

ソフトスタート回路４８は、起動時、第一の制御部１６の第一電源電圧E1及び第一基準電圧Vr1を、低い値から定常時の設定値に向けて一定の傾きで上昇させる制御を行い、起動時の突入電流を抑制したり、出力電圧Vo2のオーバーシュートを抑制したりする働きをする。

従来、この種のソフトスタート回路として、例えば特許文献２に開示されているように、基準電圧（第一基準電圧Vr1に相当する電圧）を目標値（定常時の設定値に相当する電圧）まで上昇させるとき、上昇の傾きを段階的に変化させるソフトスタート回路があった。このソフトスタート回路によれば、起動時の突入電流を抑制するとともに、出力電圧のオーバーシュートをより効果的に抑制できるという特徴がある。

特開平７−３３７００１号公報 特開２００８−１０９７４７号公報

従来のスイッチング電源装置１０は、起動時、出力電圧Vo2のオーバーシュートを十分に抑制することができないという問題がある。以下、スイッチング電源装置１０の起動時の動作を、図１２（ａ）、（ｂ）に基づいて説明する。

図１２（ａ）は、第二の制御部１８の分圧用可変抵抗４２(2)が可変調節され、出力電圧Vo2が相対的に低い値（例えば、Vo2＝12V）に設定されたときの動作波形である。図１２（ｂ）は、分圧用可変抵抗４２(2)が可変調節され、出力電圧Vo2が相対的に高い値（例えば、Vo2＝24V）に設定されたときの動作波形である。

なお、各動作波形は、説明を容易にするため、第一の制御部１６の増幅回路３２は、応答速度が十分速く、応答遅れがほとんどないと仮定している。一方、第二の制御部１８の増幅回路４４については、制御系の発振を回避するため、応答速度がやや遅めに設定され、通常通り、ある程度の応答遅れが発生することを考慮してある。

まず、出力電圧Vo2が相対的に低い値に設定されたときの動作を説明する。起動時、第二電源電圧E2は、すばやく立ち上がって一定の値になり、これに伴い、第二電源電圧E2を分圧回路４２で分圧した第二基準電圧Vr2もすばやく立ち上がり、第二電源電圧E2のα倍（例えば約1/4倍）の値になる。起動した直後は、出力電圧Vo2の検出信号である第二検出電圧Va2が第二基準電圧Vr2よりも低いので、第二の制御部１８が出力する増幅信号Sr2により、分圧用可変抵抗素子３０(2)の合成抵抗値R30(2)が非常に大きくなっている。

起動時の第一電源電圧E1は、ソフトスタート制御部４８に制御され、ゼロボルトからスタートして一定の傾きで上昇する。これに伴い、第一基準電圧Vr1も一定の傾きで上昇する。そして、中間電圧Vo1も一定の傾きで上昇し、これに伴って、第一検出電圧Va1も上昇する。第一の制御部１６は、第一検出電圧Va1が第一基準電圧Vr1に近づくように第一オン時比率Don1を可変制御するので、中間電圧Vo1の波形は、第一基準電圧Vr1と相似形になる。

また、第二のスイッチング素子２４の第二オン時比率Don2が一定なので、出力電圧Vo2の波形は中間電圧Vo1と相似形になる。したがって、出力電圧Vo2も中間電圧Vo1と同様に一定の傾きで上昇する。

出力電圧Vo2の上昇とともに第二検出電圧Va2が上昇し、第二検出電圧Va2が第二基準電圧Vr2を超えると、増幅回路４４が応答して増幅信号Sr2が変化し、分圧用可変抵抗素子３０(2)の合成抵抗値R30(2)が時間をかけて小さくなり、その後、定常時の設定値に収束する。合成抵抗値R30(2)が瞬時に小さくならないのは、増幅回路４４に応答遅れが発生するからである。

合成抵抗値R30(2)が時間をかけて小さくなるので、第一基準電圧Vr1は、しばらく上昇し続けて、その後、徐々に低下して定常時の設定値に収束する。その結果、中間電圧Vo1及び出力電圧Vo2は、上記のように第一基準電圧Vr1とほぼ相似の波形になり、図１２（ａ）に示すように、出力電圧Vo2に大きなオーバーシュートが発生する。

次に、出力電圧Vo2が相対的に高い値に設定されたときの動作を説明する。出力電圧Vo2の設定が高いときの動作は、出力電圧Vo2の設定が低いときの動作と基本的に同じである。動作波形を比較すると、出力電圧Vo2の設定が高いときは、第二基準電圧Vr2が高いので、出力電圧Vo2の設定が低いときよりも、動作開始から第二検出電圧Va2が第二基準電圧Vr2を超えるまでの時間が長くなるという違いがある。しかし、出力電圧Vo2の設定が高いときも同様に、出力電圧Vo2に大きなオーバーシュートが発生する。

このように、スイッチング電源装置１０は、出力電圧Vo2の設定が低いときも高いときも、第二の制御部１８（特に、増幅回路４４）の応答遅れが原因で、起動時の出力電圧Vo2に大きいオーバーシュートが発生する。

例えば、スイッチング電源装置１０のオーバーシュートを抑制するため、ソフトスタート制御部４８に特許文献２の技術を応用し、第一電源電圧E1及び第一基準電圧Vr1を上昇させる傾きを段階的に変化させる方法が考えられる。しかしながら、図１３（ａ）と図１３（ｂ）に示すように、出力電圧Vo2の設定が高いときは一定の効果が得られるが、出力電圧Vo2の設定が低いときは、動作開始から第二検出電圧Va2が第二基準電圧Vr2を超えるまでの時間が短いため、オーバーシュートを抑制することができない。

本発明は、上記背景技術に鑑みて成されたもので、起動時、非安定型のスイッチングコンバータの出力電圧にオーバーシュートが発生するのを容易に抑制することができるスイッチング電源装置を提供することを目的とする。

本発明は、第一のスイッチング素子が第一オン時比率でスイッチング動作を行い、入力電圧を中間電圧に変換する第一の電力変換部と、第二のスイッチング素子が一定の第二オン時比率でスイッチング動作を行い、前記中間電圧を出力電圧に変換する第二の電力変換部と、中間電圧の検出信号である第一検出電圧が、第一電源電圧に応じて変化する第一基準電圧に近づくように、前記第一オン時比率を可変制御する第一の制御部と、前記出力電圧の検出信号である第二検出電圧が、第二電源電圧に応じて変化する第二基準電圧に近づくように、前記第一の制御部の動作を制御する第二の制御部と、前記第一電源電圧及び前記第二電源電圧を制御する電源電圧制御部とを備え、
前記第一の制御部は、前記第一電源電圧を分圧用抵抗と分圧用可変抵抗素子とで分圧し、前記分圧用可変抵抗素子の両端から前記第一基準電圧を出力する分圧回路と、前記第一検出電圧と前記第一基準電圧とを比較して、前者の方が低いときは、その差に応じて前記第一オン時比率を大きくし、前者の方が高いときは、その差に応じて前記第一オン時比率を小さくするパルス幅変調回路とを備え、
前記第二の制御部は、前記第二電源電圧のα倍（０＜α≦１）の前記第二基準電圧を生成するとともに、前記第二検出電圧と第二基準電圧とを比較して、前者の方が低いときは、その差に応じて前記分圧用可変抵抗素子の抵抗値を大きくし、前者の方が高いときは、その差に応じて前記分圧用可変抵抗素子の抵抗値を小さくする可変抵抗素子制御回路を備え、
第一及び第二のスイッチング素子が継続してスイッチング動作を行っているときを定常時、第一及び第二のスイッチング素子がスイッチング動作を開始した後、定常時に至るまでの期間を起動時とし、前記電源電圧制御部は、定常時、前記第一電源電圧を、前記第二電源電圧の設定に対応した値に設定し、起動時、前記第一電源電圧を、低い値から定常時の設定値に向けて所定の傾きで上昇させるスイッチング電源装置である。

また、本発明は、第一のスイッチング素子が第一オン時比率でスイッチング動作を行い、入力電圧を中間電圧に変換する第一の電力変換部と、第二のスイッチング素子が一定の第二オン時比率でスイッチング動作を行い、前記中間電圧を出力電圧に変換する第二の電力変換部と、前記中間電圧の検出信号である第一検出電圧と、第一電源電圧に応じて変化する第一基準電圧とが入力され、その差が小さくなるように増減する第一の制御信号を出力する第一の誤差増幅部と、前記出力電圧の検出信号である第二検出電圧と、第二電源電圧に応じて変化する第二基準電圧とが入力され、その差が小さくなるように増減する第二の制御信号を出力する第二の誤差増幅部と、前記第一又は第二の制御信号に基づいて前記第一オン時比率を可変調節するオン時比率可変部と、前記第一電源電圧及び前記第二電源電圧を制御する電源電圧制御部とを備え、
前記第一基準電圧は、前記第一電源電圧のγ倍（０＜γ≦１）の電圧であり、前記第一の誤差増幅部は、前記第一検出電圧と前記第一基準電圧とを比較して、前者の方が低いときは、その差に応じて前記第一の制御信号を上昇させ、前者の方が高いときは、その差に応じて前記第一の制御信号を低下させる動作を行い、
前記第二基準電圧は、前記第二電源電圧のα倍（０＜α≦１）の電圧であり、前記第二の誤差増幅部は、前記第二検出電圧と前記第二基準電圧とを比較して、前者の方が低いときは、その差に応じて前記第二の制御信号を上昇させ、前者の方が高いときは、その差に応じて前記第二の制御信号を低下させる動作を行い、
前記オン時比率可変部は、前記第一の制御信号と前記第二の制御信号の中の低い方の制御信号を優先適用し、この優先適用した前記制御信号が低下すると前記第一オン時比率を小さくし、上昇すると前記第一オン時比率を大きくする動作を行うものであり、
第一及び第二のスイッチング素子が継続してスイッチング動作を行っているときを定常時、第一及び第二のスイッチング素子がスイッチング動作を開始した後、定常時に至るまでの期間を起動時とし、前記電源電圧制御部は、定常時、前記第一電源電圧を、前記第二電源電圧の設定に対応した値であって、前記オン時比率可変部において前記第二の制御信号が優先適用されるように高い値に設定し、起動時、前記第一電源電圧を、低い値から定常時の設定値に向けて所定の傾きで上昇させるスイッチング電源装置である。

前記電源電圧制御部は、起動時、前記第一電源電圧を低い値から定常時の設定値に向けて上昇させるとき、前記第一電源電圧が定常時の設定値に近くなるほど傾きを緩やかにするよう構成することが好ましい。

また、前記電源電圧制御部は、第一ハイレベル時比率の第一基準パルス及び第二ハイレベル時比率の第二基準パルスを出力するデジタルプロセッサと、前記第一基準パルスを平滑して前記第一電源電圧を出力する第一の平滑回路と、前記第二基準パルスを平滑して前記第二電源電圧を出力する第二の平滑回路とを備え、前記デジタルプロセッサは、定常時、前記第一ハイレベル時比率を、前記第二ハイレベル時比率のβ倍（β＞０）に設定し、起動時、前記第一ハイレベル時比率を、小さい値から定常時の設定値に向けて大きくするように構成することができる。

あるいは、前記電源電圧制御部は、第一ハイレベル時比率の第一基準パルスを出力する第一のデジタルプロセッサと、第二ハイレベル時比率の第二基準パルスを出力する第二のデジタルプロセッサと、前記第一基準パルスを平滑して前記第一電源電圧を出力する第一の平滑回路と、前記第二基準パルスを平滑して前記第二電源電圧を出力する第二の平滑回路とを備え、前記第一のデジタルプロセッサは、前記第二のデジタルプロセッサとの間で通信が可能であり、定常時、前記第一ハイレベル時比率を、前記第二ハイレベル時比率のβ倍（β＞０）に設定し、起動時、前記第一ハイレベル時比率を、小さい値から定常時の設定値に向けて所定の傾きで大きくするように構成することができる。

さらに、前記電源電圧制御部は、前記第二電源電圧の設定を外部可変できるよう構成され、前記第二電源電圧が相対的に低く設定されると、定常時の前記第一電源電圧を相対的に低く設定し、前記第二電源電圧が相対的に高く設定されると、定常時の前記第一電源電圧を相対的に高く設定するように構成することが好ましい。

あるいは、前記電源電圧制御部は、前記第二電源電圧の設定を、外部からプログラムを書き換えて変更できるよう構成され、前記第二電源電圧が相対的に低く設定されると、定常時の前記第一電源電圧を相対的に低く設定し、前記第二電源電圧が相対的に高く設定されると、定常時の前記第一電源電圧を相対的に高く設定するように構成することが好ましい。

本発明のスイッチング電源装置は、起動時に電源電圧制御部が独特な動作を行うことによって、出力電圧にオーバーシュートが発生するのを容易に抑制することができる。また、使用者が出力電圧の設定を外部可変した場合でも、同様の作用効果を確実に得ることができる。

また、電源電圧制御部をデジタルプロセッサ等で構成することによって、インテリジェンス性が高く、シンプルな構造の電源装置を構成することができる。

本発明のスイッチング電源装置の第一の実施形態を示す回路図である。 電源電圧制御部の内部構成を示すブロック図である。 電源電圧制御部の動作を示す波形（ａ）、（ｂ）及びタイムチャート（ｃ）である。 電源電圧制御部の第二のＣＰＵに出力電圧設定情報を伝達する方法の例を示すブロック図（ａ）、（ｂ）である。 第一の実施形態のスイッチング電源装置の動作波形であって、出力電圧の設定が低いときの波形（ａ）、出力電圧の設定が高いときの波形（ｂ）である。 第一の実施形態のスイッチング電源装置の、電源電圧制御回部が行う制御方法の一部を変更した場合の動作波形であって、出力電圧の設定が低いときの波形（ａ）、出力電圧の設定が高いときの波形（ｂ）である。 電源電圧制御回路が行う制御方法の他の例（３タイプ）を示すタイムチャート（ａ）、（ｂ）、（ｃ）である。 本発明のスイッチング電源装置の第二の実施形態を示す回路図である。 第二の実施形態のスイッチング電源装置の動作波形であって、出力電圧の設定が低いときの波形（ａ）、出力電圧の設定が高いときの波形（ｂ）である。 第二の実施形態のスイッチング電源装置の変形例を示す回路図である。 従来のスイッチング電源装置を示す回路図である。 従来のスイッチング電源装置の動作波形であって、出力電圧の設定が低いときの波形（ａ）、出力電圧の設定が高いときの波形（ｂ）である。 従来のスイッチング電源装置の、ソフトスタート制御部に特許文献２の技術を応用した場合の動作波形であって、出力電圧の設定が低いときの波形（ａ）、出力電圧の設定が高いときの波形（ｂ）である。

以下、本発明のスイッチング電源装置の第一の実施形態について、図１〜７に基づいて説明する。ここで、従来のスイッチング電源装置１０と同様の構成は、同一の符号を付して説明する。

この実施形態のスイッチング電源装置５０は、第一の電力変換部１２、第二の電力変換部１４、第一の制御部１６、第二の制御部５２及び電源電圧制御部５４で構成されている。上記スイッチング電源装置１０と構成が異なるのは、第二の制御部１８に代えて第二の制御部５２が設けられている点と、ソフトスタート制御部４８が省略され、新たに電源電圧制御部５４が設けられている点である。以下、構成が異なる部分について順に説明する。

第二の制御部５２は、出力電圧Vo2を抵抗４０(1)，４０(2)で分圧し、抵抗４０(2)の両端から、出力電圧Vo2の検出信号である第二検出電圧Va2を出力する出力電圧検出回路４０を備えている。また、上記従来の分圧回路４２は省略され、第二電源電圧E2がそのまま第二基準電圧Vr2として使用される。その他、上記と同様の増幅回路４４及び絶縁回路４６を備えている。

以上の構成により、第二の制御部５２は、出力電圧Vo2の検出信号である第二検出電圧Va2が第二基準電圧Vr2（第二電源電圧E2の１倍の電圧）に近づくように、第一の制御部１６の動作を制御する。

電源電圧制御部５４は、第一電源電圧E1及び第二電源電圧E2を制御するブロックであり、図２に示すように、第一及び第二のデジタルプロセッサ５６(1)，５６(2)、第一及び第二の平滑回路５８(1)，５８(2)、及び絶縁回路６０で構成されている。

第一のデジタルプロセッサ５６(1)は、内部に第一のＣＰＵ６２(1)、第一の通信部６４(1)及び第一のパルス生成部６６(1)を備えている。第一の通信部６４(1)は、外部と通信を行うための通信モジュール、通信用プログラム及び通信用メモリ等で構成され、第一のＣＰＵ６２(1)の指令を受けて動作する。第一のパルス生成部６６(1)は、第一ハイレベル時比率D1の第一基準パルスVrp1を生成する。図３（ａ）に示すように、第一基準パルスVrp1はハイレベル電圧がV1で、第一のＣＰＵ６２(1)の指令により、第一ハイレベル時比率D1が可変調節される。

第二のデジタルプロセッサ５６(2)は、第一のデジタルプロセッサ５６(1)とほぼ同様の構成を有し、第二のＣＰＵ６２(2)、第二の通信部６４(2)及び第二のパルス生成部６６(2)を備えている。図３（ｂ）に示すように、第二のパルス生成部６６(2)が出力する第二基準パルスVrp2は、ハイレベル電圧がV2で、第二のＣＰＵ６２(2)の指令により、第二ハイレベル時比率D2が可変調節される。

第一の平滑回路５８(1)は、例えば、抵抗及びコンデンサで構成されたローパスフィルタ等で、第一基準パルスVrp1を平滑し、直流の第一電源電圧E1を出力する。したがって、第一電源電圧E1は、ほぼハイレベル電圧V1に第一ハイレベル時比率D1を掛け算した値となる。

第二の平滑回路５８(2)も同様に、抵抗及びコンデンサで構成されたローパスフィルタ等で、第二基準パルスVrp2を平滑し、直流の第二電源電圧E2を出力する。したがって、第二電源電圧E2は、ほぼハイレベル電圧V2に第二ハイレベル時比率D2を掛け算した値となる。

絶縁回路６０は、第一の通信部６４(1)と第二の通信部６４(2)との間で通信を行う際に、信号を絶縁するための素子である。

なお、電源電圧制御部５４の、第一の通信部６４(1)と第二の通信部６４(2)とが通信を行う部分の具体的な構成としては、例えば、本願出願人による特開２０１４−２２５９９７号公報に開示されているようなＵＡＲＴ通信を行う構成が好適である。また、第一及び第二基準パルスVrp1，Vrp2を生成する部分の具体的な構成としては、例えば、本願出願人による特開２０１４−１２８１１０号公報に開示されているようなデジタルカウンタを用いた構成が好適である。

次に、電源電圧制御部５４が行う第一電源電圧E1及び第二電源電圧E2の制御方法を説明する。まず、使用者が所望の出力電圧Vo2を指定するため、出力電圧設定情報So2を第二のデジタルプロセッサ５６(2)に入力し、これを第二のＣＰＵ６２(2)が取得する。例えば、図４（ａ）に示すように、使用者が、デジタル形式の出力電圧設定情報So2を外部機器６８から送信し、これを第二の通信部６４(2)で受信し、第二のＣＰＵ６２(2)に伝達するという方法がある。あるいは、図４（ｂ）に示すように、使用者が、アナログ電圧である出力電圧設定情報So2を第二のデジタルプロセッサ５６(2)に入力し、ＡＤコンバータ７０でデジタル信号に変換して第二のＣＰＵ６２(2)に伝達するという方法でもよい。

第二のＣＰＵ６２(2)は、取得した出力電圧設定情報So2に基づいて、第二ハイレベル時比率D2を決定する。出力電圧Vo2は第二電源電圧E2（第二基準電圧Vr2）に略比例した電圧であり、第二電源電圧E2は第二ハイレベル時比率D2で可変調節することができるので、第二のＣＰＵ６２(2)は、使用者が指定した出力電圧Vo2を実現するための第二ハイレベル時比率D2を、容易に算出することができる。そして、第二のパルス生成部６６(2)に対して指令を出し、第二基準パルスVrp2の第二ハイレベル時比率D2を、その決定した値に設定する。

第一のＣＰＵ６２(1)は、第二のデジタルプロセッサ５６(2)から、第二のＣＰＵ６２(2)が決定した第二ハイレベル時比率D2の情報を取得し、定常時の第一ハイレベル時比率D1をβ・D2（β＞０）に決定する。そして、第一のパルス生成部６６(1)に指令を出し、定常時の第一ハイレベル時比率D1を、決定した値に設定する。また、起動時については、第一ハイレベル時比率D1を小さい値から定常時の設定値（β・D2）に向けて徐々に大きくするよう指令を出す。

その結果、図３（ｃ）に示すように、第二電源電圧E2は、起動時から定常時まで一定の値（V2・D2）になるように制御され、第一電源電圧E1は、起動時は低い値から一定の傾きで上昇し、定常時は第二電源電圧E2に対応した一定の値（V1・β・D2）になるように制御される。

次に、スイッチング電源装置５０の起動時の動作を、図５（ａ）、（ｂ）に基づいて説明する。図５（ａ）は、出力電圧設定情報So2によって、出力電圧Vo2が相対的に低い値（例えば、Vo2＝12V）に設定されたときの動作波形である。図５（ｂ）は、出力電圧設定情報So2によって、出力電圧Vo2が相対的に高い値（例えば、Vo2＝24V）に設定されたときの動作波形である。

なお、各動作波形は、説明を容易にするため、第一の制御部１６の増幅回路３２は、応答速度が十分速く、応答遅れがほとんどないと仮定している。一方、第二の制御部５２の増幅回路４４については、制御系の発振を回避するため、応答速度がやや遅めに設定され、通常通り、ある程度の応答遅れが発生することを考慮してある。

まず、出力電圧Vo2が相対的に低い値に設定されたときの動作を説明する。起動時、第二電源電圧E2及び第二基準電圧Vr2は、第二のデジタルプロセッサ５６(2)に制御され、すばやく立ち上がって一定の値になる。起動した直後は、出力電圧Vo2の検出信号である第二検出電圧Va2が第二基準電圧Vr2よりも低いので、第二の制御部５２が出力する増幅信号Sr2により、分圧用可変抵抗素子３０(2)の合成抵抗値R30(2)が非常に大きくなっている。

起動時の第一電源電圧E1は、第一のデジタルプロセッサ５６(1)に制御され、ゼロボルトからスタートして一定の傾きで上昇する。これに伴い、第一基準電圧Vr1も一定の傾きで上昇する。そして、中間電圧Vo1も一定の傾きで上昇し、これに伴って、第一検出電圧Va1も上昇する。第一の制御部１６は、第一検出電圧Va1が第一基準電圧Vr1に近づくように第一オン時比率Don1を可変制御するので、中間電圧Vo1の波形は、第一基準電圧Vr1と相似形になる。

また、第二のスイッチング素子２４の第二オン時比率Don2が一定なので、出力電圧Vo2の波形は中間電圧Vo1と相似形になる。したがって、出力電圧Vo2も中間電圧Vo1と同様に一定の傾きで上昇する。

出力電圧Vo2の上昇とともに第二検出電圧Va2が上昇し、第二検出電圧Va2が第二基準電圧Vr2を超えると、増幅回路４４が応答して増幅信号Sr2が変化し、分圧用可変抵抗素子３０(2)の合成抵抗値R30(2)が時間をかけて小さくなる。合成抵抗値R30(2)が瞬時に小さくならないのは、増幅回路４４に応答遅れが発生するからである。

合成抵抗値R30(2)が時間をかけて小さくなるので、第一基準電圧Vr1は、しばらく上昇し続けるが、その後、ごく短時間のうちに第一電源電圧E1が定常時の設定値に達し、起動時が終了する。従来のスイッチング電源装置１０の場合、第一電源電圧E1の定常時の設定値が出力電圧Vo2の設定と関係なく設定されるが、このスイッチング電源装置５０の場合は、第一電源電圧E1の定常時の設定値が出力電圧Vo2及び第二電源電圧E2に対応した低い値に設定されるので、図５（ａ）と図１２（ａ）を比較して分かるように、スイッチング電源装置５０の方が起動時の長さが短くなる。

起動時が終了すると第一電源電圧E1が一定の値になるので、第一基準電圧Vr1は、上昇が止まってほぼ一定になる。その後、合成抵抗値R30(2)がさらに小さくなって第一基準電圧Vr1が低下し始め、定常時の設定値に収束する。

そして、中間電圧Vo1及び出力電圧Vo2は、第一基準電圧Vr1とほぼ相似の波形になり、図５（ａ）に示すように、出力電圧Vo2のオーバーシュートが格段に小さくなる。

次に、出力電圧Vo2が相対的に高い値に設定されたときの動作を、図５（ｂ）に基づいて説明する。出力電圧Vo2の設定が高いときの動作は、出力電圧Vo2の設定が低いときの動作と基本的に同じである。図５（ａ）と比較して分かるように、特徴的なのは、第一電源電圧E1の定常時の設定値が出力電圧Vo2及び第二電源電圧E2に対応した高い値に設定されるため、起動時の長さが長いという点である。

出力電圧Vo2の設定が高いと、動作開始から第二検出電圧Va2が第二基準電圧Vr2を超えるまでの時間が長くなり、これに対応するように起動時の長さも長くなるので、出力電圧Vo2の設定が低いときと同様の動作が行われ、図５（ｂ）に示すように、出力電圧Vo2のオーバーシュートが格段に小さくなる。

以上説明したように、スイッチング電源装置５０は、起動時に電源電圧制御部５４が独特な動作を行うことによって、出力電圧Vo2にオーバーシュートが発生するのを容易に抑制することができる。また、使用者が出力電圧Vo2の設定を外部可変した場合でも、同様の作用効果を確実に得ることができる。

また、電源電圧制御部５４がデジタルプロセッサ等で構成されているので、プログラム内の演算式に含まれる定数等を変更することによって、電源電圧制御部５４の特性を簡単に微調整することができる。したがって、インテリジェンス性が高く、しかもシンプルな構造の電源装置を構成することができる。

次に、上記スイッチング電源装置５０の、電源電圧制御回部５４が行う制御方法の一部を変更した場合の動作（制御方法の変形例１の動作）について、図６（ａ）、（ｂ）に基づいて説明する。制御方法の変形例１の特徴は、起動時、第一電源電圧E1を低い値から定常時の設定値に向けて上昇させるとき、第一電源電圧E1が定常時の設定値に近くなるほど傾きを緩やかにするという点で、具体的には、図６（ａ）、（ｂ）に示すように、起動時の期間を適当な比率で２分割し、先の期間Taの傾きを急にして、後の期間Tbの傾きを緩やかにしている。

図５（ａ）、（ｂ）では、出力電圧Vo2に若干のオーバーシュートが残っている。このオーバーシュートをさらに小さくするには、例えば、第一電源電圧E1の上昇の傾きをもっと緩やかにする方法が考えられる。しかし、単純に傾きを緩やかにすると、出力電圧Vo2が確立するまでの時間（動作開始から出力電圧Vo2が設定値に収束するまでの時間）が非常に長くなるので、電源装置の用途によっては都合が悪いケースが出てくる。

しかし、制御方法の変形例１を使用すれば、オーバーシュートの抑制と出力電圧Vo2が確立するまでの時間の短縮化を両立させることができる。すなわち、後の期間Tbは第一電源電圧E1の傾きが緩やかなので、第二検出電圧Va2が第二基準電圧Vr2を超えるときの出力電圧Vo2の傾きが緩やかになり、オーバーシュートを格段に小さくすることができる。また、先の期間Taの第一電源電圧E1の傾きが急なので、期間Tbを設けたとしても、出力電圧Vo2が確立するまでの時間がそれほど長くならず、逆に短縮することも可能になる。

また、制御方法の変形例１の場合、傾きを２段階で変化させているが、例えば、図７（ａ）に示す変形例２のように、傾きを３段階で変化させてもよい。その他、図７（ｂ）に示す変形例３や図７（ｃ）に示す変形例４のように、傾きを連続変化させてもよい。変形例２，３，４においても、変形例１と同様の作用効果を得ることができる。

次に、本発明のスイッチング電源装置の第二の実施形態について、図８、図９に基づいて説明する。ここで、上記スイッチング電源装置１０と同様の構成は、同一の符号を付して説明する。

この実施形態のスイッチング電源装置７０は、図８に示すように、第一の電力変換部１２、第二の電力変換部１４、第一の誤差増幅部７２、第二の誤差増幅部７４、オン時比率可変部７６及び電源電圧制御部５４で構成されている。第一の電力変換部１２及び第二の電力変換部１４については、上記スイッチング電源装置１０と同様である。

第一の誤差増幅部７２は、中間電圧Vo1を抵抗２８(1)，２８(2)で分圧し、抵抗２８(2)の両端から中間電圧Vo1の検出信号である第一検出電圧Va1を出力する中間電圧検出回路２８を備えている。また、第一電源電圧E1を抵抗７８(1)，７８(2)で分圧し、抵抗７８(2)の両端から第一基準電圧Vr1を出力する分圧回路７８を備えている。さらに、増幅回路８０で第一検出電圧Va1と第一基準電圧Vr1との差を増幅し、第一の制御信号Sd1を出力する増幅回路８０を備えている。この増幅回路８０は、第一検出電圧Va1が第一基準電圧Vr1より低いとき、その差に応じて第一の制御信号Sd1を上昇させ、第一検出電圧Va1が第一基準電圧Vr1より高いとき、その差に応じて低下させる動作を行う。

第二の誤差増幅部７４は、出力電圧Vo2を抵抗４０(1)，４０(2)で分圧し、抵抗４０(2)の両端から、出力電圧Vo2の検出信号である第二検出電圧Va2を出力する出力電圧検出回路４０を備えている。さらに、第二検出電圧Va2と第二基準電圧Vr2（第二電源電圧E2の１倍の電圧）との差を増幅し、絶縁回路８２を通じて第二の制御信号Sd2を出力する増幅回路８４を備えている。この増幅回路８４は、第二検出電圧Va1が第二基準電圧Vr2より低いとき、その差に応じて第二の制御信号Sd2を上昇させ、第二検出電圧Va2が第二基準電圧Vr2より高いとき、その差に応じて低下させる動作を行う。

オン時比率可変部７６は、第一の制御信号Sd1と第二の制御信号Sd2のどちらが低いかを判定するため、２つのダイオード８６を備えている。そして、第一の制御信号Sd1と第二の制御信号Sd2の中の低い方の制御信号を優先適用し、この優先適用した制御信号をパルス幅変調回路３８で変調し、第一のスイッチング素子２０の第一オン時比率Don1を制御するパルス電圧を出力する。第一オン時比率Don1は、優先適用した制御信号が高いほど大きくなり、低いほど小さくなる。

電源電圧制御部５４は、上記のスイッチング電源装置５０が有する電源電圧制御部５４と同様の構成である。ただし、このスイッチング電源装置７０の電源電圧制御部５４は、定常時、第一電源電圧E1を、第二電源電圧E2の設定に対応した値であって、オン時比率可変部７６において第二の制御信号Sd2が優先適用されるように高い値に設定するという特徴がある。起動時、第一電源電圧E1を低い値から定常時の設定値に向けて上昇させる動作は同じであり、第一の制御信号Sd1が優先適用される状況は、起動時に発生する。詳しくは、後の動作説明の中で述べる。

以上の構成により、定常時は、第二の誤差増幅部７４が、第二検出電圧Va2が第二基準電圧Vr2に近づくように第二の制御信号Sd2を変化させることにより、中間電圧Vo1及び出力電圧Vo2が制御される。第一の誤差増幅部７２は、定常時、中間電圧Vo1及び出力電圧Vo2の制御に寄与せず、起動時、中間電圧Vo1及び出力電圧Vo2のオーバーシュートを小さくするソフトスタートの制御に寄与する。

次に、スイッチング電源装置７０の起動時の動作を、図９（ａ）、（ｂ）に基づいて説明する。図９（ａ）は、出力電圧設定情報So2によって、出力電圧Vo2が相対的に低い値（例えば、Vo2＝12V）に設定されたときの動作波形である。図９（ｂ）は、出力電圧設定情報So2によって、出力電圧Vo2が相対的に高い値（例えば、Vo2＝24V）に設定されたときの動作波形である。

なお、各動作波形は、説明を容易にするため、第一の誤差増幅部７２の増幅回路８０は、応答速度が十分速く、応答遅れがほとんどないと仮定している。一方、第二の誤差増幅部７４の増幅回路８４については、制御系の発振を回避するため、応答速度がやや遅めに設定され、通常通り、ある程度の応答遅れが発生することを考慮してある。

まず、出力電圧Vo2が相対的に低い値に設定されたときの動作を説明する。起動時、第二電源電圧E2及び第二基準電圧Vr2は、第二のデジタルプロセッサ５６(2)に制御され、すばやく立ち上がって一定の値になる。起動した直後は、出力電圧Vo2の検出信号である第二検出電圧Va2が第二基準電圧Vr2よりも低いので、第二の誤差増幅部７４が出力する第二制御信号Sd2は、非常に高くなっている。

起動時の第一電源電圧E1は、第一のデジタルプロセッサ５６(1)に制御され、ゼロボルトからスタートして一定の傾きで上昇する。これに伴い、第一基準電圧Vr1も一定の傾きで上昇する。そして、中間電圧Vo1も一定の傾きで上昇し、これに伴って、第一検出電圧Va1も上昇する。第一の誤差増幅部７２は、第一検出電圧Va1が第一基準電圧Vr1に近づくように第一の制御信号Sd1を徐々に上昇させ、オン時比率可変部７６が第一の制御信号Sd1を優先適用して第一オン時比率Don1を変化させるので、中間電圧Vo1の波形は、第一基準電圧Vr1と相似形になる。

また、第二のスイッチング素子２４の第二オン時比率Don2が一定なので、出力電圧Vo2の波形は中間電圧Vo1と相似形になる。したがって、出力電圧Vo2も中間電圧Vo1と同様に一定の傾きで上昇する。

出力電圧Vo2の上昇とともに第二検出電圧Va2が上昇し、第二検出電圧Va2が第二基準電圧Vr2を超えると、増幅回路８４が応答して第二の制御信号Sd2が徐々に低下し始める。第二の制御信号Sd2が瞬時に小さくならないのは、増幅回路８４に応答遅れが発生するからである。

第二の制御信号Sd2が時間をかけて低下するので、第一の制御信号Sd1が優先適用される状況が継続し、その後、ごく短時間のうちに第一電源電圧E1が定常時の設定値に達し、起動時が終了する。

起動時が終了すると第一電源電圧E1が一定の値になるので、第一基準電圧Vr1は、上昇が止まってほぼ一定になる。その後、第二の制御信号Sd2がさらに低下し、オン時比率可変部７６に優先適用されるようになって第一オン時比率Don1が少し小さくなり、中間電圧Vo1、出力電圧Vo2及び出力電圧信号Va2が少し低下して定常時の設定値に収束する。その結果、図９（ａ）に示すように、出力電圧Vo2のオーバーシュートが格段に小さくなる。

次に、出力電圧Vo2が相対的に高い値に設定されたときの動作を、図９（ｂ）に基づいて説明する。出力電圧Vo2の設定が高いときの動作は、出力電圧Vo2の設定が低いときの動作と基本的に同じである。図９（ａ）と比較して分かるように、特徴的なのは、第一電源電圧E1の定常時の設定値が出力電圧Vo2及び第二電源電圧E2に対応した高い値に設定されるため、起動時の長さが長いという点である。

出力電圧Vo2の設定が高いと、動作開始から第二検出電圧Va2が第二基準電圧Vr2を超えるまでの時間が長くなり、これに対応するように起動時の長さも長くなるので、出力電圧Vo2の設定が低いときと同様の動作が行われ、図９（ｂ）に示すように、出力電圧Vo2のオーバーシュートが格段に小さくなる。

以上説明したように、スイッチング電源装置７０によれば、上記のスイッチング電源装置５０と同様の効果を得ることができる。また、スイッチング電源装置７０の場合、定常時、出力電圧Vo2の制御系が多重帰還にならないため、設計が比較的容易になるという利点がある。

なお、本発明のスイッチング電源装置は、上記実施形態に限定されるものではない。例えば、第一の実施形態のスイッチング電源装置５０の場合、第一の制御部１６と第二の制御部５２とを絶縁するため、第二の制御部５２に絶縁回路４６を設けているが、絶縁が不要であれば、絶縁回路４６を省略することができる。同様に、第一電源電圧E1と第二電源電圧E2とを絶縁する必要がなければ、電源電圧制御部内に、２つのデジタルプロセッサ５６(1)，５６(2)を絶縁するための絶縁回路６０を設ける必要はない。さらに、各デジタルプロセッサ５６(1)，５６(2)が行う動作を、１つのデジタルプロセッサで行う構成にすることができる。第二の実施形態のスイッチング電源装置７０についても同様である。

電源電圧制御部５４は、出力電圧Vo2を外部可変する機能を備え、使用者が入力した出力電圧設定信号So2に基づいて第二ハイレベル時比率D2を決定しているが、外部可変の機能を設けない場合は、電源電圧制御部５４内に、第二ハイレベル時比率D2として適当な
値をデフォルト設定しておくとよい。

電源電圧制御部５４は、第一及び第二電源電圧E1，E2の制御を容易にするため、デジタルプロセッサ５６(1)、５６(2)及び平滑回路５８(1)，５８(2)を用いて第一及び第二電源電圧E1，E2を生成しているが、本発明の目的であるオーバーシュートを抑制するための独特な動作が可能であれば、これ以外の構成で第一及び第二電源電圧E1，E2を生成してもよい。

第一の制御部１６に設けられる分圧用可変抵抗素子は、第二の制御部５２の出力信号を受けて合成抵抗値が可変制御することができるものであればよく、分圧用可変抵抗素子３０(2)のような１つの抵抗と１つのトランジスタとを組み合わせた構成に限定されない。また、制御系の位相補正を行うため、分圧抵抗や分圧用可変抵抗素子の両端に、コンデンサ等を付加してもよい。

また、第一の制御部１６及びオン時比率可変部７６に設けられるパルス幅変調回路は、第一検出電圧と第一基準電圧とを比較して、前者の方が低いときは、その差に応じて第一のスイッチング素子のオン時比率を大きくし、前者の方が高いときは、その差に応じて第一のスイッチング素子のオン時比率を小さくするものであればよく、パルス幅変調回路３８以外の構成に変更してもよい。

第二の制御部５２及び第二の誤差増幅部７４は、第二電源電圧E2をそのまま第二基準電圧Vr2としているが、例えば、第二電源電圧E2の両端に分圧回路を接続し、分圧回路で第二電源電圧E2のα倍（０＜α＜１）の電圧を生成して第二基準電圧Vr2としてもよい。

オン時比率可変部７６の場合、第一の制御信号Sd1と第二の制御信号Sd2のどちらが低いかの判定は２つのダイオード８６を用いて行っているが（図８）、これ以外の構成により行ってもよい。例えば、図１０に示す変形例のように、ダイオード８６を有しないシンプルなオン時比率可変部７６ａ及び増幅回路８０ａを設けた場合も、同様の動作を行うことができる。

第一の電力変換部１２と第二の電力変換部１４の回路方式は特に限定されない。例えば、高効率化が容易な構成として、第一の電力変換部１２が安定型の降圧チョッパ方式で、第二の電力変換部１４が非安定型のフルブリッジ方式の電源装置があり、本発明の技術を適用することによって、上述した優れた作用効果を得ることができる。また、これ以外の回路方式を組み合わせた場合でも、同様の優れた作用効果を得ることができる。

１０，５０，７０ スイッチング電源装置
１２ 第一の電力変換部
１４ 第二の電力変換部
１６ 第一の制御部
１８，５２ 第二の制御部（可変抵抗素子制御回路）
２０ 第一のスイッチング素子
２４ 第二のスイッチング素子
３０ 分圧回路
３０(1) 分圧抵抗
３０(2) 分圧用可変抵抗素子
３８ パルス幅変調回路
５４ 電源電圧制御部
５６(1) 第一のデジタルプロセッサ
５６(2) 第二のデジタルプロセッサ
５８(1) 第一の平滑回路
５８(2) 第二の平滑回路
７２ 第一の誤差増幅部
７４ 第二の誤差増幅部
７６，７６ａ オン時比率可変部
D1 第一ハイレベル時比率
D2 第二ハイレベル時比率
Don1 第一オン時比率
Don2 第二オン時比率
E1 第一電源電圧
E2 第二電源電圧
Sd1 第一の制御信号
Sd2 第二の制御信号
Va1 第一検出電圧
Va2 第二検出電圧
Vo1 中間電圧
Vo2 出力電圧
Vrp1 第一基準パルス
Vrp2 第二基準パルス

Claims (7)

1. 第一のスイッチング素子が第一オン時比率でスイッチング動作を行い、入力電圧を中間電圧に変換する第一の電力変換部と、第二のスイッチング素子が一定の第二オン時比率でスイッチング動作を行い、前記中間電圧を出力電圧に変換する第二の電力変換部と、中間電圧の検出信号である第一検出電圧が、第一電源電圧に応じて変化する第一基準電圧に近づくように、前記第一オン時比率を可変制御する第一の制御部と、前記出力電圧の検出信号である第二検出電圧が、第二電源電圧に応じて変化する第二基準電圧に近づくように、前記第一の制御部の動作を制御する第二の制御部と、前記第一電源電圧及び前記第二電源電圧を制御する電源電圧制御部とを備え、
   前記第一の制御部は、前記第一電源電圧を分圧用抵抗と分圧用可変抵抗素子とで分圧し、前記分圧用可変抵抗素子の両端から前記第一基準電圧を出力する分圧回路と、前記第一検出電圧と前記第一基準電圧とを比較して、前者の方が低いときは、その差に応じて前記第一オン時比率を大きくし、前者の方が高いときは、その差に応じて前記第一オン時比率を小さくするパルス幅変調回路とを備え、
   前記第二の制御部は、前記第二電源電圧のα倍（０＜α≦１）の前記第二基準電圧を生成するとともに、前記第二検出電圧と第二基準電圧とを比較して、前者の方が低いときは、その差に応じて前記分圧用可変抵抗素子の抵抗値を大きくし、前者の方が高いときは、その差に応じて前記分圧用可変抵抗素子の抵抗値を小さくする可変抵抗素子制御回路を備え、
   第一及び第二のスイッチング素子が継続してスイッチング動作を行っているときを定常時、第一及び第二のスイッチング素子がスイッチング動作を開始した後、定常時に至るまでの期間を起動時とし、前記電源電圧制御部は、定常時、前記第一電源電圧を、前記第二電源電圧の設定に対応した値に設定し、起動時、前記第一電源電圧を、低い値から定常時の設定値に向けて所定の傾きで上昇させることを特徴とするスイッチング電源装置。
2. 第一のスイッチング素子が第一オン時比率でスイッチング動作を行い、入力電圧を中間電圧に変換する第一の電力変換部と、第二のスイッチング素子が一定の第二オン時比率でスイッチング動作を行い、前記中間電圧を出力電圧に変換する第二の電力変換部と、前記中間電圧の検出信号である第一検出電圧と、第一電源電圧に応じて変化する第一基準電圧とが入力され、その差が小さくなるように増減する第一の制御信号を出力する第一の誤差増幅部と、前記出力電圧の検出信号である第二検出電圧と、第二電源電圧に応じて変化する第二基準電圧とが入力され、その差が小さくなるように増減する第二の制御信号を出力する第二の誤差増幅部と、前記第一又は第二の制御信号に基づいて前記第一オン時比率を可変調節するオン時比率可変部と、前記第一電源電圧及び前記第二電源電圧を制御する電源電圧制御部とを備え、
   前記第一基準電圧は、前記第一電源電圧のγ倍（０＜γ≦１）の電圧であり、前記第一の誤差増幅部は、前記第一検出電圧と前記第一基準電圧とを比較して、前者の方が低いときは、その差に応じて前記第一の制御信号を上昇させ、前者の方が高いときは、その差に応じて前記第一の制御信号を低下させる動作を行い、
   前記第二基準電圧は、前記第二電源電圧のα倍（０＜α≦１）の電圧であり、前記第二の誤差増幅部は、前記第二検出電圧と前記第二基準電圧とを比較して、前者の方が低いときは、その差に応じて前記第二の制御信号を上昇させ、前者の方が高いときは、その差に応じて前記第二の制御信号を低下させる動作を行い、
   前記オン時比率可変部は、前記第一の制御信号と前記第二の制御信号の中の低い方の制御信号を優先適用し、この優先適用した前記制御信号が低下すると前記第一オン時比率を小さくし、上昇すると前記第一オン時比率を大きくする動作を行うものであり、
   第一及び第二のスイッチング素子が継続してスイッチング動作を行っているときを定常時、第一及び第二のスイッチング素子がスイッチング動作を開始した後、定常時に至るまでの期間を起動時とし、前記電源電圧制御部は、定常時、前記第一電源電圧を、前記第二電源電圧の設定に対応した値であって、前記オン時比率可変部において前記第二の制御信号が優先適用されるように高い値に設定し、起動時、前記第一電源電圧を、低い値から定常時の設定値に向けて所定の傾きで上昇させることを特徴とするスイッチング電源装置。
3. 前記電源電圧制御部は、起動時、前記第一電源電圧を低い値から定常時の設定値に向けて上昇させるとき、前記第一電源電圧が定常時の設定値に近くなるほど傾きを緩やかにする請求項１又は２記載のスイッチング電源装置。
4. 前記電源電圧制御部は、第一ハイレベル時比率の第一基準パルス及び第二ハイレベル時比率の第二基準パルスを出力するデジタルプロセッサと、前記第一基準パルスを平滑して前記第一電源電圧を出力する第一の平滑回路と、前記第二基準パルスを平滑して前記第二電源電圧を出力する第二の平滑回路とを備え、
   前記デジタルプロセッサは、定常時、前記第一ハイレベル時比率を、前記第二ハイレベル時比率のβ倍（β＞０）に設定し、起動時、前記第一ハイレベル時比率を、小さい値から定常時の設定値に向けて大きくする請求項１，２又は３記載のスイッチング電源装置。
5. 前記電源電圧制御部は、第一ハイレベル時比率の第一基準パルスを出力する第一のデジタルプロセッサと、第二ハイレベル時比率の第二基準パルスを出力する第二のデジタルプロセッサと、前記第一基準パルスを平滑して前記第一電源電圧を出力する第一の平滑回路と、前記第二基準パルスを平滑して前記第二電源電圧を出力する第二の平滑回路とを備え、
   前記第一のデジタルプロセッサは、前記第二のデジタルプロセッサとの間で通信が可能であり、定常時、前記第一ハイレベル時比率を、前記第二ハイレベル時比率のβ倍（β＞０）に設定し、起動時、前記第一ハイレベル時比率を、小さい値から定常時の設定値に向けて所定の傾きで大きくする請求項１，２又は３記載のスイッチング電源装置。
6. 前記電源電圧制御部は、前記第二電源電圧の設定を外部可変できるよう構成され、前記第二電源電圧が相対的に低く設定されると、定常時の前記第一電源電圧を相対的に低く設定し、前記第二電源電圧が相対的に高く設定されると、定常時の前記第一電源電圧を相対的に高く設定する請求項１乃至５のいずれか記載のスイッチング電源装置。
7. 前記電源電圧制御部は、前記第二電源電圧の設定を、外部からプログラムを書き換えて変更できるよう構成され、前記第二電源電圧が相対的に低く設定されると、定常時の前記第一電源電圧を相対的に低く設定し、前記第二電源電圧が相対的に高く設定されると、定常時の前記第一電源電圧を相対的に高く設定する請求項１乃至５のいずれか記載のスイッチング電源装置。

Images