JP6456916B2

JP6456916B2 - 電圧レギュレータ

Info

Publication number: JP6456916B2
Application number: JP2016505581A
Authority: JP
Inventors: フェクルフロリアン; ピータースミスナイジェル; ヨハンバイエルエーリヒ
Original assignee: 日本テキサス・インスツルメンツ株式会社; テキサスインスツルメンツインコーポレイテッド
Priority date: 2013-03-28
Filing date: 2014-03-28
Publication date: 2019-01-23
Anticipated expiration: 2034-03-28
Also published as: US11557967B2; CN105075086A; US20140292293A1; WO2014160918A1; JP2016514940A; CN105075086B

Description

本願は、電圧レギュレータ及び電圧レギュレーションの方法に関連する。

電圧レギュレータは、一定の出力電圧を自動で維持するために設計される回路である。幾つかの電圧レギュレータは線形モードで動作し、幾つかはスイッチングモードで動作する（少なくとも１つの要素がオン／オフスイッチとして機能する）。典型的に、電圧レギュレータは、負荷電流における急激な変化に即時に応答することができない。通常、リップルを低減するため、及び負荷電流の急激な変化に起因する出力電圧遷移の低減を助けるために出力キャパシタが用いられる。

多くのシステムは、セラミック誘電体を有する電圧レギュレータ出力キャパシタを用いる。セラミック層及び金属電極を備えるこれらのタイプのキャパシタは本質的に圧電性である。その結果、それらは、人間の可聴周波数範囲（２０Ｈｚ〜２０ＫＨｚ）内である可聴周期的電圧変化がある場合、振動し得る。例えば、コンピュータモニタ及びテレビに用いられる液晶ディスプレイは毎秒２４０回リフレッシュされ得、３Ｄディスプレイはその２倍の速度でリフレッシュされ得る。各リフレッシュサイクルは、電力供給電流における大きな変化を必要とし得、これは電圧レギュレータ出力キャパシタにおける電圧遷移を起こし得る。周期的負荷電流変化を有する、電圧レギュレータ駆動ディスプレイ又はその他のシステムでは、不快な可聴ノイズが出力キャパシタにより生成され得る。電圧レギュレータの出力における電圧遷移を低減するための一般的な要望、及び特に、電圧レギュレータの出力キャパシタから可聴ノイズを低減するための要望がある。

従来技術の電圧レギュレータの例示の実施例の概略ブロック図である。

図１（従来技術）の電圧レギュレータにおける電流波形を図示するタイミング図である。図１（従来技術）の電圧レギュレータにおける電圧波形を図示するタイミング図である。図１（従来技術）の電圧レギュレータにおける信号波形を図示するタイミング図である。

改善された電圧レギュレータの例示の実施例の概略ブロック図である。

図３の電圧レギュレータにおける信号及び電圧波形を図示するタイミング図である。図３の電圧レギュレータにおける信号及び電圧波形を図示するタイミング図である。図３の電圧レギュレータにおける信号及び電圧波形を図示するタイミング図である。図３の電圧レギュレータにおける信号及び電圧波形を図示するタイミング図である。

図３の電圧レギュレータの一部の例示の実施例のための付加的な詳細を図示する概略ブロック図である。

電圧レギュレータにおける周期的出力電圧リップルを低減するための方法の例示の実施例のフローチャートである。

図１は、電力を負荷１０８に提供するための従来技術の電圧レギュレータ１００の一例を図示する。負荷１０８はレジスタとして示されるが、概して負荷１０８は、変化する電流需要を有するシステムであり得る。例示される電圧レギュレータ１００（図示及び説明を助けるため簡略化されている）は、ＤＣ−ＤＣコンバータ１０２及びフィードバック回路要素１０４を含む。ＤＣ−ＤＣコンバータ１０２は、入力電圧Ｖ_ＩＮにおける電力を、出力電圧Ｖ_ＯＵＴにおける電力に変換する。入力電圧Ｖ_ＩＮは出力電圧Ｖ_ＯＵＴより大きくし得、或いは、出力電圧Ｖ_ＯＵＴは入力電圧Ｖ_ＩＮより大きくし得る。ＤＣ−ＤＣコンバータ０２は線形回路であり得、又はそれはスイッチング回路であり得る。フィードバック回路１０４は、出力電圧Ｖ_ＯＵＴを基準電圧Ｖ_ＲＥＦと比較し、一定の出力電圧Ｖ_ＯＵＴを保つため、ＤＣ−ＤＣコンバータ１０２に、より多い又はより少ない電流を生成させるフィードバック信号Ｓ_ＦＢを生成する。出力キャパシタ１０６が、ＤＣ−ＤＣコンバータをスイッチングするために重要である。全てのタイプのＤＣ−ＤＣコンバータに対し、出力キャパシタ１０６は、出力電圧上のリップルを低減することを助け、また、負荷電流_ＬＯＡＤにおける急激な変化に起因する出力電圧遷移を低減することを助ける。

図２Ａ〜図２Ｃは、図１の例示の電圧レギュレータ１００に関連する種々の例示の波形を図示する。図２Ａの例において、システム１０８に対する負荷電流ｉ_ＬＯＡＤは、時間ｔ_１及びｔ_３に急激に増大し、時間ｔ_２及びｔ_４に急激に減少して、周期的に変化する。

図２Ｂにおいて、図１の電圧レギュレータ１００は、図２Ａに示した負荷電流変化に即時に応答することができない。負荷電流ｉ_ＬＯＡＤが増大するとき（ｔ_１、ｔ_３）、ＤＣ−ＤＣコンバータ１０２によって提供される電流（ｉ_ＯＵＴ）は不充分であり、出力キャパシタ１０６が放電し始めるにつれて出力電圧Ｖ_ＯＵＴが減少し始める。閉ループ電圧レギュレータシステムが、応答するため及び出力電圧Ｖ_ＯＵＴを所望の電圧に戻すために有限量の時間がかかるため、時間ｔ_１及びｔ_３に出力電圧Ｖ_ＯＵＴ上に負の電圧遷移が生成される。同様に、負荷電流ｉ_ＬＯＡＤが減少するとき（ｔ_２、ｔ_４）、ＤＣ−ＤＣコンバータ１０２は、負荷１１０が必要とするより多い電流（ｉ_ＯＵＴ）を提供し、キャパシタ１０６が変化し始めるにつれて出力電圧Ｖ_ＯＵＴは増大し始める。この場合も、閉ループ電圧レギュレータシステムが応答するために有限量の時間がかかり、時間ｔ_２及びｔ_４に出力電圧Ｖ_ＯＵＴ上に正の電圧遷移が生成される。Ｖ_ＯＵＴ上の電圧遷移が充分に大きい場合、及び電圧遷移の周波数が人間の聴覚帯域内である場合、出力キャパシタ１０６は不快な聴覚ノイズを生成し得る。

図１において、フィードバック信号Ｓ_ＦＢは、ＤＣ−ＤＣコンバータ１０２の電流出力を制御する。図２Ｃにおいて、時間ｔ_１及びｔ_３に、閉ループ電圧レギュレータ応答時間が、ｉ_ＯＵＴ（ＤＣ−ＤＣコンバータ１０２の電流出力）を増大させるためにフィードバック信号Ｓ_ＦＢを一層高いレベルまでゆっくり増大させ、時間ｔ_２及びｔ_４に、ｉ_ＯＵＴを低減させるために電圧レギュレータ閉ループ応答時間にフィードバック信号Ｓ_ＦＢを一層低いレベルまでゆっくりと減少させる。

図３は、付加的なフィードフォワード回路要素が付加された図１の電圧レギュレータ１００である、改善された電圧レギュレータ３００の例示の実施例を図示する。信号Ｓ_ＬＯＡＤは、電圧レギュレータ３００により電力供給され、システム１０８により要求される電流を示す、システム１０８からの信号である。より具体的には、信号Ｓ_ＬＯＡＤは、システム１０８が電流の変化を必要とすることを示し、それにより電圧レギュレータ３００が負荷電流における急激な変化を予知することを可能にする。フィードフォワード回路３０２は、フィードバック信号Ｓ_ＦＢに結合されるフィードフォワード信号Ｓ_ＦＦを生成するために信号Ｓ_ＬＯＡＤを用いる。フィードフォワード回路３０２はまた、電圧レギュレータ出力電圧Ｖ_ＯＵＴを受信する。フィードフォワード回路３０２は、フィードフォワード電圧出力Ｖ_ＦＦを生成するためにＶ_ＯＵＴ及び信号Ｓ_ＬＯＡＤを用いる。フィードフォワード信号Ｓ_ＦＦは可変振幅を有し、フィードフォワード信号Ｓ_ＦＦの振幅は、フィードフォワード電圧出力Ｖ_ＦＦの振幅である。図３において、改変されたフィードバック信号Ｓ_ＦＢは、（図２Ｃに図示するような）フィードバック回路要素１０４の出力とフィードフォワード信号Ｓ_ＦＦの和である。信号Ｓ_ＬＯＡＤ、Ｓ_ＦＦ、及び、Ｓ_ＦＦのＳ_ＦＢに対する寄与、及び、その結果の改変されたＳ_ＦＢを図４Ａ〜図４Ｄに図示する。

典型的に、電圧レギュレータが、負荷電流が変わろうとすることを予知することはできない。信号Ｓ_ＬＯＡＤ及びフィードフォワード回路３０２により、電圧レギュレータ３００は、フィードバックループにおいて感知されるべき充分な電流変化がある少し前、及び感知されるべき出力電圧Ｖ_ＯＵＴ上の如何なる遷移がある少し前に、電流変化を予知することができる。フィードフォワード信号Ｓ_ＦＦは、図２Ｃにあるような比較的遅い閉ループ応答ではなく、改変されたフィードバック信号Ｓ_ＦＢが信号Ｓ_ＬＯＡＤに即時に（しかし、短く）応答するように、フィードバック信号Ｓ_ＦＢを改変する。フィードフォワード信号Ｓ_ＦＦは、信号Ｓ_ＬＯＡＤの各ステップ変化の直後にフィードバック信号Ｓ_ＦＢにスパイクを付加する（その後減衰が続く電圧におけるステップ）。図３の例において、フィードフォワード信号Ｓ_ＦＦは、フィードバック信号Ｓ_ＦＢに容量性結合されるが、容量性結合は必ずしも必要とされない。容量性結合は、信号Ｓ_ＬＯＡＤにおける各ステップ後に短い信号を提供する方式の単なる一例である。信号Ｓ_ＬＯＡＤが周期的であるとき、フィードフォワード回路３０２は、出力電圧Ｖ_ＯＵＴ上の対応する周期的電圧遷移が本質的になくされるように時間にわたってフィードフォワード信号Ｓ_ＦＦの振幅（フィードフォワード信号Ｓ_ＦＦの振幅はフィードフォワード電圧出力Ｖ_ＦＦの振幅である）を調節することができる。

図４Ａにおいて、信号Ｓ_ＬＯＡＤは、電圧レギュレータ３００により電力供給されるシステム１０８からの信号である。信号Ｓ_ＬＯＡＤは、変化するシステム電流に対応する信号、例えばシステム１０８の状態を変え得るコントローラにおける信号、である。例えば、Ｓ_ＬＯＡＤは、ディスプレイリフレッシュ信号、又は周期的パルス幅変調ディスプレイバックライトのための信号であり得る。図４Ａの例において、Ｓ_ＬＯＡＤが高であるとき負荷電流ｉ_ＬＯＡＤが高く、Ｓ_ＬＯＡＤが低であるとき負荷電流ｉ_ＬＯＡＤが低い。

図４Ｂにおいて、フィードフォワード信号Ｓ_ＦＦは、負荷信号Ｓ_ＬＯＡＤと同じタイミングを有するが、可変振幅（フィードフォワード信号Ｓ_ＦＦの振幅は、フィードフォワード電圧出力Ｖ_ＦＦの振幅である）を有する信号である。図３の例では、改変されたフィードバック信号Ｓ_ＦＢは、フィードバック回路要素１０４（図２Ｃに図示するように）の出力及び容量性結合されたフィードフォワード信号Ｓ_ＦＦの和である。

図４Ｃにおいて、信号Ｓ_ＦＢ（Ｓ_ＦＦ）は、改変されたフィードバック信号Ｓ_ＦＢに対するフィードフォワード信号Ｓ_ＦＦの寄与である。Ｓ_ＦＢ（Ｓ_ＦＦ）は、時間ｔ_１及びｔ_３に正のステップをフィードバック信号Ｓ_ＦＢに付加し、レジスタ３０４及びキャパシタ３０６によって決まるように各ステップが減衰する。Ｓ_ＦＢ（Ｓ_ＦＦ）は、時間ｔ_２及びｔ_４に負のステップをフィードバック信号Ｓ_ＦＢに付加し、レジスタ３０４及びキャパシタ３０６によって決まるように各ステップが減衰する。この場合も、容量性結合は、Ｖ_ＬＯＡＤにおける各ステップに対する短い応答を実装するための単なる一例である。ステップの可変振幅は、フィードフォワード回路３０２からのフィードフォワード電圧出力Ｖ_ＦＦの振幅である。

図４Ｄは、（図２Ｃに図示するような）フィードフォワード信号Ｓ_ＦＦからの減衰するステップがフィードバック回路１０４の出力に付加されるときのフィードバック信号Ｓ_ＦＢを図示する。結果のフィードバック信号Ｓ_ＦＢは、本質的に瞬時の立ち上がり及び立ち下がり時間を有する。フィードバック信号Ｓ_ＦＢの早い立ち上がり及び立ち下がり時間は、ＤＣ−ＤＣコンバータ１０２に、時間ｔ_１、ｔ_２、ｔ_３、及びｔ_４に図２Ｃに示す一層遅い閉ループ応答時間に比して即時に、負荷電流変化に応答させる。事実上、フィードフォワード回路３０２は、ＤＣ−ＤＣコンバータ回路１０２に、出力電圧Ｖ_ＯＵＴ上の如何なる変化がある前に負荷電流変化に応答させ、周期的負荷電流変化に起因するＶ_ＯＵＴ上の周期的電圧遷移が本質的になくされる。Ｖ_ＯＵＴ上の周期的電圧遷移をなくす結果、出力キャパシタ１０６からの可聴ノイズがなくなる。

図５は、スイッチングＤＣ−ＤＣコンバータ５０２を用いた、図３の電圧レギュレータ３００の例示の実施例に対する付加的な詳細を図示する。図５において、ＤＣ−ＤＣコンバータ５０２は、図３のＤＣ−ＤＣコンバータ１０２の１つの可能な例を図示する。ＤＣ−ＤＣコンバータ５０２は、スイッチングＤＣ−ＤＣブーストコンバータ（出力電圧Ｖ_ＯＵＴは入力電圧Ｖ_ＩＮより高い）の一例である。ＤＣ−ＤＣコンバータ５０２は、インダクタ５０４、電子的スイッチ（トランジスタ）５０６、及びダイオード５０８を含む。出力キャパシタ５１０は、ＤＣ−ＤＣ変換プロセスの重要なエネルギー蓄積構成要素であり、出力キャパシタ５１０は出力電圧遷移を低減することを助ける。スイッチ５０６が開であるとき、電流が入力Ｖ_ＩＮから及びインダクタ５０４における蓄積エネルギーから負荷５１２へ及び出力キャパシタ５１０へ流れる。スイッチ５０６が閉であるとき、エネルギーがインダクタ５０４に蓄積され、負荷５１２への電流が、出力キャパシタ５１０における蓄積されたエネルギーから流れる。例示の電圧レギュレータ５００は、出力電圧をレギュレートするため出力電圧Ｖ_ＯＵＴからのフィードバックを用いる。増幅器５１４が、出力電圧Ｖ_ＯＵＴを基準電圧Ｖ_ＲＥＦと比較する。補償ネットワーク５１６が、閉ループ電圧レギュレーションシステムのための安定性を確実にする。多くの市販の電圧レギュレータは、補償ネットワークのための外部接続（ＶＣＯＭＰと呼ばれる）を有することに留意されたい。従って、図３又は図５の回路は、市販の集積回路のための外部回路として実装され得、又は図３又は図５の回路が統合され得る。パルス幅変調（ＰＷＭ）回路５１８が、一定の出力電圧を保つようにスイッチ５０６のデューティサイクルを制御する。デューティサイクルが増大するとき（つまり、各スイッチングサイクルの一層長い部分に対しスイッチ５０６が閉であるとき）、各スイッチングサイクルの間一層多い電流が負荷５１２に供給される。デューティサイクルが減少する場合、各スイッチングサイクルの間一層少ない電流が負荷５１２に供給される。負荷変化により電流が必要とされる場合、出力電圧Ｖ_ＯＵＴを変えるため、及び増幅器５１４が出力電圧変化を感知するため、及びＰＷＭ回路５１８が出力電圧Ｖ_ＯＵＴをターゲット電圧まで戻すようにスイッチ５０６のデューティサイクルを変えるために、有限量の時間がかかる。

スイッチングＤＣ−ＤＣコンバータ設計において多くのバリエーションがある。ダイオード５０６は、別の電子的スイッチによって置き換えられてもよい。ステップダウンＤＣ−ＤＣコンバータでは、入力電圧Ｖ_ＩＮは出力電圧Ｖ_ＯＵＴより高く、一つ又は複数のスイッチが入力電圧とインダクタの間にある。スイッチのオン時間又はオフ時間は一定であり得、スイッチング周波数は変更され得る。スイッチのデューティサイクル及びスイッチングの周波数はいずれも変更され得る。複数のフィードバックループがあり得る。図５の特定の回路は、例示の目的のためスイッチングＤＣ−ＤＣコンバータの単なるの一例を用いた電圧レギュレータの単なるの一例である。本発明は、他のタイプのＤＣ−ＤＣコンバータを用いる電圧レギュレータに等しく適用し、本発明は、線形電圧レギュレータに等しく適用する。

図６は、図３に図示するフィードフォワード回路３０２の例示の実施例の付加的な詳細を図示する。第１に、出力において、フィードフォワード信号Ｓ_ＦＦ、フィードフォワード電圧出力Ｖ_ＦＦ、レジスタ３０４、及びキャパシタ３０６は、図３に図示するようなものであることに留意されたい。図６において、インバータ６２４が負荷信号Ｓ_ＬＯＡＤを反転する。信号反転されたＳ_ＬＯＡＤにより制御されるトランジスタスイッチ６２２が、信号反転されたＳ_ＬＯＡＤの各遷移においてフィードフォワード信号Ｓ_ＦＦにおけるステップを生成し、フィードフォワード信号Ｓ_ＦＦにおける各ステップが、抵抗３０４及び静電容量３０６によって決まるように減衰する。フィードフォワード信号Ｓ_ＦＦにおける各ステップの大きさは、増幅器６１６により制御されるように、フィードフォワード電圧出力Ｖ_ＦＦの大きさである。入力段階において、キャパシタ６０２及びレジスタ６０４がハイパスフィルタを形成する。ハイパスフィルタの出力はトランジスタ６１０によりゲーティングされる。トランジスタ６１０は、信号反転されたＳ_ＬＯＡＤの高・低遷移後の短い時間を除きハイパスフィルタの出力を接地する。つまり、キャパシタ６０６及びレジスタ６０８を用いて、信号反転されたＳ_ＬＯＡＤの高・低遷移がスパイク（その後減衰が続く電圧におけるステップ）を生成し、スパイクはトランジスタ６１０をしばらくの間がオフにし、これによりハイパスフィルタの出力をレジスタ６１２に渡すことが可能となる。増幅器６１６、キャパシタ６１４、及びレジスタ６１２が積分器を形成する。本質的に、積分器は、信号反転されたＳ_ＬＯＡＤの各高・低遷移の直後に起こるＶ_ＯＵＴのＡＣ遷移を積分する（図４Ａ、ｔ_１、ｔ_３）。積分器は、（反転されたＳ_ＬＯＡＤ各高・低遷移の直後に起こる）Ｖ_ＯＵＴのＡＣ遷移を駆動するためフィードフォワード電圧出力Ｖ_ＦＦをゼロに調節する。Ｖ_ＯＵＴ（図２Ｂ）上の電圧遷移が対称であると仮定すると、図示するような回路は、信号反転されたＳ_ＬＯＡＤの高・低遷移にのみ応答してフィードフォワード電圧出力Ｖ_ＦＦを調節することに留意されたい。何らかの理由で信号反転されたＳ_ＬＯＡＤにおける上昇及び下降が非対称である場合、フィードフォワード回路３０２におけるような第２のフィードフォワード回路が、低・高遷移のために付加され得る。増幅器６１８及びダイオード６２０は、用いられている増幅器のタイプに応じて任意選択である。１つの特定の実施例において、バイポーラ増幅器が用いられ、そのため、Ｖ_２の負の値を避けるために増幅器６１８及びダイオード６２０が必要とされる。

回路３０２はフィードフォワード及びフィードバック特性両方を有することに留意されたい。典型的に、フィードフォワード制御回路は、出力の変化とは関係なく出力を制御する。回路３０２は、それが、出力Ｖ_ＯＵＴの変化とは無関係である外部信号Ｓ_ＬＯＡＤに応答して出力Ｖ_ＯＵＴを制御するという点で、フィードフォワード特性を有する。回路３０２は更に、フィードフォワード信号Ｓ_ＦＦの振幅を調節するために出力Ｖ_ＯＵＴの変化が用いられるという点で、フィードバック特性を含む。

図７は例示の方法７００を図示する。工程７０２で、電圧レギュレータが、電圧レギュレータにより電力供給される負荷から負荷信号を受信する。工程７０４で、電圧レギュレータは、電圧レギュレータの出力電圧に応答して及び負荷信号に応答して電圧レギュレータの出力電流を制御する。

当業者であれば、本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得ること、及び多くの他の実施例が可能であることが分かるであろう。

Claims

電力をシステムに提供するための電圧レギュレータであって、
前記電圧レギュレータの出力電圧を受信してフィードバック制御信号を生成するフィードバック回路要素と、
前記システムにより必要とされる電流を示す負荷信号を受信し、かつ前記出力電圧を受信するフィードフォワード回路要素であって、前記出力電圧に応答してその大きさが定まる制御信号を前記負荷信号に応答して生成する前記フィードフォワード回路要素と、
前記フィードフォワード回路要素から前記制御信号を受信して当該信号を前記フィードバック制御信号と組み合わせるように結合される加算ポイントであって、前記フィードバック制御信号に部分的に応答して、かつ前記フィードフォワード回路要素からの前記制御信号に部分的に応答して前記電圧レギュレータの出力電流を変えるように、結果としての組み合わせ制御信号が前記電圧レギュレータに結合される、前記加算ポイントと、
を含む、電圧レギュレータ。
請求項１に記載の電圧レギュレータであって、
前記フィードフォワード回路要素からの前記制御信号が、前記負荷信号における電圧ステップに応答して生じるパルス信号である、電圧レギュレータ。
請求項２に記載の電圧レギュレータであって、
前記フィードフォワード回路要素からの前記制御信号が、前記フィードバック制御信号に容量性結合される、電圧レギュレータ。
請求項１に記載の電圧レギュレータであって、
前記フィードフォワード回路要素が、前記出力電圧に対するハイパスフィルタを含む、電圧レギュレータ。
請求項１に記載の電圧レギュレータであって、
前記フィードフォワード回路要素が、前記負荷信号に応答するトランジスタを含む、電圧レギュレータ。
請求項１に記載の電圧レギュレータであって、
前記フィードフォワード回路要素が、前記出力電圧の遷移を積分する積分器を含む、電圧レギュレータ。
請求項１に記載の電圧レギュレータであって、
前記負荷信号が周期的である、電圧レギュレータ。