JP3787784B2 - Ｄｃ−ｄｃコンバータ - Google Patents

Description

本発明は、入力するＤＣ（直流）電力を任意のＤＣ（直流）電力に変換するためのＤＣ−ＤＣコンバータに関する。

ＤＣ−ＤＣコンバータは、半導体のスイッチング素子を用いる小型・軽量・高効率の直流電源であり、電子機器等に広く利用されており、近年、小型・軽量・高効率の要求が高くなっている。ＤＣ−ＤＣコンバータの基本原理は、スイッチング素子を高周波数でオン・オフさせて、オン時間とオフ時間の比率つまりデューティ比を可変制御して、直流の出力電圧を一定レベルに維持するものである。いわゆる非絶縁型またはチョッパ方式のＤＣ−ＤＣコンバータには、入力電圧より高い出力電圧が得られる昇圧型、入力電圧より低い出力電圧が得られる降圧型、入力電圧に依存せず一定の出力電圧が得られる昇降圧型の３種類がある。

一般に、昇降圧型のＤＣ−ＤＣコンバータは、電圧出力端子と直列または並列にインダクタンス素子たとえばチョークコイルを接続し、スイッチング素子のオン・オフ動作により、入力側からチョークコイルにエネルギーを蓄積するステート（以下、「ステートＡ」と称する。）とチョークコイルから出力側にエネルギーを放出するステート（以下、「ステートＢ」と称する。）とを交互に繰り返す。ここで、ステートＡは、入力側からチョークコイルにエネルギーを蓄積すると同時に出力側にもエネルギーを供給するステートＡ₁と、専らチョークコイルにエネルギーを蓄積するのみで出力側にはエネルギーを供給しないステートＡ₂とに分けられる。ステートＡ₁，Ａ₂，Ｂのそれぞれの期間の比率を可変制御することで、入力電圧の変動に依存せずに一定の出力電圧を出力できるようになっている。

もっとも、昇降圧型は、昇圧型や降圧型よりもスイッチングのロス（電力損失）が大きいため、入力電圧と出力電圧とが接近しているときに限定して使用されるのが好ましい。実際のアプリケーションでは、ＤＣ−ＤＣコンバータより負荷に定格の電源電圧たとえば３Ｖで電力を供給する間に、ＤＣ−ＤＣコンバータに入力されるバッテリの出力電圧が満充電時の値たとえば４Ｖから次第に低下する。この場合、バッテリの出力電圧が定格値（３Ｖ）に近い値たとえば３．３Ｖに下がるまでは降圧型（または降圧モード）を使用し、それ以降は昇降圧型（または昇降圧モード）に切り換えるようにしている。また、バッテリの出力電圧が定格値（３Ｖ）を割って所定値たとえば２．８Ｖに達した後は、昇降圧型（または昇降圧モード）から昇圧型（または昇圧モード）に切り換えることも行われている。

しかしながら、従来の昇降圧型ＤＣ−ＤＣコンバータは、出力電圧のリップルおよびインダクタンス素子を流れる電流（コイル電流）の尖頭値（ピーク・ツー・ピーク値）に改善の余地がある。電子機器、特に携帯型の電子機器においては、消費電力の節減の面から低電源電圧下での動作が求められており、そのような電子機器の直流電源に用いられるＤＣ−ＤＣコンバータにはリップルの小さい安定した出力電圧（電源電圧）が求められている。また、コイル電流の尖頭値が大きいほど、定格電流の大きな（つまりサイズの大きな）インダクタンス素子を使用しなければならないという不利点や、スイッチングロスが増えるという不利点があるため、コイル電流の尖頭値を極力小さくする技術が求められている。

本発明は、上記のような従来技術の問題点を解決するものであり、インダクタンス素子を流れる電流の尖頭値を小さくし、出力電圧のリップルを抑制できるＤＣ−ＤＣコンバータを提供することを目的とする。

上記の目的を達成するために、本発明の第１のＤＣ−ＤＣコンバータは、電圧入力端子とインダクタンス素子の一方の端子との間に接続された第１のスイッチング素子と、基準電位と前記インダクタンス素子の一方の端子との間に接続された第２のスイッチング素子と、電圧出力端子と前記インダクタンス素子の他方の端子との間に接続された第３のスイッチング素子と、基準電位と前記インダクタンス素子の他方の端子との間に接続された第４のスイッチング素子と、前記第１のスイッチング素子がオフ状態、前記第２のスイッチング素子がオン状態、前記第３のスイッチング素子がオン状態、かつ前記第４のスイッチング素子がオフ状態となる第１のステートと、前記第１のスイッチング素子がオン状態、前記第２のスイッチング素子がオフ状態、前記第３のスイッチング素子がオフ状態、かつ前記第４のスイッチング素子がオン状態となる第２のステートと、前記第１のスイッチング素子がオン状態、前記第２のスイッチング素子がオフ状態、前記第３のスイッチング素子がオン状態、かつ前記第４のスイッチング素子がオフ状態となる第３のステートと、前記第１のスイッチング素子がオフ状態、前記第２のスイッチング素子がオン状態、前記第３のスイッチング素子がオフ状態、かつ前記第４のスイッチング素子がオン状態となる第４のステートとを所定の順序で繰り返すように前記第１、第２、第３および第４のスイッチング素子をスイッチング制御する制御部とを有し、前記第３のステートの後に前記第１および第２のステートの一方を挟んで前記第４のステートが来て、前記第４のステートの後に前記第１および第２のステートの他方を挟んで前記第３のステートが来るように前記第１、第２、第３および第４のスイッチング素子を駆動する。

上記の構成において、第１のステートでは、インダクタンス素子の一方の端子がオン状態の第２のスイッチング素子を介して接地電位に接続されるとともに、インダクタンス素子の他方の端子がオン状態の第３のスイッチング素子を介して電圧出力端子に接続され、インダクタンス素子よりエネルギーが電圧出力端子側に放出され、インダクタンス素子を流れる電流（コイル電流）は時間の経過とともに急峻な一定の勾配または減少率で減少する。第２のステートでは、インダクタンス素子の一方の端子がオン状態の第１のスイッチング素子を介して電圧入力端子に接続されるとともに、インダクタンス素子の他方の端子がオン状態の第４のスイッチング素子を介して接地電位に接続され、電圧入力端子側からのエネルギーがインダクタンス素子に蓄積され、コイル電流は時間の経過とともに急峻な一定の勾配または増加率で増大する。第３のステートでは、インダクタンス素子の一方の端子がオン状態の第１のスイッチング素子を介して電圧入力端子に接続されるとともに、インダクタンス素子の他方の端子がオン状態の第３のスイッチング素子を介して電圧出力端子に接続され、電圧入力端子側からのエネルギーがインダクタンス素子に蓄積されると同時にインダクタンス素子よりエネルギーが電圧出力端子側に放出され、コイル電流は入力電圧と出力電圧とが近接しているときは切換直後の電流値をほぼ一定に維持し、入力電圧と出力電圧とが相当違っているときはその大小関係に応じた勾配で増大または減少する。第４のステートでは、インダクタンス素子の一方の端子がオン状態の第２のスイッチング素子を介して接地電位に接続されるとともに、インダクタンス素子の他方の端子がオン状態の第４のスイッチング素子を介して接地電位に接続され、コイル電流は入力電圧と出力電圧との大小関係とは無関係なく無条件で切換直後の電流値をほぼ一定に維持する。上記のような第１、第２、第３および第４のステートを、第３のステートの後に第１および第２のステートの一方を挟んで第４のステートが来て、第４のステートの後に第１および第２のステートの他方を挟んで第３のステートが来る順序で繰り返すことにより、コイル電流が急峻に減少する第１のステートと急峻に増大する第２のステートとが互いに前後または連続することがなく、特にコイル電流を無条件で必ず一定に保つ第４のステートが第１および第２のステートの間に一回置きに現れるため、コイル電流の変曲点またはピークレベルを効果的に鈍化ないし抑制し、尖頭値を効果的に小さくすることができる。

本発明においては、第３および第４のステートの期間を第１および第２のステートの期間に比して長くするほど、コイル電流の変動幅または尖頭値を小さくすることができる。

本発明において好ましくは、制御部が、電圧入力端子に入力される入力電圧に応じて第１のスイッチング素子と前記第２のスイッチング素子とをパルス幅制御で相補的にオン・オフさせ、電圧出力端子より出力される出力電圧に応じて第３のスイッチング素子と第４のスイッチング素子とをパルス幅制御で相補的にオン・オフさせる。かかる２系統のパルス幅制御により、入力電圧および出力電圧に応じて第１、第２、第３および第４のステートのデューティ比を最適に可変制御することができる。

本発明の第２のＤＣ−ＤＣコンバータは、電圧入力端子とインダクタンス素子の一方の端子との間に接続された第１のスイッチング素子と、基準電位と前記インダクタンス素子の一方の端子との間に接続された第２のスイッチング素子と、電圧出力端子と前記インダクタンス素子の他方の端子との間に接続された第３のスイッチング素子と、基準電位と前記インダクタンス素子の他方の端子との間に接続された第４のスイッチング素子と、前記電圧入力端子に入力される入力電圧と第１の基準電圧とに応じたフィードフォワード信号の電圧レベルと所定の周波数を有する第１の三角波信号の電圧レベルとを比較し、比較結果に応じて前記第１および第２のスイッチング素子を相補的にオン・オフさせる第１の制御回路と、前記電圧出力端子より出力される出力電圧と第２の基準電圧とに応じたフィードバックエラー信号の電圧レベルと前記所定の周波数を有する第２の三角波信号の電圧レベルとを比較し、比較結果に応じて前記第３および第４のスイッチング素子を相補的にオン・オフさせる第２の制御回路とを有し、前記第１または第２の三角波信号の各一周期内に、前記第１のスイッチング素子がオフ状態、前記第２のスイッチング素子がオン状態、第３のスイッチング素子がオン状態、かつ第４のスイッチング素子がオフ状態となる第１のステートと、前記第１のスイッチング素子がオン状態、前記第２のスイッチング素子がオフ状態、前記第３のスイッチング素子がオフ状態、かつ前記第４のスイッチング素子がオン状態となる第２のステートと、前記第１のスイッチング素子がオン状態、前記第２のスイッチング素子がオフ状態、前記第３のスイッチング素子がオン状態、かつ前記第４のスイッチング素子がオフ状態となる第３のステートと、前記第１のスイッチング素子がオフ状態、前記第２のスイッチング素子がオン状態、前記第３のスイッチング素子がオフ状態、かつ前記第４のスイッチング素子がオン状態となる第４のステートの全部が所定の順序で現れるように、前記第１の三角波信号と前記第２の三角波信号との間の極性または位相関係を設定し、第３のステートの後に第１および第２のステートの一方を挟んで第４のステートが来て、第４のステートの後に第１および第２のステートの他方を挟んで第３のステートが来るように第１、第２、第３および第４のスイッチング素子を駆動する。

上記の構成においては、第１、第２、第３および第４のステートを所定の順番で繰り返すために、第１の制御回路がフィードフォワード信号の電圧レベルと所定の周波数を有する第１の三角波信号の電圧レベルとを比較し、比較結果に応じて第１および第２のスイッチング素子を相補的にオン・オフさせると同時に、第２の制御回路がフィードバックエラー信号の電圧レベルと上記所定の周波数を有する第２の三角波信号の電圧レベルとを比較し、比較結果に応じて第３および第４のスイッチング素子を相補的にオン・オフさせる。ここで、フィードフォワード信号は入力電圧と第１の基準電圧とから生成され、フィードバックエラー信号は出力電圧と第２の基準電圧とから生成される。この第２のＤＣ−ＤＣコンバータにおいても、第３のステートの後に第１および第２のステートの一方を挟んで第４のステートが来て、第４のステートの後に第１および第２のステートの他方を挟んで第３のステートが来る順序で、これら４つのステートを繰り返すことにより、コイル電流の変動幅または尖頭値を小さくすることができる。

また、コイル電流の変動幅または尖頭値を小さくするために、さらに好ましくは、第３および第４のステートの期間を第１および第２のステートの期間に比して長くするのがよい。このためには、時間軸上で第１の三角波信号のピークポイントと第２の三角波信号のピークポイントとを一致ないし近接させるのが好ましく、第１および第２の三角波信号が各ピークポイントを通過する時点で第３または第４のステートが現れるようにするのが好ましい。

本発明の好ましい一態様によれば、時間軸上で第１の三角波信号の極大ピークポイントおよび極小ピークポイントが第２の三角波信号の極小ピークポイントおよび極大ピークポイントとそれぞれ一致ないし近接し、フィードフォワード信号の電圧レベルが第１の三角波信号の電圧レベルよりも高い時は、第１のスイッチング素子がオフ状態で、第２のスイッチング素子がオン状態となり、フィードフォワード信号の電圧レベルが第１の三角波信号の電圧レベルよりも低い時は、第１のスイッチング素子がオン状態で、第２のスイッチング素子がオフ状態となり、フィードバックエラー信号の電圧レベルが第２の三角波信号の電圧レベルよりも高い時は、第３のスイッチング素子がオン状態で、第４のスイッチング素子がオフ状態となり、フィードバックエラー信号の電圧レベルが第２の三角波信号の電圧レベルよりも低い時は、第３のスイッチング素子がオフ状態で、第４のスイッチング素子がオン状態となるようなスイッチング制御が行われ、それによって第１、第２、第３および第４のステートが好適な順序で繰り返される。

本発明の好ましい別の一態様によれば、時間軸上で第１の三角波信号の極大ピークポイントおよび極小ピークポイントが第２の三角波信号の極小ピークポイントおよび極大ピークポイントとそれぞれ一致ないし近接し、フィードフォワード信号の電圧レベルが第１の三角波信号の電圧レベルよりも高い時は、第１のスイッチング素子がオン状態で、第２のスイッチング素子がオフ状態となり、フィードフォワード信号の電圧レベルが第１の三角波信号の電圧レベルよりも低い時は、第１のスイッチング素子がオフ状態で、第２のスイッチング素子がオン状態となり、フィードバックエラー信号の電圧レベルが第２の三角波信号の電圧レベルよりも高い時は、第３のスイッチング素子がオフ状態で、第４のスイッチング素子がオン状態となり、フィードバックエラー信号の電圧レベルが第２の三角波信号の電圧レベルよりも低い時は、第３のスイッチング素子がオン状態で、第４のスイッチング素子がオフ状態となるようなスイッチング制御が行われ、それによって第１、第２、第３および第４のステートが好適な順序で繰り返される。

本発明の好ましい別の一態様によれば、時間軸上で第１の三角波信号の極大ピークポイントおよび極小ピークポイントが第２の三角波信号の極大ピークポイントおよび極小ピークポイントとそれぞれ一致ないし近接し、フィードフォワード信号の電圧レベルが第１の三角波信号の電圧レベルよりも高い時は、第１のスイッチング素子がオフ状態で、第２のスイッチング素子がオン状態となり、フィードフォワード信号の電圧レベルが第１の三角波信号の電圧レベルよりも低い時は、第１のスイッチング素子がオン状態で、第２のスイッチング素子がオフ状態となり、フィードバックエラー信号の電圧レベルが第２の三角波信号の電圧レベルよりも高い時は、第３のスイッチング素子がオフ状態で、第４のスイッチング素子がオン状態となり、フィードバックエラー信号の電圧レベルが第２の三角波信号の電圧レベルよりも低い時は、第３のスイッチング素子がオン状態で、第４のスイッチング素子がオフ状態となるようなスイッチング制御が行われ、それによって第１、第２、第３および第４のステートが好適な順序で繰り返される。

本発明の好ましい別の一態様によれば、時間軸上で第１の三角波信号の極大ピークポイントおよび極小ピークポイントが第２の三角波信号の極大ピークポイントおよび極小ピークポイントとそれぞれ一致ないし近接し、フィードフォワード信号の電圧レベルが第１の三角波信号の電圧レベルよりも高い時は、第１のスイッチング素子がオン状態で、第２のスイッチング素子がオフ状態となり、フィードフォワード信号の電圧レベルが第１の三角波信号の電圧レベルよりも低い時は、第１のスイッチング素子がオフ状態で、第２のスイッチング素子がオン状態となり、フィードバックエラー信号の電圧レベルが第２の三角波信号の電圧レベルよりも高い時は、第３のスイッチング素子がオン状態で、第４のスイッチング素子がオフ状態となり、フィードバックエラー信号の電圧レベルが第２の三角波信号の電圧レベルよりも低い時は、第３のスイッチング素子がオフ状態で、第４のスイッチング素子がオン状態となるようなスイッチング制御が行われ、それによって第１、第２、第３および第４のステートが好適な順序で繰り返される。

本発明のＤＣ−ＤＣコンバータによれば、上記のような構成および作用により、インダクタンス素子を流れる電流の尖頭値を小さくし、出力電圧のリップルを抑制することができる。

以下、添付図を参照して本発明の好適な実施形態を説明する。

図１に、本発明におけるＤＣ−ＤＣコンバータの基本構成を示す。このＤＣ−ＤＣコンバータは、いわゆるＨブリッジ型スイッチングレギュレータの構成を有しており、たとえばチョークコイルからなる１個のインダクタンス素子Ｌと、たとえばＭＯＳＦＥＴからなる４個のスイッチング素子Ｍ₁，Ｍ₂，Ｍ₃，Ｍ₄と、これらのスイッチング素子Ｍ₁，Ｍ₂，Ｍ₃，Ｍ₄のオン・オフを制御する制御部１０とを含んでいる。

スイッチング素子Ｍ₁は、たとえばバッテリ１２から直流の入力電圧Ｖ_inを入力する電圧入力端子ＩＮとチョークコイルＬの一方の端子Ｔ_xとの間に接続されている。スイッチング素子Ｍ₂は、チョークコイルＬの端子Ｔ_xと接地電位との間に接続されている。スイッチング素子Ｍ₃は、チョークコイルＬの他方の端子Ｔ_yと電圧出力端子ＯＵＴとの間に接続されている。スイッチング素子Ｍ₄は、チョークコイルＬの端子Ｔ_yと接地電位との間に接続されている。電圧出力端子ＯＵＴと接地電位との間に接続されているコンデンサＣ_oは平滑用のキャパシタである。

制御部１０は、スイッチング素子Ｍ₁の制御端子に二値論理の制御信号Ｓ₁を与えるとともに、Ｓ₁を反転回路１４で論理反転して得られる制御信号Ｓ₂をスイッチング素子Ｍ₂の制御端子に与える。Ｓ₁＝Ｈレベル、Ｓ₂＝Ｌレベルのときは、スイッチング素子Ｍ₁がオン状態で、スイッチング素子Ｍ₂がオフ状態になる。Ｓ₁＝Ｌレベル、Ｓ₂＝Ｈレベルのときは、スイッチング素子Ｍ₁がオフ状態で、スイッチング素子Ｍ₂がオン状態になる。

また、制御部１０は、スイッチング素子Ｍ₃の制御端子に二値論理の制御信号Ｓ₃を与えるとともに、Ｓ₃を反転回路１６で論理反転して得られる制御信号Ｓ₄をスイッチング素子Ｍ₄の制御端子に与える。Ｓ₃＝Ｈレベル、Ｓ₄＝Ｌレベルのときは、スイッチング素子Ｍ₃がオン状態で、スイッチング素子Ｍ₄がオフ状態になる。Ｓ₃＝Ｌレベル、Ｓ₄＝Ｈレベルのときは、スイッチング素子Ｍ₃がオフ状態で、スイッチング素子Ｍ₄がオン状態になる。

このＤＣ−ＤＣコンバータでは、図２および図３に示すように、スイッチング素子Ｍ₁，Ｍ₂，Ｍ₃，Ｍ₄のオン・オフ状態の組み合わせに応じてチョークコイルＬ回りで４通りの通電状態またはステート［１］，［２］，［３］，［４］が得られる。

より詳細には、（Ｍ₁，Ｍ₂）＝（オフ、オン）で、（Ｍ₃，Ｍ₄）＝（オン、オフ）のときは、図３の（Ａ）に示すようなステート［１］となり、チョークコイルＬの端子Ｔ_x，Ｔ_yはそれぞれ接地電位側、電圧出力端子ＯＵＴ側に切り換えられる。ステート［１］では、チョークコイルＬよりエネルギーが電圧出力端子ＯＵＴ側に放出され、チョークコイルＬを流れる電流またはコイル電流Ｉ_Lは時間の経過とともに急峻な一定の勾配または減少率で減少する。

（Ｍ₁，Ｍ₂）＝（オン、オフ）で、（Ｍ₃，Ｍ₄）＝（オフ、オン）のときは、図３の（Ｂ）に示すようなステート［２］となり、チョークコイルＬの端子Ｔ_x，Ｔ_yはそれぞれ電圧入力端子ＩＮ側、接地電位側に切り換えられる。ステート［２］では、電圧入力端子ＩＮ側よりエネルギーがチョークコイルＬに蓄積され、コイル電流Ｉ_Lは時間の経過とともに急峻な一定の勾配または増加率で増大する。

（Ｍ₁，Ｍ₂）＝（オン、オフ）で、（Ｍ₃，Ｍ₄）＝（オン、オフ）のときは、図３の（Ｃ）に示すようなステート［３］となり、チョークコイルＬの端子Ｔ_x，Ｔ_yはそれぞれ電圧入力端子ＩＮ側、電圧出力端子ＯＵＴ側に切り換えられる。ステート［３］において、入力電圧Ｖ_inが出力電圧Ｖ_outよりも相当高いときは、電圧入力端子ＩＮ側からのエネルギーがチョークコイルＬに蓄積されると同時に電圧出力端子ＯＵＴ側にも供給され、コイル電流Ｉ_Lは時間の経過とともに一定の勾配で増大する。反対に、入力電圧Ｖ_inが出力電圧Ｖ_outよりも相当低いときは、チョークコイルＬよりエネルギーが電圧出力端子ＯＵＴ側に放出され、コイル電流Ｉ_Lは時間の経過とともに一定の勾配で減少する。もっとも、通常、コイル電流Ｉ_Lがステート［３］で減少または増加する勾配はステート［１］，［２］で減少または増加する勾配よりも小さい。また、ステート［３］において、入力電圧Ｖ_inが出力電圧Ｖ_outと接近しているときは、コイル電流Ｉ_Lはほぼ一定の電流値（切換直後の電流値）を保つ。

（Ｍ₁，Ｍ₂）＝（オフ、オン）で、（Ｍ₃，Ｍ₄）＝（オフ、オン）のときは、図３の（Ｄ）に示すようなステート［４］となり、チョークコイルＬの端子Ｔ_x，Ｔ_yのいずれも接地電位側に切り換えられる。ステート［４］では、入力電圧Ｖ_inや出力電圧Ｖ_outに依存することなく、コイル電流Ｉ_Lが切換直後の電流値を実質的に保ったままグランドを通って還流し続ける。

制御部１０は、上記４つのステート［１］，［２］，［３］，［４］を所定の順序で繰り返すように、スイッチング素子Ｍ₁，Ｍ₂，Ｍ₃，Ｍ₄のオン・オフを制御する。

ここで、コイル電流Ｉ_Lの尖頭値を小さくするための第１の条件として、図４に示すように、ステート［１］とステート［２］との間にステート［３］，［４］を交互に割り込ませる順序、すなわち‥‥［１］→［４］→［２］→［３］→［１］‥‥の順序Ｑ₀、あるいは‥‥［１］→［３］→［２］→［４］→［１］‥‥の順序Ｑ₁が好ましい。上記のように、コイル電流Ｉ_Lは、ステート［１］の期間中は急峻な勾配で減少し、ステート［２］の期間中は急峻な勾配で増大し、ステート［３］，［４］の期間中は比較的緩やかな変化率で減少または増大するか、あるいは切換直後の電流値を一定に保つ。上記順序Ｑ₀、Ｑ₁のいずれにおいても、コイル電流が急峻に減少するステート［１］と急峻に増大するステート［２］とが互いに前後または連続することがなく、特にコイル電流Ｉ_Lを無条件で必ず一定に保つステート［４］が両ステート［１］，［２］の間に一回置きに挿入されるため、コイル電流Ｉ_Lの変曲点またはピークレベルを効果的に鈍化ないし抑制し、尖頭値を小さくすることができる。また、コイル電流Ｉ_Lの尖頭値を小さくすることで、出力電圧Ｖ_outのリップルも小さくすることができる。

コイル電流Ｉ_Lの尖頭値を小さくするための第２の条件として、図５に示すように、ステート［３］，［４］の期間Ｔ₃，Ｔ₄をステート［１］，［２］の期間Ｔ₁，Ｔ₂に比してできるだけ大きくするのが好ましい。つまり、４つのステート［１］，［２］，［３］，［４］を上記の順序Ｑ₀またはＱ₁で一巡させるサイクルの中で、コイル電流Ｉ_Lが急峻に変化するステート［１］、［２］の期間Ｔ₁，Ｔ₂が相対的に短いほど、コイル電流Ｉ_Lの変化が実質的に無いか、有っても比較的小さいステート［３］，［４］の期間Ｔ₃，Ｔ₄が相対的に長いほど、コイル電流Ｉ_Lの変動幅つまり尖頭値が小さくなり、ひいては出力電圧Ｖ_outのリップルも小さくなる。

図１において、出力電圧Ｖ_outの電圧レベルを設定値に維持するために、制御部１０は、入力電圧Ｖ_inおよび出力電圧Ｖ_outに応じてスイッチング素子Ｍ₁，Ｍ₂，Ｍ₃，Ｍ₄のオン・オフを制御するのが好ましい。通常は、入力電圧Ｖ_inの電圧レベルに応じてスイッチング素子Ｍ₁，Ｍ₂をフィードフォワード制御でオン・オフさせ、出力電圧Ｖ_outの電圧レベルに応じてスイッチング素子Ｍ₃，Ｍ₄をフィードバック制御でオン・オフさせてよい。後述する実施例では、本発明においてフィードフォワード制御とフィードバック制御を組み合わせて昇降圧動作を行うための好適な具体例を開示する。

図６に、第１の実施例による昇降圧型ＤＣ−ＤＣコンバータの回路構成を示す。

このＤＣ−ＤＣコンバータにおいて、制御部１０は、スイッチング素子Ｍ₁，Ｍ₂側にフィードフォワード制御回路１８を設け、スイッチング素子Ｍ₃，Ｍ₄側にフィードバック制御回路２０を設けている。

フィードフォワード制御回路１８は、入力電圧監視回路３０と、ＰＷＭ（Pulse Width Modulation）コンパレータ３２と、三角波発生回路３４とで構成されている。ここで、入力電圧監視回路３０は、抵抗分圧回路２２、演算増幅器２４、帰還抵抗２６および基準電圧発生回路２８を有している。入力電圧監視回路３０では、入力電圧Ｖ_inに抵抗分圧回路２２の分圧比および帰還抵抗２６の抵抗値で決まる係数Ｋ_aを乗じてその乗算結果に基準電圧発生回路２８からの基準電圧Ｖ_refに応じた定数Ｄを加算したもの（Ｋ_aＶ_in＋Ｄ）に相当する直流電圧つまりフィードフォワード信号Ｖ_aが得られる。このフィードフォワード信号Ｖ_aはコンパレータ３２の一方の入力端子(-)に入力される。一方、三角波発生回路３４より所定周波数たとえば１ＭＨｚの三角波信号Ｗ_aがコンパレータ３２の他方の入力端子(+)に入力される。

コンパレータ３２は、フィードフォワード信号Ｖ_aの電圧レベルと三角波信号Ｗ_aの電圧レベルとを比較し、Ｖ_a＞Ｗ_aのときはＬレベルの出力電圧つまり制御信号Ｓ₁を出力し、Ｖ_a＜Ｗ_aのときはＨレベルの制御信号Ｓ₁を出力する。図１の基本回路と同様に、制御信号Ｓ₁がスイッチング素子Ｍ₁の制御端子に与えられ、Ｓ₁を反転回路１４で論理反転して得られる制御信号Ｓ₂がスイッチング素子Ｍ₂の制御端子に与えられる。

フィードバック制御回路２０は、誤差信号検出回路４４と、ＰＷＭコンパレータ４６と、反転三角波生成回路４８とで構成されている。ここで、誤差信号検出回路４４は、抵抗分圧回路３６、電流出力型増幅器３８、出力回路４０および基準電圧発生回路４２を有している。電流出力型増幅器３８は、入力電圧に応じて出力電流の値が制御される、いわゆるｇ_mアンプであり、出力電圧Ｖ_outを抵抗分圧回路３６で所定の分圧比Ｋ_bで分圧して得られる直流電圧Ｋ_bＶ_outを一方の入力端子に入力するとともに、基準電圧発生回路４２からの基準電圧Ｖ_refを他方の入力端子に入力し、両入力電圧の差分（Ｋ_bＶ_out−Ｖ_ref）を表す誤差信号またはフィードバックエラー信号Ｖ_bを出力する。出力回路４０は、電流出力型増幅器３８の出力端子と接地電位との間で直列接続された抵抗Ｒ_cとコンデンサＣ_cとで構成され、ゲインの調整や誤差信号Ｖ_bの安定化に作用する。

電流出力型増幅器３８の出力端子に得られるフィードバックエラー信号Ｖ_bは、コンパレータ４６の一方の入力端子(+)に入力される。一方、反転三角波生成回路４８は、三角波発生回路３４からの三角波信号Ｗ_aの極性を反転させた反転三角波信号Ｗ_bを生成する。ここで、三角波信号の極性反転とは、極大ピークポイントが極小ピークポイントに反転し、極小ピークポイントが極大ピークポイントに反転するように、当該三角波信号の中心レベルを基準として各ポイントの電圧レベルが上下に反転することを意味する。三角波信号Ｗ_aの波形形状が二等辺三角形の場合は、位相を１８０゜シフトすることによっても、極性反転した三角波信号Ｗ_bが得られる。反転三角波生成回路４８より出力される反転三角波信号Ｗ_bはコンパレータ４６の他方の入力端子(-)に入力される。

コンパレータ４６は、フィードバックエラー信号Ｖ_bの電圧レベルと反転三角波信号Ｗ_bの電圧レベルとを比較し、Ｖ_b＞Ｗ_bのときはＨレベルの出力電圧つまり制御信号Ｓ₃を出力し、Ｖ_b＜Ｗ_bのときはＬレベルの制御信号Ｓ₃を出力する。図１の基本回路と同様に、制御信号Ｓ₃がスイッチング素子Ｍ₃の制御端子に与えられ、Ｓ₃を反転回路１６で論理反転して得られる制御信号Ｓ₄がスイッチング素子Ｍ₄の制御端子に与えられる。

図７に、このＤＣ−ＤＣコンバータの作用（一例）を各部の波形で示す。図示の例は、入力電圧Ｖ_inが出力電圧Ｖ_outとほぼ等しい値に接近している場合（Ｖ_in≒Ｖ_out）である。この場合は、コイル電流Ｉ_Lの平均値が負荷電流Ｉ_oに等しくなるようにフィードバック制御回路２０がスイッチング素子Ｍ₃，Ｍ₄をスイッチング制御する。

制御信号Ｓ₁がＬレベルで、制御信号Ｓ₃がＨレベルの期間中は、ステート［１］の通電状態となり、チョークコイルＬが入力側から遮断されると同時に出力側に接続され、図７の（Ｅ）に示すようにコイル電流Ｉ_Lは急峻な勾配で減少する。

間もなくして、フィードフォワード制御回路１８側のＰＷＭコンパレータ３２において入力信号Ｖ_a，Ｗ_aの大小関係がそれまでのＶ_a＞Ｗ_aからＶ_a＜Ｗ_aに逆転して制御信号Ｓ₁がＬレベルからＨレベルに変わる（図７の（Ａ），（Ｃ））。つまり、Ｓ₁，Ｓ₃のいずれもＨレベルになり、ステート［１］からステート［３］に切り換わる。この例のように入力電圧Ｖ_inが出力電圧Ｖ_outに接近しているときは、図７の（Ｅ）に示すようにステート［３］においてコイル電流Ｉ_Lはステート切換（［１］→［３］）直後の電流値（極小ピーク値）をほぼ一定に維持する。こうして、ステート［３］の期間中は、チョークコイルＬで極小またはボトムのピーク電流が維持され、図７の（Ｂ）に示すように出力電圧Ｖ_outが漸次的に低下する。

そして、フィードバック制御回路２０側のＰＷＭコンパレータ４６において入力信号Ｖ_b，Ｗ_bの大小関係がそれまでのＶ_b＞Ｗ_bからＶ_b＜Ｗ_bに逆転して制御信号Ｓ₃がＨレベルからＬレベルに変わると（図７の（Ｂ），（Ｄ））、ステート［３］からステート［２］に切り換わる。ステート［２］では、チョークコイルＬが出力側から遮断された状態で入力側からエネルギーを受け取り、図７の（Ｅ）に示すようにコイル電流Ｉ_Lは急峻な勾配で増大する。

間もなくして、フィードフォワード制御回路１８側のＰＷＭコンパレータ３２において入力信号Ｖ_a，Ｗ_aの大小関係がそれまでのＶ_a＜Ｗ_aからＶ_a＞Ｗ_aに逆転して制御信号Ｓ₁がＨレベルからＬレベルに変わる（図７の（Ａ），（Ｃ））。これによって、Ｓ₁，Ｓ₃のいずれもＬレベルになり、ステート［２］からステート［４］に切り換わる。ステート［４］では、チョークコイルＬとグランドからなる閉ループ内でコイル電流Ｉ_Lがステート切換（［２］→［４］）直後の電流値（極大ピーク値）を保ったまま還流し続け、出力側では図７の（Ｅ）に示すように出力電圧Ｖ_outが漸次的に上昇する。

そして、フィードバック制御回路２０側のＰＷＭコンパレータ４６において入力信号Ｖ_b，Ｗ_bの大小関係がそれまでのＶ_b＜Ｗ_bからＶ_b＞Ｗ_bに逆転して制御信号Ｓ₃がＬレベルからＨレベルに変わると（図７の（Ｂ），（Ｄ））、ステート［４］からステート［１］に戻る。以後も、［１］→［３］→［２］→［４］→［１］‥‥の順序Ｑ₁で上記と同様の動作が繰り返される。

図７に示すように、三角波信号Ｗ_a，Ｗ_bの一周期の間に４つのステート［１］，［２］，［３］，［４］が一定順序Ｑ₁で一巡することがわかる。また、この一巡サイクルの中でステート［１］，［２］の期間Ｔ₁，Ｔ₂がステート［３］，［４］の期間Ｔ₃，Ｔ₄に比して短いほど、コイル電流Ｉ_Lの変動幅または尖頭値が小さくなることがわかる。

この実施例では、フィードフォワード制御回路１８側のＰＷＭコンパレータ３２に与えられる三角波信号Ｗ_aの極大ピークポイントおよび極小ピークポイントとフィードバック制御回路２０側のＰＷＭコンパレータ４６に与えられる三角波信号Ｗ_bの極小ピークポイントおよび極大ピークポイントとが時間軸上でそれぞれ一致しているのが最も好ましい。この条件が成立していると、図７から容易に理解されるように、上記一巡サイクルの中で、ステート［３］とステート［４］とを足し合わせた期間を最大化し、ステート［１］とステート［２］とを足し合わせた期間を最小化することができる。

図８および図９に、この実施例（図８）における出力電圧リップルの改善度およびコイル電流尖頭値の改善度を比較例（図９）と対比してシミュレーションで示す。ここで、比較例は、図６のＤＣ−ＤＣコンバータにおいて反転三角波生成回路４８を省き、フィードフォワード制御回路１８側のＰＷＭコンパレータ３２に与える三角波信号Ｗ_aを極性反転することなくそのままフィードバック制御回路２０側のＰＷＭコンパレータ４６の反転入力端子(-)に供給する構成で得られた各部の波形を示す。図中の電圧ＶＴ_x（図８および図９の（Ｃ））、ＶＴ_y（図８および図９の（Ｄ））はチョークコイルＬの端子Ｔ_x，Ｔ_yにおける電圧である。

比較例（図９）に比してこの実施例（図８）では、コイル電流Ｉ_Lの尖塔値が１０分の１以下に小さくなり、出力電圧Ｖ_outのリップルも同程度に抑制されている。図示の例のように負荷電流Ｉ_oが零（アンペア）のときは、負荷が動作していない待機モード中のときであるが、ＤＣ−ＤＣコンバータ内ではスイッチング動作が継続して行われているためスイッチング素子で電力が消費され、このスイッチングロスはコイル電流Ｉ_Lの尖頭値の二乗に反比例する。したがって、コイル電流Ｉ_Lの尖頭値を大幅に小さくすることで、定格電流の小さい小型のチョークコイルＬを使用可能にするだけでなく、スイッチングロスも大幅に低減することができる。

なお、Ｖ_in≒Ｖ_outの条件下において、この実施例では、図８の（Ｃ），（Ｄ）に示すように、チョークコイルＬの両端子Ｔ_x，Ｔ_yの電圧がほぼ同相である。これに対して、比較例では、図９の（Ｃ），（Ｄ）に示すように、チョークコイルＬの両端子Ｔ_x，Ｔ_yの電圧が位相差（約１８０゜）を大きくしている。

上記のように、この実施例において、フィードフォワード制御回路１８側の三角波信号Ｗ_aとフィードバック制御回路２０側の三角波信号Ｗ_bとの間の最も好ましい位相関係は、三角波信号Ｗ_bの極小ピークポイントおよび極大ピークポイントと三角波信号Ｗ_bの極大ピークポイントおよび極小ピークポイントとが時間軸上でそれぞれ一致している関係である。両三角波信号Ｗ_a，Ｗ_bの位相関係がそのような最適条件からずれると、図１０に示すように、ずれ量（位相差）に比例してコイル電流Ｉ_Lの変動幅または尖頭値が大きくなる。したがって、両三角波信号Ｗ_a，Ｗ_bの位相関係を最適条件（図７）に可及的に近づけるのが好ましい。

図１１に、第２の実施例による昇降圧型ＤＣ−ＤＣコンバータの回路構成を示す。この第２の実施例は、上記した第１の実施例のＤＣ−ＤＣコンバータ（図６）において、反転三角波生成回路４８を省き、フィードフォワード制御回路１８側のＰＷＭコンパレータ３２に与えるのと同じ三角波信号Ｗ_aをフィードバック制御回路２０側のＰＷＭコンパレータ４６に与える。ただし、ＰＷＭコンパレータ４６は、三角波信号Ｗ_aを一方の入力端子(+)に入力し、誤差信号検出回路４４からのフィードバックエラー信号Ｖ_bを他方の入力端子(-)に入力する。したがって、コンパレータ４６は、フィードバックエラー信号Ｖ_bの電圧レベルと三角波信号Ｗ_aの電圧レベルとを比較し、Ｖ_b＞Ｗ_bのときにＬレベルの出力電圧つまり制御信号Ｓ₃を出力し、Ｖ_b＜Ｗ_bのときにＨレベルの制御信号Ｓ₃を出力する。他の部分は全て第１の実施例と同じである。

図１２に、この第２の実施例におけるＤＣ−ＤＣコンバータの作用（一例）を各部の波形で示す。図示の例も、入力電圧Ｖ_inが出力電圧Ｖ_outとほぼ等しい値に近接している場合（Ｖ_in≒Ｖ_out）である。この実施例でも、三角波信号Ｗ_a，Ｗ_bの一周期の間に４つのステート［１］，［２］，［３］，［４］が一定の順序Ｑ₁つまり‥‥［１］→［３］→［２］→［４］→［１］‥‥で一巡し、この一巡サイクルの中でステート［１］，［２］の期間Ｔ₁，Ｔ₂がステート［３］，［４］の期間Ｔ₃，Ｔ₄に比して大幅に短く、コイル電流Ｉ_Lの変動幅または尖頭値が非常に小さいことがわかる。

この実施例では、フィードフォワード制御回路１８側のＰＷＭコンパレータ３２に与えられる三角波信号（Ｗ_a）の極大ピークポイントおよび極小ピークポイントとフィードバック制御回路２０側のＰＷＭコンパレータ４６に与えられる三角波信号（Ｗ_a）の極大ピークポイントおよび極小ピークポイントとが時間軸上でそれぞれ一致しているのが最も好ましい。しかし、フィードフォワード制御回路１８側の三角波信号（Ｗ_a）とフィードバック制御回路２０側の三角波信号（Ｗ_a）との間に多少の位相差があっても、実際のアプリケーションでは許容できる場合もある。

図１３に、入力電圧Ｖ_inが出力電圧Ｖ_outと比較的大きく違っている場合のコイル電流Ｉ_Lの波形を示す。図示のように、上記の例（Ｖ_in≒Ｖ_out）と異なるのはステート［３］における波形だけである。ステート［３］では、チョークコイルＬが入力側と出力側との間で直列に接続される。したがって、入力電圧Ｖ_inが出力電圧Ｖ_outより相当高いとき（Ｖ_in≫Ｖ_out）は、図１３の（Ａ）に示すように、コイル電流Ｉ_Lが両電圧Ｖ_in，Ｖ_outの差に応じた勾配または増大率で時間の経過とともに増大する。逆に、入力電圧Ｖ_inが出力電圧Ｖ_outより相当低いとき（Ｖ_in≪Ｖ_out）は、図１３の（Ｂ），（Ｃ）に示すように、コイル電流Ｉ_Lが両電圧Ｖ_in，Ｖ_outの差に応じた勾配または減少率で時間の経過とともに減少する。

以上、本発明の好適な実施例について説明したが、本発明は上記実施例に限定されるものではなく、その技術思想の範囲内で種々の変形・変更が可能である。たとえば、本発明のＤＣ−ＤＣコンバータを構成する各部品または要素技術を実質的に同じ機能を有する他の部品または要素技術で置き換えることができる。たとえば、スイッチング素子Ｍ₁，Ｍ₂，Ｍ₃，Ｍ₄として、ＭＯＳＦＥＴまたはＮチャンネルＭＯＳトランジスタに替えてＰチャンネルＭＯＳトランジスタ、バイポーラトランジスタ、ダイオード等を使用してもよい。たとえば、スイッチング素子Ｍ₁，Ｍ₃にＰチャンネルＭＯＳトランジスタを使用し、スイッチング素子Ｍ₂，Ｍ₄にＮチャンネルＭＯＳトランジスタを使用する場合は、反転回路１４，１６を省ける。インダクタンス素子Ｌとして、チョークコイル以外のインダクタも使用可能である。

フィードフォーワード制御回路１８（特に入力電圧監視回路３０）やフィードバック回路２０（特に誤差信号検出回路４４）等も種々の変形が可能であり、上記実施例以外の構成ないし方式で代用または置換することができる。たとえば、上記した第１の実施例のＤＣ−ＤＣコンバータ（図６）において、フィードフォワード制御回路１８側のＰＷＭコンパレータ３２に入力される信号Ｖ_a，Ｗ_aの極性を反転させる、つまり反転入力端子(-)にＷ_aを入力して非反転入力端子(+)にＶ_aを入力し、他方で、フィードバック制御回路２０側のＰＷＭコンパレータ４６に入力される信号Ｖ_b，Ｗ_bの極性を反転させる、つまり反転入力端子(-)にＶ_bを入力して非反転入力端子(+)にＷ_bを入力する構成も可能である。上記した第２の実施例のＤＣ−ＤＣコンバータ（図１１）においても、両ＰＷＭコンパレータ３２，４６の双方で入力信号の極性を反転させる構成が可能である。本発明のＤＣ−ＤＣコンバータで使用する三角波は任意の波形を有するものでよく、たとえばのこぎり波等も可能である。また、フィードフォワード制御回路１８側の三角波信号の振幅とフィードバック制御回路２０側の三角波信号の振幅とが異なっていてもよい。また、上記三角波信号については、同期的な信号であれば必ずしも厳密な三角波である必要はなく、たとえば、サイン信号であってもよい。

本発明によるＤＣ−ＤＣコンバータの基本構成を示すブロック図である。 本発明におけるスイッチング素子のオン・オフ状態と４つのステートとの関係を示す図である。 本発明における４つのステートの通電状態を示す図である。 本発明における４つのステート間の遷移順序を示す図である。 本発明における４つのステート間の時間的な好ましい大小関係を示す図である。 第１の実施例によるＤＣ−ＤＣコンバータの構成を示す回路図である。 実施例におけるＤＣ−ＤＣコンバータの作用（一例）を説明するための各部の波形を示す図である。 実施例のＤＣ−ＤＣコンバータにおける各部の波形をシミュレーションで求めた図である。 比較例のＤＣ−ＤＣコンバータにおける各部の波形をシミュレーションで求めた図である。 実施例におけるＤＣ−ＤＣコンバータの作用（別の例）を説明するための各部の波形を示す図である。 第２の実施例によるＤＣ−ＤＣコンバータの構成を示す回路図である。 第２の実施例におけるＤＣ−ＤＣコンバータの作用（一例）を説明するための各部の波形を示す図である。 実施例におけるＤＣ−ＤＣコンバータの作用（一例）を説明するためのコイル電流の波形を示す図である。

符号の説明

Ｍ₁ 第１のスイッチング素子
Ｍ₂ 第２のスイッチング素子
Ｍ₃ 第３のスイッチング素子
Ｍ₄ 第４のスイッチング素子
Ｌ チョークコイル（インダクタンス素子）
１０ 制御部
１４，１６ 反転回路
１８ フィードフォワード制御回路
２０ フィードバック制御回路
３０ 入力電圧監視回路
３２ ＰＷＭコンパレータ
３４ 三角波発生回路
４４ 誤差信号検出回路
４６ ＰＷＭコンパレータ
４８ 反転三角波生成回路

Claims (12)

1. 電圧入力端子とインダクタンス素子の一方の端子との間に接続された第１のスイッチング素子と、
   基準電位と前記インダクタンス素子の一方の端子との間に接続された第２のスイッチング素子と、
   電圧出力端子と前記インダクタンス素子の他方の端子との間に接続された第３のスイッチング素子と、
   基準電位と前記インダクタンス素子の他方の端子との間に接続された第４のスイッチング素子と、
   前記第１のスイッチング素子がオフ状態、前記第２のスイッチング素子がオン状態、前記第３のスイッチング素子がオン状態、かつ前記第４のスイッチング素子がオフ状態となる第１のステートと、前記第１のスイッチング素子がオン状態、前記第２のスイッチング素子がオフ状態、前記第３のスイッチング素子がオフ状態、かつ前記第４のスイッチング素子がオン状態となる第２のステートと、前記第１のスイッチング素子がオン状態、前記第２のスイッチング素子がオフ状態、前記第３のスイッチング素子がオン状態、かつ前記第４のスイッチング素子がオフ状態となる第３のステートと、前記第１のスイッチング素子がオフ状態、前記第２のスイッチング素子がオン状態、前記第３のスイッチング素子がオフ状態、かつ前記第４のスイッチング素子がオン状態となる第４のステートとを所定の順序で繰り返すように前記第１、第２、第３および第４のスイッチング素子をスイッチング制御する制御部と
   を有し、前記第３のステートの後に前記第１および第２のステートの一方を挟んで前記第４のステートが来て、前記第４のステートの後に前記第１および第２のステートの他方を挟んで前記第３のステートが来るように前記第１、第２、第３および第４のスイッチング素子を駆動するＤＣ−ＤＣコンバータ。
2. 前記第３および第４のステートの期間が前記第１および第２のステートの期間よりも長い請求項１に記載のＤＣ−ＤＣコンバータ。
3. 前記制御部が、前記電圧入力端子に入力される入力電圧に応じて前記第１のスイッチング素子と前記第２のスイッチング素子とをパルス幅制御で相補的にオン・オフさせ、前記電圧出力端子より出力される出力電圧に応じて前記第３のスイッチング素子と前記第４のスイッチング素子とをパルス幅制御で相補的にオン・オフさせる請求項１または請求項２に記載のＤＣ−ＤＣコンバータ。
4. 電圧入力端子とインダクタンス素子の一方の端子との間に接続された第１のスイッチング素子と、
   基準電位と前記インダクタンス素子の一方の端子との間に接続された第２のスイッチング素子と、
   電圧出力端子と前記インダクタンス素子の他方の端子との間に接続された第３のスイッチング素子と、
   基準電位と前記インダクタンス素子の他方の端子との間に接続された第４のスイッチング素子と、
   前記電圧入力端子に入力される入力電圧と第１の基準電圧とに応じたフィードフォワード信号の電圧レベルと所定の周波数を有する第１の三角波信号の電圧レベルとを比較し、比較結果に応じて前記第１および第２のスイッチング素子を相補的にオン・オフさせる第１の制御回路と、
   前記電圧出力端子より出力される出力電圧と第２の基準電圧とに応じたフィードバックエラー信号の電圧レベルと前記所定の周波数を有する第２の三角波信号の電圧レベルとを比較し、比較結果に応じて前記第３および第４のスイッチング素子を相補的にオン・オフさせる第２の制御回路と
   を有し、前記第１または第２の三角波信号の各一周期内に、前記第１のスイッチング素子がオフ状態、前記第２のスイッチング素子がオン状態、前記第３のスイッチング素子がオン状態、かつ前記第４のスイッチング素子がオフ状態となる第１のステートと、前記第１のスイッチング素子がオン状態、前記第２のスイッチング素子がオフ状態、前記第３のスイッチング素子がオフ状態、かつ前記第４のスイッチング素子がオン状態となる第２のステートと、前記第１のスイッチング素子がオン状態、前記第２のスイッチング素子がオフ状態、前記第３のスイッチング素子がオン状態、かつ前記第４のスイッチング素子がオフ状態となる第３のステートと、前記第１のスイッチング素子がオフ状態、前記第２のスイッチング素子がオン状態、前記第３のスイッチング素子がオフ状態、かつ前記第４のスイッチング素子がオン状態となる第４のステートの全部が所定の順序で現れるように、前記第１の三角波信号と前記第２の三角波信号との間の極性または位相関係を設定し、
   前記第３のステートの後に前記第１および第２のステートの一方を挟んで前記第４のステートが来て、前記第４のステートの後に前記第１および第２のステートの他方を挟んで前記第３のステートが来るように前記第１、第２、第３および第４のスイッチング素子を駆動するＤＣ−ＤＣコンバータ。
5. 時間軸上で前記第１の三角波信号のピークポイントと前記第２の三角波信号のピークポイントとが一致ないし近接している請求項４に記載のＤＣ−ＤＣコンバータ。
6. 前記第３および第４のステートの期間が前記第１および第２のステートの期間よりも長い請求項４または請求項５の記載のＤＣ−ＤＣコンバータ。
7. 前記第１および第２の三角波信号が各ピークポイントを通過する時点で前記第３または第４のステートが現れている請求項６に記載のＤＣ−ＤＣコンバータ。
8. 時間軸上で前記第１の三角波信号の極大ピークポイントおよび極小ピークポイントが前記第２の三角波信号の極小ピークポイントおよび極大ピークポイントとそれぞれ一致ないし近接し、
   前記フィードフォワード信号の電圧レベルが前記第１の三角波信号の電圧レベルよりも高い時は、前記第１のスイッチング素子がオフ状態で、前記第２のスイッチング素子がオン状態となり、
   前記フィードフォワード信号の電圧レベルが前記第１の三角波信号の電圧レベルよりも低い時は、前記第１のスイッチング素子がオン状態で、前記第２のスイッチング素子がオフ状態となり、
   前記フィードバックエラー信号の電圧レベルが前記第２の三角波信号の電圧レベルよりも高い時は、前記第３のスイッチング素子がオン状態で、前記第４のスイッチング素子がオフ状態となり、
   前記フィードバックエラー信号の電圧レベルが前記第２の三角波信号の電圧レベルよりも低い時は、前記第３のスイッチング素子がオフ状態で、前記第４のスイッチング素子がオン状態となる請求項６または請求項７に記載のＤＣ−ＤＣコンバータ。
9. 時間軸上で前記第１の三角波信号の極大ピークポイントおよび極小ピークポイントが前記第２の三角波信号の極小ピークポイントおよび極大ピークポイントとそれぞれ一致ないし近接し、
   前記フィードフォワード信号の電圧レベルが前記第１の三角波信号の電圧レベルよりも高い時は、前記第１のスイッチング素子がオン状態で、前記第２のスイッチング素子がオフ状態となり、
   前記フィードフォワード信号の電圧レベルが前記第１の三角波信号の電圧レベルよりも低い時は、前記第１のスイッチング素子がオフ状態で、前記第２のスイッチング素子がオン状態となり、
   前記フィードバックエラー信号の電圧レベルが前記第２の三角波信号の電圧レベルよりも高い時は、前記第３のスイッチング素子がオフ状態で、前記第４のスイッチング素子がオン状態となり、
   前記フィードバックエラー信号の電圧レベルが前記第２の三角波信号の電圧レベルよりも低い時は、前記第３のスイッチング素子がオン状態で、前記第４のスイッチング素子がオフ状態となる請求項６または請求項７に記載のＤＣ−ＤＣコンバータ。
10. 時間軸上で前記第１の三角波信号の極大ピークポイントおよび極小ピークポイントが前記第２の三角波信号の極大ピークポイントおよび極小ピークポイントとそれぞれ一致ないし近接し、
    前記フィードフォワード信号の電圧レベルが前記第１の三角波信号の電圧レベルよりも高い時は、前記第１のスイッチング素子がオフ状態で、前記第２のスイッチング素子がオン状態となり、
    前記フィードフォワード信号の電圧レベルが前記第１の三角波信号の電圧レベルよりも低い時は、前記第１のスイッチング素子がオン状態で、前記第２のスイッチング素子がオフ状態となり、
    前記フィードバックエラー信号の電圧レベルが前記第２の三角波信号の電圧レベルよりも高い時は、前記第３のスイッチング素子がオフ状態で、前記第４のスイッチング素子がオン状態となり、
    前記フィードバックエラー信号の電圧レベルが前記第２の三角波信号の電圧レベルよりも低い時は、前記第３のスイッチング素子がオン状態で、前記第４のスイッチング素子がオフ状態となる請求項６または請求項７に記載のＤＣ−ＤＣコンバータ。
11. 時間軸上で前記第１の三角波信号の極大ピークポイントおよび極小ピークポイントが前記第２の三角波信号の極大ピークポイントおよび極小ピークポイントとそれぞれ一致ないし近接し、
    前記フィードフォワード信号の電圧レベルが前記第１の三角波信号の電圧レベルよりも高い時は、前記第１のスイッチング素子がオン状態で、前記第２のスイッチング素子がオフ状態となり、
    前記フィードフォワード信号の電圧レベルが前記第１の三角波信号の電圧レベルよりも低い時は、前記第１のスイッチング素子がオフ状態で、前記第２のスイッチング素子がオン状態となり、
    前記フィードバックエラー信号の電圧レベルが前記第２の三角波信号の電圧レベルよりも高い時は、前記第３のスイッチング素子がオン状態で、前記第４のスイッチング素子がオフ状態となり、
    前記フィードバックエラー信号の電圧レベルが前記第２の三角波信号の電圧レベルよりも低い時は、前記第３のスイッチング素子がオフ状態で、前記第４のスイッチング素子がオン状態となる請求項６または請求項７に記載のＤＣ−ＤＣコンバータ。
12. 前記入力電圧に所定の係数を掛けてその乗算結果に所定の定数を加算したものを前記フィードフォワード信号として生成するフィードフォワード信号生成回路を有する請求項４〜１１のいずれか一項に記載のＤＣ−ＤＣコンバータ。
    

Images