JP5136093B2

JP5136093B2 - Ｄｃ−ｄｃコンバータの制御装置

Info

Publication number: JP5136093B2
Application number: JP2008020414A
Authority: JP
Inventors: 浩横溝; 重俊大道寺
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 2008-01-31
Filing date: 2008-01-31
Publication date: 2013-02-06
Anticipated expiration: 2028-01-31
Also published as: JP2009183080A

Description

本発明は、ＤＣ−ＤＣコンバータの制御装置に関する。

従来、昇圧および降圧を切り換え可能なＤＣ−ＤＣコンバータにおいて、昇圧および降圧をスムーズに切り換えるために、昇圧および降圧の切り換えを行う昇降圧モード時には、２つの異なる電圧の三角波と出力電圧とを比較することにより、左右アームにおける２つのスイッチング素子のデューティを決定する技術が知られている（特許文献１参照）。

特開２００２−２６２５４８号公報

しかしながら、従来の技術では、ＤＣ−ＤＣコンバータの出力電圧を電圧指令値に追従させる制御を行っている過渡期に、ＤＣ−ＤＣコンバータの出力側に接続されている負荷が変動すると、デューティを最適な値に制御することができず、出力電圧が変動するという問題が生じる。

（１）本発明によるＤＣ−ＤＣコンバータの制御装置は、入力側のハーフブリッジ回路の上アームを構成する第１スイッチング素子のオン／オフを制御するための第１のオンデューティＤ１を演算するとともに、出力側のハーフブリッジ回路の上アームを構成する第３スイッチング素子のオン／オフを制御するための第２のオンデューティＤ２を演算し、ＤＣ−ＤＣコンバータの降圧動作時に、第１のオンデューティＤ１がデューティの最大値Ｄmaxを超える場合には、第１のオンデューティＤ１をデューティの最大値Ｄmaxに制限するとともに、演算した第２のオンデューティＤ２を小さくすることを特徴とする。
（２）本発明によるＤＣ−ＤＣコンバータの制御装置は、入力側のハーフブリッジ回路の上アームを構成する第１スイッチング素子のオン／オフを制御するための第１のオンデューティＤ１を演算するとともに、出力側のハーフブリッジ回路の上アームを構成する第３スイッチング素子のオン／オフを制御するための第２のオンデューティＤ２を演算し、ＤＣ−ＤＣコンバータの昇圧動作時に、第２のオンデューティＤ２がデューティの最大値Ｄmaxを超える場合には、第２のオンデューティＤ２をデューティの最大値Ｄmaxに制限するとともに、演算した第１のオンデューティＤ１を小さくすることを特徴とする。

本発明によるＤＣ−ＤＣコンバータの制御装置によれば、ＤＣ−ＤＣコンバータの出力電圧を電圧指令値に追従させる制御を行っている過渡期に、ＤＣ−ＤＣコンバータの出力側に接続されている負荷が変動した場合でも、最適なデューティに制御することができる。

−第１の実施の形態−
図１は、第１の実施の形態におけるＤＣ−ＤＣコンバータの制御装置によって制御されるＤＣ−ＤＣコンバータ１００を含むシステム構成を示す図である。昇降圧型のＤＣ−ＤＣコンバータ１００は、バッテリ１の電圧Ｖinを昇圧／降圧して、負荷１３に供給することができ、また、負荷１３側から入力される電圧を昇圧／降圧して、バッテリ１に供給することができる四象限のＤＣ−ＤＣコンバータである。なお、このＤＣ−ＤＣコンバータ１００は、例えば、ハイブリッド車両に搭載されて使用される。

ＤＣ−ＤＣコンバータ１００の入力側には、直流電源であるバッテリ１、および、バッテリ１の電圧を平滑化するコンデンサ２が接続されている。また、ＤＣ−ＤＣコンバータ１００の出力側には、ＤＣ−ＤＣコンバータ１００の出力電圧を平滑化するコンデンサ１２、および、負荷１３が接続されている。負荷１３は、例えば、直流電圧を交流電圧に変換するインバータ、および、力行／回生運転が可能な交流モータである。

ＤＣ−ＤＣコンバータ１００は、リアクトル３と、４つのＮＰＮトランジスタ（以下、単にトランジスタ）４〜７と、４つのダイオード８〜１１と、ＮＯＴゲート１５，１６とを備えている。なお、上下アームの短絡を防止するためデッドタイムが必要であるが、本実施の形態においては説明を省略している。

バッテリ１側のハーフブリッジ回路の上アームを構成するトランジスタ４のコレクタ端子は、バッテリ１の正極端子と接続されており、エミッタ端子は、トランジスタ５のコレクタ端子と接続されている。バッテリ１側のハーフブリッジ回路の下アームを構成するトランジスタ５のエミッタ端子は、バッテリ１の負極端子と接続されている。

負荷１３側のハーフブリッジ回路の上アームを構成するトランジスタ６のコレクタ端子は、ＤＣ−ＤＣコンバータ１００のプラス側の出力線と接続されており、エミッタ端子は、トランジスタ７のコレクタ端子と接続されている。負荷１３側のハーフブリッジ回路の下アームを構成するトランジスタ７のエミッタ端子は、ＤＣ−ＤＣコンバータ１００のマイナス側の出力線と接続されている。トランジスタ４〜７のオン／オフは、後述するコンバータ制御装置１４によって制御される。

各ダイオード８〜１１は、各トランジスタ４〜７のエミッタ端子側からコレクタ端子側に電流が流れるように、各トランジスタ４〜７と並列に接続されている。リアクトル３は、トランジスタ４およびトランジスタ５の接続点１７と、トランジスタ６およびトランジスタ７の接続点１８との間に設けられている。

コンバータ制御装置１４は、例えば、マイクロコンピュータによって構成することができ、ＰＷＭ制御によって、各トランジスタ４〜７のオン／オフを制御することによって、出力電圧Ｖoutを制御する。トランジスタ５のベース端子には、ＮＯＴゲート１５で反転された信号が入力される。また、トランジスタ７のベース端子には、ＮＯＴゲート１６で反転された信号が入力される。すなわち、トランジスタ４および５は、一方がオン状態の時に他方はオフ状態であり、トランジスタ６および７は、一方がオン状態の時に他方はオフ状態である。

ここで、バッテリ１側のハーフブリッジ回路の上アームを構成するトランジスタ４のオンデューティをＤ１、負荷３側のハーフブリッジ回路の上アームを構成するトランジスタ６のオンデューティをＤ２とすると、次式（１）および（２）の状態方程式が成立する。

（１）

（２）
ただし、ＶinおよびＶoutはそれぞれ、ＤＣ−ＤＣコンバータ１００の入力電圧および出力電圧、ｉ_Ｌはリアクトル３に流れる電流、ｉ_outは負荷１３に流れる電流、Ｌは、リアクトル３のインダクタンス、Ｃoutは、コンデンサ１２の容量である。

式（１），（２）において、Ｄ１＝１とすると、昇圧コンバータの一般的な状態方程式が得られる。また、Ｄ２＝１とすると、降圧コンバータの一般的な状態方程式が得られる。すなわち、式（１），（２）は、図１に示す昇降圧コンバータの状態方程式を表している。

ここで、従来の昇降圧ＤＣ−ＤＣコンバータにおいて、ＤＣ−ＤＣコンバータ１００の出力電圧を電圧指令値に追従させる制御を行っている過渡期に、負荷１３が変動すると、出力電圧の変動が生じる。例えば、昇圧制御時には、トランジスタ４のデューティＤ１を制御上の最大値Ｄmaxとした状態で、トランジスタ６，７のスイッチング制御を行う。この時、負荷１３が変動すると、ＤＣ−ＤＣコンバータ１００の出力電圧を電圧指令値に一致させるための理論上のデューティＤ２の値がデューティの最大値Ｄmaxを超える場合がある。降圧制御時に負荷変動が生じた場合も同様に、ＤＣ−ＤＣコンバータ１００の出力電圧を電圧指令値に一致させるための理論上のデューティＤ１の値がデューティの最大値Ｄmaxを超える場合がある。デューティＤ１またはＤ２の理論上の値がデューティの最大値Ｄmaxを超えると、デューティを最適値に制御することができなくなるので、ＤＣ−ＤＣコンバータ１００の出力電圧が変動する。

なお、デューティの理論上の最大値は１であるが、実際の回路では、制御上１に設定できない場合や、１未満の値に設定した方がよい場合がある。従って、ここでは、デューティの最大値を１未満の所定の値Ｄmaxとして説明する。

従って、第１の実施の形態におけるＤＣ−ＤＣコンバータの制御装置では、昇圧制御時に、トランジスタ６のデューティＤ２の理論上の値がデューティの最大値Ｄmaxを超える場合には、デューティＤ２をＤmaxに制限するとともに、デューティＤ１をＤmaxから低下させる。また、降圧制御時に、トランジスタ４のデューティＤ１の理論上の値がデューティの最大値Ｄmaxを超える場合には、デューティＤ１をＤmaxに制限するとともに、デューティＤ２をＤmaxから低下させる。これにより、ＤＣ−ＤＣコンバータ１００の出力電圧の変動を抑制する。

図２は、ＤＣ−ＤＣコンバータ１００の昇圧制御時に、コンバータ制御装置１４によって行われる処理内容を示すフローチャートである。ステップＳ１０では、通常の昇圧制御時におけるデューティＤ１，Ｄ２を算出する。すなわち、デューティＤ１は、最大値Ｄmaxにするとともに、デューティＤ２は、出力電圧Ｖoutを出力電圧指令値Ｖout^*に一致させるための最適値を算出する。

ステップＳ１０に続くステップＳ２０では、ステップＳ１０で算出したデューティＤ２がデューティの最大値Ｄmax以下であるか否かを判定する。デューティＤ２が最大値Ｄmax以下であると判定すると、通常の制御と同じなのでステップＳ１０に戻る。一方、デューティＤ２が最大値Ｄmaxより大きいと判定すると、ステップＳ３０に進む。

ステップＳ３０では、デューティＤ２を最大値Ｄmaxに制限するとともに、ステップＳ１０で算出したデューティＤ２が最大値Ｄmaxを超えた量に基づいて、デューティＤ１を最大値Ｄmaxから低下させる。低下後のデューティＤ１の値については、後述する。この後、求めたデューティＤ１，Ｄ２に基づいて、トランジスタ４〜７のスイッチング制御が行われる。

図３は、ＤＣ−ＤＣコンバータ１００の降圧制御時に、コンバータ制御装置１４によって行われる処理内容を示すフローチャートである。ステップＳ１００では、通常の降圧制御時におけるデューティＤ１，Ｄ２を算出する。すなわち、デューティＤ２は、最大値Ｄmaxにするとともに、デューティＤ１は、出力電圧Ｖoutを電圧指令値Ｖout^*に一致させるための最適値を算出する。

ステップＳ１００に続くステップＳ１１０では、ステップＳ１０で算出したデューティＤ１が最大値Ｄmax以下であるか否かを判定する。デューティＤ１が最大値Ｄmax以下であると判定すると、通常の制御と同じなのでステップＳ１００に戻る。一方、デューティＤ１が最大値Ｄmaxより大きいと判定すると、ステップＳ１２０に進む。

ステップＳ１２０では、デューティＤ１を最大値Ｄmaxに制限するとともに、ステップＳ１０で算出したデューティＤ１が最大値Ｄmaxを超えた量に基づいて、デューティＤ２を最大値Ｄmaxから低下させる。低下後のデューティＤ２の値については、後述する。この後、求めたデューティＤ１，Ｄ２に基づいて、トランジスタ４〜７のスイッチング制御が行われる。

デューティＤ１，Ｄ２の具体的な求め方を以下で説明する。まず初めに、昇圧制御の場合について説明する。式（１）において、トランジスタ４のデューティＤ１について、Ｄ１＝Ｄmaxとすると、トランジスタ６の理論上のデューティＤは、次式（３）で表される。

（３）
ただし、Ｖerrは、過渡状態でのデューティを決定するための因子であり、ＤＣ−ＤＣコンバータの出力電圧と電圧指令値の差をなくすために必要なトランジスタのＯＮ／ＯＦＦの一周期間の平均リアクトル電圧で、トランジスタのＯＮ／ＯＦＦの一周期間の平均リアクトル電流をｉ_Ｌとすると、等価的に次式（３ａ）で表される。

（３ａ）

デューティＤ１およびＤ２は、それぞれ次式（４），（５）で表される。

（４）

（５）
ただし、式（４），（５）を一般式

として示すとき、ａ〜ｄは、ｂがｃ以下ならａ＝ｃ、ｂがｄ以上ならａ＝ｄ、それ以外の場合には、ａ＝ｂであることを示す。

式（５）から分かるように、デューティＤ２は、理論上のデューティＤがデューティの最大値Ｄmaxを超えなければ、Ｄ２＝Ｄであり、Ｄmaxを超える場合には、Ｄ２＝Ｄmaxとなる。また、式（４）に示すデューティＤ１を簡単に説明すると、トランジスタ６の理論上のデューティＤがデューティの最大値Ｄmaxを超える割合だけ、本来の制御値Ｄmaxから低くした値を下限値０、上限値Ｄmaxで制限した値である。

次に、降圧制御の場合について説明する。式（１）において、トランジスタ６のデューティＤ２＝Ｄmaxとすると、トランジスタ４の理論上のデューティＤは、次式（６）で表される。

（６）

デューティＤ１およびＤ２は、それぞれ次式（７），（８）で表される。

（７）

（８）

図４は、コンバータ制御装置１４内部の制御部３０１内に設けられている、Ｖerrを求めるための回路の構成の一例を示す図である。この回路は、電圧制御部３０および電流制御部４０から構成されている。電圧制御部３０は、減算器３１と、制御ブロック３２と、積分器３３と、制御ブロック３４と、加算器３５とを備え、昇圧コンバータの出力電圧Ｖoutを電圧指令値Ｖout^*に一致させるためのリアクトル電流指令値ｉ_Ｌ ^*を求めて電流制御部４０に出力する。

減算器３１は、昇圧コンバータの出力電圧指令値Ｖout^*から、図示しない電圧センサによって検出される昇圧コンバータの出力電圧Ｖoutを減算する。制御ブロック３２は、減算器３１の減算結果に、所定の比例ゲインＫPvを乗算して出力する。積分器３３は、減算器３１の減算結果を積分して出力する。制御ブロック３４は、積分器３３の積分結果に、所定の積分ゲインＫIvを乗算して出力する。加算器３５は、制御ブロック３２の出力と、制御ブロック３４の出力とを加算して、加算結果であるリアクトル電流指令値ｉ_Ｌ ^*を電流制御部４０に出力する。

電流制御部４０は、減算器４１と、制御ブロック４２と、積分器４３と、制御ブロック４４と、加算器４５とを備え、リアクトル３に流れるリアクトル電流ｉ_Ｌとリアクトル電流指令値ｉ_Ｌ ^*とを一致させるための制御値Ｖerrを求める。

減算器４１は、電圧制御部３０から入力されるリアクトル電流指令値ｉ_Ｌ ^*から、リアクトル電流ｉ_Ｌを減算する。制御ブロック４２は、減算器４１の減算結果に、所定の比例ゲインＫPiを乗算して出力する。積分器４３は、減算器４１の減算結果を積分して出力する。制御ブロック４４は、積分器４３の積分結果に、所定の積分ゲインＫIiを乗算して出力する。加算器４５は、制御ブロック４２の出力と、制御ブロック４４の出力とを加算して、加算結果であるＶerrを出力する。なお、電圧制御部３０は、フィードバック制御の場合について説明したが、フィードフォーワード制御や電流センサレス制御を用いることもできる。

図５は、コンバータ制御装置１４の内部において、式（４），（５）および式（７），（８）でそれぞれ表されるデューティＤ１およびＤ２を算出するための回路の構成を示す図である。デューティＤ１，Ｄ２を算出するための回路は、制御部３０１、切換判定部３０２、降圧制御部３０３、昇圧制御部３０４、スイッチ部３０５、および、ＰＷＭ発生器３０６を備える。制御部３０１は、図４を用いて説明したように、Ｖerrを算出して出力する。

降圧制御部３０３は、加算器５１、乗算器５２、除算器５３，５４、および、入力値を下限値０および上限値Ｄmaxの範囲に制限するリミッタ５５，５６を備え、式（７），（８）でそれぞれ表されるデューティＤ１，Ｄ２を算出して、スイッチ部３０５に出力する。昇圧制御部３０４は、乗算器６１、減算器６２、除算器６３，６４、および、入力値を下限値０および上限値Ｄmaxの範囲に制限するリミッタ６５，６６を備え、式（４），（５）でそれぞれ表されるデューティＤ１，Ｄ２を算出して、スイッチ部３０５に出力する。

切換判定部３０２は、ＤＣ−ＤＣコンバータ１００の入力電圧Ｖinと、出力電圧指令値Ｖout^*とに基づいて、ＤＣ−ＤＣコンバータ１００の動作が昇圧であるか、降圧であるかを判定する。すなわち、Ｖin＞Ｖout^*が成り立つ場合には、降圧動作であると判定し、Ｖin＜Ｖout^*が成り立つ場合には、昇圧動作であると判定する。判定結果は、スイッチ部３０５に出力される。

スイッチ部３０５は、切換判定部３０２の判定結果に基づいて、降圧制御部３０３から出力されるデューティＤ１，Ｄ２、および、昇圧制御部３０４から出力されるデューティＤ１，Ｄ２のうち、いずれか一方の出力デューティＤ１，Ｄ２を選択する。すなわち、ＤＣ−ＤＣコンバータ１００の動作が降圧の場合には、降圧制御部３０３から出力されるデューティＤ１，Ｄ２を選択し、昇圧の場合には、昇圧制御部３０４から出力されるデューティＤ１，Ｄ２を選択する。ＰＷＭ発生器３０６は、スイッチ部３０５で選択されたデューティＤ１，Ｄ２に基づいて、トランジスタ４〜７のオン／オフを制御するためのＰＷＭ信号を生成して、トランジスタ４〜７に出力する。

図６は、ＤＣ−ＤＣコンバータ１００の出力電圧を電圧指令値に一致させるための昇圧制御を行っている過渡期に、負荷１３が変動した場合のデューティＤ１およびＤ２の変化を、コンピュータシミュレーションにより求めた結果を示す図である。図６（ａ）は、第１の実施の形態におけるＤＣ−ＤＣコンバータの制御装置によって、上述した制御、すなわち、デューティＤ１，Ｄ２を式（４），（５）で示す値に制御している場合の結果を示しており、図６（ｂ）は、上述した制御が行われない場合の結果を示している。図６では、デューティの最大値Ｄmaxを１とし、デューティＤ１を点線で、デューティＤ２を実線で示している。

図６（ａ）において、丸印で囲んでいる部分６００において、負荷１３が変動して、デューティＤ２が最大値Ｄmaxを超えそうになったため、デューティＤ２を最大値Ｄmaxに制限するとともに、デューティＤ１を最大値Ｄmaxから低下させている。一方、負荷の変動時に特別な制御を行わない場合には、図６（ｂ）に示すように、負荷変動が生じた部分６０１において、デューティＤ２の理論値が最大値Ｄmaxを超えてしまう。この場合、単純にデューティＤ２を最大値Ｄmaxに制限するだけでは、ＤＣ−ＤＣコンバータ１００の出力電圧が変動する。

第１の実施の形態におけるＤＣ−ＤＣコンバータの制御装置によれば、入力側のハーフブリッジ回路の上アームを構成する第１スイッチング素子４のオンデューティＤ１を演算するとともに、出力側のハーフブリッジ回路の上アームを構成する第３スイッチング素子６のオンデューティＤ２を演算する。そして、ＤＣ−ＤＣコンバータが昇圧動作であるか、降圧動作であるかを判定し、降圧動作であると判定すると、第１のオンデューティＤ１がデューティの最大値Ｄmaxを超える場合に、第１のオンデューティＤ１をデューティの最大値Ｄmaxに制限するとともに、演算した第２のオンデューティＤ２を小さくする。また、昇圧動作であると判定すると、第２のオンデューティＤ２がデューティの最大値Ｄmaxを超える場合に、第２のオンデューティＤ２をデューティの最大値Ｄmaxに制限するとともに、演算した第１のオンデューティＤ１を小さくする。これにより、コンバータの入力電圧を出力電圧指令値に一致させる昇圧制御または降圧制御の過渡制御状態時に、負荷３の変動や、電圧指令値の変化等が起こった場合でも、最適なデューティにて、スイッチング素子のスイッチング制御を行うことができるので、ＤＣ−ＤＣコンバータの出力電圧の変動を抑えることができる。また、昇圧および降圧の切り換え時にも、出力電圧の変動を招くことはない。

上述した第１の実施の形態におけるＤＣ−ＤＣコンバータの制御装置によれば、左右アームのスイッチングを同時に行うことないので、過大なスイッチング損失が発生することがなく、また、リアクトル電流を増加させることもない。

特に、第１の実施の形態におけるＤＣ−ＤＣコンバータの制御装置によれば、降圧動作時に、第１のオンデューティＤ１がデューティの最大値Ｄmaxを超えた量に基づいて、第２のオンデューティＤ２を小さくするので、最適なデューティでＤＣ−ＤＣコンバータを制御することができる。また、昇圧動作時に、第２のオンデューティＤ２がデューティの最大値Ｄmaxを超えた量に基づいて、第１のオンデューティＤ１を小さくするので、最適なデューティでＤＣ−ＤＣコンバータを制御することができる。

特に、第１の実施の形態におけるＤＣ−ＤＣコンバータの制御装置によれば、降圧動作時に、上式（８）によって第２のオンデューティＤ２を求めるので、より最適なデューティでＤＣ−ＤＣコンバータを制御することができる。また、昇圧動作時に、上式（４）によって第１のオンデューティＤ１を求めるので、より最適なデューティでＤＣ−ＤＣコンバータを制御することができる。

−第２の実施の形態−
上述した第１の実施の形態では、昇圧動作時に、第２のオンデューティＤ２がデューティの最大値Ｄmaxを超えた量に基づいて、第１のオンデューティＤ１を小さくし、降圧動作時に、第１のオンデューティＤ１がデューティの最大値Ｄmaxを超えた量に基づいて、第２のオンデューティＤ２を小さくする制御を行った。特に、昇圧動作時に、式（４）により、デューティＤ１を算出するとともに、降圧動作時に、式（８）により、デューティＤ２を算出した。第２の実施の形態では、第１の実施の形態と異なる方法により、昇圧動作時のデューティＤ１および降圧動作時のデューティＤ２を算出する。

第２の実施の形態では、昇圧動作時のデューティＤ１は、次式（９）により算出する。

（９）
すなわち、デューティＤ１は、本来の制御値Ｄmaxから、トランジスタ６の理論上のデューティＤが最大値Ｄmaxを超えた分だけ減算した値を下限値０、上限値Ｄmaxで制限した値である。デューティＤ２の値は、第１の実施の形態と同様に、式（５）より算出する。

降圧動作時のデューティＤ２は、次式（１０）により算出する。

（１０）
すなわち、デューティＤ２は、本来の制御値Ｄmaxから、トランジスタ４の理論上のデューティＤが最大値Ｄmaxを超えた分だけ減算した値を下限値０、上限値Ｄmaxで制限した値である。デューティＤ１の値は、第１の実施の形態と同様に、式（７）より算出する。

図７は、第２の実施の形態におけるコンバータ制御装置１４Ａの内部において、式（９），（５）および式（７），（１０）に示すデューティＤ１およびＤ２を算出するための回路の構成を示す図である。第１の実施の形態におけるコンバータ制御装置１４内部の回路構成（図５参照）と異なるのは、降圧制御部３０３Ａおよび昇圧制御部３０４Ａの構成である。

降圧制御部３０３Ａは、加算器７１、乗算器７２、除算器７３、減算器７４、および、入力値を下限値０および上限値Ｄmaxの範囲に制限するリミッタ７５，７６を備え、式（７），（１０）でそれぞれ表されるデューティＤ１，Ｄ２を算出して、スイッチ部３０５に出力する。昇圧制御部３０４は、乗算器８１、減算器８２，８４、除算器８３、および、入力値を下限値０および上限値Ｄmaxの範囲に制限するリミッタ８５，８６を備え、式（９），（５）でそれぞれ表されるデューティＤ１，Ｄ２を算出して、スイッチ部３０５に出力する。

図７に示す回路構成では、図５に示す降圧制御部３０３が備える除算器５４、および、昇圧制御部３０４が備える除算器６４が省かれている。すなわち、図７に示す回路によれば、図５に示す回路に比べて、演算負荷を低減することができる。

第２の実施の形態におけるＤＣ−ＤＣコンバータの制御装置によれば、第１の実施の形態におけるＤＣ−ＤＣコンバータの制御装置と同様に、コンバータの入力電圧を出力電圧指令値に一致させる昇圧制御または降圧制御の過渡制御状態時に、負荷３の変動や、電圧指令値の変化等が起こった場合でも、最適なデューティにて、スイッチング素子のスイッチング制御を行うことができる。これにより、ＤＣ−ＤＣコンバータの出力電圧の変動を抑えることができる。また、昇圧および降圧の切り換え時にも、出力電圧の変動を招くことはない。

特に、第２の実施の形態におけるＤＣ−ＤＣコンバータの制御装置によれば、降圧動作時に、上式（１０）によって第２のオンデューティＤ２を求めるので、式（８）を用いて演算する場合に比べて、演算負荷を低減することができる。また、昇圧動作時に、上式（９）によって第１のオンデューティＤ１を求めるので、式（４）を用いて演算する場合に比べて、演算負荷を低減することができる。

−第３の実施の形態−
上述した第１および第２の実施の形態では、ＤＣ−ＤＣコンバータ１００が昇圧動作時のデューティＤ１，Ｄ２、および、降圧動作時のデューティＤ１，Ｄ２を算出するとともに、昇圧動作であるか降圧動作であるかを判定し、判定結果に応じたデューティＤ１，Ｄ２を選択した。第３の実施の形態では、昇圧／降圧の判定を必要としないデューティＤ１，Ｄ２を演算する。

上式（１）より、デューティＤ１およびＤ２は、それぞれ次式（１１），（１２）で表される。

（１１）

（１２）
ただし、Ｖerrは、過渡状態でのデューティを決定するための因子であり、上式（３ａ）で表される

ＤＣ−ＤＣコンバータ１００の昇圧比をａ（ａ＝Ｖout／Ｖin）とすると、式（１１），（１２）より、デューティＤ１およびＤ２は、それぞれ次式（１３），（１４）で表すことができる。

（１３）

（１４）

上式（１３），（１４）では、デューティＤ１，Ｄ２が互いに関係しあっているので、一義的に定めることはできない。従って、ここでは、リアクトル３に流れる電流ｉ_Ｌが最小となる条件の下で、デューティＤ１，Ｄ２を決定する。

まず初めに、デューティＤ１について説明する。デューティＤ１は、昇圧比ａの値に応じて、次式（１５）〜（１７）で表される。

（ａ＝１）（１５）

（ａ＜１）（１６）

（ａ＞１）（１７）

すなわち、ａ＝１、および、ａ＜１（降圧時）の場合には、トランジスタ６のデューティＤ２を最大値Ｄmaxとした場合に、リアクトル電流ｉ_Ｌが最小となるので、式（１３）において、Ｄ２＝Ｄmaxとしている。また、ａ＞１（昇圧時）の場合には、トランジスタ４のデューティＤ１を最大値Ｄmaxとした場合に、リアクトル電流ｉ_Ｌが最小となる。昇圧比ａと、デューティＤ１，Ｄ２との間には、次式（１８）の関係が成り立つため、Ｄ２＝Ｄ１／ａを式（１３）に代入するとともに、Ｄ１＝Ｄmaxとすることにより、式（１７）が導かれる。

（１８）

式（１５）〜（１７）をまとめると、次式（１９）で表すことができる。

（１９）

続いて、デューティＤ２について説明する。デューティＤ２は、昇圧比ａの値に応じて、次式（２０）〜（２２）で表される。

（ａ＝１）（２０）

（ａ＜１）（２１）

（ａ＞１）（２２）

すなわち、ａ＝１、および、ａ＞１（昇圧時）の場合には、トランジスタ４のデューティＤ１を最大値Ｄmaxとした場合に、リアクトル電流ｉ_Ｌが最小となるので、式（１４）において、Ｄ１＝Ｄmaxとしている。また、ａ＜１（降圧時）の場合には、トランジスタ６のデューティＤ２を最大値Ｄmaxとした場合に、リアクトル電流ｉ_Ｌが最小となる。式（１８）より導かれるＤ１＝ａ・Ｄ２を式（１４）に代入するとともに、Ｄ２＝Ｄmaxとすることにより、式（２１）が導かれる。

式（２０）〜（２２）をまとめると、次式（２３）で表すことができる。

（２３）

図８は、コンバータ制御装置１４Ｂの内部において、式（１９）および（２３）でそれぞれ表されるデューティＤ１およびＤ２を算出するための回路の構成の一例を示す図である。デューティＤ１，Ｄ２を算出するための回路は、制御部３０１、除算器５０３，５０４，５０８，５０９、Ｄmaxを乗算する乗算器５０５，５１０、入力値を下限値０および上限値Ｄmaxの範囲に制限するリミッタ５０６，５１１、加算器５１３、減算器５１４、および、ＰＷＭ発生器５０７，５１２を備える。

第３の実施の形態におけるＤＣ−ＤＣコンバータの制御装置によれば、第１および第２の実施の形態におけるＤＣ−ＤＣコンバータの制御装置と同様に、コンバータの入力電圧を出力電圧指令値に一致させる昇圧制御または降圧制御の過渡制御状態時に、負荷３の変動や、電圧指令値の変化等が起こった場合でも、最適なデューティにて、スイッチング素子のスイッチング制御を行うことができる。これにより、ＤＣ−ＤＣコンバータの出力電圧の変動を抑えることができる。また、昇圧および降圧の切り換え時にも、出力電圧の変動を招くことはない。

特に、第３の実施の形態におけるＤＣ−ＤＣコンバータの制御装置によれば、昇圧／降圧の判定を必要としないので、昇圧／降圧の判定に要する演算負荷を低減することができる。また、昇圧制御時および降圧制御時の２つのデューティＤ１，Ｄ２を算出する必要がないので、演算負荷を低減することができ、また、回路構成を小さくすることができる。さらに、リアクトル電流ｉ_Ｌを最小に保つことができるので、効率を向上させることができる。なお、図８において、加算器５１３、減算器５１４より出力されるデューティＤ１、Ｄ２が最大値Ｄmaxを超える場合は、加算器５１３とＰＷＭ発生器５０７との間にリミッタ５０６と同一のリミッタを、減算器５１４とＰＷＭ発生器５１２との間に、リミッタ５１１と同一のリミッタを設けてもよい。

−第４の実施の形態−
第３の実施の形態では、式（１９）および（２３）により、デューティＤ１，Ｄ２をそれぞれ算出した。第４の実施の形態では、式（１９）および（２３）をそれぞれ近似した次式（２４），（２５）により、デューティＤ１，Ｄ２を算出する。

（２４）

（２５）

式（１９）と式（２４）、および、式（２３）と式（２５）の関係から明らかなように、０とＤmaxの間に値を制限するリミッタを式の外側に設けている。Ｖerrは、それほど大きい値ではないため、式（２４），（２５）で近似したデューティＤ１，Ｄ２を用いても、式（１９），（２３）で算出されるデューティＤ１，Ｄ２を用いた場合と同様の制御結果を得ることができる。

図９は、コンバータ制御装置１４Ｃの内部において、式（２４）および（２５）でそれぞれ表されるデューティＤ１およびＤ２を算出するための回路の構成を示す図である。この回路は、制御部３０１、Ｄmaxを乗算する乗算器６０３，６０７、除算器６０４，６０８，入力値を下限値０および上限値Ｄmaxの範囲に制限するリミッタ６０５，６０９、および、ＰＷＭ発生器６０６，６１０を備える。図９に示す構成によれば、図８に示す構成に比べて、除算器の数を減らすことができるので、演算負荷を低減することができる。

第４の実施の形態におけるＤＣ−ＤＣコンバータの制御装置によれば、第１〜第３の実施の形態におけるＤＣ−ＤＣコンバータの制御装置と同様に、コンバータの入力電圧を出力電圧指令値に一致させる昇圧制御または降圧制御の過渡制御状態時に、負荷３の変動や、電圧指令値の変化等が起こった場合でも、最適なデューティにて、スイッチング素子のスイッチング制御を行うことができる。これにより、ＤＣ−ＤＣコンバータの出力電圧の変動を抑えることができる。また、昇圧および降圧の切り換え時にも、出力電圧の変動を招くことはない。

また、第４の実施の形態におけるＤＣ−ＤＣコンバータの制御装置によれば、第３の実施の形態と同様に、昇圧／降圧の判定に要する演算負荷や、昇圧制御時および降圧制御時の２つのデューティＤ１，Ｄ２を算出するための演算負荷を低減することができる。さらに、リアクトル電流ｉ_Ｌを最小に保つことができるので、効率を向上させることができる。

特に、第４の実施の形態におけるＤＣ−ＤＣコンバータの制御装置によれば、式（２４），（２５）からオンデューティＤ１，Ｄ２を求めるので、式（１９），（２３）からオンデューティＤ１，Ｄ２を求める場合に比べて、演算負荷を低減することができる。

本発明は、上述した各実施の形態に限定されることはない。例えば、本発明によるＤＣ−ＤＣコンバータの制御装置は、ハイブリッド車両だけでなく、電気自動車や燃料電池車に搭載して使用することもできるし、車両以外のシステムに搭載して使用することもできる。

第１の実施の形態では、降圧制御部３０３が降圧制御用のデューティＤ１，Ｄ２を算出するとともに、昇圧制御部３０４が昇圧制御用のデューティＤ１，Ｄ２を算出し、スイッチ部３０５が切換判定部３０２の昇降圧判定結果に応じたデューティＤ１，Ｄ２を選択した。しかし、切換判定部３０２の昇降圧判定結果を降圧制御部３０３および昇圧制御部３０４に入力し、対応する制御部のみが算出したデューティＤ１，Ｄ２を出力するようにしてもよい。すなわち、降圧時には、降圧制御部３０３のみが算出したデューティＤ１，Ｄ２を出力し、昇圧時には、昇圧制御部３０４のみが算出したデューティＤ１，Ｄ２を出力する。また、降圧時には、降圧制御部３０３のみがデューティＤ１，Ｄ２を算出するようにし、昇圧時には、昇圧制御部３０４のみがデューティＤ１，Ｄ２を算出するようにしてもよい。

上述した第１，第２の実施の形態では、昇圧動作時に、第２のオンデューティＤ２がデューティの最大値Ｄmaxを超えた量に基づいて、第１のオンデューティＤ１を小さくし、降圧動作時に、第１のオンデューティＤ１がデューティの最大値Ｄmaxを超えた量に基づいて、第２のオンデューティＤ２を小さくする制御を行った。特に、降圧動作時に、第１の実施の形態では、式（８）からオンデューティＤ２を算出し、第２の実施の形態では、式（１０）からオンデューティＤ２を算出した。しかし、オンデューティＤ２の算出方法は、式（８）や（１０）に限定されることはない。また、昇圧動作時に、第１の実施の形態では、式（４）からオンデューティＤ１を算出し、第２の実施の形態では、式（９）からオンデューティＤ１を算出したが、算出方法は式（４）や（９）に限定されることもない。

上述した各実施の形態では、昇降圧コンバータの昇圧動作時および降圧動作時の制御として説明したが、昇圧コンバータの昇圧動作時だけに適用することもできるし、降圧コンバータの降圧動作時だけに適用することもできる。

特許請求の範囲の構成要素と第１〜第４の実施の形態の構成要素との対応関係は次の通りである。すなわち、ＮＰＮトランジスタ４が第１スイッチング素子を、ＮＰＮトランジスタ５が第２スイッチング素子を、ＮＰＮトランジスタ６が第３スイッチング素子を、ＮＰＮトランジスタ７が第４スイッチング素子を、リアクトル３がリアクトルを、コンバータ制御装置１４が第１のオンデューティ演算手段、第２のオンデューティ演算手段、昇降圧判定手段、およびデューティ制御手段をそれぞれ構成する。なお、以上の説明はあくまで一例であり、発明を解釈する上で、上記の実施形態の構成要素と本発明の構成要素との対応関係に何ら限定されるものではない。

第１の実施の形態におけるＤＣ−ＤＣコンバータの制御装置によって制御されるＤＣ−ＤＣコンバータ１００を含むシステム構成を示す図ＤＣ−ＤＣコンバータの昇圧制御時に、コンバータ制御装置によって行われる処理内容を示すフローチャートＤＣ−ＤＣコンバータの降圧制御時に、コンバータ制御装置によって行われる処理内容を示すフローチャートコンバータ制御装置内部の制御部内に設けられている、Ｖerrを求めるための回路の構成の一例を示す図コンバータ制御装置の内部において、デューティＤ１およびＤ２を算出するための回路の構成を示す図ＤＣ−ＤＣコンバータの出力電圧を電圧指令値に一致させるための昇圧制御を行っている過渡期に、負荷が変動した場合のデューティＤ１およびＤ２の変化を示す図第２の実施の形態におけるコンバータ制御装置の内部において、デューティＤ１およびＤ２を算出するための回路の構成を示す図第３の実施の形態におけるコンバータ制御装置の内部において、デューティＤ１およびＤ２を算出するための回路の構成を示す図第４の実施の形態におけるコンバータ制御装置の内部において、デューティＤ１およびＤ２を算出するための回路の構成を示す図

符号の説明

１…バッテリ、２…コンデンサ、３…リアクトル、４〜７…ＮＰＮトランジスタ、８〜１１…ダイオード、１２…コンデンサ、１３…負荷、１４…コンバータ制御装置、１５，１６…ＮＯＴゲート、３０…電圧制御部、４０…電流制御部、１００…ＤＣ−ＤＣコンバータ、３０１…制御部、３０２…切換判定部、３０３…降圧制御部、３０４…昇圧制御部、３０５…スイッチ部、３０６…ＰＷＭ発生器

Claims

入力側のハーフブリッジ回路の上アームを構成する第１スイッチング素子と、前記第１スイッチング素子の他端と接続され、前記入力側のハーフブリッジ回路の下アームを構成する第２スイッチング素子と、出力側のハーフブリッジ回路の上アームを構成する第３スイッチング素子と、前記第２スイッチング素子の他端と接続され、前記出力側のハーフブリッジ回路の下アームを構成する第４スイッチング素子と、前記入力側のハーフブリッジ回路と前記出力側のハーフブリッジ回路との間に設けられるリアクトルとを備え、前記入力側の電圧と前記出力側の電圧との間で電圧変換を行うＤＣ−ＤＣコンバータの制御装置であって、
前記第１のスイッチング素子のオン／オフを制御するための第１のオンデューティＤ１を演算する第１のオンデューティ演算手段と、
前記第３のスイッチング素子のオン／オフを制御するための第２のオンデューティＤ２を演算する第２のオンデューティ演算手段と、
前記ＤＣ−ＤＣコンバータが昇圧動作であるか、降圧動作であるかを判定する昇降圧判定手段と、
前記昇降圧判定手段によって降圧動作であると判定されている時に、前記第１のオンデューティ演算手段によって演算されるオンデューティＤ１がデューティの最大値Ｄmaxを超える場合に、前記第１のオンデューティＤ１を前記デューティの最大値Ｄmaxに制限するとともに、前記第２のオンデューティ演算手段によって演算される第２のオンデューティＤ２を小さくするデューティ制御手段とを備えることを特徴とするＤＣ−ＤＣコンバータの制御装置。
請求項１に記載のＤＣ−ＤＣコンバータの制御装置において、
前記デューティ制御手段は、前記第１のオンデューティ演算手段によって演算されるオンデューティＤ１がデューティの最大値Ｄmaxを超える量に基づいて、前記第２のオンデューティ演算手段によって演算される第２のオンデューティＤ２を小さくすることを特徴とするＤＣ−ＤＣコンバータの制御装置。
請求項１または請求項２に記載のＤＣ−ＤＣコンバータの制御装置において、
前記デューティ制御手段は、次の式により、第２のオンデューティＤ２を求めることを特徴とするＤＣ−ＤＣコンバータの制御装置。

ただし、上式を一般式

として示すとき、ａ〜ｄは、ｂがｃ以下ならａ＝ｃ、ｂがｄ以上ならａ＝ｄ、それ以外の場合には、ａ＝ｂであることを示す。
請求項１または請求項２に記載のＤＣ−ＤＣコンバータの制御装置において、
前記デューティ制御手段は、次の式により、第２のオンデューティＤ２を求めることを特徴とするＤＣ−ＤＣコンバータの制御装置。

ただし、上式を一般式

として示すとき、ａ〜ｄは、ｂがｃ以下ならａ＝ｃ、ｂがｄ以上ならａ＝ｄ、それ以外の場合には、ａ＝ｂであることを示す。
入力側のハーフブリッジ回路の上アームを構成する第１スイッチング素子と、前記第１スイッチング素子の他端と接続され、前記入力側のハーフブリッジ回路の下アームを構成する第２スイッチング素子と、出力側のハーフブリッジ回路の上アームを構成する第３スイッチング素子と、前記第２スイッチング素子の他端と接続され、前記出力側のハーフブリッジ回路の下アームを構成する第４スイッチング素子と、前記入力側のハーフブリッジ回路と前記出力側のハーフブリッジ回路との間に設けられるリアクトルとを備え、前記入力側の電圧と前記出力側の電圧との間で電圧変換を行うＤＣ−ＤＣコンバータの制御装置であって、
前記第１のスイッチング素子のオン／オフを制御するための第１のオンデューティＤ１を演算する第１のオンデューティ演算手段と、
前記第３のスイッチング素子のオン／オフを制御するための第２のオンデューティＤ２を演算する第２のオンデューティ演算手段と、
前記ＤＣ−ＤＣコンバータが昇圧動作であるか、降圧動作であるかを判定する昇降圧判定手段と、
前記昇降圧判定手段によって昇圧動作であると判定されている時に、前記第２のオンデューティ演算手段によって演算されるオンデューティＤ２がデューティの最大値Ｄmaxを超える場合に、前記第２のオンデューティＤ２を前記デューティの最大値Ｄmaxに制限するとともに、前記第１のオンデューティ演算手段によって演算される第１のオンデューティＤ１を小さくするデューティ制御手段とを備えることを特徴とするＤＣ−ＤＣコンバータの制御装置。
請求項５に記載のＤＣ−ＤＣコンバータの制御装置において、
前記デューティ制御手段は、前記第２のオンデューティ演算手段によって演算されるオンデューティＤ２がデューティの最大値Ｄmaxを超える量に基づいて、前記第１のオンデューティ演算手段によって演算される第１のオンデューティＤ１を小さくすることを特徴とするＤＣ−ＤＣコンバータの制御装置。
請求項５または請求項６に記載のＤＣ−ＤＣコンバータの制御装置において、
前記デューティ制御手段は、次の式により、第１のオンデューティＤ１を求めることを特徴とするＤＣ−ＤＣコンバータの制御装置。

ただし、上式を一般式

として示すとき、ａ〜ｄは、ｂがｃ以下ならａ＝ｃ、ｂがｄ以上なら、ａ＝ｄ、それ以外の場合には、ａ＝ｂであることを示す。
請求項５または請求項６に記載のＤＣ−ＤＣコンバータの制御装置において、
前記デューティ制御手段は、次の式により、第１のオンデューティＤ１を求めることを特徴とするＤＣ−ＤＣコンバータの制御装置。

ただし、上式を一般式

として示すとき、ａ〜ｄは、ｂがｃ以下ならａ＝ｃ、ｂがｄ以上ならａ＝ｄ、それ以外の場合には、ａ＝ｂであることを示す。
入力側のハーフブリッジ回路の上アームを構成する第１スイッチング素子と、前記第１スイッチング素子の他端と接続され、前記入力側のハーフブリッジ回路の下アームを構成する第２スイッチング素子と、出力側のハーフブリッジ回路の上アームを構成する第３スイッチング素子と、前記第２スイッチング素子の他端と接続され、前記出力側のハーフブリッジ回路の下アームを構成する第４スイッチング素子と、前記入力側のハーフブリッジ回路と前記出力側のハーフブリッジ回路との間に設けられるリアクトルとを備え、前記入力側の電圧と前記出力側の電圧との間で電圧変換を行うＤＣ−ＤＣコンバータの制御装置であって、
前記第１のスイッチング素子のオン／オフを制御するための第１のオンデューティＤ１を次式（Ｃ１）により演算する第１のオンデューティ演算手段と、
前記第３のスイッチング素子のオン／オフを制御するための第２のオンデューティＤ２を次式（Ｃ２）により演算する第２のオンデューティ演算手段とを備えることを特徴とするＤＣ−ＤＣコンバータの制御装置。

（Ｃ１）

（Ｃ２）
ただし、上式を一般式

として示すとき、ａ〜ｄは、ｂがｃ以下ならａ＝ｃ、ｂがｄ以上ならａ＝ｄ、それ以外の場合には、ａ＝ｂであることを示す。また、Ｖinは、前記ＤＣ−ＤＣコンバータの入力電圧、Ｖoutは、前記ＤＣ−ＤＣコンバータの出力電圧をそれぞれ示す。さらに、Ｖerrは、前記リアクトルのインダクタンスをＬ、前記リアクトルに流れる電流をｉ_Ｌとすると、Ｖerr＝Ｌ×（ｄｉ_Ｌ／ｄｔ）で表される値である。
入力側のハーフブリッジ回路の上アームを構成する第１スイッチング素子と、前記第１スイッチング素子の他端と接続され、前記入力側のハーフブリッジ回路の下アームを構成する第２スイッチング素子と、出力側のハーフブリッジ回路の上アームを構成する第３スイッチング素子と、前記第２スイッチング素子の他端と接続され、前記出力側のハーフブリッジ回路の下アームを構成する第４スイッチング素子と、前記入力側のハーフブリッジ回路と前記出力側のハーフブリッジ回路との間に設けられるリアクトルとを備え、前記入力側の電圧と前記出力側の電圧との間で電圧変換を行うＤＣ−ＤＣコンバータの制御装置であって、
前記第１のスイッチング素子のオン／オフを制御するための第１のオンデューティＤ１を次式（Ｃ３）により演算する第１のオンデューティ演算手段と、
前記第３のスイッチング素子のオン／オフを制御するための第２のオンデューティＤ２を次式（Ｃ４）により演算する第２のオンデューティ演算手段とを備えることを特徴とするＤＣ−ＤＣコンバータの制御装置。

（Ｃ３）

（Ｃ４）
ただし、上式を一般式

として示すとき、ａ〜ｄは、ｂがｃ以下ならａ＝ｃ、ｂがｄ以上ならａ＝ｄ、それ以外の場合には、ａ＝ｂであることを示す。また、Ｖinは、前記ＤＣ−ＤＣコンバータの入力電圧、Ｖoutは、前記ＤＣ−ＤＣコンバータの出力電圧をそれぞれ示す。さらに、Ｖerrは、前記リアクトルのインダクタンスをＬ、前記リアクトルに流れる電流をｉ_Ｌとすると、Ｖerr×（ｄｉ_Ｌ／ｄｔ）で表される値である。