JP2012152074A - 昇降圧チョッパ制御装置 - Google Patents
昇降圧チョッパ制御装置 Download PDFInfo
- Publication number
- JP2012152074A JP2012152074A JP2011010438A JP2011010438A JP2012152074A JP 2012152074 A JP2012152074 A JP 2012152074A JP 2011010438 A JP2011010438 A JP 2011010438A JP 2011010438 A JP2011010438 A JP 2011010438A JP 2012152074 A JP2012152074 A JP 2012152074A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching element
- duty
- reactor
- voltage source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】昇降圧チョッパの損失低下と制御応答の高速化を目的とする。
【解決手段】昇降圧チョッパ制御装置のデューティ演算器において、第1スイッチング素子のオンデューティの最大制限値をd1とし、第3スイッチング素子のオンデューティの最大制限値をd2とし、第1直流電圧源の電圧をV1とし、第2直流電圧源の電圧をV2として、電圧指令Vrefにd2・V2−d1・V1を加算して新たな電圧指令Vrを求め、Vr≧0の場合はD1=d1およびD2=d2−Vr/V2とし、Vr<0の場合はD1=d1+Vr/V1およびD2=d2とする。
【選択図】図1
【解決手段】昇降圧チョッパ制御装置のデューティ演算器において、第1スイッチング素子のオンデューティの最大制限値をd1とし、第3スイッチング素子のオンデューティの最大制限値をd2とし、第1直流電圧源の電圧をV1とし、第2直流電圧源の電圧をV2として、電圧指令Vrefにd2・V2−d1・V1を加算して新たな電圧指令Vrを求め、Vr≧0の場合はD1=d1およびD2=d2−Vr/V2とし、Vr<0の場合はD1=d1+Vr/V1およびD2=d2とする。
【選択図】図1
Description
本発明は、昇降圧チョッパ制御装置に関するもので、昇降圧チョッパの損失低減と制御応答の両立を図るものである。
図2に昇降圧チョッパの回路構成を示す。昇降圧チョッパは、第1スイッチング素子51と第2スイッチング素子52とが直列に接続された第1チョッパ21と、第3スイッチング素子53と第4スイッチング素子54とが直列に接続された第2チョッパ22と、前記第1から第4のスイッチング素子それぞれに逆並列に接続された4つのダイオード(61〜64)と、前記第1チョッパ21に並列に接続された第1直流電圧源31と、前記第2チョッパ22に並列に接続されて前記第1直流電圧源31と負極が接続されている第2直流電圧源32と、前記第1及び第2スイッチング素子の接点と前記第3及び第4スイッチング素子の接点との間に接続されたリアクトル4とで構成される。第1スイッチング素子51は、オンデューティD1のデューティでスイッチングされ、第2スイッチング素子52は、第1スイッチング素子51の反転信号でスイッチングされる。第3スイッチング素子53は、オンデューティD2のデューティでスイッチングされ、第4スイッチング素子54は、第3スイッチング素子53の反転信号でスイッチングされる。
図3は、昇降圧チョッパの制御装置の一例を表している。電流指令生成器11は、第2電圧検出器14で検出された第2直流電圧源32の電圧V2が所定値になるようにその差を比例積分増幅したものをリアクトル4の電流指令Irefとして出力する。電流制御器12は、電流検出器41で検出されたリアクトル4の電流が電流指令Irefに追従するようにリアクトル4の両端の電圧の指令Vrefを出力する。デューティ演算器13は、リアクトル4の両端電圧が電流制御器12の出力の電圧指令Vrefと一致するように第2電圧検出器14で検出された第2直流電圧源32の電圧V2と第1電圧検出器15で検出された第1直流電圧源31の電圧V1を用いて第1スイッチング素子51のオンデューティD1と第3スイッチング素子53のオンデューティD2とを出力する。
次に従来のデューティ演算器13について示す。
次に従来のデューティ演算器13について示す。
リアクトル4の第1直流電圧源31側の電位は、第1直流電圧源31の電圧をV1とするとD1・V1であり、リアクトル4の第2直流電圧源32側の電位は、第2直流電圧源32の電圧をV2とするとD2・V2である。ここで『・』は積を表す。従って、リアクトル4の両端の電圧がその指令Vrefに一致しているとすると
[数1]
D1・V1=Vref+D2・V2 …式(1)
D1・V1=Vref+D2・V2 …式(1)
が成り立つ。
従来例1においては、第1スイッチング素子51と第4スイッチング素子54とを同じタイミングでオンオフ動作させ、第2スイッチング素子52と第3スイッチング素子53とを同じタイミングでオンオフ動作させる。すると
従来例1においては、第1スイッチング素子51と第4スイッチング素子54とを同じタイミングでオンオフ動作させ、第2スイッチング素子52と第3スイッチング素子53とを同じタイミングでオンオフ動作させる。すると
[数2]
D2=1−D1 …式(2)
D2=1−D1 …式(2)
の関係が成り立つ。これを式(1)に代入すると、
[数3]
D1=(Vref+V2)/(V1+V2) …式(3)
D1=(Vref+V2)/(V1+V2) …式(3)
となる。つまり従来例1のデューティ演算器13は、式(3)で得られたD1と式(2)で得られたD2を出力することとなる。
従来例2のデューティ演算器13においては、D2を所定値D2cに固定し、式(1)から
従来例2のデューティ演算器13においては、D2を所定値D2cに固定し、式(1)から
[数4]
D1=(Vref+D2c・V2)/V1 …式(4)
D1=(Vref+D2c・V2)/V1 …式(4)
とする。
図4は、横軸に第1直流電圧源と第2直流電圧源の電圧比として、定常状態(Vref=0)での前記従来例1と従来例2の第1スイッチング素子51のオンデューティD1を表したものである。また図5は、第3スイッチング素子53のオンデューティD2を表したものである。従来例2では所定値D2c=0.8としている。従来例2では(V2/V1)>(1/0.8)においてD1>1となりこれは実現不可能なので(V2/V1)>(1/0.8)が実現できなくなる。また従来例1と従来例2の両方において、全ての電圧比にわたってD1及びD2が1未満の数値となるため、全てのスイッチング素子が常時スイッチングすることとなり、スイッチング損失が大きくなる。
図6は、横軸に第1直流電圧源と第2直流電圧源の電圧比として、第1直流電圧源の出力電流に対するリアクトル電流比を表したものであり、それはD1の逆数に相当する。これにより従来例1は従来例2より、大きな電流をリアクトルに流す必要があることが分かる。すると従来例1では銅損の増加やリアクトル体積の増加となる。
図6は、横軸に第1直流電圧源と第2直流電圧源の電圧比として、第1直流電圧源の出力電流に対するリアクトル電流比を表したものであり、それはD1の逆数に相当する。これにより従来例1は従来例2より、大きな電流をリアクトルに流す必要があることが分かる。すると従来例1では銅損の増加やリアクトル体積の増加となる。
表1は、過渡時にリアクトル4に印加可能な最大及び最小の電圧を示している。従来例2は従来例1より印加可能電圧範囲が狭いことから、制御応答が遅くなる。
以上に示したように解決しようとする問題点は、従来例1ではリアクトル電流が大きいことからリアクトルの損失や体積が大きいことであり、従来例2では、電圧比が制限され制御応答が遅いことであり、両者においては、全てのスイッチング素子が常時スイッチングすることからスイッチング損失が大きいことである。
本発明は、上記問題点を解決するために、第1スイッチング素子と第2スイッチング素子とが直列に接続された第1チョッパと、第3スイッチング素子と第4スイッチング素子とが直列に接続された第2チョッパと、前記第1から第4のスイッチング素子それぞれに逆並列に接続された4つのダイオードと、前記第1チョッパに並列に接続された第1直流電圧源と、前記第2チョッパに並列に接続されて前記第1直流電圧源と負極が接続されている第2直流電圧源と、前記第1及び第2スイッチング素子の接点と前記第3及び第4スイッチング素子の接点との間に接続されたリアクトルとで構成される昇降圧チョッパがあって、前記第1直流電圧源と前記第2直流電圧源との間の双方向電力転送を制御するために前記リアクトルに流れる電流の指令Irefを出力する電力制御器(電流指令生成器)と、前記リアクトルの電流が前記電力制御器(電流指令生成器)の出力の電流指令Irefに追従するように前記リアクトルの両端の電圧の指令Vrefを出力する電流制御器と、前記リアクトルの両端電圧が前記電流制御器の出力の電圧指令Vrefと一致するように前記第1スイッチング素子のオンデューティD1と前記第3スイッチング素子のオンデューティD2とを出力するデューティ演算器からなる昇降圧チョッパ制御装置において、前記第1スイッチング素子のオンデューティの最大制限値をd1とし、前記第3スイッチング素子のオンデューティの最大制限値をd2とし、前記第1直流電圧源の電圧をV1とし、前記第2直流電圧源の電圧をV2として、前記電圧指令Vrefにd2・V2−d1・V1を加算して新たな電圧指令Vrを求め、Vr≧0の場合はD1=d1およびD2=d2−Vr/V2とし、Vr<0の場合はD1=d1+Vr/V1およびD2=d2とする前記デューティ演算器であることを特徴とする。
第1スイッチング素子のオンデューティの最大制限値d1と第3スイッチング素子のオンデューティの最大制限値d2の両方を1とした場合において、電圧比に対する本発明を適用した時のD1特性を図4に、D2特性を図5に、リアクトル電流比を図6に示す。図4及び図5の発明の特性において、電圧比(V2/V1)が1以下ではD2が1に固定されて第3スイッチング素子が常時オンとなり、電圧比が1以上ではD1が1に固定されて第1スイッチング素子が常時オンとなるのでスイッチング損失が低減できることが分かる。またD1及びD2が1を超えることがないので電圧比の制限が無い。
図6の発明のリアクトル電流比は、従来例1及び従来例2のそれよりも小さいのでリアクトルの損失や体積を小さくできる。そして、d1=d2=1の場合は、表1に示されるようにリアクトル4に印加可能な電圧範囲が従来例1と同様に広いので制御応答を損なわない。
デューティ演算器13は、前述したようにリアクトル4の両端電圧が電流制御器12の出力の電圧指令Vrefと一致するように第2電圧検出器14で検出された第2直流電圧源32の電圧V2と第1電圧検出器15で検出された第1直流電圧源31の電圧V1を用いて第1スイッチング素子51のオンデューティD1と第3スイッチング素子53のオンデューティD2とを出力する。つまり、デューティ演算器13の入力はVrefの1つで、出力はD1とD2の2つとなっており、それらの関係は式(1)で表され、Vrefを実現するためのD1やD2は多数存在することとなる。また第1スイッチング素子51や第3スイッチング素子53に流れる電流は、リアクトル4に流れる電流のそれぞれD1倍とD2倍となる。つまり第1スイッチング素子51の電流が同じでもD1を大きくした方がリアクトル電流を小さくできることになり、第3スイッチング素子53の電流が同じでもD2を大きくした方がリアクトル電流を小さくできることになる。従って、リアクトル電流を小さくするためにD1やD2はなるべく大きな値を選択するようにする。
例えばD1をその最大制限値d1とすると、D1は式(5)、D2は式(6)となる。
例えばD1をその最大制限値d1とすると、D1は式(5)、D2は式(6)となる。
[数5]
D1=d1 …式(5)
[数6]
D2=(D1・V1−Vref)/V2=d2−Vr/V2 …式(6)
[数7]
Vr=Vref+d2・V2−d1・V1 …式(7)
D1=d1 …式(5)
[数6]
D2=(D1・V1−Vref)/V2=d2−Vr/V2 …式(6)
[数7]
Vr=Vref+d2・V2−d1・V1 …式(7)
ここでVrは式(7)で表され、d2はD2の最大制限値である。この場合、D2はd2以下でなければならないのでVr≧0の条件が必要となる。
またD2をその最大制限値d2とすると、D1は式(8)、D2は式(9)となる。
またD2をその最大制限値d2とすると、D1は式(8)、D2は式(9)となる。
[数8]
D1=(Vref+d2・V2)/V1=d1+Vr/V1 …式(8)
[数9]
D2=d2 …式(9)
D1=(Vref+d2・V2)/V1=d1+Vr/V1 …式(8)
[数9]
D2=d2 …式(9)
この場合、D1はd1以下でなければならないのでVr<0の条件が必要となる。
以上より、Vrを式(7)で求めて、Vr≧0の場合は式(5)と式(6)でD1とD2を求め、Vr<0の場合は式(8)と式(9)でD1とD2を求めればよいことになる。
以上より、Vrを式(7)で求めて、Vr≧0の場合は式(5)と式(6)でD1とD2を求め、Vr<0の場合は式(8)と式(9)でD1とD2を求めればよいことになる。
図1は、上記式(5)〜式(9)に基づいて、本発明のデューティ演算器13をブロック図で表したものである。第1電圧検出器15で検出された第1直流電圧源31の電圧V1と第1スイッチング素子のオンデューティの最大制限値d1との積を乗算器82で求め、加減算器81で入力した電圧指令Vrefから引き、第2電圧検出器14で検出された第2直流電圧源32の電圧V2と第3スイッチング素子のオンデューティの最大制限値d2との積を乗算器83で求め、加減算器81で入力した電圧指令Vrefに加えることで新たな電圧指令Vrが得られる。Vrは極性判別器88で極性が判別されてVr≧0の時1、Vr<0の時−1が極性判別器88より出力される。極性判別器88の出力が1の時はスイッチ89とスイッチ90は1の方にスイッチされて、D1はd1となり、D2は除算器85でVrをV2で割ったものとd2との差を加減算器87で求めたものとなる。極性判別器88の出力が−1の時はスイッチ89とスイッチ90は−1の方にスイッチされて、D1は除算器84でVrをV1で割ったものとd1との和を加算器86で求めたものとなり、D2はd2となる。
前述したように第2スイッチング素子52や第4スイッチング素子54は、それぞれ第1スイッチング素子51や第3スイッチング素子53の反転信号でスイッチングされるが、実際の適用では電源短絡を防止するためにスイッチングの際に第1スイッチング素子と第2スイッチング素子および第3スイッチング素子と第4スイッチング素子がともにオフとなるデッドタイム期間が設けられる。このデッドタイム期間により、D1やD2が1未満で1に非常に近い場合は、D1やD2通りのスイッチングができなくなるときがあり、リアクトルに低周波数の電流が流れるようになりリアクトルから磁気騒音が発生することがある。それを避けるために、デューティ最大制限値d1やd2を1未満の値に設定する。そうすると、D1やD2が1になることがなくなって常時スイッチングすることとなり、本発明の1つの特徴であるスイッチング損失低下の効果が薄らぐが、d1やd2は1に近い大きな値なので、リアクトルの損失や体積を小さくできる効果や高速な制御応答性はそのままである。
なお、上記は、Vr≧0とVr<0で条件分けをし、記述しているが、これは表記上の一例である。Vr=0の場合は、既述にある、Vr≧0として計算する場合と、Vr<0として計算する場合の、どちらの式・計算も成り立つ。
なお、上記は、Vr≧0とVr<0で条件分けをし、記述しているが、これは表記上の一例である。Vr=0の場合は、既述にある、Vr≧0として計算する場合と、Vr<0として計算する場合の、どちらの式・計算も成り立つ。
本発明の昇降圧チョッパ制御装置は、例えば電気自動車のバッテリとインバータの直流電源との間に適用した場合、変動するバッテリ電圧に対してインバータ直流電源電圧を最適な値に低損失で高速に制御することが可能となる。またバッテリの代りに電気2重層キャパシタを適用した場合でも、大きく変動するキャパシタ電圧に瞬時に対応してインバータ直流電源電圧を最適な値とすることができる。
11 電流指令生成器
12 電流制御器
13 デューティ演算器
14 第2電圧検出器
15 第1電圧検出器
21 第1チョッパ
22 第2チョッパ
31 第1直流電圧源
32 第2直流電圧源
4 リアクトル
41 電流検出器
51 第1スイッチング素子
52 第2スイッチング素子
53 第3スイッチング素子
54 第4スイッチング素子
61、62、63、64 ダイオード
81、87 加減算器
82、83 乗算器
84、85 除算器
86 加算器
88 極性判別器
89、90 スイッチ
12 電流制御器
13 デューティ演算器
14 第2電圧検出器
15 第1電圧検出器
21 第1チョッパ
22 第2チョッパ
31 第1直流電圧源
32 第2直流電圧源
4 リアクトル
41 電流検出器
51 第1スイッチング素子
52 第2スイッチング素子
53 第3スイッチング素子
54 第4スイッチング素子
61、62、63、64 ダイオード
81、87 加減算器
82、83 乗算器
84、85 除算器
86 加算器
88 極性判別器
89、90 スイッチ
Claims (1)
- 第1スイッチング素子と第2スイッチング素子とが直列に接続された第1チョッパと、第3スイッチング素子と第4スイッチング素子とが直列に接続された第2チョッパと、前記第1から第4のスイッチング素子それぞれに逆並列に接続された4つのダイオードと、前記第1チョッパに並列に接続された第1直流電圧源と、前記第2チョッパに並列に接続されて前記第1直流電圧源と負極が接続されている第2直流電圧源と、前記第1及び第2スイッチング素子の接点と前記第3及び第4スイッチング素子の接点との間に接続されたリアクトルとで構成される昇降圧チョッパがあって、前記第1直流電圧源と前記第2直流電圧源との間の双方向電力転送を制御するために前記リアクトルに流れる電流の指令Irefを出力する電力制御器と、前記リアクトルの電流が前記電力制御器の出力の電流指令Irefに追従するように前記リアクトルの両端の電圧の指令Vrefを出力する電流制御器と、前記リアクトルの両端電圧が前記電流制御器の出力の電圧指令Vrefと一致するように前記第1スイッチング素子のオンデューティD1と前記第3スイッチング素子のオンデューティD2とを出力するデューティ演算器からなる昇降圧チョッパ制御装置において、
前記第1スイッチング素子のオンデューティの最大制限値をd1とし、前記第3スイッチング素子のオンデューティの最大制限値をd2とし、前記第1直流電圧源の電圧をV1とし、前記第2直流電圧源の電圧をV2として、前記電圧指令Vrefにd2・V2−d1・V1を加算して新たな電圧指令Vrを求め、Vr≧0の場合はD1=d1およびD2=d2−Vr/V2とし、Vr<0の場合はD1=d1+Vr/V1およびD2=d2とする前記デューティ演算器であることを特徴とする昇降圧チョッパ制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011010438A JP2012152074A (ja) | 2011-01-21 | 2011-01-21 | 昇降圧チョッパ制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011010438A JP2012152074A (ja) | 2011-01-21 | 2011-01-21 | 昇降圧チョッパ制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012152074A true JP2012152074A (ja) | 2012-08-09 |
Family
ID=46793781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011010438A Pending JP2012152074A (ja) | 2011-01-21 | 2011-01-21 | 昇降圧チョッパ制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012152074A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006042542A (ja) * | 2004-07-29 | 2006-02-09 | Toyo Electric Mfg Co Ltd | 昇降圧制御装置 |
WO2009023380A1 (en) * | 2007-08-14 | 2009-02-19 | Freescale Semiconductor Inc. | Mode transitioning in a dc/dc converter using a constant duty cycle difference |
JP2009183080A (ja) * | 2008-01-31 | 2009-08-13 | Nissan Motor Co Ltd | Dc−dcコンバータの制御装置 |
-
2011
- 2011-01-21 JP JP2011010438A patent/JP2012152074A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006042542A (ja) * | 2004-07-29 | 2006-02-09 | Toyo Electric Mfg Co Ltd | 昇降圧制御装置 |
WO2009023380A1 (en) * | 2007-08-14 | 2009-02-19 | Freescale Semiconductor Inc. | Mode transitioning in a dc/dc converter using a constant duty cycle difference |
JP2009183080A (ja) * | 2008-01-31 | 2009-08-13 | Nissan Motor Co Ltd | Dc−dcコンバータの制御装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20220368227A1 (en) | Boost power conversion circuit, method, inverter, apparatus, and system | |
JP6541884B2 (ja) | Dc/dcコンバータ | |
US20140159689A1 (en) | Constant time control method, control circuit and switch regulator using the same | |
JP5397230B2 (ja) | 電源制御システム | |
JP6153144B1 (ja) | Dc/dcコンバータの制御装置および制御方法 | |
WO2014136142A1 (ja) | 交流モータ駆動システム | |
JP2013192383A (ja) | Dc−dcコンバータ | |
EP3065276B1 (en) | Active filter and communication system | |
JP6289574B1 (ja) | 直流電力変換器 | |
JP2014138479A (ja) | スイッチングレギュレータ | |
US20190181760A1 (en) | Buck boost converter | |
JP4881940B2 (ja) | 直流電源装置 | |
US20170310219A1 (en) | Dc/dc converter | |
JP6140007B2 (ja) | 電力変換装置 | |
JP2014207741A (ja) | スイッチングレギュレータ | |
JP5924281B2 (ja) | 電力変換装置及び系統連系システム | |
Bari et al. | A new current mode constant on time control with ultrafast load transient response | |
JP2012152074A (ja) | 昇降圧チョッパ制御装置 | |
JP6500738B2 (ja) | 電力変換装置及びその制御方法 | |
JP5318966B2 (ja) | Dc/dcコンバータ | |
Zhou et al. | Unified pulse‐width modulation scheme for improved digital‐peak‐voltage control of switching DC‐DC converters | |
JP2011211828A (ja) | 力率改善回路 | |
JP2012239292A (ja) | 整流器のスナバ回路 | |
JP2019103284A (ja) | チョッパ装置 | |
JP2011147232A (ja) | 直流電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131211 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141202 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150407 |