JP2006042542A - 昇降圧制御装置 - Google Patents

昇降圧制御装置 Download PDF

Info

Publication number
JP2006042542A
JP2006042542A JP2004221197A JP2004221197A JP2006042542A JP 2006042542 A JP2006042542 A JP 2006042542A JP 2004221197 A JP2004221197 A JP 2004221197A JP 2004221197 A JP2004221197 A JP 2004221197A JP 2006042542 A JP2006042542 A JP 2006042542A
Authority
JP
Japan
Prior art keywords
current
switching element
switching
reactor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004221197A
Other languages
English (en)
Inventor
Yoichi Omori
洋一 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Electric Manufacturing Ltd
Original Assignee
Toyo Electric Manufacturing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Electric Manufacturing Ltd filed Critical Toyo Electric Manufacturing Ltd
Priority to JP2004221197A priority Critical patent/JP2006042542A/ja
Publication of JP2006042542A publication Critical patent/JP2006042542A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

【課題】リアクトル電流の制御応答は維持したままで、平均電流とリップル幅とスイッチング損失を低減した昇降圧変換器の制御装置を提供する。
【解決手段】リアクトルの電流と電流指令との差を増幅して電圧指令を出力する調整器と、前記電圧指令が正の時は前記第1スイッチング素子のオンデューティを所定値d0とし、前記電圧指令が負の時は前記第3スイッチング素子のオンデューティを前記所定値d0とした信号を出力するスイッチング信号生成器とを具備する。
【選択図】図1

Description

本発明は、昇降圧変換器の制御装置に関するもので、変換効率の向上と応答速度向上の両立を図るものである。
図4に昇降圧変換器の回路構成を示す。昇降圧変換器は、第1スイッチング素子51と第2スイッチング素子52とが直列に接続された第1チョッパ21と、第3スイッチング素子53と第4スイッチング素子54とが直列に接続された第2チョッパ22と、前記第1から第4のスイッチング素子それぞれに逆並列に接続された4つのダイオード(61〜64)と、前記第1チョッパ21に並列に接続された第1直流電圧源31と、前記第2チョッパ22に並列に接続されて前記第1直流電圧源31と共通の基準電位である第2直流電圧源32と、前記第1及び第2スイッチング素子の接点と前記第3及び第4スイッチング素子の接点との間に接続されたリアクトル4とで構成される。電流検出器41で検出されたリアクトル4に流れる電流Iを指令値Irefに追従させるための、昇降圧変換器の第1から第4スイッチング素子を制御する信号を出力する昇降圧制御装置の一例を図2に示す。
図2において、調整器7は、電流指令Irefと電流Iとを電流差演算器71で求め、それを例えば比例積分器からなる増幅器72で増幅して電圧指令Veとして出力する。スイッチング信号生成器8は、電圧指令Veを入力して制御信号S1〜S4を出力する。スイッチング信号生成器8において、三角波発生器88出力Vcと電圧指令Veとを比較器83で比較して、Ve>Vcならば1を、Ve<Vcならば0を出力する。比較器83の出力は、第1スイッチング素子51の制御信号S1と第4スイッチング素子54の制御信号S4となる。反転器92は、入力した比較器83の出力が1ならば0を、入力した比較器83の出力が0ならば1を出力する。反転器92の出力は、第2スイッチング素子52の制御信号S2と第3スイッチング素子53の制御信号S3となる。以上の構成により、リアクトル電流Iを電流指令Irefに追従させることができる。
図2に代わる昇降圧制御装置のもう1つの例を図3に示す。
図3において、調整器7は図2と同様に電圧指令Veを出力する。スイッチング信号生成器8は、電圧指令Veを入力して制御信号S1〜S4を出力する。スイッチング信号生成器8において、三角波発生器88出力Vcと電圧指令Veとを比較器83で比較して、Ve>Vcならば1を、Ve<Vcならば0を出力する。比較器83の出力は、第1スイッチング素子51の制御信号S1となる。反転器93は、入力した比較器83の出力が1ならば0を、入力した比較器83の出力が0ならば1を出力し、第2スイッチング素子52の制御信号S2となる。比較器87は、第3スイッチング素子のオンデューティd2とVcを比較して、d2>Vcならば1を、d2<Vcならば0を出力する。比較器87の出力は、第3スイッチング素子53の制御信号S3となる。反転器92は、入力した比較器87の出力が1ならば0を、入力した比較器87の出力が0ならば1を出力し、第4スイッチング素子54の制御信号S4となる。この構成により、第3スイッチング素子のオンデューティがd2となり、第1スイッチング素子のオンデューティd1が自動調整されてリアクトル電流Iを電流指令Irefに追従させることができる。
特開2004−120940号公報 特開2003−088140号公報
図5は、図2に示された昇降圧制御装置において、第1及び第2スイッチング素子の接点の電位E1と、第3及び第4スイッチング素子の接点の電位E2と、リアクトル4の両端の電位差(E1−E2)と、リアクトル4の電流Iの波形を示している。三角波発生器88出力の三角波Vcの周期をTとし、第1スイッチング素子のオンデューティをd1とし、第1直流電圧源31の電圧をV1とし、第2直流電圧源32の電圧をV2とし、電流Iの周期T間の平均値をIm1とし、電流Iのリップル幅をIpp1としている。
平均電流Im1が変化しない定常状態において、
V1・d1=(1−d1)・V2 (1)
が成り立つ。第1直流電圧源31から第2直流電圧源32へ電力Pを供給している場合、平均電流Im1は、
Im1=P/(d1・V1) (2)
なので(1)式を代入して
Im1=P・(V1+V2)/(V1・V2) (3)
となる。例えばV1=V2の場合Im1=2・P/V1の電流をリアクトルに流す必要があり、これによってリアクトルの比較的大きな銅損が発生する。
またリップル幅Ipp1は、リアクトルのインダクタンスをLとすると
Ipp1=V1・d1・T/L (4)
なので(1)式を代入して
Ipp1=V1・V2/(V1+V2)・T/L (5)
となり、比較的大きな電流リップルとなる
また第1から第4の全てのスイッチング素子がスイッチングしているのでスイッチング損失が大きい。
図6は、図3に示された昇降圧制御装置において、図5と同様に、第1及び第2スイッチング素子の接点の電位E1と、第3及び第4スイッチング素子の接点の電位E2と、リアクトル4の両端の電位差(E1−E2)と、リアクトル4の電流Iの波形を示している。そして電流Iの周期T間の平均値をIm2とし、電流Iのリップル幅をIpp2としている。
平均電流Im2が変化しない定常状態において、
V1・d1=V2・d2 (6)
が成り立つ。第1直流電圧源31から第2直流電圧源32へ電力Pを供給している場合、平均電流Im2は、
Im2=P/(d1・V1) (7)
なので(6)式を代入して
Im2=P/(d2・V2) (8)
となる。図2の装置と比較するために(3)式との比を求めてみると
Im1/Im2=(V1+V2)・d2/V1 (9)
となり、例えばV1=V2の場合は、d2>0.5であればIm1>Im2となり、図3の方式の方が平均電流を小さくすることができる。
またリップル幅Ipp2は、(6)式を考慮して、V1>V2の場合は図6より
Ipp2=(V1−V2)・V2・d2/V1・T/L (10)
となり、V1<V2の場合は
Ipp2=(V2−V1)・d2・T/L (11)
である。図2の装置と比較するために(5)式と(10)式の差を求めてみると
Figure 2006042542
で、Ipp1>Ipp2となるので、図2の装置より図3の装置の方が電流リップルが小さくなる。
以上より、図3の装置の方が平均電流値と電流リップルの両方において小さくなり、効率の向上とリアクトルの小型化が期待できる。しかしながら、図2の装置と同様に第1から第4の全てのスイッチング素子がスイッチングしているのでスイッチング損失が大きい。また、(6)式よりd1=d2・V2/V1となるがd1は1を越えることは不可能なのでV2/V1>1/d2となると制御ができなくなる。また急速に電流を正に立ち上げたい場合に、最大のオンデューティであるd1=1とすると、図2の装置ではV1の電圧をリアクトルの両端に印加できるので、比較的高速な電流立ち上げが可能であるが、図3の装置では平均的にV1−d2・V2の電圧しかリアクトルに印加できないので電流の応答が遅い。
つまり、図2の装置ではリアクトルの平均電流とリップル電流の両方が大きい。図3の装置では、図2の装置より両者が小さいが、V2/V1を大きくしたい場合に何らかの方法でd2を小さく操作する必要がある。それを避けるために最初からd2を小さくしておくと平均電流が図2の装置よりも大きくなることがある。また図3の装置は図2の装置に比べて電流制御応答が遅い。
前述した問題点を解決するために、第1スイッチング素子と第2スイッチング素子とが直列に接続された第1チョッパと、第3スイッチング素子と第4スイッチング素子とが直列に接続された第2チョッパと、前記第1から第4のスイッチング素子それぞれに逆並列に接続された4つのダイオードと、前記第1チョッパに並列に接続された第1直流電圧源と、前記第2チョッパに並列に接続されて前記第1直流電圧源と共通の基準電位である第2直流電圧源と、前記第1及び第2スイッチング素子の接点と前記第3及び第4スイッチング素子の接点との間に接続されたリアクトルとからなる昇降圧変換器の前記第1から第4のスイッチング素子を制御する信号を出力する昇降圧制御装置において、
前記リアクトルの電流と電流指令との差を増幅して電圧指令を出力する調整器と、前記電圧指令が正の時は前記第1スイッチング素子のオンデューティを所定値d0とし、前記電圧指令が負の時は前記第3スイッチング素子のオンデューティを前記所定値d0とした信号を出力するスイッチング信号生成器とを具備することを特徴とする。
また前記所定値d0を1とすることを特徴とする。
本発明により、図2の装置と同じ制御応答で、図3の装置とほぼ同じ平均電流でほぼ同じリップル電流とすることができ、しかも図3の装置の問題点であったV2/V1の制限を無くすることができる。
昇降圧変換器のリアクトル電流の高速な電流制御応答を維持したまま平均電流とリップルを小さくすることができた。
図1は、本発明の1実施例のブロック図である。調整器7は図2や図3と同様に電圧指令Veを出力する。スイッチング信号生成器8は、電圧指令Veを入力して制御信号S1〜S4を出力する。スイッチング信号生成器8において、第1電圧比率演算器84と加算器85によりd0+Ve/V1を求める。ここでV1は、第1直流電圧源の電圧であり、d0はオンデューティの所定値であり0から1の範囲の値をとる。加算器85の出力は比較器86で三角波発生器88の出力Vcと比較され、Vcより大きいとき1、Vcより小さいとき0が出力される。第2電圧比率演算器81と加減算器82によりd0−Ve/V2を求める。ここでV2は、第2直流電圧源の電圧である。加減算器82の出力は比較器83で三角波発生器88の出力Vcと比較され、Vcより大きいとき1、Vcより小さいとき0が出力される。d0は、比較器87でVcと比較され、Vcより大きいとき1、Vcより小さいとき0が出力される。電圧指令Veは比較器89でVcと比較され、Vcより大きいとき1、Vcより小さいとき0が出力される。切替器90は、比較器89の出力が1の時比較器83の出力を選択し、比較器89の出力が0の時比較器87の出力を選択して制御信号S3として出力する。切替器91は、比較器89の出力が1の時比較器87の出力を選択し、比較器89の出力が0の時比較器86の出力を選択して制御信号S1として出力する。反転器92と93は、それぞれS3とS1の信号の1と0を反転してS4、S2として出力する。
図7は、図1に示された昇降圧制御装置においてd0=1の場合で、第1及び第2スイッチング素子の接点の電位E1と、第3及び第4スイッチング素子の接点の電位E2と、リアクトル4の両端の電位差(E1−E2)と、リアクトル4の電流Iの波形を示している。三角波発生器88出力の三角波Vcの周期をTとし、第1スイッチング素子のオンデューティをd1とし、第1直流電圧源31の電圧をV1とし、第2直流電圧源32の電圧をV2とし、電流Iの周期T間の平均値をIm3とし、電流Iのリップル幅をIpp3としている。
図1の構成により、周期T1間の電位E1とE2の平均値は、Ve>0の場合、
E1=d0・V1 (13)
E2=d0・V2−Ve (14)
であり、Ve<0の場合、
E1=Ve+d0・V1 (15)
E2=d0・V2 (16)
となるので、リアクトルの両端の電位差は、Veの極性に関係なく
E1−E2=Ve−d0・(V2−V1) (17)
となる。
平均電流Im3が変化しない定常状態においては、E1−E2=0なので、
Ve=d0・(V2−V1) (18)
が成り立つ。従って定常状態において、Ve>0の時はV2>V1でありd1=d0、Ve<0時はV2<V1であり第3スイッチング素子のオンデューティ=d0である。よって第1直流電圧源31から第2直流電圧源32へ電力Pを供給している場合、平均電流Im3は、Ve>0時(定常状態ではV2>V1の時)に
Im3=P/(d0・V1) (19)
となり、Ve<0時(定常状態ではV2<V1の時)に、
Im3=P/(d0・V2) (20)
となり、d0=1の時に最小となる。そしてd0=1では、Im1>Im3であり、特にV1=V2時においてはIm3はIm1の半分となる。そして、(20)式のd0をd2とすれば(8)式と同じになるため、V2<V1の場合では図3の装置と本発明の装置では平均電流が同じとなる。
またリップル幅Ipp3は、Ve>0時(定常状態ではV2>V1の時)に、
Ipp3=(V2−V1)・V1・d0/V2・T/L (21)
となり、Ve<0時(定常状態ではV2<V1の時)に、
Ipp3=(V1−V2)・V2・d0/V1・T/L (22)
となる。以上よりd0を小さくした方がリップル幅は小さくなる。(22)式のd0をd2とすれば、(10)式と同じになるため、V2<V1の場合では、図3の装置と本発明の装置では電流リップル幅は同じとなる。
前述したように、図3の装置では、d2を固定値とするとV2/V1>1/d2では制御不能となった。しかし、図1の装置では加減算器82の出力や加算器85の出力は0〜1の範囲を持つことができるので、Veは−d0・V1〜d0・V2の範囲で変化することができる。よって最小値であるVe=−d0・V1を(17)式に代入するとE1−E2<0となるのでリアクトル電流を減らすことが可能であり、最大値であるVe=d0・V2を(17)式に代入するとE1−E2>0となるのでリアクトル電流を増加させることが可能であり、V2/V1の値やd0値によって制御不能状態となることは無い。
急速に電流を正に立ち上げたい場合において、本発明ではVe=d0・V2となり、リアクトルの両端に印加される電圧は(17)式からd0・V1となる。よってd0=1とすれば、図2の装置の場合と同じ電圧が印加できるので、図2の装置の場合と同様に高速な電流制御が可能となる。
以上より本発明の図1の装置と図2の装置を比較すると、d0=1とすれば、電流制御応答は同じであるにも関わらずリアクトルの平均電流は半分となる。また電流リップル幅も小さくなる。しかも、第1チョッパと第2チョッパの片方はスイッチングをしないのでそれだけでもスイッチング損失も半分となる。上記の平均電流が半分となることを合わせるとスイッチング損失が1/4となることになる。また図3の装置と比較すると、d0=d2とすれば、V2<V1において電流リップル幅と平均電流は同じであるが、電流応答は速く、しかも制御不能状態となる条件が無い。
本発明のd0は、以下のように決定すればよい。スイッチング損失やリアクトルの銅損を最小化したい場合、もしくは電流応答を最優先としたい場合はd0=1とする。リアクトルに流れるリップル電流によって生じるリアクトル内の鉄損を小さくしたい場合は、d0を1未満の値とする。
本発明により、昇降圧変換器のリアクトルの電流の平均値とリップルを小さくすることができ、しかも高速に制御できることから、産業上の利用の可能性は大いにある。
本発明の実施例を示した説明図である。 従来の昇降圧制御装置の一例を示した説明図である。 従来の昇降圧制御装置の図2とは異なる例を示した説明図である。 昇降圧変換器の回路構成である。 図2の装置による各部電圧・電流波形である。 図3の装置による各部電圧・電流波形である。 図1の装置による各部電圧・電流波形である。
符号の説明
31 第1直流電圧源
32 第2直流電圧源
21 第1チョッパ
22 第2チョッパ
51 第1スイッチング素子
52 第2スイッチング素子
53 第3スイッチング素子
54 第4スイッチング素子
4 リアクトル
61、62、63、64 ダイオード
41 電流検出器
8 スイッチング信号生成器
7 調整器
71 電流差演算器
72 増幅器
81 第2電圧比率演算器
84 第1電圧比率演算器
82 加減算器
85 加算器
83、87、86、89 比較器
88 三角波発生器
90、91 切替器
92、93 反転器

Claims (2)

  1. 第1スイッチング素子と第2スイッチング素子とが直列に接続された第1チョッパと、第3スイッチング素子と第4スイッチング素子とが直列に接続された第2チョッパと、前記第1から第4のスイッチング素子それぞれに逆並列に接続された4つのダイオードと、前記第1チョッパに並列に接続された第1直流電圧源と、前記第2チョッパに並列に接続されて前記第1直流電圧源と共通の基準電位である第2直流電圧源と、前記第1及び第2スイッチング素子の接点と前記第3及び第4スイッチング素子の接点との間に接続されたリアクトルとからなる昇降圧変換器の前記第1から第4のスイッチング素子を制御する信号を出力する昇降圧制御装置において、
    前記リアクトルの電流と電流指令との差を増幅して電圧指令を出力する調整器と、前記電圧指令が正の時は前記第1スイッチング素子のオンデューティを所定値d0とし、前記電圧指令が負の時は前記第3スイッチング素子のオンデューティを前記所定値d0とした信号を出力するスイッチング信号生成器とを具備することを特徴とする昇降圧制御装置。
  2. 前記所定値d0を1とすることを特徴とする請求項1記載の昇降圧制御装置。
JP2004221197A 2004-07-29 2004-07-29 昇降圧制御装置 Pending JP2006042542A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004221197A JP2006042542A (ja) 2004-07-29 2004-07-29 昇降圧制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004221197A JP2006042542A (ja) 2004-07-29 2004-07-29 昇降圧制御装置

Publications (1)

Publication Number Publication Date
JP2006042542A true JP2006042542A (ja) 2006-02-09

Family

ID=35906907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004221197A Pending JP2006042542A (ja) 2004-07-29 2004-07-29 昇降圧制御装置

Country Status (1)

Country Link
JP (1) JP2006042542A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012152074A (ja) * 2011-01-21 2012-08-09 Toyo Electric Mfg Co Ltd 昇降圧チョッパ制御装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002272136A (ja) * 2001-03-09 2002-09-20 Tdk Corp 系統連系インバータ
JP2004135372A (ja) * 2002-10-08 2004-04-30 Tdk Corp 力率改善コンバータ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002272136A (ja) * 2001-03-09 2002-09-20 Tdk Corp 系統連系インバータ
JP2004135372A (ja) * 2002-10-08 2004-04-30 Tdk Corp 力率改善コンバータ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012152074A (ja) * 2011-01-21 2012-08-09 Toyo Electric Mfg Co Ltd 昇降圧チョッパ制御装置

Similar Documents

Publication Publication Date Title
US10003263B2 (en) Over voltage protection control method and circuit for four-switch buck-boost converter
US20160218618A1 (en) Power supply device and control method thereof
TW201216600A (en) Multi-phase switching regulator and driver circuit and control method thereof
US10284070B2 (en) Voltage conversion device and voltage conversion method
JP2017005774A (ja) デジタル制御電源回路、その制御回路、制御方法およびそれを用いた電子機器
JP2014050143A (ja) Zソースインバータ
JP2000152647A (ja) 系統連系インバータ
JP2015096019A (ja) マトリクスコンバータおよび出力電圧誤差の補償方法
JP2003309975A (ja) Pwmサイクロコンバータ及びその制御方法
JP2014107931A (ja) インバータ装置の運転方法およびインバータ装置
CN102457186A (zh) 电流模式切换式电源供应器及其控制电路与控制方法
JP5924281B2 (ja) 電力変換装置及び系統連系システム
JP2006042542A (ja) 昇降圧制御装置
JP2004120844A (ja) 昇圧コンバータ制御装置
JP2006166613A (ja) スイッチング電源装置
JP2013046431A (ja) チョッパ装置
JP4498891B2 (ja) 半導体電力変換装置
JP2008136258A (ja) 電力変換装置
JP6468046B2 (ja) Pwm電力変換器の並列運転方法および並列運転装置
JP2008109790A (ja) 電力変換装置
JP5769330B1 (ja) 電力変換装置
JP2018088763A (ja) 電力変換装置
JP2005110422A (ja) 電源装置
JP2019103284A (ja) チョッパ装置
JP2001197732A (ja) 半導体電力変換装置の制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100706