JP2011114977A

JP2011114977A - スイッチング電源の制御回路、電子機器、及びスイッチング電源の制御方法

Info

Publication number: JP2011114977A
Application number: JP2009270328A
Authority: JP
Inventors: Toru Miyamae; 亨宮前
Original assignee: Fujitsu Semiconductor Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 2009-11-27
Filing date: 2009-11-27
Publication date: 2011-06-09
Anticipated expiration: 2029-11-27
Also published as: US8493050B2; JP5507980B2; US20110127981A1

Abstract

【課題】出力電圧を所望の状態に追従させることができ、軽負荷時にもスイッチングの休止期間に依存したノイズの発生を抑制することが可能なスイッチング電源の制御回路、電子機器、及びスイッチング電源の制御方法を提供すること。
【解決手段】スイッチング電源の出力電圧に応じてスイッチングを休止させる第１制御部と、スイッチングの休止期間に応じて、スイッチング電源の出力に接続される負荷の大きさを変更する第２制御部と、を有し、第２制御部は、第１休止期間において、第１休止期間よりも前の第２休止期間で更新された負荷の大きさに依存して、負荷の大きさを変更する。
【選択図】図１

Description

本願は、負荷に電力を供給するスイッチング電源の制御回路、電子機器、及びスイッチング電源の制御方法に関する。

電子機器等において、負荷への電力供給にスイッチング電源が用いられており、例えば、直流電圧を別の直流電圧に変換するＤＣＤＣコンバータが用いられている。また、従来、出力電圧がある程度上昇するとスイッチングを休止する休止期間に入り、出力電圧がある程度低下するとスイッチングを行うＰＦＭ機能を有するＤＣＤＣコンバータがある。このようなＤＣＤＣコンバータにおいて、出力電圧が低下する時間は出力コンデンサと負荷電流とによってほぼ決定されるため、負荷が軽くなるほどスイッチングの休止期間は長くなる。これに関連して、軽負荷時に出力電圧を低下させるため、出力−グランド間に設けられたスイッチ素子を所定時間オンにし、出力コンデンサに蓄えられた電荷を放電する構成が知られている。

特開２００８−２５３０５１号公報

しかしながら、予め定められた一定の能力で放電を行う場合、スイッチングの休止期間を目標の周期に持っていくことはできるが、出力電圧を所望の状態に追従させることはできない。例えば、軽負荷時にスイッチングの休止期間が所定値以上となるとスイッチ素子をオンにする場合、スイッチ素子をオンにするまでの期間の出力電圧の減少は出力コンデンサと負荷電流とによって決まる。したがって、スイッチ素子をオンにするまでの各期間について、出力電圧のリップル波形に出力コンデンサと負荷電流とに応じた低周波成分が含まれることがあり、電源が供給されるシステムの仕様によっては、低周波成分がシステムに対してノイズとなる場合がある。

本願は、出力電圧を所望の状態に追従させることができ、軽負荷時にもスイッチングの休止期間に依存したノイズの発生を抑制することが可能なスイッチング電源の制御回路、電子機器、及びスイッチング電源の制御方法を提供することを目的とする。

本願に開示されているスイッチング電源の制御回路は、前記スイッチング電源の出力電圧に応じてスイッチングを休止させる第１制御部と、前記スイッチングの休止期間に応じて、前記スイッチング電源の出力に接続される負荷の大きさを変更する第２制御部とを有し、前記第２制御部は、第１休止期間において、前記第１休止期間よりも前の第２休止期間で更新された負荷に依存して、前記負荷の大きさを変更する。

開示のスイッチング電源の制御回路、電子機器、スイッチング電源の制御方法によれば、出力電圧を所望の状態に追従させることができ、スイッチングの休止期間に依存したノイズの発生を抑制することができる。

実施形態の一例を示す回路ブロック図である。軽負荷時の動作波形を示す図である。休止期間自動調整部の具体例１を示す回路ブロック図である。休止期間自動調整部の具体例２を示す回路ブロック図である。休止期間自動調整部の具体例２の動作を示すフローチャートである。休止期間自動調整部の具体例２の動作波形を示す図である。休止期間調整後の出力電圧のリップル波形を示す図である。

図１は、実施形態の一例を示す回路ブロック図である。誤差増幅器ＥｒｒＡＭＰは、出力電圧Ｖｏｕｔを抵抗Ｒ１、Ｒ２で分圧した帰還電圧と、参照電圧Ｖｒｅｆとの差分を増幅する。誤差増幅器ＥｒｒＡＭＰの反転入力端子、出力端子間に接続されるコンデンサＣ１は位相補償回路の一例である。誤差増幅器ＥｒｒＡＭＰの出力ｅｒｒ＿ｏｕｔは、コンパレータＣｏｍｐ１の反転入力端子に入力される。

また、インダクタＬに流れる電流は、電流検出回路４、センス抵抗Ｒｓによって、検出電圧ｖｓｅｎｓｅに変換され、スロープ補償回路５に入力される。スロープ補償回路５は、オン・デューティ５０％以上で生じる発振を防止する回路である。スロープ補償回路５の出力ｓｌｐ＿ｏｕｔは、コンパレータＣｏｍｐ１の非反転入力端子に入力され、誤差増幅器ＥｒｒＡＭＰの出力ｅｒｒ＿ｏｕｔと比較される。

ＲＳフリップフロップ１は、セット端子、リセット端子にそれぞれクロックｃｋ、コンパレータＣｏｍｐ１の出力が入力され、ＰＷＭ信号ＰＷＭ＿ｏｕｔを出力する。ＰＷＭ信号ＰＷＭ＿ｏｕｔは、ロジック回路２、ＡＳＴ（Anti-Shoot-Through）回路３、を介して、スイッチ素子ＳＷ１のゲートに入力される。スイッチ素子ＳＷ１は、例えば、ｐチャネルＭＯＳＦＥＴである。

スイッチ素子ＳＷ２は、同期整流動作を行うスイッチである。コンパレータＣｏｍｐ２は、スイッチ素子ＳＷ２の両端の電圧を比較して、スイッチ素子ＳＷ２を停止する信号をロジック回路２に出力することで、逆流を防止する。スイッチ素子ＳＷ２は、例えば、ｎチャネルＭＯＳＦＥＴである。また、ＡＳＴ回路３は、スイッチ素子ＳＷ１、ＳＷ２が同時にオン状態になるのを防止する機能を有するドライバである。

上記の構成により、本実施形態のＤＣＤＣコンバータは、出力電圧Ｖｏｕｔの状態に応じてスイッチ素子ＳＷ１のオン・デューティを制御し、入力電圧Ｖｉｎを降圧して出力電圧Ｖｏｕｔを生成し、負荷に供給する。

また、コンパレータＣｏｍｐ３は、誤差増幅器ＥｒｒＡＭＰの出力ｅｒｒ＿ｏｕｔと閾値電圧Ｖｔｈとを比較して、スイッチ素子ＳＷ１、ＳＷ２を停止する信号ｐｆｍをロジック回路２に出力することで、ＰＦＭ機能を実現する。図２を参照して説明する。図２は、ＰＦＭ機能について、軽負荷時の動作波形を示す。出力電圧Ｖｏｕｔが上昇すると、誤差増幅器ＥｒｒＡＭＰの出力ｅｒｒ＿ｏｕｔは低下する。誤差増幅器ＥｒｒＡＭＰの出力ｅｒｒ＿ｏｕｔが閾値電圧Ｖｔｈより低くなると、コンパレータＣｏｍｐ３の出力ｐｆｍがＨレベルからＬレベルになる。図２に示されるように、本実施形態のＤＣＤＣコンバータは、コンパレータＣｏｍｐ３の出力ｐｆｍがＨレベルのときにＰＷＭ動作を行い、Ｌレベルのときにスイッチングを休止する休止期間になる。このＰＦＭ機能により、軽負荷時に出力電圧Ｖｏｕｔが高くなり過ぎるのを防止する。また、ＬＸは、スイッチ素子ＳＷ１、ＳＷ２とインダクタＬとの接続点の電圧である。

ここで、出力電圧Ｖｏｕｔが減少する傾きは、出力コンデンサＣｏと負荷電流Ｉｏとによってほとんど決まる。そのため、軽負荷時には出力電圧Ｖｏｕｔの減少する傾きが小さくなる。従来、この傾きが低周波成分になるため、可聴域でノイズとなっていた。本実施形態のＤＣＤＣコンバータは、スイッチングの休止期間が長くなった場合に、スイッチングの休止期間を目標の周期に調整する休止期間自動調整部６を備える。休止期間自動調整部６は、コンパレータＣｏｍｐ３の出力ｐｆｍの周波数ｆｐｆｍと、参照信号の参照周波数ｆｒｅｆと、を比較し、スイッチングの休止期間が長くなった場合に周波数ｆｐｆｍと参照周波数ｆｒｅｆとが一致するように負荷抵抗ＲＬを調整する。

図３は、休止期間自動調整部６の具体例１を示す回路ブロック図である。Ｆ／Ｖ変換回路１１、１２は、それぞれコンパレータＣｏｍｐ３の出力ｐｆｍの周波数ｆｐｆｍ、参照信号の参照周波数ｆｒｅｆ、を電圧に変換する。増幅器Ａｍｐは、Ｆ／Ｖ変換された２つの信号の誤差分に応じてトランジスタＭ１１のゲート電圧を制御する。また、トランジスタＭ１１は、ドレインが出力電圧Ｖｏｕｔの供給ラインに接続され、ソースが抵抗Ｒ１１を介して接地される。

増幅器Ａｍｐの出力電圧をＶａ、トランジスタＭ１１の閾値電圧をＶｔｈ１とすると、抵抗Ｒ１１に流れる電流Ｉは、Ｉ＝（Ｖａ−Ｖｔｈ１）／Ｒ１１となる。コンパレータＣｏｍｐ３の出力ｐｆｍの周波数ｆｐｆｍが低くなると、増幅器Ａｍｐの出力電圧Ｖａは上がる。そのため、抵抗Ｒ１１に流れる電流Ｉが増加する。結果として、休止期間自動調整部６が調整する負荷抵抗ＲＬは重くなり、ＤＣＤＣコンバータはスイッチングの休止期間を短くする方向に動作する。一方、コンパレータＣｏｍｐ３の出力ｐｆｍの周波数ｆｐｆｍが高くなると、増幅器Ａｍｐの出力電圧Ｖａは下がる。そのため、抵抗Ｒ１１に流れる電流Ｉが減少する。負荷が重く、負荷電流Ｉｏが十分に大きい場合、抵抗Ｒ１１に流れる電流Ｉはほぼゼロとなり、休止期間自動調整部６はスイッチングの休止期間に作用しない。このように、休止期間自動調整部６の具体例１は、軽負荷時にコンパレータＣｏｍｐ３の出力ｐｆｍの周波数ｆｐｆｍが低下して参照信号の参照周波数ｆｒｅｆを下回ると動作し、周波数ｆｐｆｍと参照周波数ｆｒｅｆとを一致させる。

図４は、休止期間自動調整部６の具体例２を示す回路ブロック図である。コンパレータＣｏｍｐ３の出力ｐｆｍは、インバータ２０を介してカウンタ２１、比較部２３に入力される。これにより、カウンタ２１は、コンパレータＣｏｍｐ３の出力ｐｆｍがＬレベルのときにクロックｃｋに同期してカウント動作を行い、カウント値が所定値Ｔｒｅｆ１に到達するとＨレベルとなる信号を出力する。比較部２３は、コンパレータＣｏｍｐ３の出力ｐｆｍがＬレベルの期間、すなわち、スイッチングの休止期間Ｔｐｆｍと、カウンタ２１の出力、すなわち、所定値Ｔｒｅｆ１と、を比較し、比較結果をＵｐ／Ｄｏｗｎカウンタ２５に出力する。

また、コンパレータＣｏｍｐ３の出力ｐｆｍは、カウンタ２２、比較部２４に入力される。これにより、カウンタ２２は、コンパレータＣｏｍｐ３の出力ｐｆｍがＨレベルのときにクロックｃｋに同期してカウント動作を行い、カウント値が所定値Ｔｒｅｆ２に到達するとＨレベルとなる信号を出力する。比較部２４は、コンパレータＣｏｍｐ３の出力ｐｆｍがＨレベルの期間、すなわち、ＰＷＭ動作期間Ｔｐｗｍと、カウンタ２２の出力、すなわち、所定値Ｔｒｅｆ２と、を比較し、比較結果をＵｐ／Ｄｏｗｎカウンタ２５に出力する。

Ｕｐ／Ｄｏｗｎカウンタ２５は、比較部２３、２４の出力に応じてカウントアップ、又はカウントダウンする。セレクタ２６は、Ｕｐ／Ｄｏｗｎカウンタ２５のカウント値に基づいて、トランジスタＭ＿１、Ｍ＿２、…、Ｍ＿Ｎを選択してオンにする。また、トランジスタＭ＿１、Ｍ＿２、…、Ｍ＿Ｎは、それぞれドレインが抵抗ＲＬ＿１、ＲＬ＿２、…、ＲＬ＿Ｎを介して出力電圧Ｖｏｕｔの供給ラインに接続され、ソースが接地される。これにより、Ｕｐ／Ｄｏｗｎカウンタ２５、セレクタ２６は、比較部２３、２４の出力に応じてトランジスタＭ＿１、Ｍ＿２、…、Ｍ＿Ｎのオンオフを切り替え、並列接続された負荷抵抗ＲＬの個数Ｎを調整する。

上記の構成を有する休止期間自動調整部６の動作を、図５を参照して説明する。図５は、休止期間自動調整部６の具体例２の動作を示すフローチャートである。初期状態では、並列接続された負荷抵抗ＲＬの個数Ｎは、Ｎ＝０である（ステップＳ０）。

コンパレータＣｏｍｐ３の出力ｐｆｍがＬレベルになると（ステップＳ１：ＹＥＳ）、カウンタ２１は、Ｌ状態の期間をカウントする（ステップＳ２）。スイッチングの休止期間Ｔｐｆｍが、目標の周期を示す所定値Ｔｒｅｆ１より長いことを、比較部２３の出力が示した場合（ステップＳ３：ＮＯ）、Ｕｐ／Ｄｏｗｎカウンタ２５、セレクタ２６は、並列接続された負荷抵抗ＲＬの個数Ｎを１個増やす（ステップＳ４）。コンパレータＣｏｍｐ３の出力ｐｆｍがＬレベルのままであることを、比較部２３の出力が示した場合（ステップＳ５：ＹＥＳ）、再度、Ｕｐ／Ｄｏｗｎカウンタ２５、セレクタ２６は、並列接続された負荷抵抗ＲＬの個数Ｎを１個増やす（ステップＳ４）。そして、コンパレータＣｏｍｐ３の出力ｐｆｍがＨレベルとなったことを、比較部２３の出力が示した場合（ステップＳ５：ＮＯ）、コンパレータＣｏｍｐ３の出力ｐｆｍがＨレベルの場合（ステップＳ１：ＮＯ）の処理に移行する。

一方、スイッチングの休止期間Ｔｐｆｍが、目標の周期を示す所定値Ｔｒｅｆ１以下であることを、比較部２３の出力が示した場合（ステップＳ３：ＹＥＳ）、Ｕｐ／Ｄｏｗｎカウンタ２５、セレクタ２６は、並列接続された負荷抵抗ＲＬの個数Ｎを１個減らす（ステップＳ６）。そして、コンパレータＣｏｍｐ３の出力ｐｆｍがＨレベルの場合（ステップＳ１：ＮＯ）の処理に移行する。

コンパレータＣｏｍｐ３の出力ｐｆｍがＨレベルの場合（ステップＳ１：ＮＯ）、カウンタ２２は、Ｈ状態の期間をカウントする（ステップＳ７）。ＰＷＭ動作期間Ｔｐｗｍが所定値Ｔｒｅｆ２より長いことを、比較部２４の出力が示した場合（ステップＳ８：ＮＯ）、Ｕｐ／Ｄｏｗｎカウンタ２５、セレクタ２６は、並列接続された負荷抵抗ＲＬの個数Ｎを１個減らす（ステップＳ９）。そして、カウンタ２２によるＨ状態のカウントを継続する（ステップＳ７）。尚、所定値Ｔｒｅｆ２は任意であるが、例えば、ＰＷＭ周期の１０周期分に設定される。

一方、ＰＷＭ動作期間Ｔｐｗｍが所定値Ｔｒｅｆ２以下であることを、比較部２４の出力が示した場合（ステップＳ８：ＹＥＳ）、コンパレータＣｏｍｐ３の出力ｐｆｍがＬレベルの場合（ステップＳ１：ＹＥＳ）の処理に移行する。

図６は、入力電圧Ｖｉｎ＝３．６Ｖ、出力電圧Ｖｏｕｔ＝２．８Ｖ、負荷電流Ｉｏ＝０ｍＡ（無負荷）、所定値Ｔｒｅｆ１＝２１．３３３μｓ（４６．８７５ｋＨｚ）、負荷抵抗ＲＬの個数Ｎ＝８、とした場合における、休止期間自動調整部６の具体例２の動作波形を示す。図５で説明したように、休止期間自動調整部６は、コンパレータＣｏｍｐ３の出力ｐｆｍがＬレベルの場合、Ｌ状態の期間をカウンタ２１でカウントし、比較部２３で目標の周期を示す所定値Ｔｒｅｆ１と比較する。スイッチングの休止期間Ｔｐｆｍが所定値Ｔｒｅｆ１より長い場合、負荷が軽いことになるので、休止期間自動調整部６は、コンパレータＣｏｍｐ３の出力ｐｆｍがＨレベルになるまで、並列接続された負荷抵抗ＲＬの個数Ｎを増やす。これにより、図６に示されるように、負荷抵抗ＲＬに流れる電流ＩＲＬが段階的に増加し、出力電圧Ｖｏｕｔが減少する傾きが大きくなる（０〜１００μｓの部分）。

そして、スイッチングの休止期間Ｔｐｆｍが所定値Ｔｒｅｆ１以下になった場合、負荷が重いことになるので、休止期間自動調整部６は、並列接続された負荷抵抗ＲＬの個数Ｎを１個減らす。これにより、図６に示されるように、負荷抵抗ＲＬに流れる電流ＩＲＬが段階的に減少し、出力電圧Ｖｏｕｔが減少する傾きが小さくなる（１００μｓ〜２００μｓの部分）。

また、図５で説明したように、休止期間自動調整部６は、コンパレータＣｏｍｐ３の出力ｐｆｍがＨレベルの場合、Ｈ状態の期間をカウンタ２２でカウントし、比較部２４で所定値Ｔｒｅｆ２と比較する。ＰＷＭ動作期間Ｔｐｗｍが所定値Ｔｒｅｆ２より長い場合、負荷が重いことになるので、休止期間自動調整部６は、並列接続された負荷抵抗ＲＬの個数Ｎを１個ずつ減らす。したがって、負荷が十分に重ければ、並列接続された負荷抵抗ＲＬの個数Ｎは、Ｎ＝０になる。

休止期間自動調整部６は、上記の動作を繰り返すことにより、図６に示されるように、スイッチングの休止期間ＴｐｆｍがＴｐｆｍ＝２１．２μｓとなるように、並列接続された負荷抵抗ＲＬの個数Ｎを調整する。このように、休止期間自動調整部６の具体例２は、軽負荷時にスイッチングの休止期間Ｔｐｆｍが長くなった場合に、Ｔｐｆｍ≒Ｔｒｅｆ１となるように、すなわち、スイッチングの休止期間Ｔｐｆｍが目標の周期を示す所定値Ｔｒｅｆ１に収束するように制御する。

尚、休止期間自動調整部６の具体例１は、コンパレータＣｏｍｐ３の出力ｐｆｍの周波数ｆｐｆｍをモニタするのに対し、休止期間自動調整部６の具体例２は、スイッチングの休止期間Ｔｐｆｍをモニタする。しかし、図６に示されるように、軽負荷時にはスイッチングの休止期間Ｔｐｆｍに対してＰＷＭ動作期間Ｔｐｗｍは、Ｔｐｗｍ＜＜Ｔｐｆｍである。そのため、スイッチングの休止期間Ｔｐｆｍをモニタすることは、コンパレータＣｏｍｐ３の出力ｐｆｍの周期をモニタすることとほとんど変わらない。また、図５では、ステップＳ３においてスイッチングの休止期間Ｔｐｆｍ＝所定値Ｔｒｅｆ１の場合、ステップＳ６に移行して並列接続された負荷抵抗ＲＬの個数Ｎを１個減らすこととしているが、ステップＳ４に移行して並列接続された負荷抵抗ＲＬの個数Ｎを１個増やす、としてもよい。さらに、ステップＳ３においてスイッチングの休止期間Ｔｐｆｍ＝所定値Ｔｒｅｆ１の場合には、ステップＳ７に移行する、としてもよい。

図７は、本実施形態のＤＣＤＣコンバータについて、スイッチングの休止期間調整後の出力電圧Ｖｏｕｔのリップル波形を示す。本実施形態のＤＣＤＣコンバータでは、休止期間自動調整部６は、それまでのスイッチングの休止期間に応じて変更された負荷抵抗ＲＬの大きさに依存して、負荷抵抗ＲＬの大きさを累積的に変更する。これにより、図７に示されるように、負荷電流Ｉｏが小さい軽負荷時において、出力電圧Ｖｏｕｔの減少する傾きを調整することができる。従来のように予め定められた一定の能力で負荷を増やすだけの場合と異なり、出力電圧Ｖｏｕｔのリップル波形を、低周波成分を含まない所望の状態に追従させることができる。また、負荷電流Ｉｏが十分大きく、スイッチングの休止期間が短い場合には、必要以上に電流を引くことがないため、効率が無駄に悪くなることもない。

例えば、電源が供給されるシステムがオーディオの場合に、出力電圧のリップル波形に含まれる低周波成分が可聴域の周波数に近づくと、低周波成分がシステムに対するノイズとなり、良好な視聴が妨げられていた。
上記の実施形態によれば、休止期間において、出力電圧のリップル波形に含まれる低周波成分が抑制されるので、出力電圧のリップル波形に含まれる周波数成分を可聴域の周波数から遠ざけることができ、良好な視聴が妨げられない。

コンパレータＣｏｍｐ３は、第１制御部の一例である。休止期間自動調整部６は、第２制御部の一例である。カウンタ２１、２２は、それぞれ第１、第２計測器の一例である。比較部２３、２４は、それぞれ第１、第２比較部の一例である。Ｆ／Ｖ変換回路１１、１２は、それぞれ第１、第２のＦ／Ｖ変換回路の一例である。

以上、詳細に説明したように、前記実施形態によれば、出力電圧Ｖｏｕｔを所望の状態に追従させることができ、軽負荷時にもスイッチングの休止期間に依存したノイズの発生を抑制することができる。

尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内での種々の改良、変更が可能であることは言うまでもない。

例えば、ＤＣＤＣコンバータの構成は、前記実施形態に限られるものではない。

また、上述したＤＣＤＣコンバータと、入力電圧Ｖｉｎを供給するバッテリと、出力電圧Ｖｏｕｔを供給されて動作する負荷と、を備える電子機器を構成してもよい。

６休止期間自動調整部
１１、１２Ｆ／Ｖ変換回路
２１、２２カウンタ
２３、２４比較部
２５Ｕｐ／Ｄｏｗｎカウンタ
２６セレクタ
Ａｍｐ増幅器
Ｃｏｍｐ１〜３コンパレータ
Ｍ１１トランジスタ
ＲＬ負荷抵抗

Claims

スイッチング電源の制御回路であって、
前記スイッチング電源の出力電圧に応じてスイッチングを休止させる第１制御部と、
前記スイッチングの休止期間に応じて、前記スイッチング電源の出力に接続される負荷の大きさを変更する第２制御部と、
を有し、
前記第２制御部は、第１休止期間において、前記第１休止期間よりも前の第２休止期間で更新された負荷に依存して、前記負荷の大きさを変更する
ことを特徴とするスイッチング電源の制御回路。
前記第２制御部は、
前記スイッチングの休止期間を計測する第１計測器と、
前記第１計測器の計測値に基づいて、前記スイッチングの休止期間と第１所定値とを比較する第１比較部と、
前記第１比較部の出力に応じてカウントアップ、又はカウントダウンするアップダウンカウンタと、
前記アップダウンカウンタのカウント値に基づいて、前記負荷の大きさを増減するセレクタと、
を備えることを特徴とする請求項１に記載のスイッチング電源の制御回路。
前記第２制御部は、
前記スイッチングの動作期間を計測する第２計測器と、
前記第２計測器の計測値に基づいて、前記スイッチングの動作期間と第２所定値とを比較する第２比較部と、
を備え、
前記アップダウンカウンタは、前記第１比較部の出力と前記第２比較部の出力とに応じてカウントアップ、又はカウントダウンする
ことを特徴とする請求項２に記載のスイッチング電源の制御回路。
前記第２制御部は、
前記第１制御部の出力信号の周波数を電圧に変換する第１のＦ／Ｖ変換回路と、
参照信号の参照周波数を電圧に変換する第２のＦ／Ｖ変換回路と、
前記第１のＦ／Ｖ変換回路の出力と前記第２のＦ／Ｖ変換回路の出力との誤差分を増幅する増幅器と、
前記増幅器の出力によってゲート電圧が制御されるトランジスタと、
を備えることを特徴とする請求項１に記載のスイッチング電源の制御回路。
スイッチング電源と、
前記スイッチング電源の出力電圧が供給されるシステムと、
前記スイッチング電源の出力電圧に応じてスイッチングを休止させる第１制御部と、前記スイッチングの休止期間に応じて、前記スイッチング電源の出力に接続される負荷の大きさを変更する第２制御部と、を有する制御回路と、
を有し、
前記第２制御部は、第１休止期間において、前記第１休止期間よりも前の第２休止期間で更新された負荷に依存して、前記負荷の大きさを変更する
ことを特徴とする電子機器。
出力電圧に応じてスイッチングを休止するスイッチング電源の制御方法であって、
前記スイッチング電源のスイッチングの休止期間を計測し、
前記スイッチングの休止期間が第１所定値より長い場合に、前記スイッチング電源の出力に接続される負荷の大きさを増やし、
前記スイッチングの休止期間が前記第１所定値より短い場合に、前記負荷の大きさを減らす、
ことを特徴とするスイッチング電源の制御方法。
前記スイッチングの動作期間を計測し、
前記スイッチングの動作期間が第２所定値より長い場合に、前記負荷の大きさを減らす、
ことを特徴とする請求項６に記載のスイッチング電源の制御方法。