JP2021141354A - 監視電圧閾値切替回路、リセット監視システム、制御信号生成回路が行う処理方法及びプログラム - Google Patents

Abstract

【課題】最低動作電圧の異なる複数の装置を備えるシステムにおいて、無駄なリセット信号の生成を抑制することのできる監視電圧閾値切替回路を提供する。【解決手段】監視電圧閾値切替回路は、第１端子と第２端子を有する第１抵抗と、第１端子と第２端子を有する第２抵抗と、第１端子と第２端子を有する第３抵抗と、第１端子と第２端子を有する第４抵抗と、第１端子と第２端子を有する第５抵抗と、第１端子と第２端子と第３端子を有するトランジスタとを備え、第１抵抗の第２端子は第２抵抗の第１端子に接続され、第２抵抗の第２端子は第３抵抗の第１端子とトランジスタの第１端子とに接続され、第３抵抗の第２端子は第４抵抗の第２端子とトランジスタの第３端子とに接続され、第４抵抗の第１端子は第５抵抗の第２端子とトランジスタの第２端子とに接続され、第５抵抗の第１端子は制御信号を受ける端子であり、第１抵抗の第２端子は電圧を出力する端子である。【選択図】図５

Description

本発明は、監視電圧閾値切替回路、リセット監視システム、制御信号生成回路が行う処理方法及びプログラムに関する。

車両や建設機械などには、最低動作電圧の異なる複数の装置が搭載されることがある。これらの複数の装置は、互いに連動して動作する場合がある。
特許文献１には、関連する技術として、電源電圧を監視する装置に関する技術が開示されている。
特許文献２には、電池に対する負荷の稼働状況に応じて２通りのしきい値を設けることによって、電池交換時期の早期誤判定を防止する技術が開示されている。
特許文献３には、関連する技術として、減圧信号に応じて分圧回路の出力電圧を変更する制御回路を用いる燃料噴射装置に関する技術が開示されている。

特開平０５−１９６６６２号公報 特開平０７−１４３６７３号公報 特開２００７−２５５３３３号公報

ところで、最低動作電圧の異なる複数の装置を備えるシステムでは、装置が互いに連携して動作していることがある。装置が互いに連携して動作している場合、ある装置が動作しなくなると、その動作しなくなった装置が他の装置に悪影響を及ぼす可能性がある。そのため、最低動作電圧の異なる複数の装置を備えるシステムでは、装置が動作しなくなったことを他の装置に知らせてリセットを掛けさせるリセット回路が使用されることがある。
一般的には、最低動作電圧の異なる複数の回路が存在する場合、リセット回路がリセット信号を出力するか否かを判定するための値は、複数の回路の最低動作電圧のうち最も高い最低動作電圧を基準に設定される。
そのため、最低動作電圧の異なる複数の装置を備えるシステムにおいてリセット回路を用いる場合、システムの起動完了後に動作すればよく、システムの起動中には動作しなくてもよい装置の最低動作電圧を基準にリセット回路がリセット信号を出力する可能性がある。この場合、システムの起動中に望まないリセット信号がリセット回路から出力され、動作しなくなった装置と連携していた装置に望まないリセットが掛かってしまう可能性がある。
そこで、最低動作電圧の異なる複数の装置を備えるシステムにおいて、無駄なリセット信号の生成を抑制することのできる技術が求められている。

本発明は、上記の課題を解決することのできる監視電圧閾値切替回路、リセット監視システム、制御信号生成回路が行う処理方法及びプログラムを提供することを目的としている。

上記目的を達成するために、本発明は、第１端子と第２端子とを有する第１抵抗と、第１端子と第２端子とを有する第２抵抗と、第１端子と第２端子とを有する第３抵抗と、第１端子と第２端子とを有する第４抵抗と、第１端子と第２端子とを有する第５抵抗と、第１端子と第２端子と第３端子とを有するトランジスタと、を備え、前記第１抵抗の前記第２端子は、前記第２抵抗の前記第１端子に接続され、前記第２抵抗の前記第２端子は、前記第３抵抗の前記第１端子と前記トランジスタの前記第１端子とに接続され、前記第３抵抗の前記第２端子は、前記第４抵抗の前記第２端子と前記トランジスタの前記第３端子とに接続され、前記第４抵抗の前記第１端子は、前記第５抵抗の前記第２端子と前記トランジスタの前記第２端子とに接続され、前記第１抵抗の前記第１端子は、電源に接続される端子であり、前記第３抵抗の前記第２端子は、基準電位に接続される端子であり、前記第５抵抗の前記第１端子は、制御信号を受ける端子であり、前記第１抵抗の前記第２端子は、電圧を出力する端子である、監視電圧閾値切替回路である。

また、本発明は、上記の監視電圧閾値切替回路と、前記制御信号を生成する制御信号生成回路と、前記第１抵抗の前記第２端子から出力される電圧を受けるリセット回路と、を備えるリセット監視システムである。

また、本発明は、制御信号生成回路が行う処理方法であって、第１端子と第２端子とを有する第１抵抗と、第１端子と第２端子とを有する第２抵抗と、第１端子と第２端子とを有する第３抵抗と、第１端子と第２端子とを有する第４抵抗と、第１端子と第２端子とを有する第５抵抗と、第１端子と第２端子と第３端子とを有するトランジスタと、を備え、前記第１抵抗の前記第２端子は、前記第２抵抗の前記第１端子に接続され、前記第２抵抗の前記第２端子は、前記第３抵抗の前記第１端子と前記トランジスタの前記第１端子とに接続され、前記第３抵抗の前記第２端子は、前記第４抵抗の前記第２端子と前記トランジスタの前記第３端子とに接続され、前記第４抵抗の前記第１端子は、前記第５抵抗の前記第２端子と前記トランジスタの前記第２端子とに接続され、前記第１抵抗の前記第１端子は、電源に接続される端子であり、前記第３抵抗の前記第２端子は、基準電位に接続される端子であり、前記第５抵抗の前記第１端子は、制御信号を受ける端子であり、前記第１抵抗の前記第２端子は、電圧を出力する端子である、監視電圧閾値切替回路における前記第３抵抗の前記第１端子と前記第３抵抗の前記第２端子との間を、短絡状態または開放状態にさせる制御信号を生成すること、を含む制御信号生成回路が行う処理方法である。

また、本発明は、制御信号生成回路のコンピュータに、第１端子と第２端子とを有する第１抵抗と、第１端子と第２端子とを有する第２抵抗と、第１端子と第２端子とを有する第３抵抗と、第１端子と第２端子とを有する第４抵抗と、第１端子と第２端子とを有する第５抵抗と、第１端子と第２端子と第３端子とを有するトランジスタと、を備え、前記第１抵抗の前記第２端子は、前記第２抵抗の前記第１端子に接続され、前記第２抵抗の前記第２端子は、前記第３抵抗の前記第１端子と前記トランジスタの前記第１端子とに接続され、前記第３抵抗の前記第２端子は、前記第４抵抗の前記第２端子と前記トランジスタの前記第３端子とに接続され、前記第４抵抗の前記第１端子は、前記第５抵抗の前記第２端子と前記トランジスタの前記第２端子とに接続され、前記第１抵抗の前記第１端子は、電源に接続される端子であり、前記第３抵抗の前記第２端子は、基準電位に接続される端子であり、前記第５抵抗の前記第１端子は、制御信号を受ける端子であり、前記第１抵抗の前記第２端子は、電圧を出力する端子である、監視電圧閾値切替回路における前記第３抵抗の前記第１端子と前記第３抵抗の前記第２端子との間を、短絡状態または開放状態にさせる制御信号を生成すること、を実行させるプログラムである。

本発明によれば、最低動作電圧の異なる複数の装置を備えるシステムにおいて、無駄なリセット信号の生成を抑制することができる。

本発明の第１実施形態によるリセット監視システムの構成の一例を示す図である。 本発明の第１実施形態によるリセット監視システムにおけるリセットを説明するための図である。 本発明の第１実施形態によるリセット監視システムの動作を説明するための図である。 本発明の第２実施形態によるリセット監視システムの構成の一例を示す図である。 本発明の最小構成の監視電圧閾値切替回路を示す図である。 少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。

＜第１実施形態＞
本発明の第１実施形態によるリセット監視システム１について説明する。
本発明の第１実施形態によるリセット監視システム１は、図１に示すように、制御信号生成回路１０、リセット回路２０、信号処理回路３０、監視電圧閾値切替回路４０を備える。リセット監視システム１は、リセット監視システム１の起動中にリセット回路２０が受ける電圧と、リセット監視システム１の起動完了後にリセット回路２０が受ける電圧とを切り替えるシステムである。リセット監視システム１の起動中とは、後述するトランジスタ４０６がオフ状態の期間のことである。また、リセット監視システム１の起動完了後とは、後述するトランジスタ４０６がオン状態になった後の期間のことである。

制御信号生成回路１０は、制御信号を生成する回路である。制御信号生成回路１０は、リセット監視システム１の起動中に動作しなければならない回路である。制御信号生成回路１０の最低動作電圧は、Ｖ１０ｍｉｎ（例えば、３．３ボルト）である。例えば、制御信号生成回路１０は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）を備える回路である。
なお、本発明の第１実施形態では、リセット監視システム１の起動中において、制御信号生成回路１０の出力端子は、高インピーダンスであるものとする。

リセット回路２０は、監視電圧閾値切替回路４０が出力する電圧Ｖｓｅｎｓｅに基づいて、リセット信号を出力するか否かを制御する回路である。
例えば、リセット回路２０は、電圧Ｖｓｅｎｓｅが特定値Ｖｔｈ未満となったと判定した場合に、リセット信号を出力する。特定値Ｖｔｈは、リセット回路２０がリセット信号を出力するか否かを判定するためのしきい値である。
なお、本発明の第１実施形態におけるリセット信号は、図２に示す例の場合、Ｌｏｗレベルの信号を指す。したがって、本発明の第１実施形態において、図２に示す例の場合、Ｈｉｇｈレベルの信号は、リセット信号の停止を示す。

信号処理回路３０は、信号処理を行う回路である。信号処理回路３０は、リセット監視システム１の起動中には動作しなくてもよく、リセット監視システム１の起動完了後に動作しなければならない回路である。信号処理回路３０の最低動作電圧は、Ｖ１０ｍｉｎよりも高い電圧Ｖ３０ｍｉｎ（例えば、５．０ボルト）である。例えば、信号処理回路３０は、インターフェース回路である。

監視電圧閾値切替回路４０は、第１抵抗４０１、第２抵抗４０２、第３抵抗４０３、第４抵抗４０４、第５抵抗４０５、トランジスタ４０６を備える。
第１抵抗４０１、第２抵抗４０２、第３抵抗４０３、第４抵抗４０４、第５抵抗４０５のそれぞれは、第１端子と第２端子とを有する。トランジスタ４０６は、第１端子と第２端子と第３端子とを有する。

第１抵抗４０１の第２端子は、第２抵抗４０２の第１端子に接続される。第２抵抗４０２の第２端子は、第３抵抗４０３の第１端子とトランジスタ４０６の第１端子とに接続される。第３抵抗４０３の第２端子は、第４抵抗４０４の第２端子とトランジスタ４０６の第３端子とに接続される。第４抵抗４０４の第１端子は、第５抵抗４０５の第２端子とトランジスタ４０６の第２端子とに接続される。第１抵抗４０１の第１端子は、電源Ｖｃｃに接続される端子である。第３抵抗４０３の第２端子は、基準電位ＧＮＤに接続される端子である。第５抵抗４０５の第１端子は、制御信号生成回路１０から制御信号を受ける端子である。第１抵抗４０１の第２端子は、リセット回路２０に電圧を出力する端子である。

第１抵抗４０１、第２抵抗４０２及び第３抵抗４０３は、電源Ｖｃｃの電圧を分圧することによって、電圧Ｖｓｅｎｓｅの値を決定するための抵抗である。
第４抵抗４０４及び第５抵抗４０５は、トランジスタ４０６のオン状態とオフ状態とが切り替わる制御信号のレベルを決定する抵抗である。
また、第４抵抗４０４は、リセット監視システム１の起動中に、トランジスタ４０６をオフ状態にするための抵抗である。例えば、トランジスタ４０６がＮＰＮ接合のバイポーラトランジスタである場合、第４抵抗４０４は、トランジスタ４０６のベース端子をエミッタ端子にプルダウンしてトランジスタ４０６をオフ状態にするプルダウン抵抗の役割を果たす。この第４抵抗４０４が存在しない場合、トランジスタ４０６のベース電流は一般的に小さいため、トランジスタ４０６のベース端子の電位は制御信号生成回路１０の出力電圧がほぼそのまま印加される。そして、この状態で、トランジスタ４０６のベース電流にノイズが重畳されると、制御信号生成回路１０としてはトランジスタ４０６をオフ状態にする電圧を出力しているにも関わらず、そのノイズの影響によって、トランジスタ４０６がオン状態になる可能性がある。第４抵抗４０４は、このようなノイズなどの影響によってトランジスタ４０６がオン状態になる可能性をできるだけ低減するための抵抗である。

トランジスタ４０６は、トランジスタ４０６の第２端子とトランジスタ４０６の第３端子との間の電圧に基づいてオン状態またはオフ状態になる。例えば、トランジスタ４０６は、バイポーラトランジスタ、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などである。
具体的には、トランジスタ４０６の第２端子とトランジスタ４０６の第３端子との間の電圧が所定のしきい値以上になった場合に、トランジスタ４０６はオン状態になる。この場合、第３抵抗４０３の第１端子と第３抵抗４０３の第２端子との間は、短絡状態になる。トランジスタ４０６がバイポーラトランジスタである場合、トランジスタ４０６の第２端子はベースであり、トランジスタ４０６の第３端子はエミッタである。また、トランジスタ４０６がＦＥＴである場合、トランジスタ４０６の第２端子はゲートであり、トランジスタ４０６の第３端子はソースである。
また、具体的には、トランジスタ４０６の第２端子とトランジスタ４０６の第３端子との間の電圧が所定のしきい値未満になった場合に、トランジスタ４０６はオフ状態になる。この場合、第３抵抗４０３の第１端子と第３抵抗４０３の第２端子との間は、開放状態になる。

したがって、トランジスタ４０６がオフ状態の場合、第３抵抗４０３の第１端子と第３抵抗４０３の第２端子との間が開放状態になる。その結果、第１抵抗４０１の抵抗値をＲ１、第２抵抗４０２の抵抗値をＲ２、第３抵抗４０３の抵抗値をＲ３、電源Ｖｃｃの電圧をＶＩＮとすると、監視電圧閾値切替回路４０は、電圧ＶＩＮ×（Ｒ２＋Ｒ３）／（Ｒ１＋Ｒ２＋Ｒ３）をリセット回路２０に出力する。また、トランジスタ４０６がオン状態の場合、第３抵抗４０３の第１端子と第３抵抗４０３の第２端子との間が短絡状態になる。その結果、監視電圧閾値切替回路４０は、電圧ＶＩＮ×Ｒ２／（Ｒ１＋Ｒ２）をリセット回路２０に出力する。

なお、リセット監視システム１では、図２に示すように、リセット監視システム１の起動中には、電源Ｖｃｃの電圧ＶＩＮが制御信号生成回路１０の最低動作電圧Ｖ１０ｍｉｎ未満である場合、リセット回路２０はリセット信号を出力する。また、リセット監視システム１の起動中には、電源Ｖｃｃの電圧ＶＩＮが制御信号生成回路１０の最低動作電圧Ｖ１０ｍｉｎ以上である場合、リセット回路２０はリセット信号の出力を停止するように設定されることが望まれる。
また、リセット監視システム１では、図２に示すように、リセット監視システム１の起動完了後には、電源Ｖｃｃの電圧ＶＩＮが信号処理回路３０の最低動作電圧Ｖ３０ｍｉｎ未満である場合、リセット回路２０はリセット信号を出力する。また、リセット監視システム１の起動完了後には、電源Ｖｃｃの電圧ＶＩＮが信号処理回路３０の最低動作電圧Ｖ３０ｍｉｎ以上である場合、リセット回路２０はリセット信号の出力を停止するように設定されることが望まれる。
そのため、抵抗値Ｒ１と抵抗値Ｒ２は、電源Ｖｃｃの電圧ＶＩＮが制御信号生成回路１０の最低動作電圧Ｖ１０ｍｉｎに等しいときに、電圧ＶＩＮ×Ｒ２／（Ｒ１＋Ｒ２）が特定値Ｖｔｈを超えるように決定すればよい。また、抵抗値Ｒ３は、電源Ｖｃｃの電圧ＶＩＮが信号処理回路３０の最低動作電圧Ｖ３０ｍｉｎに等しいときに、電圧ＶＩＮ×（Ｒ２＋Ｒ３）／（Ｒ１＋Ｒ２＋Ｒ３）が特定値Ｖｔｈを超えるように、決定した抵抗値Ｒ１と抵抗値Ｒ２を用いて決定すればよい。

次に、図３に示す波形例を用いてリセット監視システム１の動作について説明する。
電源Ｖｃｃの電圧が時刻ｔ１に０ボルトから電圧ＶＩＮまで立ち上がる。電源Ｖｃｃの電圧がＶ１０ｍｉｎ以上になると、制御信号生成回路１０は、動作を開始する。

時刻ｔ１から時刻ｔ２までの期間において、電源Ｖｃｃの電圧は、ＶＩＮである。この期間、トランジスタ４０６はオフ状態であるため、第３抵抗４０３の第１端子と第３抵抗４０３の第２端子との間は開放状態となる。したがって、監視電圧閾値切替回路４０が出力する電圧Ｖｓｅｎｓｅは、ＶＩＮ×（Ｒ２＋Ｒ３）／（Ｒ１＋Ｒ２＋Ｒ３）となる。よって、電圧Ｖｓｅｎｓｅが特定値Ｖｔｈを超えるため、リセット回路２０は、時刻ｔ１から時刻ｔ２までの期間、リセット信号の出力を停止する。

また、電源Ｖｃｃの電圧がＶ３０ｍｉｎ以上になると、信号処理回路３０は、動作を開始する。信号処理回路３０が動作を開始すると、信号処理回路３０に接続されている負荷に信号処理回路３０から電流が供給される。この電流によって、電源Ｖｃｃの負荷が大きくなる。この負荷の影響によって、図３に示すように、電源Ｖｃｃの電圧が、時刻ｔ２において低下を開始し、時刻ｔ３においてＶ１０ｍｉｎとＶ３０ｍｉｎの間の電圧まで低下したとする。また、この負荷の影響によって、電源Ｖｃｃの電圧が、時刻ｔ３から上昇を開始し、時刻ｔ４において再びＶＩＮまで上昇し、時刻ｔ５までＶＩＮであったとする。
この場合、電圧Ｖｓｅｎｓｅは、電源Ｖｃｃの電圧変動に連動して、時刻ｔ２においてＶＩＮ×（Ｒ２＋Ｒ３）／（Ｒ１＋Ｒ２＋Ｒ３）から低下を開始する。また、電圧Ｖｓｅｎｓｅは、電源Ｖｃｃの電圧変動に連動して、時刻ｔ３から上昇を開始して、時刻ｔ４において再びＶＩＮ×（Ｒ２＋Ｒ３）／（Ｒ１＋Ｒ２＋Ｒ３）まで上昇する。そのため、時刻ｔ２から時刻ｔ５の期間において、電圧Ｖｓｅｎｓｅは、特定値Ｖｔｈ以上である。したがって、リセット回路２０は、時刻ｔ２から時刻ｔ４の期間に、Ｈｉｇｈレベルの電圧を出力する（すなわち、リセット信号の出力を停止する）。

次に、電源Ｖｃｃの電圧が、時刻ｔ５に何等かの理由によって低下を開始し、時刻ｔ６にＶ１０ｍｉｎ未満まで低下したとする。また、電源Ｖｃｃの電圧が、時刻ｔ７から上昇を開始し、時刻ｔ９において再びＶＩＮまで上昇し、時刻ｔ１１までＶＩＮであったとする。
この場合、電圧Ｖｓｅｎｓｅは、電源Ｖｃｃの電圧変動に連動して、時刻ｔ５においてＶＩＮ×（Ｒ２＋Ｒ３）／（Ｒ１＋Ｒ２＋Ｒ３）から低下を開始する。そして、電圧Ｖｓｅｎｓｅは、時刻ｔ６に特定値Ｖｔｈ未満となり、時刻ｔ７まで低下し続ける。また、電圧Ｖｓｅｎｓｅは、電源Ｖｃｃの電圧変動に連動して、時刻ｔ７から上昇を開始して、時刻ｔ８に特定値Ｖｔｈとなり、時刻ｔ９において再びＶＩＮ×（Ｒ２＋Ｒ３）／（Ｒ１＋Ｒ２＋Ｒ３）まで上昇する。したがって、リセット回路２０は、時刻ｔ６から時刻ｔ８の期間に、Ｌｏｗレベルの電圧を出力する（すなわち、リセット信号を出力する）。

次に、時刻ｔ１０に、トランジスタ４０６がオフ状態からオン状態になったとする。すなわち、時刻ｔ１０に、リセット監視システム１の起動が完了したとする。トランジスタ４０６がオン状態になると、第３抵抗４０３の第１端子と第３抵抗４０３の第２端子との間が短絡状態になる。その結果、監視電圧閾値切替回路４０は、電圧ＶＩＮ×Ｒ２／（Ｒ１＋Ｒ２）をリセット回路２０に出力する。そして、監視電圧閾値切替回路４０は、時刻ｔ１１まで、電圧ＶＩＮ×Ｒ２／（Ｒ１＋Ｒ２）をリセット回路２０に出力する。

次に、電源Ｖｃｃの電圧が、時刻ｔ１１に何等かの理由によって低下を開始し、時刻ｔ１２にＶ３０ｍｉｎ未満の電圧（Ｖ１０ｍｉｎとＶ３０ｍｉｎの間の電圧）まで低下したとする。また、電源Ｖｃｃの電圧が、時刻ｔ１３から上昇を開始し、時刻ｔ１５において再びＶＩＮまで上昇し、その後ＶＩＮであったとする。
この場合、電圧Ｖｓｅｎｓｅは、電源Ｖｃｃの電圧変動に連動して、時刻ｔ１１においてＶＩＮ×Ｒ２／（Ｒ１＋Ｒ２）から低下を開始する。そして、電圧Ｖｓｅｎｓｅは、時刻ｔ１２に特定値Ｖｔｈ未満となり、時刻ｔ１３まで低下し続ける。また、電圧Ｖｓｅｎｓｅは、電源Ｖｃｃの電圧変動に連動して、時刻ｔ１３から上昇を開始して、時刻ｔ１４に特定値Ｖｔｈとなり、時刻ｔ１５において再びＶＩＮ×Ｒ２／（Ｒ１＋Ｒ２）まで上昇する。したがって、リセット回路２０は、時刻ｔ１２から時刻ｔ１４の期間に、Ｌｏｗレベルの電圧を出力する（すなわち、リセット信号を出力する）。

上述のように、リセット回路２０は、リセット監視システム１の起動中には、電源Ｖｃｃの電圧がリセット監視システム１の起動中に動作しなければならない回路の最低動作電圧Ｖ１０ｍｉｎ未満となった場合に、リセット信号を出力する。また、リセット回路２０は、リセット監視システム１の起動完了後には、電源Ｖｃｃの電圧がリセット監視システム１の起動中には動作しなくてもよく、リセット監視システム１の起動完了後に動作しなければならない回路の最低動作電圧Ｖ３０ｍｉｎ未満となった場合に、リセット信号を出力する。

以上、本発明の第１実施形態によるリセット監視システム１について説明した。
本発明の第１実施形態によるリセット監視システム１において、監視電圧閾値切替回路４０は、第１抵抗４０１、第２抵抗４０２、第３抵抗４０３、第４抵抗４０４、第５抵抗４０５、トランジスタ４０６を備える。第１抵抗４０１、第２抵抗４０２、第３抵抗４０３、第４抵抗４０４、第５抵抗４０５のそれぞれは、第１端子と第２端子とを有する。トランジスタ４０６は、第１端子と第２端子と第３端子とを有する。第１抵抗４０１の第２端子は、第２抵抗４０２の第１端子に接続される。第２抵抗４０２の第２端子は、第３抵抗４０３の第１端子とトランジスタ４０６の第１端子とに接続される。第３抵抗４０３の第２端子は、第４抵抗４０４の第２端子とトランジスタ４０６の第３端子とに接続される。第４抵抗４０４の第１端子は、第５抵抗４０５の第２端子とトランジスタ４０６の第２端子とに接続される。第１抵抗４０１の第１端子は、電源Ｖｃｃに接続される端子である。第３抵抗４０３の第２端子は、基準電位ＧＮＤに接続される端子である。第５抵抗４０５の第１端子は、制御信号を受ける端子である。第１抵抗４０１の第２端子は、電圧Ｖｓｅｎｓｅを出力する端子である。

このように監視電圧閾値切替回路４０を構成することによって、監視電圧閾値切替回路４０は、電源Ｖｃｃの電圧が同一という条件の下で、リセット監視システム１の起動中に、リセット監視システム１の起動完了後の電圧Ｖｓｅｎｓｅよりも高い電圧Ｖｓｅｎｓｅをリセット回路２０に出力する。その結果、電源Ｖｃｃの電圧が、リセット監視システム１の起動中に、リセット監視システム１の起動中に動作しなければならない回路の最低動作電圧Ｖ１０ｍｉｎ未満となった場合、リセット回路２０は、リセット信号を出力する。また、電源Ｖｃｃの電圧が、リセット監視システム１の起動完了後に、リセット監視システム１の起動中には動作しなくてもよく、リセット監視システム１の起動完了後に動作しなければならない回路の最低動作電圧Ｖ３０ｍｉｎ未満となった場合、リセット回路２０は、リセット信号を出力する。つまり、リセット監視システム１の起動中に、電源Ｖｃｃの電圧がリセット監視システム１の起動完了後に動作しなければならない回路の最低動作電圧Ｖ３０ｍｉｎ未満となった場合であっても、リセット回路２０は、リセット信号を出力しない。

一般的には、最低動作電圧の異なる複数の回路が存在する場合、リセット回路がリセット信号を出力するか否かを判定するための特定値Ｖｔｈは、複数の回路の最低動作電圧のうち最も高い最低動作電圧を基準に設定される。そのため、リセット信号を発生させる一般的なシステムでは、本発明の第１実施形態によるリセット監視システム１に比べ、より高い電源Ｖｃｃの電圧に対してリセット信号が生成される。その結果、リセット信号に応じてリセットが掛かる装置は、リセット信号を発生させる一般的なシステムで生成されるリセット信号を用いる場合よりも、本発明の第１実施形態によるリセット監視システム１で生成されるリセット信号を用いる場合の方が、より低い電源Ｖｃｃの電圧までリセットが掛からない。つまり、本発明の第１実施形態によるリセット監視システム１は、リセット信号を発生させる一般的なシステムに比べて、最低動作電圧の異なる複数の装置を備えるシステムにおいて、無駄なリセット信号の生成を抑制することができる。その結果、本発明の第１実施形態によるリセット監視システム１は、リセット信号に応じてリセットが掛かる装置をより低い電源Ｖｃｃの電圧まで動作させることができる。

また、一般的には、電源電圧の異なる電圧値に対してリセット信号を生成するためには、複数のリセット回路を用いる必要がある。しかしながら、本発明の第１実施形態によるリセット監視システム１は、それを１つのリセット回路２０で実現している。つまり、本発明の第１実施形態によるリセット監視システム１によって、システムの規模を小さくすることができ、コストを低減することができる。

＜第２実施形態＞
本発明の第２実施形態によるリセット監視システム１ａについて説明する。
本発明の第２実施形態によるリセット監視システム１ａは、図４に示すように、制御信号生成回路１０ａ、リセット回路２０、信号処理回路３０、監視電圧閾値切替回路４０、バッファ回路５０を備える。リセット監視システム１ａは、本発明の第１実施形態によるリセット監視システム１の制御信号生成回路１０を制御信号生成回路１０ａに置き換え、制御信号生成回路１０ａと監視電圧閾値切替回路４０の間にバッファ回路５０を備えるシステムである。

制御信号生成回路１０ａは、出力端子のインピーダンスが、制御信号生成回路１０と異なる。例えば、制御信号生成回路１０ａの出力端子には、プルアップ抵抗またはプルダウン抵抗が接続される。
本発明の第１実施形態による制御信号生成回路１０の出力端子は、リセット監視システム１の起動中において、高インピーダンスであるものとした。しかしながら、実際の制御信号生成回路の出力端子は、制御信号生成回路１０ａの出力端子のように、プルアップ抵抗やプルダウン抵抗などが接続される場合があり、高インピーダンスでない可能性がある。

バッファ回路５０は、制御信号生成回路１０ａの出力端子のインピーダンスを、高インピーダンスに変換する回路である。バッファ回路５０は、制御信号生成回路１０ａが生成した制御信号を監視電圧閾値切替回路４０に出力する。例えば、バッファ回路５０は、スリーステートバッファ回路である。
このバッファ回路５０によって、制御信号生成回路１０ａの出力端子からバッファ回路５０を介して出力される制御信号を、本発明の第１実施形態による制御信号生成回路１０の出力端子から出力される制御信号と同様に扱うことができるようになる。

なお、リセット監視システム１ａの動作は、本発明の第１実施形態による制御信号生成回路１０を、制御信号生成回路１０ａとバッファ回路５０に置き換え、バッファ回路５０の出力端子を本発明の第１実施形態による制御信号生成回路１０の出力端子と同様に考えることで、本発明の第１実施形態によるリセット監視システム１の動作と同様に考えることができる。

以上、本発明の第２実施形態によるリセット監視システム１ａについて説明した。
本発明の第２実施形態によるリセット監視システム１ａは、制御信号生成回路１０ａの出力端子のインピーダンスを、高インピーダンスに変換するバッファ回路５０を備える。バッファ回路５０は、制御信号生成回路１０ａが生成した制御信号を監視電圧閾値切替回路４０に出力する。
こうすることにより、制御信号生成回路１０ａの出力端子が高インピーダンスでない場合であっても、第４抵抗４０４及び第５抵抗４０５によって、トランジスタ４０６のオン状態とオフ状態とが切り替わる制御信号のレベルを決定することができる。また、第４抵抗４０４によって、制御信号生成回路１０ａの出力端子が高インピーダンスでない場合であっても、リセット監視システム１の起動中に、トランジスタ４０６をオフ状態にすることができる。

本発明の最小構成の監視電圧閾値切替回路４０は、図５に示すように、第１抵抗４０１、第２抵抗４０２、第３抵抗４０３、第４抵抗４０４、第５抵抗４０５、トランジスタ４０６を備える。
第１抵抗４０１、第２抵抗４０２、第３抵抗４０３、第４抵抗４０４、第５抵抗４０５のそれぞれは、第１端子と第２端子とを有する。トランジスタ４０６は、第１端子と第２端子と第３端子とを有する。

第１抵抗４０１の第２端子は、第２抵抗４０２の第１端子に接続される。第２抵抗４０２の第２端子は、第３抵抗４０３の第１端子とトランジスタ４０６の第１端子とに接続される。第３抵抗４０３の第２端子は、第４抵抗４０４の第２端子とトランジスタ４０６の第３端子とに接続される。第４抵抗４０４の第１端子は、第５抵抗４０５の第２端子とトランジスタ４０６の第２端子とに接続される。第１抵抗４０１の第１端子は、電源に接続される端子である。第３抵抗４０３の第２端子は、基準電位に接続される端子である。第５抵抗４０５の第１端子は、制御信号を受ける端子である。第１抵抗４０１の第２端子は、電圧を出力する端子である。

以上、本発明の最小構成の監視電圧閾値切替回路４０について説明した。
このように監視電圧閾値切替回路４０を構成することによって、システムの起動中に、電源の電圧がシステムの起動完了後に動作しなければならない回路の最低動作電圧未満となった場合であっても、リセット回路は、リセット信号を出力しない。

なお、本発明の第１、第２実施形態では、電源Ｖｃｃから各回路に供給される電圧値をすべてＶＩＮとした。しかしながら、本発明の別の実施形態では、電源Ｖｃｃから各回路に供給される電圧値は異なっていてもよい。この場合、各回路の最低動作電圧について電圧Ｖｓｅｎｓｅを求め、抵抗値Ｒ１、Ｒ２、Ｒ３を設定すればよい。

なお、本発明の第１、第２実施形態では、リセット監視システム１の起動中に動作しなければならない回路として制御信号生成回路１０、１０ａを挙げて説明した。しかしながら、本発明の別の実施形態では、制御信号生成回路１０、１０ａ以外にリセット監視システム１の起動中に動作しなければならない回路が存在するものであってもよい。この場合、リセット監視システム１は、複数存在するリセット監視システム１の起動中に動作しなければならない回路の中の最も低い最低動作電圧を本発明の第１、第２実施形態におけるリセット監視システム１の起動中に動作しなければならない回路の最低動作電圧とみなして、本発明の第１、第２実施形態と同様の方法で処理を行えばよい。

なお、本発明の実施形態における処理は、適切な処理が行われる範囲において、処理の順番が入れ替わってもよい。

本開示の実施形態における記憶部やその他の記憶装置（レジスタ、ラッチを含む）のそれぞれは、適切な情報の送受信が行われる範囲においてどこに備えられていてもよい。また、記憶部やその他の記憶装置のそれぞれは、適切な情報の送受信が行われる範囲において複数存在しデータを分散して記憶していてもよい。

本開示の実施形態について説明したが、上述の制御信号生成回路１０、１０ａ、リセット回路２０、信号処理回路３０、その他の制御装置は内部に、コンピュータシステムを有していてもよい。そして、上述した処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。コンピュータの具体例を以下に示す。
図６は、少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。
コンピュータ５は、図６に示すように、ＣＰＵ６、メインメモリ７、ストレージ８、インターフェース９を備える。
例えば、上述の制御信号生成回路１０、１０ａ、リセット回路２０、信号処理回路３０、その他の制御装置のそれぞれは、コンピュータ５に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ８に記憶されている。ＣＰＵ６は、プログラムをストレージ８から読み出してメインメモリ７に展開し、当該プログラムに従って上記処理を実行する。また、ＣＰＵ６は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ７に確保する。

ストレージ８の例としては、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、磁気ディスク、光磁気ディスク、ＣＤ−ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｃ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＤＶＤ−ＲＯＭ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、半導体メモリ等が挙げられる。ストレージ８は、コンピュータ５のバスに直接接続された内部メディアであってもよいし、インターフェース９または通信回線を介してコンピュータ５に接続される外部メディアであってもよい。また、このプログラムが通信回線によってコンピュータ５に配信される場合、配信を受けたコンピュータ５が当該プログラムをメインメモリ７に展開し、上記処理を実行してもよい。少なくとも１つの実施形態において、ストレージ８は、一時的でない有形の記憶媒体である。

また、上記プログラムは、前述した機能の一部を実現してもよい。さらに、上記プログラムは、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるファイル、いわゆる差分ファイル（差分プログラム）であってもよい。

本開示のいくつかの実施形態を説明したが、これらの実施形態は、例であり、開示の範囲を限定しない。これらの実施形態は、開示の要旨を逸脱しない範囲で、種々の追加、種々の省略、種々の置き換え、種々の変更を行ってよい。

１、１ａ・・・リセット監視システム
５・・・コンピュータ
６・・・ＣＰＵ
７・・・メインメモリ
８・・・ストレージ
９・・・インターフェース
１０、１０ａ・・・制御信号生成回路
２０・・・リセット回路
３０・・・信号処理回路
４０・・・監視電圧閾値切替回路
４０１・・・第１抵抗
４０２・・・第２抵抗
４０３・・・第３抵抗
４０４・・・第４抵抗
４０５・・・第５抵抗

Claims (7)

1. 第１端子と第２端子とを有する第１抵抗と、
   第１端子と第２端子とを有する第２抵抗と、
   第１端子と第２端子とを有する第３抵抗と、
   第１端子と第２端子とを有する第４抵抗と、
   第１端子と第２端子とを有する第５抵抗と、
   第１端子と第２端子と第３端子とを有するトランジスタと、
   を備え、
   前記第１抵抗の前記第２端子は、前記第２抵抗の前記第１端子に接続され、
   前記第２抵抗の前記第２端子は、前記第３抵抗の前記第１端子と前記トランジスタの前記第１端子とに接続され、
   前記第３抵抗の前記第２端子は、前記第４抵抗の前記第２端子と前記トランジスタの前記第３端子とに接続され、
   前記第４抵抗の前記第１端子は、前記第５抵抗の前記第２端子と前記トランジスタの前記第２端子とに接続され、
   前記第５抵抗の前記第１端子は、制御信号を受ける端子であり、
   前記第１抵抗の前記第２端子は、電圧を出力する端子である、
   監視電圧閾値切替回路。
2. 前記トランジスタは、
   前記トランジスタの前記第２端子と前記トランジスタの前記第３端子との間の電圧に基づいてオン状態またはオフ状態になる、
   請求項１に記載の監視電圧閾値切替回路。
3. 第１端子と第２端子とを有するバッファ回路、
   を備え、
   前記バッファ回路の前記第２端子は、高インピーダンスであり、前記第５抵抗の前記第１端子に接続され、
   前記第５抵抗の前記第１端子は、前記バッファ回路を介して前記制御信号を受ける、
   請求項１または請求項２に記載の監視電圧閾値切替回路。
4. 前記バッファ回路は、
   スリーステートバッファ回路である、
   請求項３に記載の監視電圧閾値切替回路。
5. 請求項１から請求項４の何れか一項に記載の監視電圧閾値切替回路と、
   前記制御信号を生成する制御信号生成回路と、
   前記第１抵抗の前記第２端子から出力される電圧を受けるリセット回路と、
   を備えるリセット監視システム。
6. 制御信号生成回路が行う処理方法であって、
   第１端子と第２端子とを有する第１抵抗と、第１端子と第２端子とを有する第２抵抗と、第１端子と第２端子とを有する第３抵抗と、第１端子と第２端子とを有する第４抵抗と、第１端子と第２端子とを有する第５抵抗と、第１端子と第２端子と第３端子とを有するトランジスタと、を備え、前記第１抵抗の前記第２端子は、前記第２抵抗の前記第１端子に接続され、前記第２抵抗の前記第２端子は、前記第３抵抗の前記第１端子と前記トランジスタの前記第１端子とに接続され、前記第３抵抗の前記第２端子は、前記第４抵抗の前記第２端子と前記トランジスタの前記第３端子とに接続され、前記第４抵抗の前記第１端子は、前記第５抵抗の前記第２端子と前記トランジスタの前記第２端子とに接続され、前記第５抵抗の前記第１端子は、制御信号を受ける端子であり、前記第１抵抗の前記第２端子は、電圧を出力する端子である、監視電圧閾値切替回路における前記第３抵抗の前記第１端子と前記第３抵抗の前記第２端子との間を、短絡状態または開放状態にさせる制御信号を生成すること、
   を含む制御信号生成回路が行う処理方法。
7. 制御信号生成回路のコンピュータに、
   第１端子と第２端子とを有する第１抵抗と、第１端子と第２端子とを有する第２抵抗と、第１端子と第２端子とを有する第３抵抗と、第１端子と第２端子とを有する第４抵抗と、第１端子と第２端子とを有する第５抵抗と、第１端子と第２端子と第３端子とを有するトランジスタと、を備え、前記第１抵抗の前記第２端子は、前記第２抵抗の前記第１端子に接続され、前記第２抵抗の前記第２端子は、前記第３抵抗の前記第１端子と前記トランジスタの前記第１端子とに接続され、前記第３抵抗の前記第２端子は、前記第４抵抗の前記第２端子と前記トランジスタの前記第３端子とに接続され、前記第４抵抗の前記第１端子は、前記第５抵抗の前記第２端子と前記トランジスタの前記第２端子とに接続され、前記第５抵抗の前記第１端子は、制御信号を受ける端子であり、前記第１抵抗の前記第２端子は、電圧を出力する端子である、監視電圧閾値切替回路における前記第３抵抗の前記第１端子と前記第３抵抗の前記第２端子との間を、短絡状態または開放状態にさせる制御信号を生成すること、
   を実行させるプログラム。

Images